DE3880385T2 - Gedruckte Leiterplatte. - Google Patents

Gedruckte Leiterplatte.

Info

Publication number
DE3880385T2
DE3880385T2 DE88109621T DE3880385T DE3880385T2 DE 3880385 T2 DE3880385 T2 DE 3880385T2 DE 88109621 T DE88109621 T DE 88109621T DE 3880385 T DE3880385 T DE 3880385T DE 3880385 T2 DE3880385 T2 DE 3880385T2
Authority
DE
Germany
Prior art keywords
conductors
conductor
circuit board
printed circuit
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88109621T
Other languages
English (en)
Other versions
DE3880385D1 (de
Inventor
Mario Enrique Ecker
Leonard Theodore Olson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE3880385D1 publication Critical patent/DE3880385D1/de
Application granted granted Critical
Publication of DE3880385T2 publication Critical patent/DE3880385T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461Means for preventing cross-talk
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6473Impedance matching
    • H01R13/6474Impedance matching by variation of conductive properties, e.g. by dimension variations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09263Meander
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

  • Diese Erfindung bezieht sich auf eine gedruckte Leiterplatte, in deren Leitern die Störungselnkopplung oder das Übersprechen ungewöhnlich und stark gedämpft ist.
  • Fortdauernde Anstrengungen werden unternommen, um isolierte Substrate aufzubauen, die Leiterbahnen oder Leiter in größeren Zahlen tragen. Dies wird mit Leitern erreicht, die kleinere Querschnitte und geringere Abstände zwischen den Zentren haben. Und in mehrlagigen Substraten nimmt die Anzahl der Lagen pro Dickeeinheit zu. Wenn sich die Leiterdichte in den verschiedenen Aufbauebenen, wie Chipträger, Schaltungskarten und Grundplatten, erhöht, nimmt das Problem von Störungseinkopplungen oder Übersprechen zwischen Leitern größere Bedeutung an. Diese Störungen ergeben sich aus den Spannungen, die in einem stromlosen Leiter durch Schalten von Strömen in anderen parallelen, nahe gelegenen stromführenden Leitern induziert werden. Die ungünstig beeinflußten Leiter liegen in einem Nahbereich, dessen effektiver Radius um einen stromführenden Leiter mit der Signalfrequenz, Störkapazität, Induktivität, Quellen- und Abschlußimpedanz, Dielektrizitätskonstanten, Entfernung zu Masse- und Stromversorgungsebene, dem Grad der Parallelität der Leiter und mit anderen Faktoren variiert. Indem mehr Leiter innerhalb eines Volumens angeordnet werden, induziert hochfrequentes Schalten Spannungspegel, die irrtümlich als Daten registriert werden können, was zu Verarbeitungsfehlern führt. Diese werden besonders lästig bei Digitalschaltungen.
  • Da dicht angeordnete Leiter, die parallel zueinander liegen, einem Übersprechen unterworfen sind, sei es in derselben oder benachbarten Ebenen, hat der Wertebereich der radialen Entfernung zwischen benachbarten Leitern für ein bestimmtes akzeptables Signal-Störverhältnis einen minimalen Wert. Diese Entfernung wird üblicherweise verringert, indem die Leitergröße reduziert wird, um den Abstand zu vergrößern, die Dielektrizitätskonstante der Isolatoren verringert wird oder in der Nähe Massebezugsebenen angebracht werden. Mehrlagige Substrate begrenzen häufig die Anzahl der Signalebenen, im Gegensatz zu versorgungsebenen, auf zwei senkrecht zueinander angeordnete, zu einer Masseebene benachbarte Ebenen wie bei der Mikrostreifenleiter-Anornung. In einer anderen Anordnung werden die Signalebenen in Vierergruppen geordnet, wobei die Leiter benachbarter Signalebenen senkrecht zueinander angeordnet sind und jede Gruppe zwischen einem Paar von Masseebenen liegt. Diese zusätzlichen Massebezugsebenen erhöhen den Herstellungsaufwand und verändern die elektrischen Parameter. Eingekoppelte Störungen erhalten noch größere Bedeutung, wenn sich die Werte der Betriebsspannung verkleinern und ein geringeres Signal-Störverhältnis erzeugen. Obwohl benachbarte Verdrahtungsebenen senkrecht oder diagonal zueinandner angeordnet werden können, um Übersprechen zu vermindern, bleibt immer noch das Problem der eingekoppelten Störungen zwischen benachbarten parallelen Leitern und die Notwendigkeit von Massebezugsebenen für jeweils zwei Signalebenen.
  • Obwohl eingekoppelte Störungen bei diskreten Verdrahtungen durch die Verwendung von verdrillten Leiterpaaren wirksam vermindert wurden, ergeben sich bei ebenen, gedruckten Verdrahtungen immer noch kleine, fehlerbehaftete Signal-Störverhältnisse.
  • Die beanspruchte Erfindung ist dazu bestimmt, diesem Nachteil abzuhelfen. Sie löst das Problem, eine gedruckte Leiterplatte mit einer Anordnung von eng beieinander liegenden elektrischen Leitern bereitzustellen, die eine ungewöhnlich große Verminderung der eingekoppelten Störungen bei Stromfluß in den benachbarten Leitern hat, wobei die Anordnung der Leiter eine höhere Packungsdichte bei mehrlagigen Substraten erlaubt, aber ein wesentlich geringeres übersprechen von Signalen zwischen stromführenden Leitern zeigt, besonders bei Schaltungen mit Digitalimpulsen.
  • Eine gedruckte Leiterplatte gemäß der Erfindung ist in Anspruch 1 beschrieben. Anspruch 12 bezieht sich auf ein Verfahren zur Herstellung einer solchen gedruckten Leiterplatte.
  • Die Vorteile der Erfindung werden dadurch erreicht, daß ein Substrat als Träger für elektrische Leiter eingesetzt wird und die Leiter, die in einem Bereich gegenseitiger Induktion liegen, so in parallelen oder gemeinsamen Substratkanälen angeordnet werden, daß sie relativ zueinander entweder kontinuierlich oder unterbrochen konvergieren oder divergieren, wenn sie entlang ihrer zugeordneten Kanäle verlaufen. Die Größe des Winkels der relativen Konvergenz oder Divergenz oder Neigung ist von der Größe, die erforderlich ist, um die induzierten Spannungswerte auf akzeptable Signal-Störverhältnisse einzuschränken oder zu dämpfen, und liegt typischerweise zwischen sechs und fünfzehn Grad. Wenn zwei oder mehr isolierte Leiter auf einem gemeinsamen, elektrisch isolierten Substrat angebracht werden, können sie einen gemeinsamen Kanal belegen, solange die Parallelität nicht vorhanden ist oder begrenzt bleibt.
  • Diese Erfindung hat einen Hauptvorteil darin, die Betriebseigenschaften zu verbessern, indem die Größe von Spannungsschwankungen in benachbarten Leitern, die von einem aktivierten oder stromführenden Leiter induziert werden, drastisch begrenzt wird. Obwohl die relative Konvergenz und Divergenz Leiterlänge hinzufügt, liegt die so verursachte Verzögerung der Signallaufzeit typischerweise unter 5% und ist daher vernachlässigbar und leicht akzeptabel, um die nützliche Verminderung der Störungseinkopplung zu erhalten. Diese Verzögerung hat den Vorteil, die primären und die induzierten Signale frei von Synchronisation zu halten. Die Technik des Aufrechterhaltens begrenzter relativer Konvergenz und Divergenz erlaubt es, Leiter, wie gedruckte Schaltungen, mit beinahe der allgemein üblichen Dichte aufzubauen, sogar mit Leitern, die in einzelne parallele Pfade oder Kanäle auf einem Substrat eingeschlossen sind. Daher gibt es wenig oder keine ungünstigen Auswirkungen auf die Verdrahtbarkeit. Die Anordnung der Leiter bietet sich auch zum Aufbau von mehrlagigen Leiterkarten und -platten an und erlaubt dieselbe Verringerung von eingekoppelten Störungen, wenn die Leiter in Ebenen betrachtet werden, die unter verschiedenen Winkeln durch die Platten schneiden. Leiter werden auf deren Substraten mit Hilfe der bekannten Verfahren gebildet, wie z. B. durch photolithographische additive oder subtraktive Herstellung oder durch automatisches Aufbringen isolierter Drähte.
  • Die Erfindung wird im einzelnen mit Bezug auf nachfolgend genannte Zeichnungen beschrieben:
  • Figur 1 ist eine Aufsicht einer für die gegenwärtig verwendeten Schaltkreissubstrate oder für den stand der Technik typischen gedruckten Leitungsverdrahtung.
  • Figur 2 ist eine Darstellung der Stärke der eingekoppelten Störungen gegen den Winkel relativer Konvergenz oder Divergenz zwischen benachbarten Leitern.
  • Figur 3 ist eine Aufsicht einer Anzahl von Schaltkreisleitern, die gemäß den Prinzipien der Erfindung auf einem Substrat angeordnet sind.
  • Figuren 4a und 4b sind Aufsichts und Schnittdarstellungen einer Abänderung der Leiteranordnung von Fig. 1, welche die bei Verwendung isolierter Leiter mögliche Plazierung zeigen.
  • Figuren 5 und 6 sind Explosionszeichnungen von zwei bzw. vier Verdrahtungsebenen eines mehrlagigen Substrats, welche die Leiteranordnung auf jeweils benachbarten Lagen zeigen und die Prinzipien der Erfindung verkörpern.
  • Figur 7 zeigt eine Plazierung der Leiter, bei der jeder Leiter einen gegenüber seinem zugeordneten Kanal fortschreitend größer werdenden Winkel hat.
  • Figur 8 zeigt eine Leiteranordnung zur Erzielung reduzierter Einkopplung und Beibehaltung identischer Signallaufzeiten.
  • Elektrische Signalleitungen 10, 11 und 12, die "gedruckte Schaltkreise" bilden, werden in durch gestrichelte Linien 14 angedeuteten, imaginären Kanälen 13 angeordnet, die den notwendigen Zwischenraum enthalten und gewöhnlich in enger Nachbarschaft auf einem isolierenden Substrat 15 hergestellt werden, wie in Fig. 1 gezeigt. Das Substrat kann Durchkontaktierungen 16 enthalten und ein verstärktes Polymer wie Glasfaser in Epoxyd oder Polyimid oder ein anderes geeignetes Material sein. Die Leiter sind häufig aus Kupfer und parallel zueinander angeordnet und können durch entweder additive oder subtraktive Prozesse hergestellt werden, oder durch die Einbettung von bereits isolierten Leitern in einem halb ausgehärteten Epoxyd. Sie werden so eng aneinander wie möglich angeordnet, um eine maximale Dichte zu erhalten, während jedoch ein ausreichender Abstand zwischen den Leiterzentren aufrechterhalten wird, um ein akzeptables Signal-Störverhältnis zur zuverlässigen, genauen Erkennung von Änderungen im Signalzustand während des Betriebs zu erreichen. Störungen in einem nicht stromführenden oder ruhenden Leiter erscheinen als Stromeinstreuungen, die von benachbarten aktiven Leitern, welche hochfrequentem Schalten mit Impulsen schneller Anstiegszeiten unterworfen sind, induziert werden, wobei die Impulse aufgrund von Störkapazität und -induktivität ektromagnetische Schwankungen erzeugen. Der Einfluß ergibt sich vor allem aus der Frequenz und der parallelen Anordnung der Leiter in entweder derselben oder in unterschiedlichen Ebenen, wenn sie einander nahe genug sind.
  • Man fand heraus, daß die induzierten, eingekoppelten Störungen dramatisch um etwa 75-90 Prozent gedämpft werden können, ohne senkrechte Anordnung, einfach durch die fast völlige Vermeidung von Parallelität zwischen den Leitern und durch die Schaffung von nur kleinen Winkeln relativer Konvergenz oder Divergenz zwischen den Leitern, die innerhalb der parallelen, imaginären Kanäle und innerhalb der Übersprechdistanz liegen. Eine solche Konvergenz oder Divergenz ist bei kleinen Winkeln ohne die Notwendigkeit der üblichen senkrechten Anordnung extrem wirkungsvoll und ist in Fig. 2 dargestellt, in der die Stärke der induzierten eingekoppelten Störspannung gegen den Winkel der Neigung oder Konvergenz oder Divergenz zwischen einem ruhenden und einem aktiven Leiter aufgetragen ist. Es sei angemerkt, daß ein wesentlicher Abfall der eingekoppelten Störungen innerhalb der ersten sechs Grad der Abweichung von der Parallelität auftritt und sich nur ein kleiner, eher unwesentlicher Vorteil bei Winkeln ergibt, die zunehmend größer als ungefähr fünfzehn Grad sind. Dieses begrenzte Maß an Konvergenz oder Divergenz ermöglicht so eine signifikante und merkliche Verminderung der Stärke der eingekoppelten Störungen zwischen nahe beieinander liegenden oder benachbarten Leitern. Wegen des geringen Betrages der Neigung können Leiter mit fast derselben Dichte wie die parallelen Leiter auf einem Substrat gebildet oder angeordnet werden.
  • Beispiele verschiedener Lieteranordnungen werden in Fig. 3 gezeigt. In dieser Figur sind imaginäre, durch gestrichelte Linien 14 festgelegte Leiterkanäle 13 in der üblichen parallelen Weise auf der Oberfläche von Substrat 15 angeordnet. Jeder Kanal ist reserviert für einen der Schaltkreisleiter 17-20, die aus einem leitenden Metall mit Hilfe wohlbekannter Verfahren gebildet werden können, wobei die Verfahren gewöhnlich lithographische Definition und entweder Auftragung oder Abtragung von Metall, wie Kupfer, Aluminium oder anderem geeigneten Metall, enthalten. Eine andere Technik besteht darin, bereits isolierte Leiter in einem halb ausgehärteten Polymer wie Epoxyd teilweise einzubetten und dann die Aushärtung zu vollenden.
  • Leiter 17-20 werden während der Plazierung auf Substrat 15 so geformt, daß eine Abweichung von der Parallelität hin zu entweder konvergenter oder divergenter Orientierung der Längsachse jedes Leiters relativ zu denen der übrigen Leiter innerhalb des Bereichs eingekoppelter Störungen auftritt. Der Konvergenz- oder Divergenzwinkel Θ beträgt vorzugsweise mindestens 6 Grad und bis zu ungefähr 15 Grad. Diese Anordnung reduziert die Größe eingekoppelter Störungen oder das Übersprechen um mehr als 75% der Größe, die von fortgesetzt parallelen Leitern erfahren werden. Eine Leiteranordnung kann in ihrem zugeordneten Kanal fast jede Form annehmen, solange der notwendige minimale Abstand zur Vermeidung von Kurzschlüssen vorhanden ist. Anordnungen wie die von Leitern 17, 19 und 20, gezeigt in Fig. 3, sind selbstverständlich länger als Leiter 18, jedoch vergrößert sich die Weglänge im Schaltkreis typischerweise um 2,5% bis 5% mit aufgrund der relativ kurzen Lauflängen vernachlässigbarer Wirkung auf die Laufzeit im Schaltkreis. Der Aufbau von nichtparallelen Leitern ist auf dieselbe Kanalbreite beschränkt, die für parallele Leiter erforderlich ist, während die notwendige Leiterneigung und die Übersprechdämpfung immer noch erreicht werden.
  • In Fig. 4 tragen die Kanäle 13 zwei isolierte Leiterpaare 21, 22 und 23, 24, wobei die Leiter in einer Zickzackanordnung auf Substrat 15 übereinanderliegen. Diese Leiter, die isolierte Drähte sind, können durch automatische Maschinenverdrahtung in einem halb ausgehärteten Substrat teilweise eingebettet werden und erzielen eine höhere Verdrahtungsdichte. Es sei angemerkt, daß wenig Parallelität auftritt, obwohl die Leiter in jedem Kanalpaar gleiche Konvergenz- und Divergenzwinkel relativ zur Kanalgrenze verwenden. Als Alternative kann ein Draht eines Paares relativ zu dem anderen axial entlang des gemeinsamen Kanals versetzt sein. Die Gleichheit von Konvergenz- oder Divergenzwinkeln ist nicht notwendig. In der Anordnung von Fig. 4 wird die Übersprechamplitude dennoch um etwa dieselbe Größe reduziert, da das Ausmaß der Parallelität von Leitersegmenten gering ist.
  • Figuren 5 und 6 zeigen weitere Leiteranordnungen, die für mehrlagige Schaltkreise geeignet sind und innerhalb des wirksamen Übersprechbereichs relative Konvergenz oder Divergenz aufrechterhalten. In Fig. 5 werden Leiter 25 und 26 auf Substrat 27 mit Leitern 29 und 30 auf Substrat 31 zusammengefügt, um zwei Schaltkreisebenen zu bilden. Es wird angenommen, daß die parallelen Leiter 25 und 30 außerhalb des Einflußbereichs des Übersprechens liegen. Eine Masseebene kann entweder über Substrat 27 oder unter Substrat 31 hinzugefügt werden.
  • In Fig. 6 werden Teile von vier Lagen von Signalebenen gezeigt. Leiter 32, 33 und 34 auf Substrat 35 und Leiter 36, 37 und 38 auf Substrat 39 sind im allgemeinen in Horizontalrichtung orientiert, während Leiter 42, 43 und 44 auf Substrat 45 und Leiter 46, 47 und 48 auf Substrat 49 im allgemeinen in Vertikalrichtung orientiert sind. Aufgrund der dazwischentretenden senkrecht stehenden Lagen liegen die parallelen Leiter wie in Fig. 5 außerhalb des von eingekoppelten Störungen wesentlich beeinflußten Bereichs. Dennoch behalten diejenigen in unmittelbarem Nähe relative Konvergenz oder Divergenz bei, wie durch Leiter 33 und seine Nachbarn 32, 34 zu beiden Seiten gezeigt, und durch Leiter 36 und 38 relativ zu Leiter 37 sowie Leiter 32 und 34 auf der zweiten Lage darüber. Eine nicht dargestellte Masseebene kann, falls gewünscht, über Substrat 35 oder unter Substrat 49 hinzugefügt werden. Es sei angemerkt, daß in dieser Mehrlagenanordnung nur drei Leiter entweder in Horizontal- oder in Vertikalrichtung parallel sind und sie in verschiedene vertikale Ebenen mit einer dazwischentretenden signalebene getrennt sind.
  • Eine alternative Leiteranordnung ist in Fig. 7 gezeigt, in der Leiter 51, 52 und 53 in ihren zugehörigen Kanälen 13 auf Substrat 54 unter zunehmend größeren Winkeln von links nach rechts jeweils konvergieren oder divergieren. Zum Beispiel kann der von Leiter 51 verwendete Winkel sechs Grad betragen, der von Leiter 52 zwölf Grad und der von Leiter 53 achtzehn Grad. Dieses Muster kann dann wiederholt werden.
  • In Fig. 8 wird ein Verfahren gezeigt, mit dem sichergestellt wird, daß die Signallaufzeit in zwei Leitern 57 und 58 auf Substrat 59 dieselbe ist, falls eine solche Signalausbreitung entscheidend ist. Hier hat jeder Leiter einen geraden Anteil, wie 57a bzw. 58a, und einen Anteil im Zickzack, 57b bzw. 58b. Dennoch gleicht der gerade und der Zickzackteil jedes Leiters dem des anderen Leiters, so daß die gesamten Weglängen dieselben sind. Diese Anordnung behält nichtparallele Leiter für reduziertes Übersprechen bei.

Claims (14)

1. Gedruckte Lieterplatte, die umfaßt:
mindestens eine Schicht (15) elektrisch isolierenden Materials; und
eine Menge von Leitern (17-20) auf einer Oberfläche dieser Schicht, die in einem Bereich liegen, der von Spannungsschwankungen in diesen Leitern betroffen ist, die in einem oder mehreren der Leiter dieser Menge durch Änderungen im Stromfluß in einem oder mehreren der anderen Leiter dieser Menge induziert werden, wobei die Längsachse jedes dieser Leiter bezüglich der Längsachse der anderen in dieser Menge entweder konvergiert oder divergiert, während jeder Leiter innerhalb eines Kanals aus einer Menge von parallelen Kanälen (13) auf dieser Oberfläche und im Bereich der induzierten Spannungsschwankungen liegt.
2. Gedruckte Leiterplatte wie in Anspruch 1 beschrieben, worin die Konvergenz- und Divergenzwinkel (Θ) zwischen sechs und fünfzehn Grad liegen.
3. Gedruckte Leiterplatte wie in Anspruch 1 beschrieben, worin die Konvergenz oder Divergenz jedes Leiters in Beziehung zu den anderen in dieser Menge von Leitern innerhalb des Bereichs bei einer Winkeldifferenz von mindestens sechs Grad oder einem Vielfachen davon liegt.
4. Gedruckte Leiterplatte wie in Anspruch 1 beschrieben, worin die Leiter in dieser Menge alle denselben Konvergenz- oder Divergenzwinkel in ihren jeweiligen Kanälen haben, aber jeder darin axial verschoben ist, um relative Konvergenz oder Divergenz in Beziehung zu einem angrenzenden Leiter zu haben.
5. Gedruckte Leiterplatte wie in Anspruch 1 beschrieben, worin die Menge der Leiter mindestens ein Paar benachbarter Leiter (57, 58) einschließt, bei denen jeder entlang der Längsachse einen zu seiner Kanalgrenze parallelen Teilbereich (57a, 58a) und einen dazu konvergenten oder divergenten Teilbereich (57b, 58b) hat, und worin die parallelen und die konvergenten und divergenten Teilbereiche eines Leiters an die entgegengesetzt angeordneten Teilbereiche des anderen Leiters angrenzen, um zwei Leiter von identischer Länge innerhalb einer gegebenen Entfernung herzustellen.
6. Gedruckte Leiterplatte wie in Anspruch 1 beschrieben, worin die Leiterplatte mindestens zwei übereinanderliegende Schichten (35, 39, 45, 49) isolierenden Materials umfaßt und jede dieser Schichten parallele Kanäle mit mindestens einem Leiter (32-34, 36-38, 42-44, 46-48) darin hat und eine Menge der Leiter in diesem Bereich Leiter auf diesen mindestens zwei Schichten enthält.
7. Gedruckte Leiterplatte wie in Anspruch 1 beschrieben, worin mindestens einer der Kanäle zwei oder mehr Leiter trägt und diese Leiter von einer jeweils eigenständigen isolierenden eschichtung eingeschlossen sind.
8. Gedruckte Leiterplatte wie in Anspruch 7 beschrieben, worin jeder der Leiter in einem gemeinsamen Kanal eine Menge von Abschnitten hat, deren Längsachsen in Beziehung zu den angrenzenden Abschnitten eines anderen Leiters abwechselnd konvergieren und divergieren.
9. Gedruckte Leiterplatte wie in Anspruch 1 beschrieben, worin die Menge von Leitern mindestens einen im wesentlichen geraden Leiter (18) und einen in Beziehung zu diesem geraden Leiter abwechselnd konvergierenden und divergierenden Leiter (17) einschließt.
10. Gedruckte Leiterplatte wie in Anspruch 1 beschrieben, worin einer der Kanäle mindestens zwei Leiter (21, 22, 23, 24) einschließt, die jeweils eine isolierende Beschichtung haben und deren Längsachsen einander in Abständen entlang diesem Kanal kreuzen.
11. Gedruckte Leiterplatte wie in Anspruch 1 beschrieben, worin die Leiterplatte mindestens zwei isolierende Schichten (27, 31) einschließt, deren Kanäle parallel und übereinandergelagert sind und worin die Leiter (25, 26, 29, 30) Konvergenz oder Divergenz relativ zu anderen Leitern auf derselben oder einer anderen Schicht im Bereich induzierter Spannungsschwankungen zeigen.
12. Konstruktionsverfahren für eine gedruckte Leiterplatte, die eine reduzierte Störungseinkopplung zwischen aktivierten und ruhenden Leitern hat, welches folgende Schritte umfaßt:
Bereitstellung eines elektrisch isolierenden Substrats (15) mit einer Menge paralleler benachbarter Kanäle (13) für Leiterverbindungen darauf; und
Herstellung von mindestens einem elektrischen Leiter in jedem dieser Kanäle, der in Beziehung zu jedem anderen Leiter in jedem anderen Kanal im Störungseinkopplungsbereich dieses Leiters entweder konvergiert oder divergiert, falls er als aktivierter Leiter betrieben wird.
13. Verfahren wie in Anspruch 12 beschrieben, worin zwei oder mehr jeweils eigenständig isolierte Leiter innerhalb desselben Kanals liegen und jeder Leiter bezüglich der anderen Leiter in diesem gemeinsamen Kanal konvergent oder divergent angelegt ist.
14. Verfahren von Anspruch 12, worin der Konvergenz- oder Divergenzwinkel in Beziehung zu anderen Leitern im Gebiet der Störungseinkopplung zwischen sechs und fünfzehn Grad liegt.
DE88109621T 1987-07-13 1988-06-16 Gedruckte Leiterplatte. Expired - Fee Related DE3880385T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/072,833 US4785135A (en) 1987-07-13 1987-07-13 De-coupled printed circuits

Publications (2)

Publication Number Publication Date
DE3880385D1 DE3880385D1 (de) 1993-05-27
DE3880385T2 true DE3880385T2 (de) 1993-10-28

Family

ID=22110029

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88109621T Expired - Fee Related DE3880385T2 (de) 1987-07-13 1988-06-16 Gedruckte Leiterplatte.

Country Status (4)

Country Link
US (1) US4785135A (de)
EP (1) EP0299221B1 (de)
JP (1) JPH0766998B2 (de)
DE (1) DE3880385T2 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891616A (en) * 1988-06-01 1990-01-02 Honeywell Inc. Parallel planar signal transmission system
US5186647A (en) 1992-02-24 1993-02-16 At&T Bell Laboratories High frequency electrical connector
JPH0770837B2 (ja) * 1992-05-20 1995-07-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層配線を有する電子パッケージ基板及び方法
US5432484A (en) * 1992-08-20 1995-07-11 Hubbell Incorporated Connector for communication systems with cancelled crosstalk
US5414393A (en) * 1992-08-20 1995-05-09 Hubbell Incorporated Telecommunication connector with feedback
US5430247A (en) * 1993-08-31 1995-07-04 Motorola, Inc. Twisted-pair planar conductor line off-set structure
US5917860A (en) * 1993-12-13 1999-06-29 Industrial Technology Research Institute Digital transmitter utilizing a phase shifter having decoupled coplanar microstrips
US5357051A (en) * 1994-01-31 1994-10-18 Hwang Richard H Printed circuit board for reducing radio frequency interferences
US5618185A (en) * 1995-03-15 1997-04-08 Hubbell Incorporated Crosstalk noise reduction connector for telecommunication system
JP4128624B2 (ja) * 1995-06-12 2008-07-30 エフシーアイ・アメリカズ・テクノロジー・インコーポレーテッド 低クロストークおよびインピーダンス制御された電気コネクタおよび電気ケーブル組立体
US6939173B1 (en) 1995-06-12 2005-09-06 Fci Americas Technology, Inc. Low cross talk and impedance controlled electrical connector with solder masses
US5817973A (en) * 1995-06-12 1998-10-06 Berg Technology, Inc. Low cross talk and impedance controlled electrical cable assembly
TW267265B (en) * 1995-06-12 1996-01-01 Connector Systems Tech Nv Low cross talk and impedance controlled electrical connector
US5789807A (en) * 1996-10-15 1998-08-04 International Business Machines Corporation On-chip power distribution for improved decoupling
DE19652258A1 (de) * 1996-12-16 1998-06-18 Ibm Verbesserte Verdrahtungsstruktur für Hochleistungschips
US5944535A (en) * 1997-02-04 1999-08-31 Hubbell Incorporated Interface panel system for networks
US5931703A (en) * 1997-02-04 1999-08-03 Hubbell Incorporated Low crosstalk noise connector for telecommunication systems
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6208219B1 (en) * 1999-05-12 2001-03-27 Samuel Singer Broadband RF circuits with microstrips laid out in randomly meandering paths
US6518663B1 (en) * 1999-08-30 2003-02-11 Texas Instruments Incorporated Constant impedance routing for high performance integrated circuit packaging
US7271985B1 (en) 2004-09-24 2007-09-18 Storage Technology Corporation System and method for crosstalk reduction in a flexible trace interconnect array
GB2439861A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Internally overlapped conditioners
CN100553032C (zh) * 2005-03-30 2009-10-21 松下电器产业株式会社 传输线对
KR101352344B1 (ko) * 2006-09-13 2014-01-15 삼성디스플레이 주식회사 신호전송 부재 및 이를 갖는 표시장치
JP4979534B2 (ja) * 2007-10-11 2012-07-18 日本オプネクスト株式会社 光モジュール
JP5427644B2 (ja) * 2010-02-25 2014-02-26 株式会社日立製作所 プリント基板
US9930771B2 (en) * 2015-12-16 2018-03-27 Dell Products, Lp Aperiodic routing to mitigate floquet mode resonances
JP2019005199A (ja) * 2017-06-23 2019-01-17 株式会社三共 遊技機
JP2019005197A (ja) * 2017-06-23 2019-01-17 株式会社三共 遊技機
JP2019005198A (ja) * 2017-06-23 2019-01-17 株式会社三共 遊技機
JP2019017887A (ja) * 2017-07-21 2019-02-07 株式会社三共 遊技機
JP2019025261A (ja) * 2017-08-04 2019-02-21 株式会社三共 遊技機
JP2019025263A (ja) * 2017-08-04 2019-02-21 株式会社三共 遊技機
JP2019107194A (ja) * 2017-12-18 2019-07-04 株式会社三共 遊技機
JP6720247B2 (ja) * 2018-04-26 2020-07-08 株式会社三共 遊技機

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US278289A (en) * 1883-05-22 Samuel i
NL268381A (de) * 1960-09-28
DE1218572B (de) * 1963-03-22 1966-06-08 Siemens Ag Fernmeldekabel mit in Lagen angeordneten Einzeladern, aus denen durch gegenseitiges Kreuzen Doppelleitungen gebildet sind
FR1402897A (fr) * 1964-03-06 1965-06-18 Telecommunications Sa Circuits à conducteurs plats pour câbles de télécommunication
US3573670A (en) * 1969-03-21 1971-04-06 Ibm High-speed impedance-compensated circuits
US3736366A (en) * 1972-04-27 1973-05-29 Bell Telephone Labor Inc Mass bonding of twisted pair cables
US3761842A (en) * 1972-06-01 1973-09-25 Bell Telephone Labor Inc Twisted pair flat conductor cable with means to equalize impedance and propagation velocity
US3764727A (en) * 1972-06-12 1973-10-09 Western Electric Co Electrically conductive flat cable structures
US3774123A (en) * 1972-12-11 1973-11-20 Ibm Broad band microstrip n-pole m-throw pin diode switch having predetermined spacing between pole and throw conductors
US3876964A (en) * 1973-08-23 1975-04-08 Amp Inc Flat flexible transmission cable
FR2243578B1 (de) * 1973-09-12 1976-11-19 Honeywell Bull Soc Ind
GB1589519A (en) * 1976-11-19 1981-05-13 Solartron Electronic Group Printed circuits
US4076357A (en) * 1976-12-06 1978-02-28 International Business Machines Corporation Laminated programmable microstrip interconnector
DE2709129A1 (de) * 1977-02-28 1978-08-31 Siemens Ag Elektrische flachbandleitung mit verseilten adern
DE3326800A1 (de) * 1983-07-26 1985-02-14 ANT Nachrichtentechnik GmbH, 7150 Backnang Leiterplatte
GB8412606D0 (en) * 1984-05-17 1984-06-20 Murray J Printed circuit boards

Also Published As

Publication number Publication date
DE3880385D1 (de) 1993-05-27
EP0299221A2 (de) 1989-01-18
US4785135A (en) 1988-11-15
EP0299221B1 (de) 1993-04-21
EP0299221A3 (en) 1990-11-07
JPH01119087A (ja) 1989-05-11
JPH0766998B2 (ja) 1995-07-19

Similar Documents

Publication Publication Date Title
DE3880385T2 (de) Gedruckte Leiterplatte.
DE69734279T2 (de) Zweidimensionale offenzellige referenzebene mit gesteuertem impedanzverhalten
DE2212735C3 (de) Hochfrequenz-Übertragungsleitung in Streifenleiterbauweise
DE69030011T2 (de) Induktive Strukturen für halbleitende integrierte Schaltungen
DE69028765T2 (de) Direktionelle Streifenleitungsstruktur und Herstellung einer derartigen Struktur
DE2702844C2 (de) Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
DE69002986T2 (de) Leiterplattenanordnung zur Reduzierung von Signalstörungen.
DE2439853A1 (de) Als uebertragungsleitungen verwendbare flexible flachkabel
EP1249025B1 (de) Spule und spulensystem zur integration in eine mikroelektronische schaltung sowie mikroelektronische schaltung
DE69012732T2 (de) Durchgehende Verbindungen in Mehrschichtschaltungen.
EP0082216B1 (de) Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
DE2752438A1 (de) Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen
DE102004045719A1 (de) Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben
DE69932899T2 (de) Übertragungsleitung und Übertragungsleitungsresonator
DE69300615T2 (de) Mehrschichtige Leiterplatte und Herstellungsverfahren.
DE112019006351T5 (de) Mehrschichtfilter, umfassend eine durchkontaktierung mit geringer induktivität
DE10207957A1 (de) Verfahren für hochdichtes Entkoppeln einer Kondensatorplazierung mit geringer Anzahl von Kontaktlöchern
DE19580382C1 (de) Übertragungsleitung und Verfahren zur Dimensionierung und Herstellung derselben
DE19627663C2 (de) Hybride gedruckte Schaltungsplatine
DE69839006T2 (de) Leiterplatte mit durchkontaktierungen
DE112005000559T5 (de) Vorrichtung zur Maximierung der Kapazität pro Flächeneinheit bei gleichzeitiger Minimierung der Signalverzögerung in Leiterplatten
DE19636287B4 (de) Datenkabel und Verfahren zum Herstellen eines Datenkabels
DE3416107A1 (de) Busleitungsanordnung mit hoher kapazitaet in schichtbauweise
DE19936862C1 (de) Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
DE3641202A1 (de) Metallkernleiterplatte als traeger fuer hf- und mikrowellenschaltkreise

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee