DE3872192T2 - Anordnung zum schmelzen einer auf einer integrierten schaltung aufgebrachten sicherung. - Google Patents
Anordnung zum schmelzen einer auf einer integrierten schaltung aufgebrachten sicherung.Info
- Publication number
- DE3872192T2 DE3872192T2 DE8888402729T DE3872192T DE3872192T2 DE 3872192 T2 DE3872192 T2 DE 3872192T2 DE 8888402729 T DE8888402729 T DE 8888402729T DE 3872192 T DE3872192 T DE 3872192T DE 3872192 T2 DE3872192 T2 DE 3872192T2
- Authority
- DE
- Germany
- Prior art keywords
- region
- substrate
- fuse
- thyristor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000002844 melting Methods 0.000 title claims description 23
- 230000008018 melting Effects 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 38
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 230000010287 polarization Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- -1 region 3 Substances 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Thyristors (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Fuses (AREA)
Description
- Die Erfindung betrifft eine Vorrichtung zum Schmelzen einer Sicherung in einer integrierten CMOS-Schaltung. Sie ist in zahlreichen integrierten Schaltungen anwendbar, insbesondere um Festwertspeicher zu bilden oder um in diesen außer Betrieb gesetzte funktionelle Schaltungen redundante funktionelle Schaltungen zu ersetzen. In Speicherkarten können die Sicherungen auch zum Schutz gegen Zugriff zu bestimmten Speicherzonen dienen. Bevor sie schmelzen, gestattet die von ihnen hergestellte Verbindung die Programmierung der integrierten Schaltung der Speicherkarte, indem ihr Geheimkodes oder Erkennungsalgorithmen eingegeben werden. Nach ihrem Schmelzen wird diese Programmierung sowie eine Lesung dieser Geheimkodes oder der Algorithmen unmöglich.
- In einer integrierten Schaltung werden Sicherungen hauptsächlich durch Verbindungen aus Polysilicium oder Metall gebildet. Die Abmessungen des Querschnitts dieser Verbindungen sowie die Nutzschmellänge der Sicherung sind in Abhängigkeit von einem Schmelznennstrom bestimmt. Das Prinzip des Schmelzens einer Sicherung ist einfach. Die Sicherung muß von einem Strom durchflossen werden, der so stark ist, daß sie zum Schmelzen gebracht wird. In der Praxis beträgt dieser Strom in modernen integrierten Schaltungen etwa einige 10 Milliampere. Nach dem Schmelzen der Sicherung ist einer der Anschlüsse der Sicherung, und zwar der, zu dem der Zugriff unmöglich werden soll, elektrisch offen. Um einen solchen Zustand zu vermeiden, ist dieser Anschluß der Sicherung mit einem Pegeldetektor verbunden. Dieser Pegeldetektor kann einerseits die Schmelzung der Sicherung feststellen und andererseits das Ende der offenen Verbindung auf einem konstanten Potential halten.
- Beim Schmelzen der Sicherung treten jedoch verschiedene Probleme auf. Zunächst muß der Schmelzstrom ziemlich stark sein, was einen sehr großen Steuertransistor für die Beförderung dieses Stroms erfordert. Dieser Steuertransistor dient dazu, die Programmierung der Schmelzung der einzelnen Sicherungen einer Schaltung zu erleichtern. Die Größe des Transistors ist mit dem Strom verbunden, den der Transistor durchlassen muß. Andererseits muß die ansteigende Front des Stromimpulses sehr steil sein. Wenn der Stromanstieg nämlich langsam ist, schmilzt die Sicherung unter sonst gleichen Bedingungen Stück für Stück. In dem Maße, wie sie schmilzt, nimmt ihr elektrischer Widerstand zu. Während des Schmelzens können sich nämlich die Abmessungen ihres Querschnitts verringern. Da dieser Widerstand zunimmt, nimmt die Energie, die die Sicherung abstrahlen kann, ab. Da diese Energie abnimmt, erhitzt sich die Sicherung immer weniger, so daß die Gefahr besteht, daß sie nicht mehr schmelzen kann. Wenn dies geschieht, ist es später unmöglich, die Sicherung zum Schmelzen zu bringen. Schließlich erfordert die Steuerung des Transistors zur Beförderung des Stroms, daß in dem Schmelzverfahren einer Sicherung ein Befehl zur Beendigung der Schmelzung vorgesehen wird, wodurch dieses Verfahren kompliziert wird. In der Praxis ist eine Schmelzzeit vorzusehen. Und diese Zeit muß relativ lang sein, um eine gute Schmelzung in allen Fällen zu gewährleisten.
- Sicherungen besitzen ferner eine große Empfindlichkeit für elektrostatische Entladungen, was im wesentlichen auf den großen Transistor zur Steuerung der Schmelzung der Sicherung zurückzuführen ist. Wegen seiner Größe stellt dieser Transistor nämlich keinen guten Schutz gegenüber elektrostatischen Entladungen hoher Spannung dar, und zwar selbst dann, wenn sein Steuereingang desaktiviert ist. Es ist nämlich möglich, daß der große Transistor bei Manipulationen mit der integrierten Schaltung insbesondere am Ende der Herstellung oder bei ihrem Einbau in ein elektronisches System die Energie der elektrostatischen Entladungen durchläßt. Solche wiederholten elektrostatischen Entladungen können dieselbe Wirkung haben, wie eine zu langsame Anstiegsfront des Stroms der Schmelzung. Zu dem Zeitpunkt, zu dem man möchte, daß die Sicherung schmilzt, kann ihr Widerstand wegen der Schmelzansätze, die auf ihr stattgefunden haben, groß sein. Die Energie, die sie abstrahlen kann, ist deswegen zu gering, so daß sie nicht mehr schmilzt.
- Gegenstand der Erfindung ist es, diese Nachteile zu beseitigen, wobei sie jedoch auf integrierte CMOS-Schaltungen beschränkt ist. Diese Beschränkung ist jedoch nicht störend, da die CMOS-Technologie gegenwärtig immer mehr angewendet wird und insbesondere häufig der NMOS-Technik vorgezogen wird. Die CMOS-Technologie ist durch ein halbleitendes Substrat von einem gegebenen Leitungstyp (im allgemeinen P) gekennzeichnet, in dem durch eine Einbringung von Verunreinigungen, die einem entgegengesetzten Leitungstyp (im allgemeinen N) entsprechen, Isolationswannen geschaffen sind. Verschiedene Transistoren und Übergänge können durch Einbau von mit einem Verunreinigungstyp oder einem anderen dotierten Bereichen entweder im Substrat oder in diesen Wannen gebildet werden.
- Bekanntlich leidet die CMOS-Technologie jedoch unter der Erscheinung eines Kippens der Leitung, was in der angelsächsischen Literatur mit "latch up" bezeichnet wird. Dieses Kippen entspricht eine Auslösung von Störthyristoren, die naturgemäß in einer CMOS-Schaltung mit Wannen entstehen. Diese Störthyristoren werden aus einer Folge von Bereichen mit wechselnden Leitungstypen gebildet. Ein erster Bereich von einem gegebenen Leitungstyp (im allgemeinen P) ist in einer Wanne von einem zweiten gegebenen Leitungstyp (im allgemeinen N) enthalten, diese Wanne ist ihrerseits in einem Substrat vom ersten Leitungstyp (im allgemeinen P) angeordnet und besitzt einen oder mehrere Bereiche des zweiten Leitungstyps (im allgmeinen N). Die Folge dieser vier Bereiche mit abwechselnder Leitung bildet einen Thyristor, der in manchen Fällen schwierig auf Blockierung zu halten ist.
- Erfindungsgemäß wird das Vorhandensein dieses Störthyristors dazu benutzt, die Sicherung schmelzen zu lassen, indem ein Anschluß dieser Sicherung mit diesem Thyristor verbunden wird und dieser ausgelöst wird. Bei der Schmelzung wird der Strom von einem Schmelzpotentialgenerator geliefert. Der Strom durchquert die Sicherung und den Thyristor, von dem ein Anschluß mit dem anderen Pol des Schmelzpotentialgenerators verbunden ist. Die Verwendung eines Störthyristors zum Schmelzen einer Sicherung ist in "Patent Abstracts of Japan, Band 8, Nr. 221 (E-271) [1658] vom 09.10.1984, Seite 148 beschrieben. In diesem Dokument wird eine Vorrichtung gemäß dem Oberbegriff des Anspruchs 1 beschrieben.
- Einerseits läßt der Thyristor einen sehr starken Strom zu, wobei er gleichzeitig eine kleine Größe hat. Andererseits leitet der Thyristor, solange die Sicherung nicht vollständig geschmolzen ist, d.h. solange die Sicherung Strom durchläßt. Sobald die Sicherung geschmolzen ist, wird der Thyristor gelöscht. Es ist also nicht erforderlich, in dem Verfahren einen Befehl zur Beendigung der Schmelzung vorzusehen.
- Erfindungsgemäß wird eine Auslösevorrichtung mit einem kreisförmigen Aufbau vorgeschlagen. Dieser Thyristor bietet, wenn er nicht ausgelöst ist, einen Schutz der Sicherung gegen elektrostatische Entladungen, der wesentlich größer als im genannten Stand der Technik ist.
- Gegenstand der Erfindung ist deshalb eine Vorrichtung zum Schmelzen einer Sicherung in einer integrierten CMOS-Schaltung gemäß dem kennzeichnenden Teil des Anspruchs 1. Die Ansprüche 2 und 3 betreffen zweckmäßige Ausführungsformen.
- Zum besseren Verständnis dient die folgende Beschreibung, in der auf die beiliegenden Figuren Bezug genommen wird. Diese dienen nur als Beispiel und schränken die Erfindung nicht ein. Die Figuren zeigen:
- Fig. 1 einen Schnitt durch eine integrierte CMOS-Schaltung mit einem Störthyristor;
- Fig. 2 das Ersatzschaltbild der von diesem Störthyristor gebildeten Schaltung;
- Fig. 3 eine Vorrichtung zum Auslösen eines Störthyristors mit einem kreisförmigen Aufbau gemäß der Erfindung;
- Fig 4 eine nicht erfindungsgemäße Abwandlung der Auslöseschaltung;
- Fig. 5 eine schematische Darstellung eines Pegeldetektors zum Feststellen des Schmelzzustandes der Sicherung;
- Fig. 6 eine verbesserte Technologie eines Rückholtransistors dieses Pegeldetektors.
- Fig. 1 zeigt einen Störthyristor einer integrierten CMOS- Schaltung. Diese integrierte Schaltung (nicht dargestellt) ist in einem Substrat 1, im vorliegenden Fall vom Typ P-, integriert, das Wannen, insbesondere eine Wanne 2 mit umgekehrter Leitfähigkeit N- besitzt. Auf bekannte Weise besitzt das Substrat 1 Bereiche 3 und 4, die mit denselben Verunreinigungen dotiert sind, wie sie zur Dotierung der Wanne 2 gedient haben, jedoch in größerer Konzentration: N+. Sie dienen zur Bildung von verschiedenen elektronischen Funktionen, insbesondere von Transistoren. Das Substrat besitzt ferner einen Substratanschluß 5, der von einem Bereich gebildet ist, der mit denselben Verunreinigungen, jedoch mit einer höheren Konzentration (P+) dotiert ist, als das Substrat selbst. Dieser Substratanschluß dient zur Polarisierung des Substrats auf einem festen Potential. Wenn das Substrat vom P Typ ist, beträgt dieses feste Potential VSS im allgemeinen 0 Volt; es kann sogar kleiner als 0 sein. Einer der N+-dotierten Bereiche im Substrat, im vorliegenden Fall beispielsweise der Bereich 3, der nahe bei der Wanne 2 liegt, ist ebenfalls auf das Potential VSS polarisiert.
- Der Kasten 2 besitzt auf entsprechende Weise Bereiche 6 und 7, die mit anderen Verunreinigungen P+-dotiert sind, als die, die zur Dotierung der Wanne 2 gedient haben. Er besitzt ferner einen Bereich 8, der mit denselben Verunreinigungen wie er selbst N+-dotiert ist und als Kastenanschluß dient. Im allgemeinen ist ein Wannenanschluß auf einem Potential polarisiert, das zum Polarisierungspotential des Substrats umgekehrt ist. Bei einem Substrat vom P-Typ und Wannen vom N-Typ ist der Kasten positiv auf VCC polarisiert. Einer der P+-dotierten Bereiche in der Wanne, beispielsweise die dem Bereich 3 nahe Wanne 6, ist ebenfalls auf das Potential VCC polarisiert. Man kann sagen, daß die stark dotierten Bereiche 3 und 4 zu beiden Seiten der Grenze 9 der Wanne im Substrat 1 in Kombination mit der Wanne 2 und dem Substrat 1 einen Störthyristor vom Typ P+ N- P- N+ bilden. Die Zwischenbereiche dieses Thyristors sind über den Wannenanschluß 8 und dem Substratanschluß 5 zugänglich.
- Das Ersatzschaltbild dieses Thyristors ist in Fig. 2 gezeigt. In der Wanne bilden der Bereich 6, die Wanne 2 und das Substrat 1 einen bipolaren Transistor T1. Im Substrat bilden der Bereich 3, das Substrat 1 und die Wanne 2 einen bipolaren Transistor T2. Der Transistor T1 verhält sich bei dem Beispiel eines PNP-Typs so, als wäre er mit seinem Emitter mit Vcc (im Bereich 6, Fig. 1) verbunden, mit seinem Kollektor über in Reihe geschaltete Widerstände R2 und R3 mit dem Substratanschluß 5 verbunden und mit seiner Basis über einen Widerstand R1 mit dem Wannenanschluß 8 verbunden. Der Transistor T2 vom NPN-Typ kann so angesehen werden, als wäre er mit seinem Emitter mit dem Bereich 3, mit seinem Kollektor über in Reihe geschaltete Widerstände R1 und R4 mit dem Bereich 8 und mit seiner Basis über den Widerstand R3 mit dem Substratanschluß 5 verbunden. Die Basen dieser Transistoren bzw. die Punkte A und B sind also mit den Mittelpunkten der Widerstandsbrücken R1-R4 bzw. R2- R3 verbunden.
- Im Ruhezustand ist der Thyristor nicht leitend. Die Spannung am Punkt A ist gleich der Spannung Vcc und die Spannung am Punkt B ist gleich VSS. Die beiden Transistoren T1 und T2 sind blockiert. Zum Auslösen des Thyristors genügt es, die Spannung am Punkt A sinken zu lassen, bis der Transistor T1 zu leiten beginnt. Es genügt beispielsweise diese Spannung um 0,6 Volt sinken zu lassen. Dieser Spannungsabfall ist gleich der Emitter-Basis-Spannung des Transistors T1. Sobald der Transistor T1 zu leiten beginnt, steigt die Spannung am Punkt B, da im Widerstand R3 Strom fließt. Infolgedessen wird der Transistor T2, der blockiert war, leitend. Da der Transistor T2 leitend wird, fließt nun Strom in den Widerständen R1 und R4. Dies läßt die Spannung am Punkt A weiter ansteigen und hat eine positive Reaktion zum Ergebnis. Nun findet die Erscheinung des Kippens statt. Die beiden Transistoren erreichen die Sättigung, indem sie einen sehr starken Strom (von einigen hunderten Milliampere) zwischen der Speisung Vcc und dem Massepotential VSS durchlassen. Nur eine Unterbrechung oder ein Zusammenbrechen der Speisung Vcc kann dieses Phänomen unterbrechen.
- Der Erfindung liegt der Gedanke zugrunde, eine Steuereinrichtung zu verwenden, um das Potential des Punkts A abfallen zu lassen oder umgekehrt das Potential am Punkt B steigen zu lassen, wenn der Thyristor blockiert ist. Die folgende Beschreibung entspricht, ohne daß man daraus irgendeine Beschränkung ableiten kann, dieser ersten Lösung, nämlich die Spannung am Punkt A sinken zu lassen.
- Fig. 3 zeigt im Schnitt eine Ausführung einer Schaltung zur Auslösung des Thyristors gemäß der Erfindung. Diese Figur zeigt die Sicherung 10 sowie ihre Speisung mit einer Schmelzspannung VFUS, die eine spezifische Spannung sein kann. Erfindungsgemäß kann man jedoch aufgrund der größeren Wirksamkeit des Thyristors die Sicherungen mit einer kleineren Spannung als Vcc schmelzen lassen. Die Vorrichtung zum Schmelzen der Sicherung hat einen kreisförmigen Aufbau, wobei sie um eine Achse 11 zentriert ist, die im wesentlichen in der Senkrechten des dem Thyristor am nächsten gelegenen Anschlusses 12 der Sicherung liegt. Der Auslösestörthyristor besitzt damit einen N+-dotierten zentralen Bereich 8, der von einem kranzförmigen P+-dotierten Bereich 6 umgeben ist. Die Bereiche 8 und 6 sind in der Wanne 2 ebenfalls kreisförmigen Typs enthalten, die ihrerseits von einem kreisförmigen Bereich 3 vom N+-Typ im Substrat umgeben ist. Der Bereich 3 ist seinerseits in einem anderen kreisförmigen P+-dotierten Bereich 5 enthalten. Die Bereiche 8, 6, 3 und 5 haben hier dieselben Funktionen wie die oben dargestellten. Die Bereiche 3 und 5 sind durch Verbindungen 13 und 14 mit dem Polarisierungspotential des Substrats verbunden. Die beiden Bereiche 6 und 8 des Kastens 2 sind gemeinsam mit dem Anschluß 12 der Sicherung 6 durch Verbindungen 15 bis 17 verbunden.
- Ein MOS-Transistor T3 zum Auslösen des Transistors wird von einer der Grenze 9 nahen Grenzzone 18 der Wanne 2, einer Zone 19 des Substrats, die dieser Zone 18 auf der anderen Seite der Grenze 9 gegenübersteht, und von einem N+ -dotierten ringförmigen Bereich 3 gebildet. Dieser Hybridtransistor besteht also aus Bereichen, deren Verunreinigungskonzentrationen N-, P- bzw. N+ sind. Ein Gitter 20, das über einem Gitteroxid zur elektrischen Isolierung (nicht dargestellt) angeordnet ist, wird mit einem Steuersignal COM gespeist. Das Gitter 20 greift über die Grenze 9. Es steuert effektiv die Leitung des Transistors T3 in der Zone 19 und ist ohne Einfluß auf die Zone 18, so daß es nicht stört, wenn man es über diese Zone 18 hinausragen läßt. Bei Anlegen eines positiven Impulses auf das Gitter 20 fließt Strom in dem auf diese Weise gebildeten Transistor T3. Dieser Strom kann nur von der Wanne 2 kommen. Aufgrund des inneren Widerstands des halbleitenden Werkstoffs der Wanne (Widerstand R1) fällt das Potential in dieser Wanne 2 ab. Man bewirkt auf diese Weise den Potentialabfall am Punkt A. Damit der Thyristor ausgelöst wird, muß man jedoch so vorgehen, daß der Transistor T3 einen Spannungsabfall von mindestens 0,6 Volt am Punkt A bewirken kann. Zu diesem Zweck muß der Widerstand R1 relativ groß und der Widerstand R4 relativ klein sein. Außerdem ist erforderlich, daß der Transistor T3 seinerseits nicht zu resistiv ist. Fig. 2 zeigt mit unterbrochenen Linien die Anschlußart des Transistors T3 im Ersatzschaltbild des Thyristors.
- Die in Fig. 3 gezeigte Lösung hat andere bedeutende Vorteile. Sie gewährleistet insbesondere einen sehr wirksamen Schutz gegen elektrostatische Entladungen. Nehmen wir beispielsweise an, daß am Anschluß 21 der Sicherung eine Vorrichtung zum Schutz gegen elektrostatische Ladungen von mehr als 20 Volt parallel angeschlossen ist. Im genannten Stand der Technik löste der Schmelztransistor der Sicherung im allgemeinen bei der gleichen Spannung wie die Schutzvorrichtung beispielsweise durch Lawinendurchbruch oder BVdSS oder sogar ggf. bei niedrigeren Spannung aus. Dies führte zur Beschädigung der Sicherung oder ggf. zu ihrer unerwarteten Zerstörung. Bei der dargestellten Vorrichtung liegt die Leitung des Übergangs vom Typ N- P- zwischen der Wanne und dem Substrat infolge der geringen Verunreinigungskonzentrationen in Nähe dieses Übergangs auf typischer Weise 100 bis 150 Volt. Unter diesen Bedingungen ist die Schutzvorrichtung der Sicherung stets als erste belastet. Sie erfüllt normal ihre Aufgabe: Die Sicherung kann nicht beschädigt werden.
- Die in Fig. 4 gezeigte nicht erfindungsgemäße Vorrichtung gewährleistet einen weniger guten Schutz gegen elektrostatische Entladungen. Der Transistor zur Auslösung des Thyristors ist ein bekannter MOS-Transistor. Er besitzt einen der Grenze 9 nahen Bereich 22 sowie den in Nähe des Bereichs 22 gelegenen Bereich 3 mit derselben Konzentration an Verunreinigungen (N+) wie dieser. Der Bereic 22 ist vom Bereich 3 durch einen Abstand getrennt, der dem Leitungskanal dieses Transistors entspricht. Dieser Kanal wird durch ein Gitter 23 gesteuert, das das Steuersignal COM erhält. Die Wanne 2 besitzt ferner einen anderen N+-dotierten Bereich 24, der die Funktion eines Wannennebenanschlusses hat und elektrisch durch eine Verbindung 25 mit dem Bereich 22 des Steuertransistors verbunden ist. Bei dieser Abwandlung ist der Bereich 22 nicht mehr direkt mit dem Potential VSS verbunden. Er ist mit diesem nur bedingt verbunden, nämlich wenn das Signal COM an das Gitter 23 angelegt ist und den Transistor 3-22 leitend macht. Der Steuertransistor ist also hier ein bekannter MOS-Transistor.
- Bevor man die Sicherung zum Schmelzen bringt, ist das an der Verbindung 25 verfügbare Potential im wesentlichen das Potential VFUS. Wenn die Schmelzsteuerung an das Gitter 23 angelegt ist, beginnt der Transistor 22-23-3 zu leiten, so daß das Potential eines Mittelpunkts C einer Teilerbrücke, die von Widerständen R5 und R1 gebildet wird, abfällt. Zu diesem Zeitpunkt fließt kein Strom durch den Widerstand R1. Aufgrund der räumlichen Lage des Bereichs 24 zwischen dem Bereich 8 und dem Bereich 6 bringt jedoch der Abfall des Potentials am Punkt C einen im wesentlichen gleichen Abfall des Potentials am Punkt A des Transistors T1 mit sich. Nun findet die erwartete Erscheinung der Auslösung des Thyristors statt.
- Der Vorteil dieser Vorrichtung liegt in der Schaffung eines Transistors 22-23-3 klassischen Typs im Gegensatz zum Hybridtransistor 18-19-3 von Fig. 3. Bei dieser Abwandlung wird jedoch ein weniger guter Schutz gegen elektrostatische Entladungen gewährleistet. Eine elektrostatische Entladung kann nämlich einen Weg gehen, der nacheinander über die Verbindung 16, den Bereich 8, die Wanne 2, den Bereich 24, die Verbindung 25 und den Bereich 22 läuft, bevor sie durch Lawinendurchbruch des Übergangs 22-1 und BVdSS des Steuertransistors zur Masse gelangt. Unter diesen Bedingungen ist es der Übergang 22-1 und die Länge des Kanals des Transistors T3, die das Spannungsverhalten gegen diese Entladung gewährleisten. Da der Bereich 22 stark dotiert ist, ist die Potentialbarriere dieses Übergangs geringer. Hier besteht also ein Nachteil, der in dieser Hinsicht derselbe ist wie im Stand der Technik.
- Es gibt eine Vielzahl von möglichen Detektorschaltungen zum Erfassen des Zustandes der Sicherung. Fig. 5 zeigt ein Beispiel. Diese Schaltung besitzt im wesentlichen einen Rückholtransistor T4 und ein Abtastumkehrglied, das aus zwei Transistoren 26, 27 besteht. Die Transistoren 26 und 27 sind zwischen der Speisung Vcc der integrierten Schaltung und der Masse in Reihe geschaltet. Wenn das Abtastumkehrglied die Zustandsänderung der Sicherung feststellt, kippt es. Der Ausgang 28 des Pegeldetektors ist mit dem Mittelpunkt der beiden Transistoren 26 und 27 verbunden. Diese beiden Transistoren werden gemeinsam über einen Widerstand R6 durch ein an den Anschlüssen eines Transistors T4 verfügbares Potential gesteuert. Der Transistor T4 ist zu den Anschlüssen des Transistors T3 parallel geschaltet und erhält an seinem Gate das Potential Vcc. Wenn die Sicherung geschmolzen ist und die Steuerung COM aufgehört hat, bewirkt der Transistor T4 die Verbindung des Eingang der Transistoren 26 und 27 mit der Masse. Der Transistor 27 ist nun blockiert, während der Transistor 26 leitend ist. Der Ausgang 28 ist auf dem Potential Vcc. Der Widerstand R6 ist vorgesehen, um die Sicherung 10 gegen elektrostatische Entladungen zu schützen, die über die Transistoren 26 oder 27 laufen könnten. Bei einer solchen Entladung entfaltet sich eine große Potentialdifferenz im Widerstand R6, so daß die Potentialbarriere des Transistors 27 ausreicht, um den Resten dieser elektrostatischen Entladung Stand zu halten. Dies ist dagegen nicht möglich mit dein Transistor T4, der quasi immer leitend, und auch nicht mit dem Transistor T3, der Abwandlung von Fig. 4.
- Um dies trotzdem zu erreichen, können diese beiden Transistoren auf die in Fig. 6 gezeigter Weise ausgebildet sein. Die Transistoren T3 und T4 besitzen ein Gitter 29, das einen Leitungskanal zwischen zwei N+-dotierten Bereichen 30 und 31 steuert. Einer ihrer Bereiche, und zwar der Bereich 31, der dem Thyristor im Substrat 1 räumlich am nächsten liegt, ist in einer N--dotierten Wanne 32 eingesetzt. Aufgrund der niedrigen Konzentration der Verunreinigungen in der Wanne 32 hält der Übergang N- P- zwischen dieser Wanne und dem Substrat den elektrostatischen Entladungen stand. Beispielsweise kann eine Potentialdifferenz von 150 Volt aufrechterhalten werden (In der Praxis wird sie jedoch durch den Durchschlag des Gitteroxids zwischen dem Bereich 32 und dem Gitter 29 bei etwa 50 Volt begrenzt). Die Länge des Kanals muß jedoch lang genug sein, um ein vorzeitiges Durchstoßen des Transistors T4 zu vermeiden.
Claims (3)
1. Anordnung zum Schmelzen einer Sicherung in einer integrierten CMOS-
Schaltung mit einem Thyristor in Reihe mit der Sicherung und
Einrichtungen, die das Überführen des Thyristors in den leitenden
Zustand steuern und die einen MOS-Transistor umfassen, dessen
Steuergate ein Steuersignal für das Thyristor zugeleitet wird, dadurch
gekennzeichnet, daß die Anordnung eine zirkuläre Struktur aufweist,
wobei der Thyristor:
ein Substrat (1) der integrierten Schaltung mit einem ersten
Leitfähigkeitstyp,
eine in dem Substrat erzeugte Insel (2) mit einem zweiten
Leitfähigkeitstyp,
einen ersten mittig in der Insel angeordneten Bereich (8) des
gleichen Leitfähigkeitstyps aber mit höherem Dotierungsgrad als der der
Insel,
einen zweiten in der Insel angeordneten Bereich (6) des gleichen
Leitfähigkeitstyps aber mit höherem Dotierungsgrad als der des
Substrats, wobei dieser zweite Bereich (6) den mittigen Bereich (8)
umgibt,
einen dritten in dem Substrat angeordneten Bereich (3) des
gleichen Leitfähigkeitstyps aber mit höherem Dotierungsgrad als der der
Insel, wobei dieser dritte Bereich (3) die Insel umgibt,
einen vierten in dem Substrat angeordneten Bereich (5) des
gleichen Leitfähigkeitstyps aber mit höherem Dotierungsgrad als der des
Substrats, wobei dieser vierte Bereich (5) den Bereich (3) umgibt,
aufweist,
wobei der erste Bereich (8) und der zweite Bereich (6) mit einer Klemme
(12) der Sicherung verbunden sind, wobei der dritte Bereich (3) und der
vierte Bereich (5) jeweils mit einer Quelle einer Polarisierungsspannung
(14) des Substrats verbunden sind,
wobei der MOS-Transistor (T3) durch das Ausfluchten einer Zone (18) der
Insel im Bereich der Grenze (9) zwischen der Insel und dem Substrat,
einer Zone (19) des Substrats im Bereich der Grenze und des dritten
Bereiches (3) des Thyristors erzeugt wird, wobei das Steuergate (20)
oberhalb der Grenze (9) diese überspannend angeordnet ist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der
Thyristor in bezug auf die integrierten Schaltung parasitären Typs ist.
3. Anordnung nach Anspruch 1 oder Anspruch 2, wobei eine
Erfassungsschaltung mit der Klemme (12) der mit dem Thyristor
verbundenen Sicherung verbunden ist, um das Schmelzen der Sicherung
festzustellen und um das Potential der Klemme (12) zu erhöhen, mit einer
Rücklauftransistor (T4) in Reihe zwischen dieser Klemme (12) der
Sicherung und Masse, wobei dieser Relaistransistor (T4) dadurch
gekennzeichnet ist, daß sie mit der Klemme des MOS-Transistors (T3) in
parallel verbunden ist und daß er zwei Bereiche des zweiten
Leitfähigkeitstyps aufweist, die im Substrat (1) der ersten
Leitfähigkeitstyps vorhanden sind, wobei einer der zwei Bereiche, der
raummässig dem Thyristor am nächsten angeordnet ist, aus einem
weitreichenderen Domän besteht als er, und den gleichen
Leitfähigkeitstyp besitzt aber geringer dotiert ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8715404A FR2623016B1 (fr) | 1987-11-06 | 1987-11-06 | Dispositif de fusion d'un fusible dans un circuit integre de type cmos |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3872192D1 DE3872192D1 (de) | 1992-07-23 |
DE3872192T2 true DE3872192T2 (de) | 1992-12-17 |
Family
ID=9356560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8888402729T Expired - Lifetime DE3872192T2 (de) | 1987-11-06 | 1988-10-28 | Anordnung zum schmelzen einer auf einer integrierten schaltung aufgebrachten sicherung. |
Country Status (6)
Country | Link |
---|---|
US (1) | US5003371A (de) |
EP (1) | EP0320321B1 (de) |
JP (1) | JP2852391B2 (de) |
KR (1) | KR890008845A (de) |
DE (1) | DE3872192T2 (de) |
FR (1) | FR2623016B1 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831606B2 (ja) * | 1989-11-17 | 1996-03-27 | 株式会社東芝 | 大電力用半導体装置 |
EP0461099A1 (de) * | 1990-05-15 | 1991-12-11 | AUSTRIA MIKRO SYSTEME INTERNATIONAL GESELLSCHAFT m.b.H. (Austria Micro Systems International Gesellschaft m.b.H.) | Nichtflüchtige Halbleiter-Speicherzelle |
FR2690008B1 (fr) * | 1991-05-29 | 1994-06-10 | Gemplus Card Int | Memoire avec cellule memoire eeprom a effet capacitif et procede de lecture d'une telle cellule memoire. |
FR2686989B1 (fr) * | 1992-01-30 | 1997-01-17 | Gemplus Card Int | Procede de comptage de securite pour un compteur electronique binaire. |
FR2690786A1 (fr) * | 1992-04-30 | 1993-10-29 | Sgs Thomson Microelectronics Sa | Dispositif de protection d'un circuit intégré contre les décharges électrostatiques. |
FR2703501B1 (fr) * | 1993-04-01 | 1995-05-19 | Gemplus Card Int | Circuit intégré pour carte à mémoire et procédé de décomptage d'unités dans une carte à mémoire. |
FR2703526B1 (fr) * | 1993-04-02 | 1995-05-19 | Gemplus Card Int | Circuit de déclenchement automatique. |
FR2705810B1 (fr) * | 1993-05-26 | 1995-06-30 | Gemplus Card Int | Puce de carte à puce munie d'un moyen de limitation du nombre d'authentifications. |
US5736777A (en) * | 1995-12-29 | 1998-04-07 | Intel Corporation | Method and apparatus for fast self-destruction of a CMOS integrated circuit |
JP3526446B2 (ja) | 2000-06-09 | 2004-05-17 | 株式会社東芝 | フューズプログラム回路 |
DE10260852B4 (de) * | 2002-12-23 | 2011-05-05 | Robert Bosch Gmbh | Verfahren zum Abgleichen des elektrischen Widerstands einer Widerstandsbahn |
DE102004025420B4 (de) * | 2004-05-24 | 2014-05-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Schaltungselement zum Sichern einer Lastschaltung und Chip mit einem derartigen Schaltungselement |
US8625377B2 (en) * | 2012-02-08 | 2014-01-07 | Robert N. Rountree | Low voltage efuse programming circuit and method |
US10553633B2 (en) * | 2014-05-30 | 2020-02-04 | Klaus Y.J. Hsu | Phototransistor with body-strapped base |
JP6222002B2 (ja) * | 2014-08-22 | 2017-11-01 | トヨタ自動車株式会社 | 電流遮断装置 |
JP2018055742A (ja) * | 2016-09-28 | 2018-04-05 | エイブリック株式会社 | 不揮発性半導体記憶装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3955210A (en) * | 1974-12-30 | 1976-05-04 | International Business Machines Corporation | Elimination of SCR structure |
JPS5946107B2 (ja) * | 1975-06-04 | 1984-11-10 | 株式会社日立製作所 | Mis型半導体装置の製造法 |
JPS5591162A (en) * | 1978-12-27 | 1980-07-10 | Fujitsu Ltd | Semiconductor device |
JPS57143798A (en) * | 1981-03-02 | 1982-09-06 | Fujitsu Ltd | Programmable element |
JPS5856082A (ja) * | 1981-09-29 | 1983-04-02 | Fujitsu Ltd | 文字又は図形の認識方式 |
EP0084000A3 (de) * | 1982-01-11 | 1985-07-10 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | CMOS Anordnung |
JPS59105354A (ja) * | 1982-12-09 | 1984-06-18 | Toshiba Corp | 半導体装置 |
US4609998A (en) * | 1983-12-15 | 1986-09-02 | Monolithic Memories, Inc. | High conductance circuit for programmable integrated circuit |
JPS60160654A (ja) * | 1984-01-31 | 1985-08-22 | Nec Corp | ヒユ−ズrom |
JPH0584000A (ja) * | 1991-09-20 | 1993-04-02 | Toshiba Corp | 電動機駆動装置 |
-
1987
- 1987-11-06 FR FR8715404A patent/FR2623016B1/fr not_active Expired - Fee Related
-
1988
- 1988-10-28 EP EP88402729A patent/EP0320321B1/de not_active Expired - Lifetime
- 1988-10-28 DE DE8888402729T patent/DE3872192T2/de not_active Expired - Lifetime
- 1988-10-28 US US07/264,205 patent/US5003371A/en not_active Expired - Lifetime
- 1988-11-07 JP JP28115088A patent/JP2852391B2/ja not_active Expired - Lifetime
- 1988-11-07 KR KR1019880014632A patent/KR890008845A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPH01158767A (ja) | 1989-06-21 |
FR2623016A1 (fr) | 1989-05-12 |
JP2852391B2 (ja) | 1999-02-03 |
FR2623016B1 (fr) | 1991-06-14 |
KR890008845A (ko) | 1989-07-12 |
US5003371A (en) | 1991-03-26 |
EP0320321B1 (de) | 1992-06-17 |
EP0320321A1 (de) | 1989-06-14 |
DE3872192D1 (de) | 1992-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3872192T2 (de) | Anordnung zum schmelzen einer auf einer integrierten schaltung aufgebrachten sicherung. | |
DE69208349T2 (de) | Allgemeine Schutzvorrichtung eines integrierten Schaltkreises gegen Überlastungen und elektrostatische Entladungen | |
DE3821065C3 (de) | Integrierte Schaltung mit einem Leistungs-MOSFET und einer Überlastschutzschaltung | |
EP1019964B1 (de) | Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung | |
DE69232257T2 (de) | Durch Verarmung kontrollierte Isolationsstufe | |
DE69330455T2 (de) | Überspannungsschutzstruktur für vertikale Halbleiterkomponenten | |
DE69834315T2 (de) | Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist | |
WO2005078798A2 (de) | Schaltungsanordnung und verfahren zum schutz einer integrierten halbleiterschaltung | |
EP0538507B1 (de) | Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen | |
DE69511178T2 (de) | Telefonleitungs-Interface-Schutz | |
DE3879850T2 (de) | Eingangsschutzvorrichtung fuer eine halbleitervorrichtung. | |
DE2544438A1 (de) | Integrierte ueberspannungs-schutzschaltung | |
EP2269193A1 (de) | Programmierbarer antifuse-transistor und verfahren zum programmieren desselben | |
DE19654163B4 (de) | Schutzvorrichtung für eine Halbleiterschaltung | |
EP0261370B1 (de) | Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik | |
EP0144978B1 (de) | Schaltungsanordnung zum Ansteuern eines Thyristors mit einem Fototransistor | |
DE69200273T2 (de) | Schutzstruktur gegen Latch-up in einem CMOS-Schaltkreis. | |
DE10216015A1 (de) | Überspannungsschutzschaltung | |
EP0261371B1 (de) | Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik | |
DE69825096T2 (de) | Interface-Schutzschaltung für Telefonleitungen | |
DE69428657T2 (de) | Halbleiter-Schutzbauelement mit Shockley-Dioden | |
DE69316675T2 (de) | Halbleiterbauelement mit einem Schutzmittel | |
DE3615690C2 (de) | Integriertes Schutzelement, insbesondere für Eingänge in MOS-Technologie von integrierten Schaltungen | |
DE112004002678T5 (de) | 2-Transistoren-Schmelzsicherungselement mit einzelner Polysiliziumschicht | |
DE102006008284B3 (de) | Schaltung mit einer Anordnung zur Detektion einer unterbrochenen Anschlussleitung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |