DE3851679T2

DE3851679T2 - Schaltung für Fehlererkennung und Fehlerkorrektur.

Info

Publication number: DE3851679T2
Application number: DE3851679T
Authority: DE
Inventors: Kiyoshi Kase
Original assignee: Motorola Japan Ltd
Current assignee: Motorola Solutions Japan Ltd
Priority date: 1987-09-10
Filing date: 1988-08-22
Publication date: 1995-05-04
Anticipated expiration: 2008-08-23
Also published as: JPS6468842A; EP0306757A3; DE3851679D1; US4922493A; EP0306757B1; EP0306757A2

Description

Die vorliegende Erfindung betrifft eine Schaltung für eine Fehlererkennung und eine Fehlerkorrektur, beispielsweise einen Schaltkreis, der Datenfehler korrigiert, die durch Einflüsse in Form von Umgebungsrauschen in Fällen erzeugt werden, wo eine IC-Karte mit einem Karten-Leser/Schreiber über einen Satz von Verbindungsdrähten verbunden ist.
Fig. 3(a) zeigt einen Aufbau eines allgemeinen IC-Kartensystems. Dieses System weist einen Karten-Leser/Schreiber 1, einen Verbindungsdraht 3, wie beispielsweise einen Satz verdrehter, gepaarter Leitungen, eine IC-Karte 7, die mit einem solchen Verbindungsdraht 3 an den Elektroden 5 verbunden ist, die an einem Endteil des Verbindungsdrahts 3 vorgesehen sind, und eine Steuereinheit 9 auf, die entsprechende Betriebsweisen des Systems steuert. Die Steuereinheit 9 ist auch mit einem Motor 11 zum Einsetzen oder Herausschieben einer IC-Karte 7 und einem Relais oder einem Solenoid 13 verbunden.
In dem System der Fig. 3(a) ist der Verbindungsdraht 3, der zwischen dem Karten-Leser/Schreiber 1 und der IC-Karte 7 verbunden ist, einen Meter lang oder länger und ein Rauschen, das von dem Motor 11 und dem Relais oder dem Solenoid 13 hervorgerufen wird, die in dem Mechanismus des Systems vorhanden sind, tritt an dem Verbindungsdraht 3 auf. Da der Verbindungsdraht 3 äquivalent zu Induktivitäten und Kapazitäten, wie dies in Fig. 3(b) dargestellt ist, ist, schwingt er bei einer bestimmten Frequenz, und diese Resonanzfrequenz wird wesentlich niedriger in Fällen, wo der Verbindungsdraht 3 verhältnismäßig lang ist. Demzufolge wird, wie in Fig. 3(c) dargestellt ist, das Rauschen, das an dem Verbindungsdraht 3 einwirkt, ein starkes, breitbandiges Interferenzsignal sein, das sich in dem Nachschwingmodus (Ringingmode) sowohl in der positiven als auch in der negativen Richtung an dem Eingangsteil der IC-Karte 7, nämlich an dem Eingangsteil der seriellen Kommunikationsschnittstelle (Serial Communication Interface - SCI), ändert. Dieses Schnittstellensignal (Interfacesignal) wird zum Beispiel, wie in Fig. 4 dargestellt ist, dem Datensignal Überlagert, das zum Beispiel zu der IC-Karte 7 von dem Karten-Leser/Schreiber l über den Verbindungsdraht 3 übertragen wird, und dadurch ist es wahrscheinlich, daß Daten fehlerhaft in der IC-Karte 7 gelesen werden.
Deshalb ist der Fehlerkorrekturschaltkreis, wie dies in Fig. 5 dargestellt ist, als Signaleingangsteil der IC-Karte 7 vorgeschlagen worden. Der Schaltkreis der Fig. 5 ist durch einen Datendoppelbegrenzer 15, eine Datenverriegelungseinrichtung 17, ein Datenschieberegister 19 und ein Majoritätsgatter 21 gebildet. Ein solcher Schaltkreis ist in dem US-Patent Nr. 4,241,311 beschrieben.
In dem Schaltkreis der Fig. 5 werden Eingangsdaten, wie in Fig. 6 dargestellt ist, unter Bezug auf den vorbestimmten Schwellwert an dem Datendoppelbegrenzer 15 begrenzt, und dabei wird ein rechtwinkliges Wellensignal entsprechend den Eingangsdaten, nämlich den doppelbegrenzten Daten, erhalten. Diese doppelbegrenzten Daten werden zu der Datenverriegelungseinrichtung 17 zugeführt und darin unter Verwendung des Datenabtasttakts verriegelt, der eine Frequenz von etwa 8 bis 16 Mal der Übertragungsfrequenz der Eingangsdaten besitzt. Ein Ausgang Q der Datenverriegelungseinrichtung 17 wird zu dem Datenschieberegister 19 zugeführt und sequentiell auch durch den Datenabtasttakt verschoben. Das Datenschieberegister 19 ist zum Beispiel durch drei Stufen von Schieberegistern gebildet. Ausgänge Q&sub0;, Q&sub1;, Q&sub2; der entsprechenden Stufen werden zu dem Majoritätsgatter 21 zugeführt und es werden Daten, die entsprechend der Majoritätsregel der entsprechenden Ausgänge erzeugt werden, abgeleitet. Wie früher erläutert wurde, besitzt der Fehlerkorrekturschaltkreis nach dem Stand der Technik einen korrigierten Datenfehler bis zu einem bestimmten Grad unter Verwendung des Majoritätsgatters.
Allerdings besitzt in dem Fall, in dem die Elemente N1 und N2 mit hoher Amplitude und Breitbandrauschen, die in Fig. 6 angegeben sind, beispielsweise auf den Eingangsdaten in dem Schaltkreis der Fig. 5 überlagert sind, der herkömmliche Fehlerkorrekturschaltkreis einen Nachteil dahingehend, daß der Ausgangsdatenfehler nicht ausreichend korrigiert werden kann, obwohl die Datenkorrektur basierend auf der Majoritätsregel vorgenommen wird.
Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Fehlerermittlungs- und Korrekturschaltkreis zu schaffen, bei dem die vorstehenden Nachteile beseitigt werden können. Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Ermittlung und Korrektur von Datenfehlern zu schaffen und dadurch die Zuverlässigkeit der Datenübertragung in dem IC-Kartensystem zu verbessern, gerade im Fall einer hohen Amplitude und wo ein breites Dauerrauschelement auf dem Datensignal in dem Fehlerermittlungs- und Korrekturschaltkreis überlagert wird.
Um die vorstehenden Aufgabenpunkte zu erhalten, weist der Fehlerermittlungs- und Korrekturschaltkreis gemäß der vorliegenden Erfindung auf:
einen Überlastungsdetektor, der ermittelt, wenn ein Eingangssignalpegel über einen vorgegebenen Bereich einer Änderung hinausgeht und ein Überlastungssignal entwickelt;
einen Fehlerkorrekturperiodeneinstellteil, der so verbunden ist, um das Überlastungssignal aufzunehmen, und der ein Fehlerkorrektursignal für eine spezifizierte Periode bildet, nachdem das Überlastungssignal von dem Überlastungsdetektor geliefert wird;
eine Datenschieberegistereinrichtung, die eine Mehrzahl von Ausgängen besitzt und zur aufeinanderfolgenden Speicherung einer vorgegebenen Menge von Eingangssignaldaten vorgesehen ist;
ein Majoritätsgatter, das mit der Mehrzahl von Ausgängen des Datenschieberegisters zur Entwicklung eines Majoritätssignals verbunden ist, das durch die Majoritätsregel der vorgegebenen Menge von Daten, die in der Datenschieberegistereinrichtung gespeichert sind, bestimmt wird; und
einen Umschaltschaltkreis, der mit der Datenschieberegistereinrichtung, dem Korrekturdauereinstellteil und dem Majoritätsgatter zur Bildung eines Ausgangs von dem Majoritätsgatter anstelle des Signals entsprechend den Eingangssignaldaten zu dem Datenspeicher, während das Fehlerkorrektursignal besteht, verbunden ist.
In einer bevorzugten Ausführungsform weist der Überlastungsdetektor einen die positive Richtung ermittelnden Überlastungsermittlungsschaltkreis auf, der ermittelt, wenn der Eingangssignalpegel außerhalb des vorgegebenen Bereichs in die positive Richtung auswandert, einen die negative Richtung ermittelnden Überlastungsermittlungsschaltkreis, der ermittelt, wenn der Eingangssignalpegel außerhalb des vorgegebenen Bereichs in die negative Richtung auswandert, und ein ODER-Gatter auf, das die ODER-Kalkulationen der Ausgänge dieser Ermittlungsschaltkreise ausführt. Allerdings kann der Fehlerkorrekturdauereinstellteil durch ein Schieberegister gebildet werden, zu dem das Überlastungssignal zugeführt wird, und der Datenspeicher kann ebenfalls durch eine spezifizierte Anzahl von Stufen des Schieberegisters gebildet werden. Demzufolge wird ersichtlich werden, daß während der Fehlerkorrekturperiode, wie vorstehend erläutert ist, das Eingangssignal dagegen geschützt wird, daß es zu dem Datenspeicher zugeführt wird, wodurch die Entwicklung von fehlerhaften Daten verhindert wird.
Fig. 1 zeigt ein Blockschaltbild, das die Struktur eines Fehlerermittlungs- und Korrekturschaltkreises darstellt, der die vorliegende Erfindung einsetzt;
Fig. 2 stellt Wellenformen zur Erläuterung der Betriebsweisen des Schaltkreises der Fig. 1 dar;
Fig. 3(a) zeigt ein vereinfachtes Blockschaltbild, das eine Struktur eines allgemeinen IC-Kartensystems darstellt;
Fig. 3(b) zeigt einen elektrischen Schaltkreis, der ein Ersatzschaltbild des Leitungsdrahts 3 in der Vorrichtung der Fig. 3(a) darstellt;
Fig. 3(c) stellt Hellenformen zur Erläuterung des Einflusses eines Rauschsignals in der Vorrichtung der Fig. 3(a) dar;
Fig. 4 stellt eine Wellenform von Eingangsdaten dar, auf der ein Rauschen Überlagert wird;
Fig. 5 zeigt ein Blockschaltbild, das einen Fehlerermittlungs- und Korrekturschaltkreis nach dem Stand der Technik darstellt; und
Fig. 6 stellt Wellenformen zur Erläuterung der Betriebsweisen des Schaltkreises der Fig. 5 dar.
Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die beigefügten Zeichnungen erläutert.
Fig. 1 stellt ein Blockschaltbild eines Fehlerermittlungs- und Korrekturschaltkreises dar, der die vorliegende Erfindung einsetzt. Dieser Schaltkreis weist auf: einen Datendoppelbegrenzer 15; eine Datenverriegelungseinrichtung 17, ein Datenschieberegister 19; ein Majoritätsgatter 21; einen Überlastungsdetektor, der einen Positiv-Richtungs-Überlastungsdetektor 23, einen Negativ-Richtungs-Überlastungsdetektor 25 und ein ODER- Gatter 27 umfaßt; eine Datenselektorschaltung 29; und ein Fehlerschieberegister 31 und ein ODER-Gatter 33, die einen Fehlerkorrektur-Zeitdauereinstellteil bilden. Der Positiv-Richtungs-Überlastungsdetektor 23 und der Negativ-Richtungs-Überlastungsdetektor 25 sind in dieser Ausführungsform jeweils durch einen Komparator gebildet. Der Positiv-Richtungs-Überlastungsdetektor 23 kann so durch Bildung eines Aufbaus einer Struktur realisiert werden, um ein Eingangssignal zu dem nicht-invertierenden Eingangsanschluß des Komparators und durch Zuführung der Referenzspannung +VREF zu dem invertierenden Eingangsanschluß davon zuzuführen. Der Negativ-Richtungs-Überlastungsdetektor 25 kann durch Bildung des strukturellen Aufbaus realisiert werden, um das Eingangssignal zu dem invertierenden Eingangsanschluß des Komparators zuzuführen und um die negative Referenzspannung -VREF zu dem nicht-invertierenden Eingangsanschluß davon zuzuführen. Die Datenselektorschaltung 29 umfaßt ein Übertragungsgatter 35, das zwischen dem Ausgang der Datenverriegelungseinrichtung 17 und dem Dateneingang des Datenschieberegisters 19 eingesetzt ist, und ein Übertragungsgatter 37, das zwischen dem Ausgang des Majoritätsgatters 21 und dem Dateneingang des Datenschieberegisters 19 eingesetzt ist. Das Gatter 35 wird leitend, wenn ein Ausgangssignal des ODER-Gatters 33, nämlich der Haltesignalpegel, niedrig ist, während das Gatter 37 leitend wird, wenn der Haltesignalpegel hoch ist.
Als nächstes werden die Betriebsweisen des Schaltkreises der Fig. 1 unter Bezugnahme auf die Fig. 2 erläutert. Eingangsdaten von dem Kartenleser/Schreiber werden jeweils zu Eingangsanschlüssen des Datendoppelbegrenzers 15, des Positiv-Richtungs-Überlastungsdetektors 23 und des Negativ-Richtungs-Überlastungsdetektors 25 zugeführt. Der Datendoppelbegrenzer 15 ermittelt einen Pegel mit Referenz auf den spezifizierten Schwellwertpegel und liefert zu den Dateneingangsanschlüssen der Datenverriegelungseinrichtung 17 ein Hoch-Pegelsignal als abgetrennte Daten, wenn der Eingangsdatenpegel höher als der spezifizierte Schwellwertpegelsignal ist, oder ein Niedrig-Pegelsignal, wenn es geringer als der Schwellwertpegel ist. Die Datenverriegelungseinrichtung 17 speichert nacheinander solche begrenzten Daten, basierend auf dem Datenabtasttakt, und überträgt aufeinanderfolgend die Daten, die synchron zu dem Takt gespeichert waren, zu dem Datenselektor 29 als Ausgang Q. Ein Signal, das eine Frequenz 8 bis 15 Mal der Übertragungsfrequenz der Eingangsdaten besitzt, wird als Datenabtasttaktsignal beispielsweise verwendet.
Zwischenzeitlich werden die Eingangsdaten beispielweise mit der positiven Referenzspannung +VREF in dem Positiv-Richtungs-Überlastungsdetektor 23 verglichen, um zu ermitteln, ob oder ob nicht der Eingangsdatensignalpegel die Referenzspannung +VREF überschritten hat. Weiterhin wird das Eingangsdatensignal mit der negativen Referenzspannung -VREF in dem Negativ-Richtungs-Überlastungsdetektor 25 verglichen, um zu ermitteln, ob der Eingangssignalpegel geringer als die negative Referenzspannung -VREF wird, nämlich ob oder ob nicht eine negative Überlastung erzeugt werden sollte. Die Ausgänge des positiven Überlastungsdetektors 23 und des negativen Überlastungsdetektors 25 werden zu dem ODER- Gatter 27 zugeführt, um das Überlastungssignal zu erzeugen. Wie in Fig. 2 dargestellt ist, erhält dieses Überlastungssignal einen hohen Pegel, wenn das Eingangsdatensignal eine Überlastung in der positiven oder negativen Richtung erzeugt. Als nächstes wird das Überlastungssignal zu dem Dateneingangsanschluß des Fehlerschieberegisters 31 zugeführt und wird aufeinanderfolgend zu jeder Stufe des Schieberegisters basierend auf dem Datenabtasttakt verschoben. Dadurch werden die Signale, die aufeinanderfolgend durch die Periode einer Datenabtasttaktwelle verschoben werden, an den Ausgängen Q&sub0; und Q&sub1; jeder Stufe des Fehlerschieberegisters zugeführt, wie dies in Fig. 2 dargestellt ist. Diese Ausgänge Q&sub0; und Q&sub1; werden zu dem ODER-Gatter 33 zugeführt und dadurch wird ein Haltesignal, das eine verlängerte Dauer besitzt, erzeugt. Die Zeitdauer dieses Haltesignals ändert sich in Abhängigkeit der Anzahl der Stufen des Fehlerschieberegisters 31 und bestimmt den Fehler entsprechend der Periode, die später erläutert wird.
Das Haltesignal, das so erzeugt wird, wird zu dem Datenselektor 29 zugeführt, um die Übertragungsgatter 35 und 37 zu steuern. Dies bedeutet, daß dann, wenn das Eingangsdatensignal nicht eine Überlastung erzeugt und der Haltesignalpegel daher niedrig ist, das Übertragungsgatter 35 leitend wird und der Ausgang Q der Datenverriegelungseinrichtung 17 wird zu dem Dateneingangsanschluß des Datenschieberegisters 19 zugeführt. Das Datenschieberegister 19 liest aufeinanderfolgend die Daten, die so synchron zu dem Datenabtasttakt zugeführt werden, aus und verschiebt solche Daten zu jeder Stufe. Dadurch werden die Daten Q&sub0;, Q&sub1;, Q&sub2; von jeder Stufe des Datenschieberegisters 19 erhalten. Jeder Ausgang wird zu dem Majoritätsgatter 21 zugeführt. Die Daten, die durch die Majoritätsregel bestimmt werden, werden als korrigierende Ausgangsdaten entwickelt und dann zu dem internen Schaltkreis der IC-Karte zugeführt.
In diesem Fall wird, wenn eine Überlastung in den Eingangsdaten aufgrund des Rauschens erzeugt wird, der Haltesignalpegel hoch und dieser Hoch-Pegelzustand hält für die Fehlerkorrekturzeitdauer an. Wenn der Haltesignalpegel hoch ist, wird das Übertragungsgatter 37 des Datenselektors 29 leitend und das Übertragungsgatter 35 wird abgeschaltet. Dementsprechend wird ein Ausgang des Majoritätsgatters 21 zu dem Dateneingangsanschluß des Datenschieberegisters 19 anstelle des Ausgangs der Datenverriegelungseinrichtung 17 zugeführt und solche Ausgänge werden aufeinanderfolgend durch das Datenschieberegister 19 synchron zu dem Datenabtasttakt ausgelesen. Wie zuvor erläutert wurde wird, wenn ein Überlastungszustand ermittelt wird, einer der früheren Datensätze ausrangiert, und eine aufeinanderfolgende, spezifizierte Anzahl von Abtastdaten wird auch ignoriert. Da sich der frühere Datensatz in einem Übergangszustand befindet, kann ein Fehler leicht erzeugt werden, und die darauffolgende, spezifizierte Anzahl der Daten kann auch einen Datenfehler aufgrund der Überlastung und ein daraus resultierendes Nachschwingen erzeugen. In diesem Fall wird die Dauer der Fehlerkorrekturperiode, die durch die Anzahl der Stufen des Schieberegisters 31 bestimmt wird, experimentell, und zwar aufgrund des Effekts der Übertragungsrate der Eingangsdaten, der Länge der Verbindungsdrähte, die den IC-Karten-Leser/Schreiber und die IC-Karte verbinden, und anderen Variablen eingestellt. Beispielsweise wird im Fall eines verdrillten Leitungspaars von einem Meter Länge, das mit einer Übertragungsrate von 9600 Baud verwendet wird, immer eine perfekte Fehlerkorrektur unter Verwendung eines 3-Bit-Datenschieberegisters 19 und eines Zwei-Bit-Fehlerschieberegisters 31 realisiert. Der Datenabtasttakt besitzt in diesem Fall eine Frequenz, die zur Realisierung einer Abtastrate von über 16 Mal derjenigen der Eingangsdaten geeignet ist.
In der vorstehenden Erläuterung ist die Fehlerkorrekturperiode, die durch das Fehlerschieberegister 31 bestimmt wird, festgelegt, allerdings kann die feinstufige Fehlerkorrekturperiode vorausgesagt werden, und eine Fehlerkorrektur kann auch beispielsweise durch Änderung der Fehlerkorrekturperiode in Abhängigkeit von dem Überlastungspegel des Eingangssignals realisiert werden. Zum Beispiel kann die Länge des Fehlerschieberegisters 31, nämlich die Anzahl der Stufen, dynamisch baslerend auf einem digitalen Wert des Überlastungspegels durch Ermittlung des Überlastungspegels und Konvertierung eines solchen Werts auf einen Pegel in den digitalen Wert geändert werden. In diesem Fall wird, falls ein hoher Rauschpegel ermittelt wird, die Fehlerkorrekturperiode so gesteuert, daß sie beträchtlich länger wird.
Wie zuvor erläutert wurde, kann gemäß der vorliegenden Erfindung die Erzeugung eines Datenfehlers genau durch Eliminierung von Einflüssen eines externen Rauschens in einer Schaltkreisvorrichtung ähnlich dem IC-Kartensystem, wo eine Einsetz- und Herausziehvorrichtung weit von einem Kartenleser/Schreiber entfernt vorgesehen ist und diese über eine vergleichweise lange Verbindungsleitung ohne Verwendung eines Leitungsempfängers usw. verbunden sind, verhindert werden.

Claims

1. Fehlerermittlungs- und Korrekturschaltkreis, der umfaßt

einen Überlastungsdetektor (23, 25, 27), der ermittelt, wenn ein Eingangssignalpegel über einen vorgegebenen Bereich einer Änderung hinausgeht und ein Überlastungssignal entwickelt;

einen Fehlerkorrekturperiodeneinstellteil (31, 33), der so verbunden ist, um das Überlastungssignal aufzunehmen, und der ein Fehlerkorrektursignal für eine spezifizierte Periode bildet, nachdem das Überlastungssignal von dem Überlastungsdetektor geliefert wird;

eine Datenschieberegistereinrichtung (19), die eine Mehrzahl von Ausgängen (Q&sub0;, Q&sub1;, Q&sub2;) besitzt und für eine aufeinanderfolgende Speicherung einer vorgegebenen Menge von Eingangssignaldaten vorgesehen ist;

ein Majoritätsgatter (21), das mit der Mehrzahl der Ausgänge des Datenschieberegisters zur Entwicklung eines Majoritätssignals verbunden ist, das durch die Majoritätsregel der vorgegebenen Menge der Daten, die in der Datenschieberegistereinrichtung gespeichert sind, bestimmt wird; und

einen Umschaltschaltkreis (29), der mit der Datenschieberegistereinrichtung, dem Korrekturperiodeneinstellteil und dem Majoritätsgatter zur Bildung eines Ausgangs von dem Majoritätsgatter anstelle des Signals entsprechend den Eingangssignaldaten zu dem Datenspeicher, während das Fehlerkorrektursignal besteht, verbunden ist.

2. Fehlerermittlungs- und Korrekturschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Überlastungsdetektor einen die positive Richtung ermittelnden Überlastungsermittlungsschaltkreis (23), der ermittelt, wenn der Eingangssignalpegel außerhalb des vorgegebenen Bereichs eine Änderung in der positiven Richtung erfährt, einen die negative Richtung ermittelnden Überlastungsermittlungsschaltkreis (25), der ermittelt, wenn der Eingangssignalpegel außerhalb des vorgegebenen Bereichs in die negative Richtung auswandert, und ein ODER-Gatter (27), das die ODER-Kalulationen der Ausgänge dieser die positive und negative Richtung ermittelnden Überlastungsermittlungsschaltkreise ausführt, aufweist.

3. Fehlerermittlungs- und Korrekturschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Fehlerkorrekturperiodeneinstellteil durch eine vorgegebene Anzahl von Stufen des Schieberegisters (81) gebildet ist, zu dem das Überlastungssignal zugeführt wird.

4. Fehlerermittlungs- und Korrekturschaltkreis nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Datenschieberegistereinrichtung durch eine vorgegebene Anzahl von Stufen eines Schieberegisters (19) gebildet ist.