DE3941182A1 - Signalerfassungsschaltkreis und verfahren zu dessen betreibung - Google Patents

Description

Die Erfindung bezieht sich allgemein auf einen Signalerfassungs­ schaltkreis und insbesondere auf einen Signalerfassungsschaltkreis, dessen Ausgangsspannung nicht von Niederspannungsschwankungen des Eingangssignales beeinflußt wird. Die Erfindung weist eine besondere Anwendbarkeit auf einen Signalerfassungsschaltkreis für Eingangs­ signale auf, die in Übereinstimmung mit der sogenannten "Alternate Mark Inversion" dekodiert werden.

Das integrierte dienstintegrierte digitale Netzwerk (integrated services digital network, im weiteren als ISDN bezeichnet) kann als System zur Realisierung verschiedener Kommunikationsarten, wie zum Beispiel Telefon, Telefax, Datenübertragung und Bildüber­ tragung, in einem digitalisierten Netzwerk betrachtet werden. Bei den herkömmlichen Kommunikationstechniken vor ISDN ist die Schnittstelle zwischen der Endgeräteausstattung eines Benutzers und dem Netzwerk nur an eine festgelegte Benutzungsart, zum Beispiel eine Schnittstelle für das Telefon, eine Schnittstelle für Datenkommunikation oder ähnliches, angepaßt. Bei ISDN ist jedoch eine integrierte Schnittstelle für die oben genannten verschiedenen Dienstleistungen definiert. Die Schnittstelle wird eine Mehrzweck-Benutzer-Netzwerk-Schnittstelle genannt, die eindeutig durch das Internationale Telegraphie und Telefon Beratungsgremium (im weiteren als CCITT bezeichnet) definiert ist.

Die Fig. 3 stellt eine schematische Ansicht eines Beispieles eines Bereiches des herkömmlichen ISDN dar. Bezüglich Fig. 3 sind bei ISDN der ISDN-Austausch in einer Telefonvermittlungsstelle und die ISDN-Endgeräte in den Räumlichkeiten des Benutzers durch ein Telefonnetz verbunden. Eine Netzwerkendeinrichtung 100 ist in den Räumlichkeiten des Benutzers geschaffen, und das Telefonnetz und der Vier-Draht-Bus sind mit dieser Netzwerkendeinrichtung 100 verbunden. Die ISDN-Endgeräte sind über den Vier-Draht-Bus mit der Netzwerkendeinrichtung 100 verbunden. In der Netzwerkendeinrichtung 100 ist ein Schnittstellenschaltkreis 101 zur Verbindung mit dem Vier-Draht-Benutzerbus gebildet.

Die Fig. 4A stellt ein Blockdiagramm dar, das den in der Netzwerk­ endeinrichtung 100 der Fig. 3 gezeigten Schnittstellenschaltkreis 101 darstellt. Bezüglich der Fig. 4A umfaßt der Schnittstellen­ schaltkreis 101 einen Treiber 52 und einen Empfänger 30, die mit dem Vier-Draht-Benutzbus 61 bzw. 62 verbunden sind, Puffer 51 und 53, die mit dem Treiber 52 und dem Empfänger 30 verbunden sind, eine Steuereinrichtung 55 zum Steuern der Puffer 51 bzw. 53, und eine Referenzspannungsquelle 56 zum Anlegen der Referenzspannung V _ref an den Treiber 52 und den Verstärker 30. Die über den Puffer 51 angelegten digitalen Signale werden vom Treiber 52 in entspre­ chende analoge Signale konvertiert. Andererseits werden die über den Vier-Draht-Benutzerbus 62 angelegten analogen Signale durch den Empfänger 30 in eine digitale Form umgewandelt, um dann an den Puffer 53 angelegt zu werden.

Beim Betrieb werden von einer (nicht gezeigten) in der Netzwerkend­ einrichtung 100 gebildeten digitalen Verarbeitungseinrichtung digitale Signale über ein Telefonnetz an den Puffer 51 angelegt. Die digitalen Daten werden vom Puffer 51 an den Treiber 52 zur Ausführung einer "Alternate Mark Inversion" (im weiteren AMI genannt) angelegt. Der Treiber 52 überträgt die in den AMI-Code verschlüsselten Daten an ein ISDN-Endgerät eines Benutzers über eine Übertragungsbusleitung 61 in Abhängigkeit von einem digitalen Signal. Währenddessen empfängt ein Empfänger 30 die von einem ISDN-Endgerät abgegebenen AMI-Codes über einen Empfangsbus 62. Der Empfänger 30 erfaßt digitale Daten, die vom ISDN-Terminal übertragen werden, in Abhängigkeit von den empfangenen AMI-Codes. Die vom Empfänger 30 erfaßten digitalen Daten werden an den Puffer 53 und einen PLL-Schaltkreis 54 zur Fehlererkennung übertragen. Die an den Puffer 53 angelegten digitalen Daten werden an den digitalen Signalverarbeitungsschaltkreis angelegt, um für die Übertragung über das Telefonnetz aufbereitet zu werden. Der PLL- Schaltkreis legt ein Steuersignal zur Fehlerkontrolle an einen Steuerbereich 55 in Abhängigkeit von den digitalen Daten. Der Steuerbereich 55 steuert die oben beschriebenen Operationen im Schnittstellenschaltkreis 101.

Bezüglich der Fig. 4B sind die Netzwerkendeinrichtung 100 und die ISDN-Endgeräte 70 über eine Vier-Draht-Busleitung 60, die aus einem Übertragungsbus 61 und einen Empfangsbus 62 gebildet ist, verbunden. Es werden Fassungen 73 verwendet, um die Endgeräte 70 und die Busse 61 und 62 zu verbinden. Ein ISDN-Endgerät 70 umfaßt einen mit dem Bus 61 verbundenen Empfänger 71 und einen mit dem Bus 62 verbundenen Treiber 72. AMI-Code-Daten D 1 und D 2 mit jeweils 48 Bit für jeden Puffer werden über den Bus 61 bzw. 62 übertragen.

Die Fig. 5 stellt ein Signalwellendiagramm dar, das Beispiele von Eingangs- und Ausgangssignalen zeigt, die an den Schnittstellen­ schaltkreis der Fig. 4A über den Vier-Draht-Benutzerbus angelegt werden. Wie in Fig. 5 gezeigt ist, werden die unter Verwendung des AMI-Codes kodierten Signale über den Vier-Draht-Benutzerbus zwischen der Netzwerkendeinrichtung 100 und dem ISDN-Endgerät übertragen. Aus der Fig. 5 ist ersichtlich, daß das binäre Datum "0" beim AMI-Code durch einen Impuls mit positiver oder negativer Polarität definiert wird. Demgegenüber wird das binäre Datum "1" durch die Abwesenheit des Impulses definiert. Ferner wird die Polarität des Impulses für "0" durch Invertierung der Polarität der unmittel­ bar vorangehenden "0" festgelegt. Der Gleichstrompegel der zu übertragenden Signale muß nicht konstant sein, falls die AMI- Codierung verwendet wird, so daß eine alternierende Datenüber­ tragung geschaffen werden kann, die vom Rauschen unbeeinflußt ist. Die Verwendung der AMI-Codierung wird von der oben genannten CCITT für ISDN verlangt.

Die Fig. 6 stellt ein Blockdiagramm des in Fig. 4A gezeigten Empfängers dar. Bezüglich der Fig. 6 umfaßt der Empfänger 30 einen Filterbereich 31, der zum Empfangen von Signalen vom Vier-Draht- Benutzerbus geschaltet ist, einen Scheitelwerthalte- oder Verfol­ gerschaltkreis 32, der mit dem Ausgang des Filterbereiches 31 verbunden ist, einen Datendekoder 33, der mit dem Ausgang des Scheitelwerthalteschaltkreises 32 verbunden ist, und einen Analog­ spannungsgenerator 34, der zum Empfangen der Referenzspannung V _ref von der Referenzspannungsquelle geschaltet ist. Der Filterbereich 31 umfaßt einen Tiefpaß und einen Hochpaß. Der Scheitelwerthalte­ schaltkreis 32 empfängt das von Rauschen durch den Filterbereich 31 befreite Spannungssignal Vin und legt eine der Scheitelspannung des empfangenen Signales entsprechende Spannung an den Datende­ tektor 33. Der Datendetektor 33 vergleicht das Spannungssignal des Scheitelwerthalteschaltkreises 32 mit dem Signal Vin vom Filter­ bereich 31.

Die Fig. 7 stellt ein Schaltbild eines Beispiels des in Fig. 6 gezeigten herkömmlichen Scheitelwerthalteschaltkreises dar. Der in dieser Figur gezeigte Scheitelwerthalteschaltkreis kann zum Bei­ spiel dem Digest of Technical Papers, S. 108, 109, der IEEE lnternational Solid State Circuits Conference von 1988 entnommen werden.Es ist zu bemerken, daß das Beispiel der in Fig. 4A gezeigten Treiber- und Empfängerschaltkreise ebenfalls in diesem Digest beschrieben werden.

Bezüglich der Fig. 7 umfaßt der Scheitelwerthalteschaltkreis 32 einen Operationsverstärker 1, dessen nicht-invertierender Eingang zum Empfangen der Eingangsspannung Vin geschaltet ist, einen MOS-Transistor 3 und einen Widerstand 7, die in Reihe zwischen der Spannungsquelle 10 und einer Referenzspannungsleitung 24 geschaltet sind, und einen Kondensator 5, der zum Widerstand 7 parallel ge­ schaltet ist. Der invertierende Eingang des Operationsverstärkers 1 ist mit einem gemeinsamen Knoten zwischen dem Transistor 3 und dem Widerstand 7 verbunden. Das Gate des Transistors 3 ist mit dem Ausgang des Operationsverstärkers 1 verbunden. Die Referenzspannungs­ leitung 24 ist mit dem Ausgang eines eine Spannungsfolgerstufe bildenden Operationsverstärkers 23 verbunden. Der Operationsver­ stärker 23 ist mit einer analogen Masse 19 verbunden, um die Referenzspannungsleitung 24 auf dem analogen Massepotential zu halten. Der Scheitelwerthalteschaltkreis 32 umfaßt ferner einen Operationsverstärker 2, dessen nicht-invertierender Eingang zum Empfangen der Eingangsspannung Vin geschaltet ist, einen Wider­ stand 8 und einen PMOS-Transistor 4, die in Reihe zwischen der Referenzspannungsleitung 24 und einer Masse 11 geschaltet sind, und einen Kondensator 6, der zum Widerstand 8 parallel geschaltet ist. Der invertierende Eingang des Operationsverstärkers 2 ist mit einem gemeinsamen Knoten zwischen dem Widerstand 8 und dem Tran­ sistor 4 verbunden. Das Gate des Transistors 4 ist mit dem Ausgang des Operationsverstärkers 2 verbunden.

Der Datendetektor 33 umfaßt zwei Komparatoren 20 und 21. Der nicht-invertierende Eingang des Komparators 20 ist zum Empfangen der Eingangsspannung Vin und der invertierende ist zum Empfangen einer Spannung Vth 1, die durch Spannungsabfall am Widerstand 7 erzeugt wird, geschaltet. Der nicht-invertierende Eingang des Komparators 21 ist zum Empfangen einer Spannung Vth 2, die durch Spannungsabfall am Widerstand 8 erzeugt wird, und der invertierende zum Empfangen der Eingangsspannung Vin geschaltet. Die Komparatoren 20 und 21 erzeugen Ausgangsspannungen Vo 1 und Vo 2, die die ent­ sprechenden Vergleichsergebnisse angeben.

Die Fig. 8 stellt ein Zeitdiagramm zur Verdeutlichung des Betriebes des in Fig. 7 gezeigten Scheitelwerthalteschaltkreises 32 dar. Der Betrieb des Schaltkreises wird im folgenden anhand der Fig. 7 und 8 beschrieben.

Wenn ein positiver Impuls als Eingangsspannung Vin angelegt wird, schaltet der Transistor 3 durch. Der Kondensator 5 wird durch das Potential der Spannungsquelle 10 über den Transistor 3 geladen. Wenn der Kondensator 5 geladen wird, sperrt der Transistor 3 allmählich. Damit wird eine Scheitelwertspannung Vpk 1 entsprechend dem Scheitelwert der Eingangsspannung Vin im Kondensator 5 gespeichert. Die der im Kondensator 5 gehaltenen Spannung Vpk 1 entsprechende Spannung Vth 1 wird nach Spannungsabfall am Wider­ stand 7 abgegeben. Die vom Kondensator 5 geladene Spannung Vpk 1 wird über den Widerstand 7 und die Referenzspannungsleitung 24 entladen. Die Zeitkonstante für die Entladung wird durch den Widerstand 7 und den Kondensator 5 bestimmt. Im allgemeinen erreichen die Spannung Vpk 1 und die Ausgangsspannung Vpk 1 das analoge Massepotential Vag bevor der nächste Impuls zugeführt wird.

Wenn ein negativer Impuls als Eingangsspannung Vin angelegt wird, wird die Scheitelwertspannung Vpk 2 im Kondensator 6 in derselben Weise gehalten. Damit wird die der Scheitelwertspannung Vpk 2 entsprechende Spannung Vth 2 über den Widerstand 8 abgegeben.

Im allgemeinen sind die Entfernungen zwischen der Netzwerkendstelle und jedem der damit über den Vier-Draht-Benutzerbus verbundenen ISDN-Endgeräte verschieden, so daß sich der Spannungspegel Vin der Eingangssignale des Scheitelwerthalteschaltkreises 32 entsprechend den Endgeräten, über die die Eingangssignale übertragen werden, verändert. Folglich kann der in Fig. 7 gezeigte Datendetektor 33 die übertragenen Daten nicht exakt erfassen, wenn ein fester Schwellenwert als Referenzschwelle verwendet wird. Daher erzeugt der Scheitelwerthalteschaltkreis 32 variable Schwellenspannungen Vth 1 und Vth 2 in Abhängigkeit von der Eingangsspannung Vin. In der Fig. 9 sind Scheitelspannungen Vpk 1 und Vpk 2 und Schwellen­ spannungen Vth 1 und Vth 2 gezeigt, die auf Eingangsspannungen Vin mit verschiedenen Amplituden und Polaritäten basieren. Die Kompa­ ratoren 20 und 21 im Datendetektor 33 vergleichen die Eingangs­ spannungen Vin mit den vom Scheitelwerthalteschaltkreis 32 als Referenzspannungen ausgegebenen Spannungen Vth 1 bzw. Vth 2. Selbst wenn Eingangssignale mit verschiedenen Spannungsniveaus angelegt werden, kann der Datendetektor 33 daher die übertragenen Daten exakt ermitteln.

Beim herkömmlichen Scheitelwerthalteschaltkreis tauchen die fol­ genden Probleme auf, wenn Niederspannungsschwankungen im Eingangs­ signal enthalten sind. Falls eine als Eingangssignal wirkende Eingangsspannung Vin nicht angelegt wird, bedeutet dies, daß gelegentlich ein Überschwinger A oder Rauschen B im Eingangssignal Vin enthalten sind. Der Überschwinger A wird zum Beispiel durch eine Fehlanpassung der Impedanz einer Busleitung und der Ausgangs­ impedanz eines Treiberschaltkreises in einem Übertragungsschalt­ kreis für das Eingangssignal erzeugt. Ferner enthalten die Signale auf der Busleitung häufig Überschwinger und Unterschwinger als Folge des Überschwingerimpulses A. Ferner werden Überschwinger und Unterschwinger manchmal in den Eingangsschaltkreisen erzeugt, die in einem Halbleiterchip gebildet sind, wie zum Beispiel Eingangs­ puffer, Tiefpaßfilter und ähnliches. Demgegenüber wird das Rauschen B hauptsächlich durch kapazitive Kopplung zwischen den Leitungen im Halbleiterchip zum Übertragen der Eingangsspannung Vin und anderen Leitungen erzeugt. In einem solchen Fall arbeitet der herkömmliche Scheitelwerthalteschaltkreis 32 abhängig von den in der Eingangsspannung Vin enthaltenen Niederspannungsschwankungen. Daher werden falsche Ausgangsspannungen Vth 1 und Vth 2, oder mit anderen Worten, Ausgangsspannungen, die nicht ausgegeben werden sollen, vom Scheitelwerthalteschaltkreis 32 abgegeben, so daß der Datendetektor 33 ebenfalls falsche Ausgangsspannungen Vo 1 und Vo 2 abgibt.

Falls keine Eingangsspannung Vin angelegt ist, sind die Spannungen Vin, Vth 1 und Vth 2 auf dem analogen Massepotential. Wenn die Komparatoren 10 und 21 Vorspannungen enthalten, arbeiten die Komparatoren 20 und 21 daher gelegentlich in einer fehlerhaften Weise. Die Vorspannung des Komparators wird im allgemeinen durch die unterschiedliche Charakteristik der zwei Transistoren im Komparator, an die zwei Eingangsanschlüsse angeschlossen sind, erzeugt. Genauer gesagt wird die Vorspannung durch die unterschied­ lichen Schwellenspannungen der zwei Transistoren und die Unter­ schiede in den Spannungsverstärkungsfaktoren erzeugt.

Aufgabe der Erfindung ist es, einen Scheitelwerthalteschaltkreis zu schaffen, bei dem verhindert wird, daß Niederspannungsschwankungen in der Eingangsspannung die Ausgangsspannung beeinflussen. Ferner soll ein Scheitelwerthalteschaltkreis geschaffen werden, bei dem die Ausgangsspannung des Schaltkreises nicht von im Eingangssignal enthaltenen Überschwingern oder Rauschen beeinflußt wird. Weiter soll ein Scheitelwerthalteschaltkreis gebildet werden, der beim Betrieb stabil ist. Ferner soll ein Scheitelwerthalteschaltkreis geschaffen werden, bei dem Spannungsschwankungen verschiedener Größe im Eingangssignal erfolgreich verarbeitet werden können. Weiterhin soll ein Signalerfassungsschaltkreis gebildet werden, bei dem der Ausgang von einer Änderung des Komparatoroffsets nicht beeinflußt wird.

Der Signalerfassungsschaltkreis nach der Erfindung umfaßt einen Komparatorschaltkreis, der derart geschaltet ist, daß ein erster Eingangsanschluß ein Impulssignal mit einer variablen Amplitude auf einer Eingangssignalleitung empfängt. Der Signalerfassungs­ schaltkreis umfaßt ferner einen Schaltkreis zur Erzeugung einer ersten Referenzspannung mit einer Amplitude, die der jeweiligen Scheitelspannung der einlaufenden Impulssignale proportional ist, einen Schaltkreis zur Erzeugung einer zweiten Referenzspannung mit einer Amplitude, die größer ist als die Amplitude der möglichen Spannungsschwankungen auf der Eingangssignalleitung, und einen Schaltkreis zum Ausgeben einer dritten Referenzspannung durch Verschieben der ersten Referenzspannung in Abhängigkeit von der zweiten Referenzspannung. Der Komparatorschaltkreis ist derart geschaltet, daß ein zweiter Ingangsanschluß die dritte Referenz­ spannung empfängt.

Beim Betrieb vergleicht der Komparatorschaltkreis den Spannungspegel eines über den ersten Eingangsanschluß eingegebenen Impulssignales auf der Eingangssignalleitung mit der über den zweiten Eingangsan­ schluß angelegten dritten Referenzspannung. Da die dritte Referenz­ spannung in Abhängigkeit von der zweiten Referenzspannung, die wiederum gebildet wird auf der Basis der Spannungsschwankung auf der Eingangssignalleitung, erhalten wird, ist das Ausgangssignal des Komparatorschaltkreises frei von der Spannungsschwankung auf der Eingangssignalleitung.

Der Signalerfassungsschaltkreis in Übereinstimmung mit der Erfindung ist gebildet zum Erfassen eine Impulssignales auf der Eingangs­ signalleitung mit einer variablen Amplitude. Auf der Eingangssignal­ leitung können Spannungsfluktuationen, die kleiner sind als die Impulssignale, erzeugt werden. Der Signalerfassungsschaltkreis umfaßt einen Komparatorschaltkreis mit einem ersten und einem zweiten Eingangsanschluß. Ein Verfahren zum Betreiben des Signal­ erfassungsschaltkreises umfaßt die Schritte: Anlegen von Daten­ signalen auf der Eingangssignalleitung an einen ersten Eingangs­ anschluß des Schaltkreises, Erzeugen einer ersten Referenzspannung mit einer Amplitude, die proportional ist den jeweiligen Scheitel­ wertspannungen der einlaufenden Impulssignale, Erzeugen einer zweiten Referenzspannung mit einer Amplitude, die ein wenig größer ist als die Amplitude der Spannungsschwankungen, Bilden einer dritten Referenzspannung durch Verschieben der Amplitude des ersten Referenzspannung in Abhängigkeit von der zweiten Referenz­ spannung und Anlegen der dritten Referenzspannung an den zweiten Eingangsanschluß des Komparatorschaltkreises.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispieles anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Schaltbild des Scheitelwerthalteschaltkreises in Übereinstimmung mit einer Ausführung der Erfindung;

Fig. 2A ein Zeitdiagramm zur Verdeutlichung des Betriebes des in Fig. 1 gezeigten Scheitelwerthalteschaltkreises;

Fig. 2B ein Diagramm, das die Beziehung zwischen den Impuls­ breiten der Eingangsspannung und der Ausgangsspannung beim in Fig. 1 gezeigten Komparator zeigt;

Fig. 3 ein Diagramm, das ein Beispiel eines Bereiches des herkömmlichen dienstintegrierten digitalen Netzwerkes zeigt;

Fig. 4A ein Blockdiagramm, das einen in einer in Fig. 3 gezeigten Netzwerkendeinrichtung gebildeten Schnittstellenschalt­ kreis darstellt;

Fig. 4B ein schematisches Blockdiagramm, das den Vier-Draht- Benutzerbus darstellt, der zwischen die Netzwerkendein­ richtung und die ISDN-Endgeräte geschaltet ist;

Fig. 5 ein Diagramm, das ein Beispiel von Eingangs- und Ausgangs­ signalen des in Fig. 4 gezeigten Schnittstellenschaltkreises zeigt;

Fig. 6 ein Blockdiagramm eines in Fig. 4 gezeigten Empfängers;

Fig. 7 ein Schaltbild, das ein Beispiel eines in Fig. 6 gezeigten herkömmlichen Scheitelwerthalteschaltkreises darstellt;

Fig. 8 ein Zeitdiagramm zur Verdeutlichung des Betriebes des in Fig. 7 gezeigten Scheitelwerthalteschaltkreises; und

Fig. 9 ein Diagramm zur Verdeutlichung des Betriebes des in Fig. 7 gezeigten Scheitelwerthalteschaltkreises.

Bezüglich der Fig. 1 umfaßt ein Scheitelwerthalte- oder Verfolgungs­ schaltkreis 34 zwei Referenzspannungsleitungen 25 und 26. Ein Referenzspannungserzeugungsschaltkreis 9 zum Anlegen einer Referenzspannung an die Referenzspannungsleitungen 25 und 26 ist mit dem Scheitelwerthaleschaltkreis 34 über Referenzspannungs­ leitungen 25 und 26 verbunden.

Der Scheitelwerthalte- oder Verfolgungsschaltkreis 34 umfaßt einen Operationsverstärker 1, dessen nicht-invertierender Eingang zum Empfangen der Eingangsspannung Vin geschaltet ist, einen NMOS-Transistor 3 und einen Widerstand 7, die in Reihe zwischen dem Spannungsquellenpotential 10 und der Referenzspannungsleitung 25 geschaltet sind, und einen Kondensator 5, der parallel zum Widerstand 7 geschaltet ist. Der invertierende Eingang des Operationsverstärkers 1 ist mit einem gemeinsamen Knotenpunkt zwischen dem Transistor 3 und dem Widerstand 7 verbunden. Das Gate des Transistors 3 ist mit dem Ausgang des Operationsverstärkers 1 verbunden. Der Scheitelwerthalteschaltkreis 34 umfaßt auch einen Operationsverstärker 2, dessen nicht-invertierender Eingang zum Empfangen der Eingangsspannung Vin geschaltet ist, einen Widerstand 8 und einen PMOS-Transistor 4, die in Reihe zwischen der Referenz­ spannungsleitung 26 und dem Massepotential 11 geschaltet sind, und einen Kondensator 6, der parallel zum Widerstand 8 geschaltet ist. Der invertierende Eingang des Operationsverstärkers 2 ist mit einem gemeinsamen Knotenpunkt zwischen dem Widerstand 8 und dem Transistor 4 verbunden. Das Gate des Transistors 4 ist mit dem Ausgang des Operationsverstärkers 2 verbunden.

Der Datendetektor 33 umfaßt Komparatoren 20 und 21. Der nicht-inver­ tierende Eingang des Komparators 20 ist zum Empfangen der Eingangs­ spannung Vin und der invertierende zum Empfangen der Ausgangs­ spannung Vth 1 des Scheitelwerthalteschaltkreises 34 geschaltet. Der nicht-invertierende Eingang des Komparators 21 ist zum Empfangen der Ausgangsspannung Vth 2 des Scheitelwerthalteschaltkreises 34 und der invertierende zum Empfangen der Eingangsspannung Vin geschaltet.

Der Referenzspannungserzeugungsschaltkreis 9 umfaßt Widerstände 16, 17 und 18 und einen PMOS-Transistor 15, die in Reihe zwischen dem Versorgungspotential 10 und dem Massepotential 11 geschaltet sind, und Operationsverstärker 12 bis 14. Der nicht-invertierende Eingang des Operationsverstärkers 12 ist mit der analogen Masse 19, der invertierende Eingang mit einem gemeinsamen Knotenpunkt zwischen den Widerständen 17 und 18 und der Ausgang mit dem Gate eines Transistors 15 verbunden. Der Transistor 15 und der Operationsver­ stärker 12 bilden eine Konstantstromquelle. Der nicht-invertierende Eingang des Operationsverstärkers 13 ist mit einem gemeinsamen Knotenpunkt zwischen den Widerständen 16 und 17 verbunden und der invertierende Eingang und der Ausgang sind miteinander verbunden. Der nicht-invertierende Eingang des Operationsverstärkers 14 ist mit einem gemeinsamen Knotenpunkt zwischen dem Widerstand und dem Transistor 15 verbunden und invertierender Eingang und Ausgang sind miteinander verbunden.

Damit bilden die Operationsverstärker 13 und 14 jeweils einen Spannungsverfolger und wirken als Pufferverstärker.

Die Spannungen auf den Referenzspannungsleitungen 25 und 26 werden durch den Referenzspannungserzeugungsschaltkreis 9 festgelegt. Daher wird die Referenzspannungsleitung 25 auf eine um Δ V höhere Spannung als die analoge Masse Vag durch den Referenzspannungs­ erzeugungsschaltkreis 9 gebracht. Andererseits wird die Referenz­ spannungsleitung 26 auf eine um Δ V niedrigere Spannung als die analoge Masse Vag gebracht. Der Wert der Spannung Δ V wird auf einen Wert gesetzt, der die Niederspannungsschwankungen, die gelegentlich in der Eingangsspannung enthalten sind, übersteigt. Das Setzen der Spannung Δ V erfolgt durch eine Spannungsteiler­ schaltung, die aus den Widerständen 16, 17 und 18 und dem Transistor 15 besteht. Die Operationsverstärker 13 und 14 bilden die Spannungsfolgeschaltkreise der von der Spannungsteilerschaltung jeweils abgegebenen Spannung Vag ±Δ V.

Der Betrieb des Scheitelwerthalteschaltkreises wird im weiteren anhand der Fig. 1 und 2A beschrieben. Wenn ein positiver Impuls als Eingangsspannung Vin angelegt wird, schaltet der Transistor 3 durch. Dadurch wird der Kondensator 5 durch die über den Transistor 3 angelegte Spannung des Versorgungspotentials 10 geladen. Wenn die Aufladung des Kondensators 5 fortschreitet, wird der Transistor 3 allmählich gesperrt. Der Kondensator 5 lädt sich mit der dem Scheitelwert der Eingangsspannung Vin entsprechenden Scheitel­ spannung Vpk 1 auf. Die Spannung Vpk 1 wird durch Spannungsabfall am Widerstand 7 geteilt und als Spannung Vth 1 abgegeben.

Obwohl sich die Scheitelwerthalteoperation wie herkömmlich ent­ wickelt, sollte der folgenden Operation Beachtung geschenkt werden. Da die Referenzspannungsleitung 25 auf ein um Δ V höheres Potential als die analoge Masse gebracht wird, werden die Scheitelspannung Vpk 1 und die Ausgangsspannung Vth 1 nicht auf einen Wert abgesenkt, der nicht größer ist als die Spannung Vag +Δ V. Wenn die als Eingangssignal wirkende Spannung Vin nicht angelegt ist, treten die ungünstigen Effekte des Überschwingerimpulses A oder des Rauschens B, die gelegentlich in der Eingangsspannung Vin, wie in Fig. 2A gezeigt, enthalten sind, in der Ausgangsspannung Vth 1 nicht auf. Damit wird eine genaue Vergleichsergebnisse angebende Ausgangsspannung V 01 vom Komparator 20 abgegeben.

Falls andererseits ein negativer Impuls als Eingangsspannung Vin angelegt wird, arbeitet der Schaltkreis mit der Spannung auf der Referenzspannungsleitung 26 als Referenzspannung in einer ähnlichen Weise, so daß eine genaue Spannung V 02 vom Komparator 21 abgegeben wird. In diesem Fall werden die vom Kondensator 6 geladene Scheitelspannung Vpk 2 und die Ausgangsspannung Vth 2 nicht auf mehr als Vag -Δ V angehoben.

Mit anderen Worten, falls sich die Eingangsspannung Vin im Bereich innerhalb Vag ±Δ V befindet, wird die relative Höhe der an die invertierenden und den nicht-invertierenden Eingänge eines jeden Operationsverstärkers 1 und 2 angelegten Spannungen nicht geändert. Daher wirken sich Effekte durch die Niederspannungsschwankungen in den Ausgangsspannungen Vth 1 und Vth 2 nicht aus. Damit können die Spannungssignale Vo 1 und Vo 2, die die genauen Erfassungsergebnisse darstellen, vom Datendetektor 33 ausgegeben werden.

Es ist zu bemerken, daß beim in Fig. 1 gezeigten Schaltkreis eine Spannung auf dem Pegel der analogen Masse Vag an diesen als Eingangsspannung Vin angelegt wird, wenn kein als Eingangssignal wirkender Impuls angelegt ist. Zu diesem Zeitpunkt gibt der Scheitelwerthalteschaltkreis 34 eine Spannung Vag +Δ V als Ausgangsspannung Vth 1 und eine Spannung Vag -Δ V als Ausgangs­ spannung Vth 2 ab. Selbst wenn sich eine Offsetspannung in den Komparatoren 20 und 21 des Datendetektors 33 einstellt, geben die Komparatoren 20 und 21 daher solange korrekte Vergleichsergebnisse ab, wie die Offsetspannungen weniger als die Spannung Δ V betragen.

Das Setzen der Spannung Δ V wird im weiteren beschrieben. Grundlegend wird die Spannung Δ V derart gesetzt, daß sie größer ist als die Spannungsschwankungen in der Eingangsspannung Vin und erheblich kleiner als der Minimalwert der als Eingangssignal wirkenden Eingangsspannung Vin.

Wenn das Spannungsteilungsverhältnis des Widerstandes 7 durch 1/n gegeben ist, wird die Ausgangsspannung Vth 1 durch die folgende Formel ausgedrückt:

Vth 1=Δ V+(Vin-Δ V)/n (1).

Wie aus der Formel (1) ersichtlich ist, ist es erforderlich, das Verhältnis 1/n auf einen kleineren Wert zu setzen, wenn die Spannung Δ V auf einen sehr großen Wert gesetzt ist, damit die Spannung Vth 1 in etwa konstant wird. Damit geht der Vorteil der veränderlichen Spannung Vth 1 verloren.

Falls die Ausgangsspannung Vth 1 auf einen höheren Wert gesetzt wird, wie in Fig. 2B gezeigt, befindet sich der Vergleichspegel auf dem Wert L 1, so daß die Impulsbreite W 1 der Ausgangsspannung klein wird. Falls die Ausgangsspannung Vth 1 auf einen niedrigeren Wert gesetzt wird, befindet sich der Vergleichspegel auf dem Wert L 2, so daß umgekehrt eine Ausgangsspannung mit einer vergrößerten Impulsbreite W 2 erhalten wird. In Übereinstimmung mit der Spezifi­ kation oder dem Standard von ISDN wird eine 1-Bit-Impulsbreite von 5,2 µs verlangt. Um diese Anforderung zu erfüllen, wird der Vergleichspegel, das heißt, die vom Scheitelwerthalteschaltkreis 32 abgegebenen Schwellenspannungen Vth 1 und Vth 2, durch die Wider­ stände 7 und 8 abgeglichen.

Die oben beschriebenen Bedingungen und die Grenzen der Eingangs­ spannung Vin wurde bei der Ausführung einer Simulation in Betracht gezogen, die zu folgenden gewünschten Beispielen der zu setzenden Werte geführt hat: V=125 mV und i/n=1/5. Durch die Verwendung eines Schaltkreises mit diesen Werten wurde ein Scheitelwerthalte­ schaltkreis geschaffen, der eine geringere Anfälligkeit für Rauschen aufweist.

Aus dem vorangehenden ist ersichtlich, daß die Spannungen auf den Referenzspannungsleitungen 25 und 26 durch Spannungsteilung beim in Fig. 1 gezeigten Referenzspannungserzeugungsschaltkreis 9 auf gewünschte Werte gesetzt werden können, so daß es möglich wird, im Eingangssignal enthaltene Niederspannungsschwankungen verschie­ dener Pegel, wie Überschwinger A und Rauschen B, zu verarbeiten. Ferner werden die Spannungen auf den Referenzspannungsleitungen 25 und 26 jeweils durch die Operationsverstärker 13 und 14 gehalten, die einen Spannungsfolgeschaltkreis bilden, so daß der Betrieb des Scheitelspannungshalteschaltkreises 34 stabilisiert wird. Wie in Fig. 1 gezeigt ist, ist der Scheitelwerthalteschaltkreis 34 mit einem Referenzspannungserzeugungsschaltkreis 9 zum Anlegen der Referenzspannung Vag ±Δ V gebildet, so daß die Ausgangsspannungen Vth 1 und Vth 2 des Scheitelwerthalteschaltkreises 34 von den Niederspannungsschwankungen in der Eingangsspannung nicht beeinflußt werden. Daher können vom Datendetektor 33 exakte Daten, die nicht von den Niederspannungsschwankungen beeinflußt sind, in Abhängigkeit vom Eingangssignal Vin in Übereinstimmung mit "Alternate Mark Inversion" erfaßt werden.

Claims (9)

1. Signalerfassungsschaltkreis zum Erfassen von Impulssignalen auf einer Eingangssignalleitung mit einer variablen Stärke, wobei Spannungsfluktuationen, die kleiner sind als die Impulssignale, auf der Eingangssignalleitung auftreten können, mit einer Vergleichseinrichtung (33) mit einem ersten und einem zweiten Eingangsanschluß zum Erzeugen eines Ausgangssignales, einer Einrichtung zum Anlegen von Datensignalen auf der Eingangssignal­ leitung an den ersten Eingangsanschluß der Vergleichseinrichtung, einer ersten Referenzspannungserzeugungseinrichtung (1, 2, 3, 4) zum Erzeugen einer ersten Referenzspannung mit einer Größe, die proportional ist zur jeweiligen Scheitelspannung der einlaufenden Impulssignale, einer zweiten Referenzspannungserzeugungseinrichtung (9) zur Erzeugung einer zweiten Referenzspannung mit einer Größe, die etwas größer ist als die Größe der Spannungsschwankungen, einer dritten Referenzspannungserzeugungseinrichtung (5, 6, 7, 8), die von der zweiten Referenzspannung abhängig ist zum Verschieben der ersten Referenzspannung zum Erhalten einer dritten Referenzspannung, und einer Einrichtung zum Anlegen der dritten Referenzspannung an den zweiten Eingangsanschluß der Vergleichseinrichtung.

2. Signalerfassungsschaltkreis nach Anspruch 1, dadurch gekenn­ zeichnet, daß die zweite Referenzspannungserzeugungseinrichtung (9) eine Spannungssetzungseinrichtung (10, 11, 12, 15, 16, 17, 18, 19) zum Setzen der zweiten Referenzspannung, und eine Spannungshalte­ einrichtung (13, 14), die mit der Spannungssetzungseinrichtung verbunden ist zum Halten der durch die Spannungssetzungseinrichtung gesetzten Spannung, umfaßt.

3. Signalerfassungsschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Referenzspannungserzeugungseinrichtung eine Differenzerfassungseinrichtung (1, 2) zum Erfassen eines Unterschiedes zwischen der Spannung an einem Ausgangsanschluß und den Spannungen der einlaufenden Impulssignale, und eine Ladeein­ richtung (3, 4), die von der Differenzerfassungseinrichtung abhängig ist, zum Laden des Ausgangsanschlusses, umfaßt.

4. Signalerfassungsschaltkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die dritte Referenzspannungserzeugungs­ einrichtung eine Kondensatoreinrichtung (5, 6) und eine Wider­ standseinrichtung (7, 8), die parallel zwischen den Ausgangsan­ schlüssen der ersten und der zweiten Referenzspannungserzeugungs­ einrichtungen geschaltet sind, umfaßt, und wobei die dritte Referenzspannung über die Widerstandseinrichtung ausgegeben wird.

5. Signalerfassungsschaltkreis nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Spannungssetzungseinrichtung eine Spannungsteilungseinrichtung (16, 17, 18, 15), die zwischen einem Versorgungspotential (10) und einem Massepotential (11) geschaltet ist zum Teilen der Versorgungsspannung umfaßt.

6. Signalerfassungsschaltkreis nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Spannungshalteeinrichtung eine Spannungsfolgepufferverstärkereinrichtung (13, 14) umfaßt, die mit dem Ausgang der Spannungssetzungseinrichtung verbunden ist.

7. Signalerfassungsschaltkreis nach Anspruch 6, dadurch gekenn­ zeichnet, daß die Pufferverstärkereinrichtung einen Operationsver­ stärker (13, 14) mit einem invertierenden Eingang, einem nicht- invertierenden Eingang und einem Ausgang umfaßt, wobei der nicht-invertierende Eingang des Operationsverstärkers mit dem Ausgang der Spannungssetzungseinrichtung und der invertierende Eingang und der Ausgang miteinander verbunden sind.

8. Signalerfassungsschaltkreis nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die einlaufenden Impulssignale mit variabler Amplitude Signale umfassen, die in Übereinstimmung mit der Alternate-Mark-Inversion-Codierung mit einer vorgewählten Alternate-Mark-Inversion moduliert sind.

9. Verfahren zum Betreiben eines Signalerfassungsschaltkreises zum Erfassen von Impulssignalen mit einer variablen Amplitude auf einer Eingangssignalleitung, wobei Spannungsschwankungen der einlaufenden Signale auftreten, die kleiner sind als die Impuls­ signale, der Signalerfassungsschaltkreis eine Vergleichseinrichtung (33) mit einem ersten und einem zweiten Eingangsanschluß umfaßt zum Erzeugen eines Ausgangssignales, und wobei das Vefahren die Schritte:
Anlegen von Datensignalen auf der Eingangssignalleitung an den ersten Eingangsanschluß der Vergleichseinrichtung,
Erzeugen einer ersten Referenzspannung mit einer Größe, die proportional ist zu jeder Scheitelspannung der einlaufenden Impulssignale,
Erzeugen einer zweiten Referenzspannung mit einer Größe, die etwas größer ist als die Größe der Spannungsschwankungen,
Erhalten einer dritten Referenzspannung durch Verschieben der ersten Referenzspannung in Abhängigkeit von der zweiten Referenzspannung,
und Anlegen der dritten Referenzspannung an den zweiten Eingangs­ anschluß der Vergleichseinrichtung, umfaßt.