DE3836500C2

DE3836500C2 - Schaltungsanordnung zur Fehlererkennung bei der Übertragung von Daten zwischen einer Sende- und einer Empfangseinrichtung

Info

Publication number: DE3836500C2
Application number: DE19883836500
Authority: DE
Inventors: Ernst Josef Dr Kock
Original assignee: Wincor Nixdorf International GmbH
Current assignee: Wincor Nixdorf International GmbH
Priority date: 1988-10-26
Filing date: 1988-10-26
Publication date: 1994-06-30
Anticipated expiration: 2008-10-27
Also published as: DE3836500A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Fehlererkennung bei der Übertragung von Daten gemäß dem Oberbegriff des Patentanspruchs 1.

Bei jeder Übertragung von Daten innerhalb eines Übertragungssystems, das im allgemeinen aus einer Sende-, einer Empfangseinrichtung sowie einer Übertragungsstrecke aufgebaut ist, müssen die Daten auf eventuell auftretende Fehler überwacht werden. Beispielsweise ist eine ausreichende Sicherung des Datenflusses zwischen den einzelnen Funktionseinheiten innerhalb einer Datenverarbeitungsanlage nötig, um die Weiterverarbeitung falscher Ergebnisdaten zu verhindern.

In einfacher und bekannter Weise wird den zu übertragenden Datenbits ein Paritätsbit zur Sicherung der Daten hinzugefügt. Dieses Paritätsbit ergibt sich durch Ergänzung der Datenbits auf eine geradzahlige oder ungeradzahlige Anzahl von Einsen (gerade oder ungerade Parität).

Auf der Empfangsseite wird aus den übertragenen Datenbits nach demselben Bildungsprinzip das Paritätsbit erneut erzeugt und mit dem auf der Sendeseite erzeugten Paritätsbit verglichen. Stimmen beide Paritätsbits nicht überein, so wird ein Fehlersignal ausgelöst.

Dieses einfache Prinzip zur Sicherung der Übertragung von Daten ist aber nur dann anwendbar, wenn im Übertragungsweg keine Umformung oder Veränderung der ausgesandten Datenbits erfolgt, wenn also die jeweils ausgesandte und empfangene, durch die Datenbits dargestellte Information bei der Übertragung unverändert bleibt. Diese Voraussetzung ist nicht immer gegeben, z. B. dann, wenn, wie der europäischen Patentanmeldung 02 67 499, im Übertragungsweg Verschiebungen vorgenommen werden und das von der Sendeeinrichtung gebildete Paritätsbit entsprechend den durch die Verschiebung verursachten Änderungen korrigiert werden muß, damit bei korrekter Übertragung nach Vergleich mit dem nach der Verschiebung von der Empfangseinrichtung gebildeten Paritätsbit eine unzutreffende Fehleranzeige vermieden wird.

Ähnliche Probleme ergeben sich, wenn die auszusendenden Daten mit unterschiedlichen Anteilen mehreren Empfängern in einer Empfangseinrichtung zuzuführen sind. Aufgabe der Erfindung ist es daher, auch für diesen Fall eine einfache Lösung zur Sicherung der übertragenen Daten für die einzelnen Empfänger zu schaffen.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.

Demnach weisen die einzelnen Empfänger jeweils einen Paritätsgenerator zur Bildung eines Paritätsbits auf, das sich jeweils auf die dem zugehörigen Empfänger zugeführten Nutzbits bezieht. Aus diesen empfangsseitigen Paritätsbits wird in an sich bekannter Weise eine Summenparität gebildet, die dann mit der sendeseitig von der gesamten Nutzinformation abgeleiteten Parität verglichen wird. Damit dieser Vergleich bei einer korrekten Übertragung zu den einzelnen Empfängern kein Fehlersignal auslöst, muß das sendeseitige Paritätsbit gegebenenfalls korrigiert werden. Diese Korrektur erfolgt nun in einfacher Weise durch ein Signal, das von der aus der jeweiligen Menge der Schnittmengenbits gewonnenen Parität und von der Empfängeranzahl der Empfangseinrichtung abhängt.

Auf diese Weise werden auch die aufgeteilten Empfangswege innerhalb der Empfangseinrichtung in die Überprüfung einbezogen.

Weiterbildungen der Erfindung beziehen sich im einzelnen darauf, wie die Korrektur abhängig von der Empfängeranzahl und der Parität der jeweiligen Schnittmenge bei Ergänzung der Schnittmengenbits auf eine geradzahlige bzw. ungeradzahlige Anzahl von Einsen (gerade Parität bzw. ungerade Parität) erfolgt.

Einzelheiten der Erfindung werden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Im einzelnen zeigt

Fig. 1 das Blockschaltbild der erfindungsgemäßen Schaltungsanordnung zur Fehlererkennung bei der Datenübertragung,

Fig. 2 die Wahrheitstabellen für eine Anordnung gemäß Fig. 1 mit zwei Empfängern zur Ableitung des Korrektursignales für die beiden Fälle der Paritätsgenerierung (gerade bzw. ungerade Parität),

Fig. 3 die Wahrheitstabellen für eine Anordnung gemäß Fig. 1 mit drei Empfängern analog zu Fig. 2 und

Fig. 4 ein Schaltnetzwerk zur Ableitung des Korrektursignals.

Im Blockschaltbild gemäß Fig. 1 ist ein System zur Übertragung von Daten dargestellt, bestehend aus einer Sendeeinrichtung SE und einer Empfangseinrichtung EM, die mehrere Empfänger E1 bis Ep aufweist. Von der Sendeeinrichtung SE werden die die gesamte Nutzinformation NK enthaltenden Daten ausgesendet, wobei diese Daten in eine allen Empfängern E1 bis Ep zuzuführende Schnittmenge SM und in weitere Untermengen NT1 bis NTp abhängig von der Anzahl der empfangenden Einheiten unterteilt sind. Die einzelnen Informationen NT1, NT2 . . . NTp, die aus einer unterschiedlichen Bitstellenanzahl zusammengesetzt sein können, sind jeweils individuell an jeden Empfänger E1, E2, . . . Ep zu übertragen.

Aus der Schnittmenge SM und der jeweiligen individuellen Nachricht NT1, NT2 . . . NTp erzeugen die für jeden Empfänger E1 bis Ep vorhandenen Paritätsgeneratoren PG1 bis PGp jeweils ein Paritätsbit PB1, PB2 . . . PBp. Alle empfängerindividuellen Paritätsbits werden schließlich als Nutzbits verwendet und dem Partitätsgenerator PG zugeführt, der aus der ankommenden Information die Summenparität SP erzeugt. Diese bildet das empfangsseitige Eingangssignal für die Vergleichseinrichtung VE.

Auf der Sendeseite wird aus den gesamten Nutzbits NK durch den Paritätsgenerator PG0 das Paritätsbit PK gewonnen. Abhängig von der Empfängeranzahl E_N und der Ergänzung der Nutzbits auf eine geradzahlige bzw. ungeradzahlige Anzahl von Einsen (gerade bzw. ungerade Parität) PAR wird aus der von der jeweiligen Schnittmenge SM gebildeten Parität PSM über das Schaltnetzwert LOG ein Korrektursignal PC abgeleitet. Dieses Korrektursignal PC steuert den Auswahlschalter MUX, der die über alle K Nutzbits gewonnene Parität PK invertiert oder nicht invertiert als sendeseitiges Vergleichssignal CP für die Vergleichseinrichtung VE zur Verfügung stellt. Sind die beiden zu vergleichenden Signale CP und SP nicht identisch, so wird ein Fehlersignal ER ausgelöst.

Welchen Wert das Korrektursignal PC abhängig von der Schnittmengenparität PSM und der Empfängeranzahl E_N annimmt, zeigen die Wahrheitstabellen in Fig. 2 und Fig. 3. Dabei werden die einzelnen Paritäten in der Wahrheitstabelle A durch Ergänzen der jeweiligen Nutzbits auf eine geradzahlige Anzahl von Einsen (gerade Parität) und in der Wahrheitstabelle B auf eine ungeradzahlige Anzahl von Einsen (ungerade Parität) gebildet.

In Fig. 2 ist die gesamte Nutzinformation NK in die Schnittmenge SM und die beiden Untermengen NT1 und NT2 für zwei Empfänger aufgeteilt. Die Gesamtzahl der Einsen in den Daten ist jeweils aufgegliedert in die Anzahl für die Schnittmenge SM und in die für die jeweiligen Nachrichten NT1 und NT2, die entweder eine Geradzahligkeit g oder Ungeradzahligkeit u aufweist. Die in den Wahrheitstabellen vorkommenden empfängerindividuellen Paritätsbits PB1 und PB2, die Parität PSM für die Schnittmenge SM sowie die Parität PK für die zu sendende Nutzinformation NK ergeben sich aus der zuvor beschriebenen Bildungsvorschrift. Die Summenparität SP wird auf die gleiche Art und Weise erzeugt, indem die empfängerindividuellen Paritätsbits PB1 und PB2 wie Nutzbits behandelt und auf eine geradzahlige oder ungeradzahlige Anzahl von Einsen (gerade oder ungerade Parität) ergänzt werden. Das Korrektursignal PC wird abhängig von der Empfängeranzahl und der Bildungsvorschrift für die Parität (gerade oder ungerade Parität) aus der Parität PSM der Schnittmenge SM ermittelt.

Aus der Tabelle A ist ersichtlich, daß für zwei Empfänger und eine geradzahlige Anzahl von Einsen in der Schnittmenge (PSM = 0) die Parität PK nicht invertiert (PC = 0) und für eine ungeradzahlige Anzahl von Einsen in der Schnittmenge (PSM = 1) invertiert (PC = 1) wird, damit bei korrekter Arbeitsweise der Vergleich der Summenparität SP mit der korrigierten Parität nicht zu einem unzutreffenden Fehlersignal führt.

Gemäß der Wahrheitstabelle B wird die Parität PK für den Fall, daß die Schnittmenge SM eine geradzahlige Anzahl von Einsen aufweist (PSM = 1), nicht invertiert, während sie für den Fall, daß die Schnittmenge SM aus einer ungeradzahligen Anzahl von Einsen (PSM = 0) besteht, invertiert der Vergleichseinrichtung zugeführt wird. Wird der Paritätsgenerator PG gemäß Fig. 1 aus einer Schaltung aufgebaut, die die beiden empfängerindividuellen Paritätsbits PB1 und PB2 nicht als Nutzbits verwendet, sondern sie EXKLUSIV-ODER zur Summenparität SP miteinander verknüpft, so ergeben sich für die Summenparität SP und das Korrektursignal PC die Werte gemäß der Tabelle B1.

Im Gegensatz zur Fig. 2 sind in Fig. 3 die Wahrheitstabellen für die Unterteilung der Nutzinformation NK in eine Schnittmenge SM und die Nachrichten NT1, NT2 und NT3 entsprechend drei Empfängern dargestellt. Bei Ergänzen der Nutzbits auf eine geradzahlige Anzahl von Einsen (gerade Parität) in Tabelle A behält das Korrektursignal PC unabhängig von der Parität PSM der Schnittmenge SM den Wert 0, so daß die Parität PK für die gesamte Nutzinformation NK nicht invertiert wird. Dagegen nimmt das Korrektursignal PC bei Ergänzen der Datenbits auf eine ungeradzahlige Anzahl von Einsen (ungerade Parität) in der Tabelle B unabhängig von der Parität PSM der Schnittmenge SM immer den Wert 1 an, so daß die Parität PK invertiert der Vergleichseinrichtung zugeführt wird. Analog zu Fig. 2 enthält die Tabelle B1 die Werte für das Korrektursignal PC und für die Summenparität SP, falls die empfängerindividuellen Paritätsbits PB1, PB2 und PB3 die Eingangssignale einer EXKLUSIV-ODER-Schaltung bilden.

Diese einfachen Zusammenhänge sind nicht nur beschränkt auf zwei bzw. drei Empfänger, sondern gelten für jede geradzahlige bzw. ungeradzahlige Anzahl von Empfängern.

Fig. 4 zeigt ein Ausführungsbeispiel für das Schaltnetzwerk LOG gemäß Fig. 1. Abhängig davon, ob eine geradzahlige (E_N = 0) oder ungeradzahlige (E_N = 1) Empfängeranzahl vorliegt und ob die Nutzbits auf eine geradzahlige (PAR = 0) oder ungeradzahlige (PAR = 1) Anzahl von Einsen (gerade oder ungerade Parität) ergänzt werden, ist aus der Parität PSM der Schnittmenge SM mit Hilfe der NEGATIONS-Glieder N1 bis N3, der UND-Glieder U1 bis U3 und des ODER-Glieds OD das Korrektursignal PC mit minimalem Aufwand ableitbar, wobei die Werte in den Wahrheitstabellen A und B gemäß Fig. 2 und Fig. 3 die Grundlage dafür bilden.

Anstelle des Auswahlschalters MUX gemäß Fig. 1 ist auch ein EXKLUSIV-ODER-Glied einsetzbar, das als Eingangssignale das Korrektursignal PC und die Parität PK für die gesamte Nutzinformation NK aufweist und diese zur korrigierten Parität CP zusammenfaßt.

Claims

1. Schaltungsanordnung zur Fehlererkennung bei der Übertragung von jeweils K Nutzbits umfassenden Daten zwischen einer Sende- und einer Empfangseinrichtung, die jeweils einen Paritätsgenerator zur Bildung eines die Daten sichernden Paritätsbits aufweisen, wobei das sendeseitige und das empfangsseitige Paritätssignal miteinander verglichen werden und bei Nichtübereinstimmen eine Fehleranzeige erfolgt, dadurch gekennzeichnet, daß bei einer aus mehreren, unterschiedlichen Anteilen der auszusendenden K Nutzbits aufnehmenden Empfängern (E1 bis Ep) aufgebauten Empfangseinrichtung (EM), für die die zu übertragenden Daten (NK) in Untermengen (SM, NT1, NT2, . . . NTp) unterteilt sind, von denen eine Untermenge als Schnittmenge (SM) an jeden Empfänger (E1 bis Ep) und von den restlichen Untermengen jeweils eine weitere Untermenge (NT1, NT2, . . . oder NTp) individuell an jeden Empfänger (E1, E2, . . . oder Ep) übermittelt wird, jedem Empfänger ein Paritätsgenerator (PG1 bis PGp) zugeordnet ist, der aus den dem zugehörigen Empfänger (z. B. E1) individuell zugeführten Nutzbits jeweils ein Paritätsbit (z. B. PB1) bildet und daß ein lediglich aus der Parität (PSM) der jeweiligen Schnittmengenbits abhängig von der Empfängeranzahl (E_N) ableitbares Signal (PC) die aus allen K Nutzbits gewonnene Parität (PK) so korrigiert, daß bei korrekter Übertragung die von der gesamten Nutzinformation (NK) abgeleitete, korrigierte Parität (CP) mit einer sich aus den empfängerindividuellen Paritätsbits (PB1, PB2, . . . PBp) ergebenden Summenparität (SP) übereinstimmt, während bei fehlerhafter Übertragung ein Fehlersignal (ER) ausgelöst wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Summenparität (SP) von einem gemeinsamen Paritätsgenerator (PG) aus den als Nutzbits verwendeten empfängerindividuellen Paritätsbits (PB1, PB2, . . . PBp) erzeugt wird und daß bei Ergänzung der Nutzbits auf eine geradzahlige Anzahl von Einsen (gerade Parität) die Parität (PK) für die zu sendenden K Nutzbits bei einer geradzahligen Anzahl von Empfängern durch das aus der jeweiligen Schnittmengenparität (PSM) abgeleitete Korrektursignal (PC) für eine ungeradzahlige Anzahl von Einsen (PSM = 1) der Schnittmengenbits invertiert und für eine geradzahlige Anzahl von Einsen (PSM = 0) nicht invertiert der Vergleichseinrichtung (VE) zugeführt wird, während bei einer ungeradzahligen Anzahl von Empfängern die Parität (PK) für die zu sendenden K Nutzbits nicht invertiert wird.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Summenparität (SP) von einem gemeinsamen Paritätsgenerator (PG) aus den als Nutzbits verwendeten empfängerindividuellen Paritätsbits (PB1, PB2, . . . PBp) erzeugt wird und daß bei Ergänzung der Nutzbits durch das Paritätsbit auf eine ungeradzahlige Anzahl von Einsen (ungerade Parität) die Parität (PK) für die zu sendenden K Nutzbits bei einer geradzahligen Anzahl von Empfängern durch das aus der jeweiligen Schnittmengenparität (PSM) abgeleitete Korrektursignal (PC) für eine geradzahlige Anzahl von Einsen (PSM = 1) der Schnittmengenbits nicht invertiert und für eine ungeradzahlige Anzahl von Einsen (PSM = 0) invertiert der Vergleichseinrichtung (VE) zugeführt wird, während bei einer ungeradzahligen Anzahl von Empfängern die Parität (PK) für die zu sendenden K Nutzbits invertiert wird.

4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der gemeinsame Paritätsgenerator (PG) als EXKLUSIV-ODER-Schaltung ausgeführt ist, die die empfängerindividuellen Paritätsbits (PB1, PB2, . . . PBp) miteinander verknüpft, wobei bei Ergänzung der Nutzbits durch das Paritätsbit auf eine ungeradzahlige Anzahl von Einsen (ungerade Parität) das abgeleitete Korrektursignal (PC) invertiert wird.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein EXKLUSIV-ODER-Glied für die Verknüpfung des Korrektursignals (PC) mit der aus der gesamten Nutzinformation gewonnenen Parität (PK) zur korrigierten Parität (CP) vorgesehen ist.