DE3802061A1

DE3802061A1 - Speicher-schreib/lese-system mit induktiver kopplung

Info

Publication number: DE3802061A1
Application number: DE3802061A
Authority: DE
Inventors: Kunihiko Takeuchi; Masao Oba; Shinchi Horinouchi
Original assignee: Tokyo Keiki Co Ltd
Current assignee: Tokyo Keiki Inc
Priority date: 1987-01-26
Filing date: 1988-01-25
Publication date: 1988-08-04
Also published as: JPS63184184A; US4855994A; DE3802061C2

Description

Die vorliegende Erfindung bezieht sich auf ein induktiv gekoppeltes Speicher-Schreib/Lese-System, in welchem Daten in ein bzw. aus einem Speichermodul mittels einer Schreib/ Lese-Einheit durch eine kontaktlose Induktionskopplung ein gelesen bzw. ausgelesen werden.

Gemäß den US-Patentanmeldungen Serial No. 07/0 48 832 und Serial No. 07/0 53 759 haben die Erfinder, auf die auch die vorliegende Erfindung zurückgeht, bereits Systeme vorge schlagen, in denen, um Daten durch eine Schreib/Lese-Einheit in einen bzw. aus einem nichtflüchtigen Speicher, bei spielsweise einem EEPROM, der in einem Speichermodul vorge sehen ist, in einer kontaktlosen Art und Weise ein- bzw. auszulesen, wobei Induktionsspulen in der Schreib/Lese- Einheit und dem Speichermodul enthalten sind, wobei in der Schreib- oder Lesebetriebsweise beide Induktionsspulen der art ageordnet sind, daß sie sich einander mit einem vorbe stimmten Luftspalt gegenliegen, wobei dem Speichermodul eine elektrische Betriebsenergie zugeführt wird und wobei die Schreib-/Lesedaten seriell in den Speichermodul oder aus diesem durch die elektromagnetische Induktionskopplung übertragen eingeschrieben bzw. ausgelesen werden.

Zur Zuführung von Betriebsenergie zu dem Speichermodul und zur Datenübertragung zum Schreiben oder Lesen durch ein derartiges kontaktloses Induktionskopplungssystem wächst, wenn die Anzahl von Signalarten ansteigt, die Anzahl von Induktionsspulen, die für die Schreib/Lese-Einheit und den Speichermodul vorzusehen sind, ebenfalls an. Um dieses Problem zu lösen, benutzen die Systeme, die in den US-Pa tentanmeldungen Serial No. 07/0 48 832 u. Serial No. 07/0 53 759 offenbart sind, ein Start/Stop-Kommunikationssystem, in welchem keine Notwendigkeit zum Übertragen von Sende/Emp fangs-Synchronisiertakten (Schiebetakten) als ein Kommunika tionssystem zum Übertragen von seriellen Daten und zum Um setzen in parallele Daten besteht. Das bedeutet, daß es bei dem Start/Stop-Kommunikationssystem ausreichend ist, um zwischen der Schreib/Lese-Einheit und dem Speichermodul drei Arten von Signalen zu übertragen, nämlich ein Stromversor gungssignal, welches von der Schreib/Lese-Einheit zu dem Speichermodul gesendet wird, ein Hinsignal zum Schreiben oder Lesen, und ein Rücksignal, das aus Lesedaten besteht, welche von dem Speichermodul zu der Schreib/Lese-Einheit zurückgesendet werden.

Wie zuvor erläutert, hat, da die Anzahl der Arten von Über tragungssignalen auf drei verringert werden kann, das Start/Stop-Kommunikationssystem einen Vorteil derart, daß die Anzahl von Induktionsspulen, die benötigt werden, um die Schreib/Lese-Einheit mit dem Speichermodul in einer kon taktlosen Induktionskopplungsart zu verbinden, reduziert werden kann. Indessen muß gemäß diesem System eine Kommuni kations-Steuereinrichtung für die Start/Stop-Kommunikati onssteuerung (dem Fachmann bekannt als USART = Universal Synchronous/Asynchronous Receiver/Transmitter = I/O-Baustein oder Gerät zur seriellen Datenübertragung) sowohl in der Schreib/Lese-Einheit als auch in dem Speichermodul vorgese hen sein. Bei dieser Art von Speicher-Schreib/Lese-System kann es (abhängig von der Art der Verwendung) erforderlich sein, den Speichermodul zu miniaturisieren. Indessen bringt das Start/Stop-Kommunikationssystem ein Problem dahingehend mit sich, daß der Speichermodul in seinen Abmessungen um den Betrag, der mit der Kommunikations-Steuereinrichtung (USART) korrespondiert, ansteigt.

Andererseits synchronisiert das Start/Stop-Kommunikations system die Schiebetakte, die aus dem Empfangssignal repro duziert werden, mit den empfangenen Datenbits und setzt die empfangenen Seriellbitdaten in Parallelbitdaten um, so daß Datenfehler leicht im Vergleich mit dem Fall auftreten kön nen, in dem Sende/Empfangs-Synchronisierungstakte benutzt werden. Demzufolge benötigt dieses System aus Sicherheits gründen eine Fehlerkontrolle, wie beispielsweise eine Pari tätsprüfung oder dergl., und wenn Fehler erfaßt werden, muß eine Anforderung zur Neuübertragung wiederholt erzeugt wer den, bis die korrekten Daten empfangen werden können, so daß die Kommunikationszeit zum Schreiben und Lesen verlängert wird.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Speicher-Schreib/Lese-System zu schaffen, bei dem die bidi rektionale Datenübertragung zwischen einer Schreib/Lese- Einheit und einem Speichermodul durch eine kontaktlose In duktionskopplung mit einem einfachen Schaltungsaufbau aus geführt werden kann. Des weiteren besteht die Aufgabe darin, ein Speicher-Schreib/Lese-System zu schaffen, bei dem die bidirektionale Datenübertragung zwischen der Schreib/Lese- Einheit und dem Speichermodul ohne Erhöhung der Anzahl von Induktionsspulen für die kontaktlose Induktionskopplung ausgeführt werden kann und die bidirektionale Datenübertra gung zwischen der Schreib/Lese-Einheit und dem Speichermodul ohne Notwendigkeit einer speziellen Kommunikations-Steuer einrichtung wie in einem Start/Stop-Kommunikationssystem ausgeführt werden kann. Des weiteren besteht die Aufgabe darin, ein Speicher-Schreib/Lese-System zu schaffen, in dem ein Stromversorgungssignal, Sende/Empfangs-Synchronisie rungstakte und Freigabetakte durch die Schreib/Lese-Einheit ausgewählt und seriell zu dem Speichermodul übertragen wer den und durch Reproduzieren der seriellen Daten in dem Speichermodul die Takte und ein Freigabesignal, welche für einen Schreibzugriff oder einen Lesezugriff erforderlich sind, gebildet werden. Schließlich besteht die Aufgabe für die Erfindung darin, ein Speicher-Schreib/Lese-System zu schaffen, das ein Paar von Induktionsspulen (für eine Hin- Übertragung) zum Übertragen eines Signals, welches durch Auswählen eines Stromversorgungssignals, von Sende/Emp fangs-Synchronisiertakten und Freigabetakten aus einer Schreib/Lese-Einheit gewonnen wird, zu einem Speichermodul, und ein weiteres Paar von Induktionsspulen (für eine bidi rektionale Übertragung) zum Übertragen der in serielle Daten umgesetzten Schreibdaten oder Lesedaten zwischen der Schreib/Lese-Einheit und dem Speichermodul, enthält.

Das bedeutet, daß gemäß der Erfindung in der Schreib/Lese- Einheit drei Signale, welche aus einem Stromversorgungssi gnal zum Zuführen einer elektrischen Betriebsenergie zu dem Speichermodul, einem Schreib/Lese-Steuersignal und Sen de/Empfangs-Synchronisierungstakten bestehen, frequenzmodu liert werden und danach zeitverschachtelt ausgewählt und zu dem Speichermodul durch die kontaktlose Induktionskopplung unter Verwendung eines Paares von Induktionsspulen für eine Hinübertragung gesendet werden.

Andererseits werden in der Schreib/Lese-Einheit die Seriell bitdaten frequenzmoduliert, ein weiteres Paar von elek tromagnetischen Induktionsspulen, die für die Hin- u. Rück- Bidirektionalübertragung benutzt werden, wird in die Sende- Betriebsweise für das Hinsignal geschaltet, und ein Schreibbefehl, eine Schreibadresse und Schreibdaten werden in der Schreibzugriffs-Betriebsweise oder ein Lesebefehl und eine Leseadresse werden in der Lesezugriffs-Betriebsweise zu dem Speichermodul übertragen. Andererseits werden die Lese daten aus dem Speichermodul, welche beim Lesen angesteuert wurden, frequenzmoduliert und durch Umschalten der betref fenden Induktionsspulen in die Sendebetriebsweise zum Senden des Rücksignals übertragen.

Daher werden gemäß der vorliegenden Erfindung das Strom versorgungssignal, die Sende/Empfangs-Synchronisierungstakte und die Freigabetakte, welche zeitverschachtelt ausgewählt werden, nach Beendigung der Frequenzmodulation durch die Induktionsspulen nur für die Hinübertragung zu dem Spei chermodul durch die Induktionsspulen gesendet, so daß die Betriebsspannung für den Speichermodul durch Gleichrichten aller dieser Empfangssignale gewonnen wird. Andererseits können die Sende/Empfangs-Synchronisierungstakte und das Freigabesignal, welche für den Lesezugriff und für den Schreibzugriff des Speichers benutzt werden, individuell aus den Frequenzsignalen, welche in den Induktionsspulen nur für die Hinübertragung induziert werden, demoduliert werden.

Daher können die Datenleseoperation auf der Grundlage der Lesezugriffsinformation und die Datenschreiboperation auf der Grundlage der Schreibzugriffsinformation durch die In duktionsspulen für die bidirektionale Übertragung für einen nichtflüchtigen Speicher, beispielsweise einen EEPROM, durch eine einfache Schaltung ohne Notwendigkeit irgendeiner spe ziellen Kommunikations-Steuereinrichtung durchgeführt wer den.

Auf diese Weise ist, da die Sende/Empfangs-Synchronisie rungstakte (Schiebetakte) übertragen werden, eine spezielle Kommunikations-Steuereinrichtung für die Seriell/Parallel- Umsetzung wie in dem Start/Stop-Kommunikationssystem nicht erforderlich, so daß das Volumen der Speichermodul um den Volumenanteil, der mit einer derartigen Steuereinrichtung korrespondiert, verringert werden kann. Andererseits wird, da die Sende/Empfangs-Synchronisierungstakte übertragen werden, die Zuverlässigkeit der Datenübertragung erhöht. Die Fehlerkontrolle, wie sie bei dem Start/Stop-Kommunikations system erforderlich ist, ist unnötig, und daher kann die Kommunikationszeit zum Schreiben und Lesen verringert wer den.

Im folgenden wird die vorliegende Erfindung anhand mehrerer Figuren im einzelnen beschrieben.

Fig. 1 zeigt ein System-Blockschaltbild, das ein Ausfüh rungsbeispiel für die vorliegende Erfindung dar stellt.

Fig. 2A zeigt ein Impuls/Zeit-Diagramm, aus dem ein Lese steuerungsablauf für einen Speichermodul hervorgeht.

Fig. 2B zeigt ein Impuls/Zeit-Diagramm, aus dem ein Schreib steuerungsablauf für den Speichermodul hervorgeht.

Fig. 2C zeigt ein Impuls/Zeit-Diagramm, aus dem ein Lösch steuerungsablauf für den Speichermodul hervorgeht.

Fig. 3A zeigt ein Signalimpulsdiagramm von Synchronisie rungstakten, die in dem Speichermodul reproduziert werden.

Fig. 3B zeigt ein Signalimpulsdiagramm von Freigabetakten, die in dem Speichermodul reproduziert werden.

Fig. 3C zeigt ein Signalimpulsdiagramm eines Freigabesi gnals, das in dem Speichermodul gebildet wird.

Fig. 4 zeigt ein Flußdiagramm, das eine Schreibzugriffs steuerung in der Schaltungsanordnung gemäß Fig. 1 verdeutlicht.

Fig. 5 zeigt ein Flußdiagramm, das eine Lesezugriffsteue rung in der Schaltungsanordnung gemäß Fig. 1 ver deutlicht.

In Fig. 1 bezeichnet das Bezugszeichen 10 eine Schreib/ Lese-Einheit, und das Bezugszeichen 12 bezeichnet einen Speichermodul, der in sich einen nichtflüchtigen Speicher aufweist.

Die Schreib-/Leseeinheit 10 hat ein erste Induktionsspule 14 zum Übertragen eines Stromversorgungsignals und eines Rück signals zu dem Speichermodul 12, und eine zweite Indukti onsspule 16 zum Durchführen der bidirektionalen Übertragung von Schreib/Lese-Information zusammen mit dem Speichermodul 12. Eine dritte Induktionsspule 18, die in dem Speichermodul 12 vorgesehen ist, ist derart angeordnet, daß sie der ersten Induktionsspule 14 für das Stromversorgungssignal und das Rücksignal mit einem vorbestimmten Luftspalt gegenüberliegt. Die elektrische Betriebsenergie aus dem Stromversorgungssi gnal und dem Hinsignal kann von der Schreib/Lese-Einheit 10 zu dem Speichermodul 12 durch die kontaktlose Induktions kopplung unter Benutzung der Induktionsspulen 14 u. 18 übertragen werden.

In dem Speichermodul 12 ist außerdem eine vierte Indukti onsspule 20 derart angeordnet, daß sie der zweiten Indukti onsspule 16 in der Schreib/Lese-Einheit 10 bei einem vorbe stimmten Luftspalt gegenüberliegt. Die kontaktlose Induk tionskopplung durch die Induktionsspulen 16 u. 20 macht es möglich, eine bidirektionale Übertragung des Hinsignals zum Zwecke eines Schreibzugriffs oder eines Lesezugriffs aus der Schreib/Lese-Einheit 10 in dem Speichermodul 12 und des Rücksignals, um die ausgelesenen Daten des Speichermoduls 12, auf welche zum Lesen zugegriffen wurde, zu der Schreib/Lese-Einheit 10 zurückzusenden, durchzuführen. In dem Speichermodul 12 ist ein nichtflüchtiger Speicher 22, der ein EEPROM ist, vorgesehen. Der Speicher 22 hat ein Schieberegister 24 auf demselben Chip. Das Schieberegister 24 setzt die Schreibdaten, welche seriell von außen gesendet werden, in parallele Daten um und setzt ebenso die paralle len Daten, die aus dem Speicher 22 ausgelesen werden, in serielle Daten um und überträgt sie dann.

Als eine Speichereinheit, in welcher das Schieberegister 24 zum Durchführen der Seriell/Parallel-Umsetzung auf demselben Chip vorgesehen ist, ist es beispielsweise möglich, ein EEPROM mit einer Kommunikationsfunktion zu verwenden, wie beispielsweise den Bausteien NMC9306, hergestellt durch Na tional Semiconductor Co., Ltd oder den Baustein X2404, her gestellt durch XICOR Co., Ltd, oder dergl.

Beispielsweise hat in dem Fall, in dem der Baustein NMC9306, hergestellt durch National Semiconductor Co., Ltd, als Speichereinheit benutzt wird, die in sich den Speicher 22 aufweist, wie dies in Fig. 1 gezeigt ist, das Schieberegi ster 24 einen Schiebetakteingang SK, einen Chip-Auswahlein gang (Freigabeeingang) CS, einen Serielldaten-Eingabean schluß DI und einen Serielldaten-Ausgabeanschluß DO. In dem Freigabezustand liest das Schieberegister 24 zum Setzen des Chip-Auswahleingangs Cs auf den Pegel "H ", wenn dem Schie betakteingang SK ein Schiebetakt zugeführt wird, das Schie beregister 24 die Serielldaten, die an den Serielldaten- Eingabeanschluß DI angelegt werden, synchron mit dem Schie betakt aus und setzt diese in die parallelen Daten um. Für den Speicher 22 kann somit der Lese- oder Schreibvorgang zum Auslesen oder Einschreiben der Daten durchgeführt werden. Ein Befehlsdecoder 26 zum Interpretieren eines Schreibbe fehls und eines Lesebefehls und ein Adreßdecoder 28 zum Kennzeichnen einer Schreibadresse oder einer Leseadresse sind zwischen dem Schieberegister 24 und dem Speicher 22 vorge sehen.

Fig. 2A, Fig. 2B u. Fig. 2C zeigen jeweils Impuls/Zeit- Diagramme, die eine Lesesteuerung, eine Schreibsteuerung und eine Löschsteuerung für den Speicher 22 durch das Schiebe register 24, welches in dem Speichermodul 12 vorgesehen ist, wie dies in Fig. 1 gezeigt ist, verdeutlichen.

Zunächst kann in der Lesesteuerung, die in Fig. 2A gezeigt ist, wenn der Chip-Auswahleingang CS auf den Pegel "H " ge setzt ist, nachdem ein Schiebetakt dem Schiebetakteingang SK zugeführt wurde, der Freigabezustand hergestellt werden, in welchem Daten aus dem Serielldaten-Eingabeanschluß DI ausge lesen werden. In diesem Zustand werden, wenn ein Lesebefehl "110" aus drei Bits und eine beliebige Leseadresse "A ₃, A ₂, A ₁, A ₀", die aus vier Bits besteht, an den Serielldaten- Eingabeanschluß DI gelegt werden, die betreffenden Bits des Lesebefehls und der Leseadresse in Paralleldaten synchron mit den Schiebetakten SK umgesetzt. Der Lesebefehl wird durch den Befehlsdecoder 26 interpretiert, und es wird der Lesebetriebszustand in dem Speicher 22 eingestellt. Die Leseadresse wird durch den Adreßdecoder 28 interpretiert, und die Leseadresse wird in dem Speicher 22 gekennzeichnet. Wenn der Lesebefehl und die Leseadresse, welche durch das Schieberegister 24 in Paralleldaten umgesetzt worden sind, in den Speicher 22 eingegeben sind, liest der Speicher 22 die Lesedaten aus 16 Bits aus der Befehlsadresse aus und überträgt diese zu dem Schieberegister 24. In Reaktion auf die Lesedaten, die übertragen sind, setzt das Schieberegi ster 24 sequentiell die Lesedaten in Serielldaten in Über einstimmung mit der Reihenfolge "D 15 . . . DO" um und gibt sie über den Serielldaten-Ausgabeanschluß DO synchron mit den Schiebetakten SK aus.

Als nächstes wird in der Schreibsteuerung gemäß Fig. 2B in ähnlicher Weise wie bei der Lesesteuerung durch Setzen des Chip-Auswahleingangs CS auf den Pegel "H ", nachdem dem Schiebetakteingang SK ein Schiebetakt zugeführt ist, der Freigabezustand erreicht. In diesem Freigabezustand werden, wenn ein Schreibbefehl "010", eine Schreibadresse "A 3 . . . AO" und Schreibdaten "D 15 . . . DO" an den Serielldaten-Ein gabeanschluß DI gelegt sind, der Schreibbefehl, die Schreibadresse und die Schreibdaten in Übereinstimmung mit dieser Reihenfolge synchron mit den Schiebetakten in Paral lelbitdaten umgesetzt. Der Schreibbefehl wird durch den Befehlsdecoder 26 interpretiert, und der Speicher 22 wird in die Schreibbetriebsweise versetzt. Die nachfolgende Schreibadresse wird durch den Adreßdecoder 28 interpretiert, und die Schreibadresse wird gekennzeichnet. Das Parallel umsetzungs-Ausgangssignal der Schreibdaten, das schließlich gewonnen ist, wird unter der Befehlsadresse eingeschrieben.

Des weiteren wird in der Löschsteuerung gemäß Fig. 2C dem Schiebetakteingang SK ein Schiebetakt zugeführt, und der Chip-Auswahleingang CS wird auf den Pegel "H " gesetzt, um dadurch den Freigabezustand einzustellen. In diesem Frei gabezustand wird ein Löschbefehl "111", der an dem Seriell daten-Eingabeanschluß DI gewonnen wird, synchron mit den Schiebetakten in Parallelbitdaten umgesetzt. Der Löschbefehl wird durch den Befehlsdecoder 26 interpretiert. Auf der Grundlage des Inhalts des Löschbefehls wird der Speicherin halt unter der Befehlsadresse gelöscht.

In der Lesesteuerung gemäß Fig. 2A wird, nachdem die Lese daten "D 15 . . . DO " seriell ausgegeben sind, der Chip-Aus wahleingang CS auf den Pegel "L" gesetzt und das Schiebere gister 24 wird in den Sperrzustand zurückversetzt. In der Schreibsteuerung gemäß Fig. 2B wird, nachdem die Schreib daten seriell/parallel umgesetzt worden sind, der Chip- Auswahleingang CS auf den Pegel "L" gesetzt. Während dieses Intervalls werden die umgesetzten Parallelbitdaten aus dem Schieberegister 24 in den Speicher 22 eingeschrieben. Des weiteren wird auch in der Löschsteuerung gemäß Fig. 2C, nachdem die Adreßdaten "A 3 . . . AO " in Parallelbitdaten um gesetzt worden sind, der Chip-Auswahleingang CS auf den Pegel "L" gesetzt. Während dieses Intervalls wird die Be fehlsadresse gelöscht. Darüber hinaus wird in der Schreib steuerung und der Löschsteuerung, nachdem das Datenein schreiben oder das Datenlöschen beendet ist und nachdem der Chip-Auswahleingang CS auf den Pegel "L" gesetzt worden ist, der Chip-Auswahleingang CS erneut auf den Pegel "H " gesetzt. Wenn schließlich ein Endebefehl, welcher an dem Seriellda ten-Eingabeanschluß DI gewonnen wird, empfangen wird, ist die Schreibsteuerung oder die Löschsteuerung endgültig be endet.

In der Schreib/Lese-Einheit 10, die für den Speichermodul 12 vorgesehen ist, der in sich die Speichereinheit zum Durch führen der Schreib-, Lese- u. Löschsteuerungen durch die Schiebetakte und ein Chip-Auswahlsignal, das in Fig. 2A, Fig. 2B u. Fig. 2C gezeigt ist, hat, müssen die Schiebetak te, das Chip-Auswahlsignal (Freigabesignal) und des weiteren das Stromversorgungssignal dem Schieberegister 24 in der Speichereinheit innerhalb des Speichermoduls 12 zugeführt werden.

Dazu ist die Schreib/Lese-Einheit 10 gemäß Fig. 10 mit einem Sinuswellen-Oszillator 30 zum Erzeugen eines Sinuswellensi gnals einer Frequenz f ₁ ( = 435 kHz) zum Zwecke der Strom versorgung des Speichermoduls 12, einem Sinuswellen-Oszil lator 32 zum Erzeugen eines Sinuswellensignals einer Fre quenz f ₂ ( = 450 kHz) für Schiebetakte und einem Sinuswel len-Oszillator 34 zum Erzeugen eines Sinuswellensignals einer Frequenz f ₃ ( = 465 kHz) für das Freigabesignal ver sehen.

Ausgangssignale der Sinuswellen-Oszillatoren 30, 32 u. 34 werden einem Multiplexer 36 eingegeben. Der Multiplexer 36 wählt eines der Sinuswellensignale aus den Oszillatoren 32, 34 auf der Grundlage eines Steuersignals aus, das von einer Steuereinrichtung 38, welche eine CPU verwendet, ausgegeben wird. Das ausgewählte Sinuswellensignal wird der Induk tionsspule 14 für ein Hinsignal durch einen Verstärker 40 zugeführt.

Die Steuereinrichtung 38 kann die Schreibdaten von einem Bandleser oder dergl. empfangen, der mit der Externseite des Systems verbunden ist, und kann die Lesedaten, die aus dem Speichermodul 12 ausgelesen werden, an eine externe Ein richtung senden und sie in diese laden. Das heißt, daß in dem Schreibzugriffsbetriebszustand, in welchem Schreibdaten, die von der externen Einrichtung, beispielsweise einem Bandlesegerät oder dergl., eingegeben werden, in den Spei chermodul 12 eingeschrieben werden, die Steuereinrichtung 38 die Schreibdaten in Serielbitdaten synchron mit internen Takten umsetzt und überträgt. Im Gegensatz dazu werden in dem Lesezugriffsbetriebszustand die seriellen Daten, die aus dem Speichermodul 12 ausgelesen sind, in Parallelbitdaten synchron mit den internen Takten durch die Steuereinrichtung 38 umgesetzt und in die externe Einrichtung geladen.

Wenn der Multiplexer 36 durch die Steuereinrichtung 38 ge steuert wird, um den Speichermodul 12 in den Bereitschafts zustand vor dem Schreibzugriff oder dem Lesezugriff zu ver setzen, wird zunächst das Frequenzsignal von 435 kHz aus dem Oszillator 30 ausgewählt und der Induktionsspule 14 durch den Verstärker 40 zugeführt.

Andererseits wird, wenn der Schreibzugriff oder der Lesezu griff gestartet ist, falls "1" für den Synchrontakt gesetzt ist, um die Schreibzugriffsinformation (Schreibbefehl und Schreibadresse) oder die Lesezugriffsinformation (Lesebefehl und Leseadresse) seriell zu übertragen, das Frequenzsignal von 450 kHz für Takte ausgewählt und der Induktionsspule 14 durch den Verstärker 40 zugeführt. Wenn "0" für den Syn chronisiertakt gesetzt ist, wird das Frequenzsignal von 465 kHz für die Freigabe ausgewählt und der Induktionsspule 14 zugeführt. Diese Schaltoperationen werden abwechselnd wie derholt.

Das bedeutet, daß der Multiplexer 36 das Bit "1" des Syn chronisiertakts, das von der Steuereinrichtung 38 ausgegeben wird, für das Senden/den Empfang durch das Frequenzsignal von 450 kHz moduliert. Der Multiplexer 36 moduliert außerdem das Bit "0" des Synchronisiertakts durch das Frequenzsignal von 465 kHz. Des weiteren liefert, wenn kein Synchronisier takt gewonnen wird, der Multiplexer 36 das Frequenzsignal von 435 kHz für das Stromversorgungssignal an die Indukti onsspule 14.

Entsprechend den Frequenzsignalen, welche zeitverschachtelt ausgewählt wurden, nachdem sie durch die Frequenz für das Stromversorgungssignal, die Takte und das Freigabesignal moduliert worden sind, welche der Induktionsspule 14 in der Schreib/Lese-Einheit 10 zugeführt wurden, ist ein Mittel zum Demodulieren der Chip-Auswahlsignale für die Betriebsstrom versorgung, die Schiebetakte und das Freigabesignal aus den Frequenzmodulationssignalen, die durch die induktive Kopp lung in der Induktionsspule 18 induziert werden, auf der Seite des Speichermoduls 12 vorgesehen.

Zunächst wird das Ausgangssignal der Induktionsspule 18 einem Gleichrichter 42 eingegeben. Der Gleichrichter 42 richtet alle der Frequenzmodulationssignale gleich, die in der Induktionsspule 18 induziert werden, und liefert eine Be triebsversorgungsspannung +V _cc an jeden Schaltungsabschnitt in dem Speichermodul 12.

Andererseits wird das Ausgangssignal der Induktionsspule 18 außerdem einem Bandpaßfilter 44 zugeführt, um das Frequenz modulationssignal von 450 kHz für die Takte auszusieben. Das Bandpaßfilter 44 hat eine Durchlaßbreite in einem Bereich von ±2 bis 2,5 kHz von der Mittenfrequenz 450 kHz aus be trachtet. Daher wird nur das Frequenzmodulationssignal von 450 kHz für Takte aus den drei Frequenzsignalen von 435, 450 u. 465 kHZ ausgesiebt. Ein Ausgangssignal des Bandpaßfilters 44 wird einer Erfassungsschaltung 46 zugeführt. Durch die Erfassungsschaltung 46 werden Schiebetakte aus dem Frequenzmodulationssignal von 450 kHz demoduliert. Ein Aus gangssignal der Erfassungsschaltung 46 wird des weiteren wellengeformt, und zwar in ein Rechteckwellensignal durch eine Wellenformschaltung 48. Die demodulierten Schiebetakte werden dem Schiebetakteingang SK des Schieberegisters 24 in dem Speichermodul zugeführt.

Andererseits wird das Ausgangssignal der Induktionsspule 18 einem Bandpaßfilter 50 eingegeben, um das Frequenzmodula tionssignal von 465 kHz für eine Freigabe auszusieben. Das Bandpaßfilter 50 hat eine Durchlaßbandbreite in einem Be reich von ±2 bis 2,5 kHz von der Mittenfrequenz 465 kHz aus betrachtet. Daher wird nur das Frequenzmodulationssignal von 465 kHz zum Freigeben aus den drei Frequenzmodulationssigna len von 435, 450 u. 465 kHz, die in der Induktionsspule 18 induziert werden, ausgesiebt. Ein Ausgangssignal des Band paßfilters 50 wird einer Erfassungsschaltung 52 eingegeben. Ein Taktsignal zum Freigeben (ein invertiertes Signal des Schiebetakts) wird aus dem Frequenzmodulationssignal von 465 kHz durch die Erfassungsschaltung 52 demoduliert und durch eine Wellenformschaltung 54 wellengeformt und danach an einen Eingangsanschluß eines ODER-Gliedes 56 gelegt. Der Schiebetakt wird von der Wellenformschaltung 48 an den an deren Eingangsanschluß des ODER-Gliedes 56 gelegt. Die ODER-Verknüpfung des Schiebetakts und des Freigabetakts wird durch das ODER-Glied 56 vorgenommen, um dadurch ein Freiga besignal an dem Chip-Auswahleingang CS des Schieberegisters 24 zu bilden.

Das bedeutet, daß der Schiebetakt, wie er in Fig. 3A gezeigt ist, und der Freigabetakt, wie er in Fig. 3B gezeigt ist, dem ODER-Glied 56 eingegeben werden. Daher kann durch ODER- Verknüpfung der beiden Takte das Freigabesignal, welches dem Chip-Auswahleingang CS zugeführt wird, wie in Fig. 3C ge zeigt, gebildet werden.

Daher wird in dem Schreibzugriffs- oder Lesezugriffs-Be triebszustand des Speichermoduls 12 das Frequenzsignal von 450 kHz für Takte durch den Multiplexer 36 ausgewählt und in der Schreib/Lese-Einheit 10 in Reaktion auf das Bit "1" des Synchronisiertakts, welches aus der Steuereinrichtung 38 gewonnen wird, bereitgestellt. Andererseits wird das Fre quenzsignal von 465 kHz zur Freigabe in Reaktion auf das Bit "0" des Synchronisiertakts ausgewählt. Auf diese Weise wird für die Zeitperiode, während derer die Freigabetakte dem ODER-Glied 56 in dem Speichermodul 12 eingegeben werden, der Chip-Auswahleingang CS auf den Pegel "H " gesetzt, und es kann der Freigabezustand zum Einschreiben oder Auslesen gebildet werden.

Im folgenden wird ein Übertragungssystem für die Schreibda ten und die Lesedaten, welche zwischen der Steuereinrichtung 38 in der Schreib/Lese-Einheit 10 und der Speichereinheit in dem Speichermodul 12 übertragen werden, erläutert.

Zunächst ist die Schreib/Lese-Einheit 10 mit einem Multi plexer 60 zum Umsetzen der Schreibzugriffsinformation (Schreibbefehl, Schreibadresse und Schreibdaten) oder der Lesezugriffsinformation (Lesebefehl und Leseadresse), welche seriell durch die internen Takte aus der Steuereinrichtung in Frequenzsignale umgesetzt und ausgegeben werden, verse hen. Ein Sinuswellen-Oszillator 62 zum Erzeugen des Fre quenzsignals von 482 kHz, die kennzeichnend für das Datenbit "1" ist, ist mit einer Eingangsklemme des Multiplexers 60 verbunden. Die andere Eingangsklemme des Multiplexers 60 ist geerdet, um ein Signal der Frequenz Null, die kennzeichnend für das Datenbit "0" ist, zu auszugeben. Daher gibt, wenn der Multiplexer 60 das Datenbit "1" aus der Steuereinrich tung 38 empfängt, dieser das Frequenzsignal von 482 kHz aus. Wenn der Multiplexer 60 das Datenbit "0" empfängt, gibt er das Signal der Frequenz Null aus. Das bedeutet, daß das Ausgangssignal des Multiplexers 60 das Datenbit "1" oder "0" in Übereinstimmung mit dem Vorhandensein oder Nichtvorhan densein des Frequenzsignals von 482 kHz ausgibt.

Der Ausgang des Multiplexers 60 ist auch mit der zweiten Induktionsspule 16 durch einen Verstärker 64 und einen Ana logschalter 66 verbunden. Das Frequenzmodulationssignal des Datenbits, das der Induktionsspule 16 zugeführt wird, indu ziert das Frequenzmodulationssignal in der Induktionsspule 20 in dem Speichermodul 12. Die Induktionsspule 20 ist derart angeordnet, daß sie der Induktionsspule 16 mit einem vorbe stimmten Luftspalt gegenüberliegt. Das Frequenzmodulations signal, das in der Induktionsspule 20 in dem Speichermodul 12 induziert wird, wird einem Bandpaßfilter 70 durch einen Analogschalter 68 eingegeben. Das Bandpaßfilter 70 hat eine Durchlaßbandbreite von ±2 bis 2,5 kHz von der Mittenfre quenz 482 kHz aus betrachtet. Daher wird nur das Frequenz modulationssignal von 482 kHz, das in der Induktionsspule induziert wird, ausgefiltert. Ein Ausgangssignal des Band paßfilters 70 wird einer Erfassungsschaltung 72 eingegeben. Das Datenbit wird aus dem Frequenzmodulationssignal von 482 kHz durch die Erfassungsschaltung 72 demoduliert. Ein Aus gangssignal der Erfassungsschaltung 72 wird des weiteren wellengeformt, und zwar in ein Rechteckwellensignal durch eine Wellenformschaltung 76, und danach wird das demodu lierte Datenbit an den Serielldaten-Eingabeanschluß DI des Schieberegisters 24 in der Speichereinheit eingegeben.

Andererseits ist, um die Seriellbitdaten (Lesedaten), welche von dem Serielldaten-Ausgabeanschluß DO des Schieberegisters 24 zu der Schreib/Lese-Einheit 10 übertragen werden, ein Sinuswellen-Oszillator 78 zum Erzeugen eines Sinuswellensi gnals von 482 kHz zum Frequenzmodulieren der Datenbits vor gesehen. Ein Ausgang des Sinuswellen-Oszillators 78 ist mit der Induktionsspule 20 durch einen Verstärker 80 und einen Analogschalter 82 verbunden. Der Analogschalter 82 wird durch das Datenbit, welches von dem Serielldaten-Ausgabe anschluß DO des Schieberegisters 24 gewonnen wird, ein- oder ausgeschaltet. Das heißt, daß wenn das Datenbit auf "1" gesetzt ist, der Analogschalter 82 eingeschaltet ist, um das Sinuswellensignal von 482 kHz an die Induktionsspule 20 zu legen. Wenn das Datenbit "0" gesetzt ist, ist der Analog schalter 82 ausgeschaltet, um dadurch die Zufuhr des Sinus wellensignals von 482 kHz zu der Induktionsspule 20 zu un terbrechen. Aufgrund der Ein/Aus-Steuerung in Reaktion auf das Serielldatenbit des Analogschalters 82 werden die Seri ellbitdaten, die an dem Serielldatenbit-Ausgabeanschluß DO des Schieberegisters 24 gewonnen werden, in das Frequenzsi gnal von 482 kHz in Reaktion auf das Bit "1" umgesetzt, während sie in das Frequenzsignal Null in Reaktion auf das Bit "0" umgesetzt werden.

Andererseits wird der Analogschalter 68 zum Verbinden des Ausgangs der Induktionsspule 20 mit dem Bandpaßfilter 72 durch das Signal ein- oder ausgeschaltet, das durch Inver tieren des Ausgangssignals des Seriellbitdaten-Ausgabean schlusses DO des Schieberegisters 24 durch einen Inverter 84 gewonnen wird. Das bedeutet, daß wenn die Seriellbitdaten der Lesedaten nicht von dem Seriellbitdaten-Ausgabeanschluß DO ausgegeben werden, ein Ausgangssignal des Inverters 84 auf dem Pegel "H " liegt, so daß der Analogschalter 68 ein geschaltet wird. Wenn das Bit "1" durch die Lesedaten an dem Seriellbitdaten-Ausgabeanschluß DO gesetzt ist, ist das Ausgangssignal des Inverters 84 auf den Pegel "L" gesetzt, um dadurch den Analogschalter 68 auszuschalten.

Um die Seriellbitdatenübertragung der Lesedaten aus dem Speichermodul 12 zu empfangen, ist der Ausgang der Indukti onsspule 16 in der Schreib/Lese-Einheit 10 mit einem Band paßfilter 88 durch einen Analogschalter 86 verbunden. Das Bandpaßfilter 88 hat eine Durchlaßbandbreite in einem Be reich von ±2 bis 2,5 kHz von der Mittenfrequenz 482 kHz aus betrachtet. Wenn der Analogschalter 86 eingeschaltet ist, wird das Frequenzmodulationssignal aus dem Speichermodul 12, welches in der Induktionsspule 16 induziert wurde, aus dem Bandpaßfilter 88 entnommen und zu einer Erfassungsschaltung 90 ausgegeben. Die Erfassungsschaltung 90 demoduliert das Datenbit aus dem Frequenzmodulationssignal und gibt es zu der Steuereinrichtung 38 aus.

Die Analogschalter 66 und 86 zum selektiven Verbinden der Induktionsspule 16 werden durch ein Steuersignal aus der Steuereinrichtung 38 ein- oder ausgeschaltet. Da das Steu ersignal des Analogschalters 86 durch einen Inverter 92 invertiert wird, wenn der Analogschalter 66 eingeschaltet ist, ist der Analogschalter 86 sicher ausgeschaltet. Im Gegensatz dazu ist, wenn der Analogschalter 86 eingeschaltet ist, der Analogschalter 66 ausgeschaltet.

Das bedeutet, daß der Analogschalter 66 eingeschaltet ist, wenn die Schreibzugriffsinformation (Schreibbefehl, Schreibadresse und Schreibdaten) und die Leszugriffsinfor mation (Lesebefehl und Leseadresse) zu dem Speichermodul 12 übertragen werden. Andererseits ist der Analogschalter 86 eingeschaltet, wenn die Lesedaten empfangen werden, welche von dem Speichermodul 12 gesendet werden, nachdem die Lese zugriffsinformation übertragen wurde.

Die Schreiboperation des Speichermoduls 12 in dem Ausfüh rungsbeispiel gemäß Fig. 1 wird im folgenden anhand eines Flußdiagramms in Fig. 4 beschrieben.

Zunächst wird der Speichermodul 12 in einem Schritt 100 vor dem Schreibzugriff aktiviert. Das bedeutet, daß in der Schreib/Lese-Einheit 10 der Multiplexer 36 ein Steuersignal aus der Steuereinrichtung 38 empfängt und das Frequenzsignal von 435 kHz für die Stromversorgung auswählt. Das ausge wählte Frequenzsignal wird durch den Verstärker 40 verstärkt und der Induktionsspule 14 zugeführt.

Das Frequenzmodulationssignal von 435 kHz, welches in der Induktionsspule 14 induziert ist, wird in der Induktions spule 18 in dem Speichermodul 12 induziert und durch den Gleichrichter 42 gleichgerichtet. Auf diese Weise wird eine Betriebsversorgungsspannung +V _cc zum Wirksamschalten jedes der Schaltungsabschnitte in dem dem Speichermodul 12 gewon nen.

In einem nächsten Schritt 102 wird der Chip-Auswahleingang CS des Schieberegisters 24 in dem Speichermodul aktiviert, um den Freigabezustand herzustellen. Das Aktivieren des Chip-Auswahleingangs CS wird durch Auswählen des Frequenz signals von 465 kHz zum Freigeben durch den Multiplexer 36 durchgeführt. Das Frequenzsignal von 465 kHz, das in der Induktionsspule 18 induziert ist, wird durch das Bandpaß filter 50, die Erfassungsschaltung 52 und die Wellenform schaltung 54 demoduliert und durch das ODER-Glied 56 über tragen. Der Chip-Auswahlanschluß CS des Schieberregisters 24 wird auf den Pegel "H " gesetzt, um dadurch den Freigabezu stand herzustellen.

Nachfolgend wird in einem Schritt 104 die Seriellübertragung der Schreibzugriffsinformation, nämlich des Schreibbefehls, der Schreibadresse und der Schreibdaten, durch die Steuer einrichtung 38 gestartet.

Der Start der Seriellbitübertragung wird durch Ein- oder Ausschalten des Frequenzsignals von 450 kHz für Takte durch den Multiplexer 36 synchron mit den Takten, die von der Steuereinrichtung ausgegeben werden, gesteuert. Auf diese Weise wählt der Multiplexer 36 das Frequenzsignal von 450 kHz für Takte in Reaktion auf das Bit "1" des Synchroni siertakts aus wählt das Frequenzsignal von 465 kHz zum Freigeben in Reaktion auf das Bit "0" des Synchronisiertakts aus. Daher wird in dem Speichermodul 12 das Taktsignal auf der Grundlage des Frequenzsignals von 450 kHz durch das Bandpaßfilter 44, die Erfassungsschaltung 46 und die Wel lenformschaltung 48 reproduziert und dem Schiebetakteingang SK des Schieberegisters 24 zugeführt. Gleichzeitig wird durch ODER-Verknüpfung des Schiebetakts und des Freigabe takts durch das ODER-Glied 56 der Chip-Auswahleingang CS des Schieberegisters 24 auf dem Pegel "H " gehalten, um dadurch die Speichereinheit in den Freigabezustand zu versetzen.

In einem nächsten Schritt 106 gibt die Steuereinrichtung 38 ein Steuersignal für die Analogschalter 66 u. 86 aus, um den Analogschalter 66 einzuschalten, während der Analogschalter 86 durch das invertierte Signal aus dem Inverter 92 gleich zeitig ausgeschaltet wird. In diesem Schaltzustand setzt, wie in einem Schritt 108 gezeigt, die Steuereinrichtung 38 die Parallelbitdaten, die aus dem Schreibbefehl, der Schreib adresse und den Schreibdaten bestehen, in die Seriellbitda ten synchron mit den Takten um und steuert den Multiplexer 60 auf der Grundlage des Bits, das als erstes Bit ausgegeben wird. Wenn das Datenbit zu diesem Zeitpunkt auf "1" gesetzt ist, wählt der Multiplexer 60 das Frequenzsignal von 482 kHz aus. Wenn das Datenbit auf "0" gesetzt ist, wählt der Multi plexer das Frequenzsignal der Frequenz Null aus. Wie in Fig. 2B gezeigt, wählt, da das erste Bit des Schreibbefehls auf das Datenbit "1" gesetzt ist, der Multiplexer zunächst das Frequenzsignal von 482 kHz aus.

Daher wird das erste Bit der Schreibinformation, das von der Steuereinrichtung 38 ausgegeben wird, in das Frequenzsignal von 482 kHz umgesetzt, der Induktionsspule 16 zugeführt und in der Induktionsspule 20 in dem Speichermodul 12 induziert. Zu diesem Zeitpunkt wird, da sich der Analogschalter 68 durch das invertierte Ausgangssignal des Inverters 84 in seinem EIN-Zustand befindet, das Frequenzsignal des ersten Bits, welches in die Induktionsspule 20 induziert wurde, dem Banpaßfilter 70 zugeführt und in ein Rechteckwellensignal durch die Erfassungsschaltung 72 und die Wellenformschaltung 76 wellengeformt. Danach wird das erste Bit des Schreibbe fehls dem Serielldatenbit-Eingabeanschluß DO des Schiebere gisters 24 zugeführt. Zu diesem Zeitpunkt wird das demodu lierte Ausgangssignal des Schiebetakts auf der Grundlage des Frequenzsignals von 450 kHz, das durch den Multiplexer 36 ausgewählt wurde, dem Schiebetakteingang SK des Schiebere gisters 24 synchron mit dem ersten Bit des Schreibbefehls zugeführt. Daher liest das Schieberegister 24 das erste Bit des Schreibbefehls, welches dem Serielldatenbit-Eingabean schluß DI zugeführt wurde, synchron mit dem Schiebetakt aus.

Nachfolgend wird in einem Schritt 110 eine Prüfung durchge führt, um festzustellen, ob alle der Bits der Schreibzu griffsinformation gesendet worden sind oder nicht. In diesem Fall lautet, da das erste Bit gesendet worden ist, die Ant wort in dem Schritt 110 "NEIN", so daß die Verarbeitungs routine zu einem Schritt 112 weitergeführt wird und ein Bitzähler n um "1" erhöht wird. Die Verarbeitungsroutine wird dann zu dem Schritt 108 zurückgeführt, und es wird das nächste, nämlich das zweite Bit übertragen.

Auf diese Weise setzt sich, nachdem alle der Bits des Schreibbefehls und der Schreibdaten seriell übertragen wor den sind, die Verarbeitungsroutine von dem Schritt 110 zu einem Schritt 114 fort. Die Schreibdaten, die in Parallel bitdaten durch das Schieberegister 24 umgesetzt sind, werden in den Speicher 22 eingeschrieben.

Praktisch gesprochen wird durch Inhibitieren der Auswahl des Frequenzsignals von 465 kHz zur Freigabe durch den Multi plexer 36 der Freigabetakt, der durch das ODER-Glied 56 gewonnen wurde, auf den Pegel "L" gesetzt. Der Chip-Aus wahleingang CS wird aus dem EIN-Zustand in den AUS-Zustand versetzt. Auf diese Weise werden die Schreibdaten, die in dem Schieberegister 24 gespeichert sind, in den Speicher 22 eingeschrieben.

Die Leseoperation wird im folgenden anhand eines Flußdia gramms gemäß Fig. 5 erläutert.

Zunächst sind die Aktivierung des Speichermoduls, wie sie in einem Schritt 200 gezeigt ist, und das Einschalten des Chip-Auswahleingangs CS in dem Speichermodul, wie es in einem Schritt 202 gezeigt ist, dieselben Vorgänge wie Vor gänge in den Schritten 100 u. 102 in der Schreiboperation gemäß Fig. 4.

In einem nächsten Schritt 204 wird eine Seriellbitdaten- Übertragung der Lesezugriffsinformation (Lesebefehl und Leseadresse) gestartet. In einem Schritt 206 wird in einer Weise ähnlich der Schreiboperation der Analogschalter 66 eingeschaltet und der Analogschalter 86 ausgeschaltet. In einem nächsten Schritt 208 wird das erste Bit des Lesebe fehls, welches mit 482 kHz durch das Bit "1" oder 0 kHz durch das Bit "0" frequenzmoduliert wurde, dem Speichermodul 12 übersendet. Diese Frequenzmodulation wird durch die se lektive Steuerung des Frequenzsignals durch den Multiplexer 60 in Übereinstimmung mit dem ersten Bit der Lesezugriffs information, nämlich dem ersten Bit des Lesebefehls, durch geführt. Nachdem das erste Bit des Lesebefehls gesendet ist, setzt sich die Verarbeitungsroutine von einem Schritt 210 zu einem Schritt 212 fort, und der Bitzähler n wird um "1" erhöht. In einer Weise ähnlich wie zuvor beschrieben, wird jedes Bit des Lesebefehls und der Leseadresse frequenzmodu liert und zu dem Speichermodul 12 gesendet.

Nachdem alle Datenbits des Lesebefehls und der Leseadresse seriell von der Schreib/Lese-Einheit 10 übertragen worden sind, liest die Speichereinheit in dem Speichermodul 12 die Befehlsadreßdaten aus dem Speicher 22 zu dem Schieberegister 24 auf der Grundlage des Lesebefehls und der Leseadresse, welche aus dem Schieberegister 24 gewonnen wurden, aus. Daher startet das Schieberegister 24 die serielle Ausgabe der Datenbits aus dem Seriellbitdaten-Ausgabeanschluß DO synchron mit den Schiebetakten an dem Schiebetakteingang SK.

Zu diesem Zeitpunkt wird, wie in einem Schritt 214 gezeigt, in der Schreib/Lese-Einheit 10 der Analogschalter 66 ausge schaltet und der Analogschalter 86 eingeschaltet. In einem Schritt 216 wird die Aufnahme der Seriellbitdaten aus dem Speichermodul 12 gestartet.

Das bedeutet, daß in dem Speichermodul 12 der Analogschalter 82 durch ein Bit "1" der Serielldatenbits, welches von dem Seriellbitdaten-Ausgabeanschluß DO des Schieberegisters 24 ausgegeben wurde, eingeschaltet wird. Das Frequenzsignal von 482 kHz wird zu der Induktionsspule 20 ausgegeben. Im Ge gensatz dazu ist der Analogschalter 82 durch das Datenbit "0" ausgeschaltet, um dadurch die Ausgabe des Frequenzsi gnals von 482 kHz zu der Induktionsspule 20 zu unterbrechen. Auf diese Weise werden die Frequenzsignale von 482 kHz und 0 kHz gemäß dem Lesedatenbit in der Induktionsspule 16 in der Schreib/Lese-Einheit 10 induziert. Das Datenbit der Leseda ten wird durch das Bandpaßfilter 88 und die Erfassungs schaltung 90 durch den Analogschalte 86 in seinem EIN-Zu stand demoduliert und der Steuereinrichtung 38 zugesendet.

In einem Schritt 218 inhibitiert, nachdem alle der Lesedaten aus dem Speichermodul 12 empfangen sind, die Steuereinrich tung 38 die Auswahl des Frequenzsignals von 465 kHz zum Freigeben des Multiplexers 36. Auf diese Weise wird in einem Schritt 220 das Freigabesignal zu dem Chip-Auswahleingang CS des Schieberegisters 24 in dem Speichermodul 12 unterbro chen. Damit ist eine Serie von Leseoperationen beendet.

Des weiteren können in der Löschsteuerung für den Speicher modul 12 durch Ausführen von Vorgängen ähnlich denen der Schreiboperationen, wie sie in dem Flußdiagramm gemäß Fig. 4 gezeigt sind, mit Ausnahme des Übertragungsvorgangs der Schreibdaten die Daten unter der gekennzeichneten Adresse in dem Speicher 22 gelöscht werden.

Claims

1. Speicher-Schreib/Lese-System zum Durchführen einer bidi rektionalen Übertragung zum Einschreiben und Auslesen von Daten durch eine kontaktlose Induktionskopplung zwischen einem Speichermodul, der in sich einen nichtflüchtigen Speicher aufweist, und einer Schreib/Lese-Einheit, da durch gekennzeichnet,

(A) daß die Schreib/Lese-Einheit (10) und der Speicher modul (12) mit einem Paar von Induktionsspulen zum Übertragen von Hinsignalen und mit einem weiteren Paar von Induktionsspulen für eine bidirektionale Übertragung versehen sind,
(B) daß die Schreib/Lese-Einheit (10) aus
- (i) einem Hinsignal-Übertragungsmittel zum Auswäh len eines Synchronisiertaktsignals, eines Frei gabetaktsignals und eines Stromversorgungssi gnals durch eine FSK- (Frequenzumtastungs-) Modulation mittels unterschiedlicher Frequenzen unter Verwendung des einen Paares von Indukti onsspulen für das Hinsignal und zum Senden des ausgewählten Signals zu dem Speichermodul (12),
- (ii) einem Zugriffsinformations-Übertragungsmittel zur FSK-Modulation von Schreibzugriffsinforma tion oder Lesezugriffsinformation mittels un terschiedlicher Frequenzen unter Verwendung des anderen Paares von Induktionsspulen für die bidirektionale Übertragung und zum Senden der FSK-modulierten Information zu dem Speichermo dul (12) sowie
- (iii) einem Lesedaten-Demodulationsmittel zum Demodu lieren ausgelesener Daten aus dem frequenzmo dulierten Signal, das von dem Speichermodul (12) gesendet ist, unter Verwendung des anderen Paares von Induktionsspulen für die bidirekti onale Übertragung besteht, und
(C) daß der Speichermodul (12) aus
- (i) einem ersten Demodulationsmittel zum Reprodu zieren des Stromversorgungssignals, des Syn chronisiertaktsignals und des Freigabetaktsi gnals auf der Grundlage des Synchronisiertakts und des Freigabetakts aus den gewählten frequenzmodulierten Signalen, die von dem Hin signal-Übertragungsmittel gesendet sind,
- (ii) einem zweiten Demodulationsmittel zum Reprodu zieren der Schreibzugriffsinformation oder der Lesezugriffsinformation aus dem FSK-modulierten Signal, das von dem Zugriffsinformations-Über tragungsmittel gesendet ist,
- (iii) einem Speichersteuermittel, das in Reaktion auf den Synchronisiertakt und das Freigabesignal wirksam geschaltet wird, welche durch das erste Demodulationsmittel reproduziert sind, und das die Schreib- u. Leseoperation für den nicht flüchtigen Speicher (22) auf der Grundlage der Schreibzugriffsinformation und der Lesezu griffsinformation durchführt, die aus dem zweiten Demodulationsmittel gewonnen ist, sowie
- (iv) einem Lesedaten-Übertragungsmittel zur FSK-Mo dulation der ausgelesenen Daten, die durch die Ausleseoperation des Speichersteuermittels ge wonnen sind, mittels unterschiedlicher Fre quenzen und zum Senden des FSK-modulierten Si gnals zu der Schreib/Lese-Einheit (10) unter Verwendung des anderen Paares von Induktions spulen für die bidirektionale Übertragung be steht.

2. Speicher-Schreib/Lese-System nach Anspruch 1, dadurch gekennzeichnet, daß Hinsignal-Übertra gungsmittel in der Schreib/Lese-Einheit (10)

- einen ersten Oszillator (30) zum Erzeugen eines Signals einer Frequenz f ₁ für das Stromversorgungssignal,
- einen zweiten Oszillator (32) zum Erzeugen eines Si gnals einer Frequenz f ₂ für die Taktsignale,
- einen dritten Oszillator (34) zum Erzeugen eines Si gnals einer Frequenz f ₃ für die Freigabetakte und
- einen Multiplexer (36) zum Auswählen des Ausgangssi gnals des ersten Oszillators (30) in einer Bereitstel lungsbetriebsweise, zum Auswählen des Ausgangssignals des zweiten Oszillators (32) durch eine Bit "1" des Synchronisiertakts und zum Auswählen des Ausgangssi gnals des dritten Oszillators (34) durch ein Bit "0" des Synchronisiertakts enthält.

3. Speicher-Schreib/Lese-System nach Anspruch 1, dadurch gekennzeichnet, daß das erste Demodulati onsmittel in dem Speichermodul (12)

- einen Gleichrichter (42) zum Gleichrichten aller der Modulationssignale der Frequenzen f ₁, f ₂, f ₃, die von der Schreib/Lese-Einheit (10) übertragen sind, und zum Erzeugen einer Betriebsspannung (V _cc),
- einen Taktdemodulator zum Reproduzieren des Modulati onssignals der Frequenz f ₂ und zum Ausgeben des Syn chronisiertakts,
- einen Freigabetakt-Demodulator zum Reproduzieren des Modulationssignals der Frequenz f ₃ und zum Ausgeben des Freigabetakts sowie
- ein ODER-Glied (56) zum Ausgeben des Freigabesignals auf der Grundlage der ODER-Verknüpfung des Synchroni siertakts und des Freigabetakts enthält.

4. Speicher-Schreib/Lese-System nach Anspruch 1, dadurch gekennzeichnet, daß das Speichersteuer mittel in dem Speichermodul (12)

- ein Schieberegister (24) zum Lesen der Schreibzu griffsinformation oder der Lesezugriffsinformation, die von dem zweiten Demodulationsmittel als Seriellbitda ten ausgegeben sind, durch den Synchronisiertakt, wenn das Schieberegister (24) das Freigabesignal aus dem ersten Demodulationsmittel empfängt, und zum Umsetzen der Schreib- oder Lesezugriffsinformation in Parallel bitdaten und zum Ausgeben derselben,
- einen Befehlsdecoder (26) zum Interpretieren eines Zu griffsbefehls, der von dem Schieberegister (24) ausge geben ist, sowie
- einen Adreßdecoder (28) zum Interpretieren einer Be fehlsadresse, die von dem Schieberegister (24) ausgege ben ist, enthält.

5. Speicher-Schreib/Lese-System nach Anspruch 1, dadurch gekennzeichnet, daß die Schreibzugriffs information, welche von der Schreib/Lese-Einheit (10) zu dem Speichermodul (12) übertragen ist, aus Seriellbitda ten besteht, die aus einem Schreibbefehl, einer Schreib adresse und Schreibdaten bestehen, und daß die Lesezu griffsinformation aus Seriellbitdaten besteht, welche einen Lesebefehl und eine Leseadresse enthalten.

6. Speicher-Schreib/Lese-System nach Anspruch 1, dadurch gekennzeichnet, daß ein erstes Schaltmittel zum Verbinden eines Ausgangs des Zugriffsinformations- Übertragungsmittels in der Schreib/Lese-Einheit (10) mit einer ersten Induktionsspule als eine der Induktionsspu len für die bidirektionale Übertragung und zum Verbinden eines Ausgangs einer zweiten Induktionsspule als die an dere der Induktionsspulen für die bidirektionale Über tragung zu dem Zugriffsinformations-Demodulationsmittel in dem Speichermodul (12) in einem Schreibzugriffs- oder Lesezugriffsbetrieb vorgesehen ist und daß ein zweites Schaltmittel zum Verbinden eines Ausgangs des Lesedaten- Modulationsmittels in dem Speichermodul (12) mit der zweiten Induktionsspule und zum Verbinden eines Ausgangs der ersten Induktionsspule mit dem Lesedaten-Demodula tionsmittel in der Schreib/Lese-Einheit (10), wenn die ausgelesenen Daten von dem Speichermodul (12) durch den Lesezugriff übertragen sind, vorgesehen ist.