DE3786089T2

DE3786089T2 - Vorrichtung zum Umsetzen der Norm eines Fernsehsignals.

Info

Publication number: DE3786089T2
Application number: DE87300844T
Authority: DE
Inventors: Tatsuya Kubota
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-02-19
Filing date: 1987-01-30
Publication date: 1993-09-30
Anticipated expiration: 2007-01-31
Also published as: DE3786089D1; EP0233720B1; EP0233720A3; KR950005026B1; KR870008478A; US4751573A; JPH0681304B2; EP0233720A2; JPS62193378A; CA1260605A

Description

Die Erfindung bezieht sich auf eine Normumsetzungsvorrichtung, insbesondere auf eine Vorrichtung zum Umsetzen der Norm eines Fernsehsignals wie die der hoch auflösenden Fernsehnorm, deren Teilbilder eine große Anzahl von Zeilen gegenüber einem Fernsehsignal in der NTSC-Norm haben, deren Teilbilder weniger Zeilen haben.
Die sogenannte hochauflösende Fernsehnorm (danach einfacherweise als "HD" bezeichnet), die 1125 Zeilen hat und die in der Lage ist, ein hochauflösendes Bild zu reproduzieren, ist bereits vorgeschlagen worden.
Durch Hinzufügen von Funktionen wie der Reproduktion eines Standbildes einer gewünschten Szene und einer langsamen Reproduktion zu einer Normumsetzungsvorrichtung zum Umsetzen eines Fernsehsignals der HD-Norm in ein Fernsignal der NTSC-Norm hat der Wunsch bestanden, eine Vorrichtung zur Ausführung der Reproduktion eines Standbildes wie auch einer langsamen Reproduktion zu schaffen, wobei eine Anzeigevorrichtung der NTSC-Norm verwendet wird, obwohl das Fernsehsignal in der HD-Norm gesendet wird.
Um die Reproduktion eines Standbildes und eine langsame Reproduktion durchzuführen, hat man erwogen, daß die Daten eines Teilbildes eines Fernsehsignals in einem Teilbildspeicher gespeichert werden, um es zu ermöglichen, daß die Identifikationsdaten nacheinander mit einer langsameren Geschwindigkeit ausgelesen werden. Da jedoch ein Teilbild des Fernsehsignals aus einem ungeradzahligen Teilbild und einem geradzahligen Teilbild besteht, können bei einem bewegten Bild doppelte Bilder reproduziert werden, wenn das Standbild wiedergegeben wird, wobei Daten eines Teilbildes gespeichert werden.
Um daher die Reproduktion eines Standbildes und eine langsame Reproduktion wie beim Stand der Technik auszuführen, wird ein Teilbild eines Fernsehsignals in einem Teilbildspeicher gespeichert und ein Bild eines Teilbildes wird entwickelt, wobei Daten dieses einen Teilbildes verwendet werden, so daß zwei Teilbilder von Identifikationsdaten nacheinander ausgelesen werden.
Wenn ein einziges Teilbild entwickelt wird, wobei Teilbilddaten wie oben verwendet werden, besteht eine Schwierigkeit darin, daß ein scharfes Bild nicht erhalten werden kann, da nur Daten eines Teilbildes verwendet wurden.
Die "Patent Abstracts of Japan, Volume 8, N. 221", (JP-A 59 104 866) offenbaren eine Vorrichtung zum Umsetzen eines HD-Fernsehsignals mit 1125 Zeilen in ein NTSC-Signal, wobei eine Zwischenteilbildverarbeitung verwendet wird.
Die US-A 4 272 787 offenbart eine Bildstillstandeinrichtung für ein PAL- oder NTSC-Signal, die eine Ermittlungsvorrichtung für die Bewegung zwischen den Teilbildern enthält.
Es ist deshalb eine Aufgabe der Erfindung, eine Normumsetzungsvorrichtung vorzusehen, die in der Lage ist, ein scharfes Standbild wie auch eine langsame Reproduktion wiederzugeben.
Nach der vorliegenden Erfindung ist eine Normumsetzungsvorrichtung zur Erzeugung aus einem ersten Videosignal, das in Einklang mit einer ersten Fernsehnorm steht, eines zweiten Videosignals vorgesehen, das in Einklang mit einer zweiten Fernsehnorm steht und ein Standbild darstellt, wobei die Anzahl der Zeilen innerhalb eines Teilbildes der ersten Fernsehnorm mehr als zweimal so groß wie die Anzahl der Zeilen innerhalb eines Teilbildes der zweiten Fernsehnorm ist, dadurch gekennzeichnet, daß die Umsetzungsvorrichtung umfaßt:
erste Zeilenzahlumwandlungsmittel, die durch entweder ein ungeradzahliges oder ein geradzahliges Teilbild des ersten Videosignals zur Erzeugung eines Videosignals mit einem ungeradzahligen Teilbild nach der zweiten Fernsehnorm versorgt werden;
zweite Zeilenzahlumwandlungsmittel, die mit dem gleichen Teilbild des ersten Videosignals wie die ersten Zeilenzahlumwandlungsmittel versorgt werden, um ein Videosignal mit einem geradzahligen Teilbild nach der zweiten Fernsehnorm zu erzeugen;
erste Speichermittel zur Speicherung eines Ausgangssignals der ersten Zeilenzahlumwandlungsmittel;
zweite Speichermittel zur Speicherung eines Ausgangssignals der zweiten Zeilenzahlumwandlungsmittel; und
Speichersteuermittel zur Steuerung des Schreib- und Lesebetriebs der ersten und zweiten Speichermittel, so daß die Videosignale, die in den ersten und zweiten Speichermitteln gespeichert sind, nacheinander ausgelesen werden.
Die obigen und anderen Merkmale und Vorteile der vorliegenden Erfindung werden durch die folgende ausführliche Beschreibung einer beispielhaften Ausführungsform deutlich, wenn diese in Verbindung mit den begleitenden Zeichnungen betrachtet wird, in welchen:
Fig. 1 ein Blockdiagramm einer Ausführungsform der Erfindung zeigt;
Fig. 2 ein Diagramm zur Beschreibung der Arbeitsweise der Zeilenzahlumsetzer ist, die bei der Ausführungsform verwendet werden;
Fig. 3 ein Blockdiagramm ist, um ein Beispiel der Zeilenzahlumsetzer zu zeigen; und
Fig. 4 und 5 Zeitdiagramme sind, um die Arbeitsweise der Zeilenzahlumsetzer zu beschreiben.
In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Bauteile.
Eine Ausführungsform der Erfindung wird nun unter Bezugnahme auf die Zeichnungen beschrieben.
In Fig. 1 bezeichnet 1 einen Eingangsanschluß; ein Fernsehsignal in der HD-Norm wird über ein Tiefpaßfilter 2 zu einem A/D-Umsetzer 3 vom Eingangsanschluß 1 geliefert. Das Fernsehsignal in der HD-Norm wird im A/D-Umsetzer 3 digitalisiert und an einen Zeilenzahlumsetzer 4A und einen Zeilenzahlumsetzer 4B weitergeleitet.
Die Zeilenzahlumsetzer 4A und 4B werden dafür verwendet, um die Zeilen der HD-Norm in die Zeilen der NTSC- Norm umzusetzen. Der Zeilenzahlumsetzer 4A ist so aufgebaut, daß er ein Bild des gleichen Teilbildes in der NTSC-Signalnorm wie auch das in der HD-Signalnorm entwickelt. Im Zeilenzahlumsetzer 4A wird nämlich ein Bild eines ungeradzahligen Teilbildes in der NTSC-Signalnorm aus dem eines ungeradzahligen Teilbildes in der HD-Signalnorm entwickelt. Weiterhin wird im Zeilenzahlumsetzer 4B ein Bild aus einem geradzahligen Teilbild in der NTSC-Signalnorm aus dem ungeradzahligen Teilbild in der HD-Signalnorm entwickelt. Da die Zeilenzahl bei der HD-Norm gleich oder mehr als zweimal so groß wie die bei der NTSC-Norm ist, ist es möglich, Bilder eines ungeradzahligen und geradzahligen Teilbildes in der NTSC- Norm zu erzeugen, die auf den Daten eines Teilbildes in der HD-Norm basieren.
Das heißt, daß das Verhältnis der Zeilenzahl der HD- Norm zu dem der NTSC-Norm 15:7 (1125:525) ist. Aus diesem Grund kann durch Entwickeln von sieben Zeilen in der NTSC- Norm aus fünfzehn Zeilen in der HD-Norm, wobei ein Interpolationsfilter verwendet wird, die Umsetzung von 1125 Zeilen bei der HD-Norm in 525 Zeilen bei der NTSC-Norm erreicht werden.
In der Fig. 2 zeigen H&sub0;, H&sub1;, H&sub2;, .. jeweils Zeilen in der HD-Norm und N&sub0;, N&sub1;, N&sub2;, . . . zeigen jeweils Zeilen in der NTSC-Norm. Der zeitliche Abstand zwischen den benachbarten Zeilen bei der HD-Norm beträgt 29,6 us, während der zeitliche Abstand zwischen den benachbarten Zeilen bei der NTSC-Norm 63,5 us beträgt. Die Zeile N&sub0; in der NTSC-Norm wird aus den vier Zeilen entwickelt, die zeilich nahe der HD-Norm liegen. Die Entwicklung der Zeile N&sub0; in der NTSC- Norm aus den vier Zeilen H&sub0;, H&sub1;, H&sub2; und H&sub3; in der HD-Norm wird durch Multiplizierung der Koeffizienten K&sub4;, K&sub3;, K&sub2; und K&sub1; durchgeführt, die Werte haben, die geeignet sind, um jeweils die geforderte Interpolationsfilterfunktion durch die vier Zeilen H&sub0;, H&sub1;, H&sub2;, und H&sub3; auszuführen und die Summe dieser multiplizierten Ergebnisse zu bilden. Auf ähnliche Weise werden jeweils die Zeilen N&sub1;, N&sub2;, und N&sub3; in der NTSC- Norm durch die vier Zeilen H&sub2;-H&sub5;, H&sub4;-H&sub7;, H&sub7;-H&sub1;&sub0;, die zeitlich nahe bei der HD-Norm liegen, entwickelt. Somit werden die sieben Zeilen N&sub1;-N&sub7; im NTSC-System aus den fünfzehn Zeilen H&sub2;-H&sub1;&sub6; in der HD-Norm gebildet.
Man sieht daraus, daß ein Bild eines ungeradzahligen Teilbildes und ein Bild eines geradzahligen Teilbildes in der NTSC-Norm aus einem Bild eines Teilbildes in der HD-Norm entwickelt werden kann.
Wenn man nun annimmt, daß die jeweiligen Zeilen N&sub1;, N&sub2;, N&sub3;... in der NTSC-Norm, die in der oben erwähnten Weise erhalten wurden, zu einem ungeradzahligen Teilbild in der NTSC-Norm gehören, werden entsprechende Zeilen n&sub0;, n&sub1;, n&sub2; ... eines geradzahligen Teilbildes in der NTSC-Norm zwischen den benachbarten Zeilen N&sub0;, N&sub2;, N&sub2;... des ungeradzahligen Teilbildes in der NTSC-Norm positioniert. Diese entsprechenden Zeilen n&sub0;, n&sub1;, n&sub2;... des geradzahligen Teilbildes in der NTSC-Norm können aus den Daten der jeweiligen Zeilen H&sub1;, H&sub2;, H&sub3;... in der HD-Norm erhalten werden. Die Zeile n&sub0; kann durch Multiplizieren von wertmäßig angenäherten Koeffizienten durch die Daten der vier Zeilen H&sub1;, H&sub2;, H&sub3; und H&sub4; in der HD-Norm in der Nähe der Zeile n&sub0; entwickelt werden, wobei die multiplizierten Ergebnisse aufaddiert werden. Die Entwicklung der Zeile n&sub1; kann durch Multiplizierung der Daten der vier Zeilen H&sub3;, H&sub4;, H&sub5; und H&sub6; in der HD-Norm in der Nähe der Zeile n&sub1; durch wertmäßig angenäherte Koeffizienten und durch Addieren der multiplizierten Ergebnisse erreicht werden. Auf ähnliche Weise können die jeweiligen Zeilen n&sub2;, n&sub3;, n&sub4;... der geradzahligen Teilbilder durch Multiplizieren der Daten von vier Zeilen in der HD-Norm, die in der Nähe jeder Zeile in der NTSC-Norm sind, durch wertmäßig angenäherte Koeffizienten und Addieren dieser multiplizierten Werte gebildet werden.
Die Ausgangssignale der Zeilenzahlumsetzer 4A und 4B sind jeweils zu Teilbildspeichern 5A und 5B geführt. Ein Schreibermöglichungssignal WE wird von einem UND-Gate 6 an die Teilbildspeicher 5A und 5B ausgegeben. Wenn das Schreibermöglichungssignal WE einen hohen logischen Pegel aufweist, können Daten in die Teilbildspeicher 5A und 5B eingeschrieben werden, d. h., solange das Schreibermöglichungssignal einen hohen Pegel aufweist, werden die Ausgangssignale der Zeilenzahlumsetzer 4A und 4B jeweils in die Teilbildspeicher 5A und 5B an einer Adresse eingeschrieben, die durch ein Schreibadreßsignal WRAD bestimmt wird, die durch eine Schaltung 7 zur Erzeugung einer Schreibadresse gebildet wird. Ein Teilbilddiskriminatorsignal HFID der HD-Norm, das von einem Anschluß 8 ausgegeben wurde, wird in invertierter Form an einen Eingangsanschluß des UND-Gates 6 geführt. Das Teilbilddiskriminatorsignal HFID wird auf einen niedrigen Pegel bei einem ungeradzahligen Teilbild eines Fernsehsignals der HD-Norm und auf einen hohen Pegel bei einem geradzahligen Teilbild in dieser Norm gebracht. Das Ausgangssignal des NAND-Gates 9 wird invertiert, um so den anderen Eingang des UND-Gates 6 zu versorgen. Ein Einschreibimpuls WP wird von einem Anschluß 10 an einen Eingangsanschluß des NAND-Gates 9 ausgegeben. Der andere Eingangsanschluß des NAND-Gates 9 wird mit dem Ausgangssignal eines Schalters 12 über eine Signalspeicherschaltung 11 versorgt. Wenn der Anschluß 12B und der Anschluß 12C des Schalters 12 miteinander verbunden werden, wird ein hoher Pegel von einem Anschluß 13 über die Signalspeicherschaltung 11 an den anderen Eingangsanschluß des NAND-Gates 9 angelegt, während durch die Verbindung des Anschlusses 12A mit dem Anschluß 12C des Schalters 12 ein niedriger Pegel an den anderen Eingangsanschluß des NAND-Gates 9 über die Signalspeicherschaltung 11 angelegt wird.
Um in die Teilbildspeicher 5A und 5B einzuschreiben, wird der Anschluß 12A mit dem Anschluß 12B des Schalters 12 verbunden, so daß ein hoher Pegel an den anderen Eingangsanschluß des NAND-Gates 9 angelegt wird. Gemeinsam mit dem Einschreibimpuls WP, der einen hohen Pegel hat und vom Anschluß 10 geliefert wird, nimmt das Ausgangssignal des NAND- Gates 9 einen niedrigen Pegel an. Wenn das Ausgangssignal des NAND-Gates 9 einen niedrigen Pegel annimmt, nimmt das Schreibermöglichungsausgangssignal WE vom UND-Gate 6 einen hohen Pegel für ein ungeradzahliges Teilbild an, bei dem das Teilbilddiskriminatorsignal HFID auf einem niedrigen Pegel gehalten wird.
Demzufolge werden die Teilbildspeicher 5A und 5B in einen Zustand versetzt, in welchem ein Einschreibvorgang für ein ungeradzahliges Teilbild eines Fernsehsignals in der HD- Norm möglich ist. Die Daten eines ungeradzahligen Teilbildes in der NTSC-Norm werden vom Zeilenzahlumsetzer 4A ausgegeben, wenn ein Fernsehsignal der HD-Norm in einem ungeradzahligen Teilbild ist. Die Daten eines geradzahligen Teilbildes in der NTSC-Norm, die aus dem ungeradzahligen Teilbild in der HD-Norm entwickelt wurden, werden vom Zeilenzahlumsetzer 4B ausgegeben, wenn das Fernsehsignal der HD-Norm im ungeradzahligen Teilbild ist.
Ein horizontales Synchronisationssignal HDHD der HD- Norm und das Teilbilddiskriminatorsignal HFID der HD-Norm werden zur Schreibadreßerzeugungsschaltung 7 jeweils von einem Anschluß 14 und einem Anschluß 8 aus geliefert. Durch die Schreibadresse WRAD, die von der Schreibadreßerzeugungsschaltung 7 erzeugt wurde, werden die Daten des ungeradzahligen Teilbildes der NTSC-Norm, die durch das ungeradzahlige Teilbild des Fernsehsignals der HD-Norm entwickelt wurden, in den Teilbildspeicher 5A eingeschrieben, während die Daten des geradzahligen Teilbildes in der NTSC-Norm, die aus dem ungeradzahligen Teilbild des Fernsehsignals der HD-Norm entwickelt wurden, in den Teilbildspeicher 5B eingeschrieben werden.
Die Ausgangssignale der Teilbildspeicher 5A und 5B werden durch ein Leseadreßausgangssignal RDAD von einer Leseadreßerzeugungsschaltung 15 gelesen. Ein horizontales Synchronisationssignal NTHD der NTSC-Norm und ein Teilbilddiskriminatorsignal NFID der NTSC-Norm werden zur Leseadreßerzeugungsschaltung 15 jeweils von den Anschlüssen 16 und 17 aus geliefert.
Die Ausgangssignale der Teilbildspeicher 5A und 5B werden zu einer Schalterschaltung 18 geführt. Das Teilbilddiskriminatorsignal der NTSC-Norm wird vom Anschluß 17 zur Schalterschaltung 18 geführt, so daß die Schalterschaltung 18 bei jedem Teilbild der NTSC-Norm geschaltet werden kann. Die Ausgangssignale der Teilbildspeicher 5A und 5B werden deshalb über die Schalterschaltung 18 zu einem D/A-Umsetzer 19 abwechselnd bei jedem Teilbild der NTSC-Norm geliefert. Die Umsetzung eines digitalen Signals in ein analoges Signal wird durch den D/A-Umsetzer 19 durchgeführt, und das Ausgangssignal des D/A-Umsetzers 19 wird über ein Tiefpaßfilter 20 zu einem Ausgangsanschluß 21 herausgeführt.
Um ein Standbild zu reproduzieren werden die Anschlüsse 12A und 12C des Schalters 12 miteinander verbunden, und die Daten eines ungeraden Teilbildes in der NTSC-Norm, die aus einem Bild eines ungeradzahligen Teilbildes in der HD-Norm entwickelt wurden, und die Daten eines geradzahligen Teilbildes in der NTSC-Norm, die aus einem Bild eines ungeradzahligen Teilbildes in der HD-Norm entwickelt wurden, werden jeweils in den Teilbildspeichern 5A und 5B gespeichert. Durch die Verbindung der Anschlüsse 12A und 12C des Schalters 12 nimmt das Schreibermöglichungsausganssignal WE vom UND-Gate 6 einen niedrigen Pegel an. Folglich werden die Daten, die in den Teilbildspeichern 5A und 5B gespeichert wurden, fortlaufend ausgelesen, um ein Standbild zu reproduzieren.
Es wird nun ein Beispiel der Zeilenzahlumsetzer 4A und 4B unter Bezugnahme auf Fig. 3 beschrieben. In Fig. 3 wird ein digitales Videosignal der HD-Norm an einen Eingangsanschluß 101 angelegt. Das Videosignal wird dann zu den 1H-Speichern 111 bis 118 (d. h. Speicher für ein horizontales Intervall) über den Eingangsanschluß 101 geliefert. An die 1H-Speicher 111 bis 118 werden jeweils Schreibermöglichungssignale W1 bis W8, wie durch F bis M in Fig. 4 gezeigt, angelegt. Als Antwort auf die entsprechenden Schreibermöglichungssignale W1 bis W8 werden, wenn diese einen hohen Pegel haben, alle Speicher 111 bis 118 einzeln in einen Schreibermöglichungszustand gebracht. Ein Zähler 103 erzeugt eine Schreibadresse WRAD für die Speicher 111 bis 118. Ein Abtasttakt HCK des Videosignals in der HD-Norm wird über einen Anschluß 104 zu einem Takteingangsanschluß des Zählers 103 ausgegeben. Die Daten des Zählers 103 werden durch den Abtasttakt HCK inkrementiert. Ein Synchronisationssignal HHD des Videosignals in der HD-Norm wird von einem Anschluß 105 zu einem Reset-Anschluß des Zählers 103 geführt, um den Zähler 103 zurückzusetzen. Die vom Zähler 103 erzeugte Schreibadresse WRAD wird bei jedem Synchronisationsintervall des Videosignals der HD-Norm durch den Abtasttakt HCK des Videosignals in der HD-Norm inkrementiert.
Ein Zähler 106 erzeugt eine Leseadresse RDAD für die Speicher 111 bis 118. Zu einem Takteingangsanschluß des Zählers 106 wird ein Abtasttakt NCK eines Videosignals der NTSC-Norm von einem Anschluß 107 aus geliefert. Der NCK-Takt kann eine Frequenz von z. B. 4 fsc haben (wobei fsc eine Farbhilfsträgerfrequenz ist). Die Daten im Zähler 106 werden durch den Abtasttakt NCK des Videosignals in der NTSC-Norm inkrementiert. Das Synchronisationssignal HHD des Videosignals der HD-Norm wird an einen Reset-Anschluß des Zählers 106 über eine 1/2-Abwärts-Multipliziereinrichtung 108 ausgegeben. Der Abtasttakt NCK des Videosignals in der NTSC-Norm wird zur 1/2-Abwärts-Multipliziereinrichtung 108 geführt, so daß das Synchronisationssignal HHD, das von der 1/2-Abwärts- Multipliziereinrichtung 108 ausgegeben wurde und der Abtastimpuls NCK synchronisiert werden. Die Daten des Zählers 106 werden mit der Synchronisation HHD des Videosignals in der HD-Norm, das über die 1/2-Abwärts-Multipliziereinrichtung 108 gegeben wurde, zurückgesetzt. Demzufolge wird die Schreibadresse RDAD durch den Abtasttakt NCK des Videosignals der NTSC-Norm alle zwei Zeilen des Videosignals der HD-Norm inkrementiert.
Die vom Zähler 103 erzeugte Schreibadresse WRAD und die vom Zähler 106 gelieferte Leseadresse RDAD werden zu den Speichern 111 bis 118 über die Schalterschaltungen 121 bis 124 geliefert. Es werden Schaltersteuersignale S21 bis S24 von einer Speichersteuerung 102 zu den Schalterschaltungen 121 bis 124 wie durch B bis E in Fig. 4 gezeigt ausgegeben. Die Schalterschaltungen 121 bis 124 werden durch die Schaltersteuersignale S21 bis S24 gesteuert. Demzufolge werden die Schreibadresse WRAD und die Leseadresse RDAD getrennt zu den Speichern 111 und 112, den Speichern 113 und 114, den Speichern 115 und 116 und den Speichern 117 und 118 jeweils geliefert.
Die Ausgangssignale der Speicher 111 bis 114 werden jeweils an die Eingangsanschlüsse 131A bis 134A der Schalterschaltungen 131 bis 134 angelegt, während die Ausgangssignale der Speicher 115 bis 118 jeweils zu den anderen Eingangsschlüssen 131B bis 134B der Schalterschaltungen 131 bis 134 geführt werden. Die Schalterschaltungen 131 bis 134 werden jeweils mit Schaltersteuersignalen S31 bis S34 von der Speichersteuerung 102 versorgt, wie bei O bis R in Fig. 4 gezeigt ist. Die Ausgangssignale der Speicher 111 bis 114 werden durch die Schalterschaltungen 131 bis 134 ausgewählt, um jeweils an Koeffizienten-Multiplizierer 141 bis 144 ausgegeben zu werden. Vorbestimmte Koeffizienten, die von den Ausgangssignalen der Speicher 111 bis 118 abhängen, die durch die Schalterschaltungen 131 bis 134 ausgewählt wurden, werden von einer Koeffizientensteuerung 145 an die Koeffizienten-Multiplizierer 141 bis 144 ausgegeben und dort mit den Ausgangssignalen der Schalterschaltungen 131 bis 134 multipliziert.
Die Ausgangssignale der Multiplizierer 141 und 142 werden zu einem Addierer 146 geliefert, und die Ausgangssignale der Multiplizierer 143 und 144 werden zu einen Addierer 147 geliefert. Die Ausgangssignale der Addierer 146 und 147 werden zu einen Addierer 148 mit einem Ausgang 149 geliefert.
Die Arbeitsweise der oben beschriebenen Zeilenzahlumsetzer wird nun unter Bezugnahme auf Fig. 3 bis 5 beschrieben.
Die Fig. 4 zeigt die Zustände der Schaltersteuersignale S21 bis S24, der Schreibermöglichungssignale W1 bis W8 und der Schaltersteuersignale S31 bis S34 bei allen Zeilen H&sub1;, H&sub2;, H&sub3;... eines Videosignals der HD-Norm. Die Betriebszustände der Speicher 111 bis 118 für alle Zeilen H&sub1;, H&sub2;, H&sub3; ... sind von B bis J in Fig. 5 aufgezeigt.
In der Zeit t&sub0; bis t&sub2; nimmt das Schaltersteuersignal S21 einen niedrigen Pegel an, und die Schaltersteuersignale S22, S23 und S24 nehmen einen hohen Pegel an, wie von B bis E in Fig. 4 gezeigt ist. Aus diesem Grund ist in den Schalterschaltungen 121 bis 124 ein Anschluß 121C der Schalterschaltung 121 mit einem Anschluß 121B verbunden, und die Anschlüsse 122C, 123C und 124C der Schalterschaltungen 122, 123 und 124 sind jeweils mit den Anschlüssen 122A, 123A und 124A verbunden. Demzufolge wird die Schreibadresse WRAD vom Zähler 103 zu den Speichern 111 und 112 geliefert, während die Leseadresse RDAD vom Zähler 106 zu den Speichern 113 und 114, den Speichern 115 und 116 und den Speichern 117 und 118 ausgegeben wird.
Auf der anderen Seite werden die Schreibermöglichungssignale W1 bis W8 wie in Fig. 4 durch F bis M angedeutet zu den Speichern 111 bis 118 geliefert. In der Zeit t&sub0; bis t&sub1; wird das Schreibermöglichungssignal W1 auf einen hohen Pegel gelegt und das Schreibermöglichungssignal W2 nimmt einen hohen Pegel in der Zeit t&sub1; bis t&sub2; an. Der Speicher 111 wird in einen Schreibermöglichungszustand in der Zeit t&sub0; bis t&sub1; gebracht, und zu den Zeitpunkten t&sub1; bis t&sub2; nimmt der Speicher 112 einen Schreibermöglichungszustand an. Demnach wird, wie durch B bei Fig. 5 angedeutet, das Videosignal der Zeile H&sub1; der HD-Norm in den Speicher 111 durch die Schreibadresse WRAD in der Zeit t&sub0; bis t&sub1; eingeschrieben, während in der Zeit t&sub1; bis t&sub2; das Videosignal der Zeile H&sub2; der HD-Norm durch die Schreibadresse WRAD in den Speicher 112 eingeschrieben wird.
In der Zeit t&sub2; bis t&sub4; nimmt das Schaltersteuersignal S22 einen niedrigen Pegel an, und die Schaltersteuersignale S21, S23 und S24 nehmen einen hohen Pegel an. In der Zeit t&sub2; bis t&sub3; hat das Schreibermöglichungssignal W3 einen hohen Pegel, und das Schreibermöglichungssignal W4 hat einen hohen Pegel in der Zeit t&sub3; bis t&sub4;. Dementsprechend wird wie in Fig. 5 bei D und E angedeutet das Videosignal der Zeile H&sub3; der HD-Norm durch die Schreibadresse WRAD in den Speicher 113 in der Zeit t&sub2; bis t&sub3; eingeschrieben, während in der Zeit t&sub3; bis t&sub4; das Videosignal der Zeile H&sub4; der HD-Norm durch die Schreibadresse WRAD in den Speicher 114 eingeschrieben wird.
In der Zeit t&sub4; bis t&sub6; hat das Schaltersteuersignal S23 einen niedrigen Pegel, während die Schaltersteuersignale S21, S22 und S24 einen hohen Pegel annehmen. In der Zeit t&sub4; bis t&sub5; hat das Schreibermöglichungssignal W5 einen hohen Pegel und das Schreibermöglichungssignal W6 hat einen hohen Pegel in der Zeit t&sub5; bis t&sub6;. Demzufolge wird, wie bei F und G von Fig. 5 gezeigt, das Videosignal der Zeile H&sub5; der HD- Norm in den Speicher 115 durch die Schreibadresse WRAD in der Zeit t&sub4; bis t&sub5; eingeschrieben, und das Videosignal der Zeile H&sub6; der HD-Norm wird in den Speicher 116 durch die Schreibadresse WRAD in der Zeit t&sub5; bis t&sub6; eingeschrieben.
Da in der Zeit t&sub4; bis t&sub6; das Schaltersteuersignal S21, S22 und S24 ebenfalls auf einen hohen Pegel gebracht wird und da die Anschlüsse 121A, 122A und 134A der Schalterschaltungen 121, 122 und 124 jeweils mit den Anschlüssen 121C, 122C und 124C verbunden sind, wird die Schreibadresse RDAD zu den Speichern 111 und 112, den Speichern 113 und 114 und den Speichern 117 und 118 geliefert. Die Schaltersteuersignale S31 bis S34 werden dann auf einen hohen Pegel gebracht, wie bei O bis R in Fig. 4 gezeigt ist, so daß die Anschlüsse 131A, 132A, 133A und 134A der Schalterschaltungen 131, 132, 133 und 134 jeweils mit den Anschlüssen 131C, 132C, 133C und 134C verbunden werden. Aus diesem Grund werden die Videosignale der Zeilen H&sub1;, H&sub2;, H&sub3; und H&sub4; der HD- Norm, die in die Speicher 111 bis 114 eingeschrieben wurden, durch die Leseadresse RDAD ausgelesen, wie bei B bis E in Fig. 5 gezeigt, und jeweils an die Koeffizienten- Multiplizierer 141, 142, 143 und 144 gegeben. Folglich werden diese Videosignale der Zeilen H&sub1; bis H&sub4; der HD-Norm durch angemessen bewertete Koeffizienten multipliziert, aufsummiert und von einem Ausgangsanschluß 149 als Videosignal der Zeile N&sub1; in der NTSC-Norm abgenommen.
Wie oben erwähnt wird die Schreibadresse RDAD für die Speicher 111 bis 118 mit dem Abtasttakt NCK eines Videosignals in der NTSC-Norm inkrementiert. Aus diesem Grund wird das Videosignal jeder Zeile in der NTSC-Norm, das vom Ausgangsanschluß 149 abgenommen wird, zur Frequenzabtastung des Videosignals in der NTSC-Norm verwendet.
In der Zeit zwischen t&sub6; bis t&sub8; nimmt das Schaltsteuersignal S24 einen niedrigen Pegel an, während die Schaltersteuersignale S21, S22 und S23 einen hohen Pegel haben. In der Zeit t&sub6; bis t&sub7; nimmt das Schreibermöglichungssignal W7 einen hohen Pegel an, während das Schreibermöglichungssignal W8 in der Zeit t&sub7; bis t&sub8; einen hohen Pegel annimmt. Demzufolge wird das Videosignal der Zeile H7 der HD-Norm in den Speicher 117 durch die Schreibadresse WRAD in der Zeit t&sub6; bis t&sub7; eingeschrieben, und das Videosignal der Zeile H&sub8; der HD-Norm wird in den Speicher 118 durch die Schreibadresse WRAD in der Zeit t&sub7; bis t&sub8; eingeschrieben.
Zusätzlich wird in der Zeit t&sub6; bis t&sub7; die Leseadresse RDAD zu den Speichern 111 und 112, den Speichern 113 und 114 und den Speichern 115 und 116 geliefert. Wie bei O bis R in Fig. 4 gezeigt werden die Schaltersteuersignale S31 und S32 auf einen niedrigen Pegel gebracht, während die Schaltersteuersignale S33 und S34 auf einen hohen Pegel gebracht werden. Folglich werden die Anschlüsse 131B und 132B der Schalterschaltungen 131 und 132 jeweils mit den Anschlüssen 131C und 132C verbunden, und die Anschlüsse 133A und 134A der Schalterschaltungen 133 und 134 werden jeweils mit den Anschlüssen 133C und 134C verbunden. Demnach werden die Videosignale der Zeilen H&sub3;, H&sub4;, H&sub5; und H&sub6; in der HD-Norm, die in die Speicher 113 bis 116 wie bei D bis G in Fig. 5 gezeigt eingeschrieben wurden, durch die Leseadresse RDAD ausgelesen und zu den Koeffizienten-Multiplizieren 141, 142, 143 und 144 geliefert. Die Koeffizienten der Multiplizierer 141 bis 144 werden jede Zeile optimal eingestellt. Damit wird das Videosignal einer Zeile N&sub2; der NTSC-Norm, das aus den Videosignalen der Zeilen H&sub3; bis H&sub6; in der NTSC-Norm gebildet wurde, am Ausgabeanschluß 149 ausgegeben.
In der Zeit t&sub6; bis t&sub8; werden die Videosignale der Zeilen H&sub1; bis H&sub6; in der HD-Norm in die Speicher 111 bis 116 eingeschrieben. Deshalb ist es in der Zeit t&sub6; bis t&sub8; möglich, eine Zeile der NTSC-Norm aus den Zeilen H&sub1; bis H&sub4; zu entwickeln, wobei die Anschlüsse 131A, 132A, 133A und 134A der Schalterschaltungen 131 bis 134 jeweils mit den Anschlüssen 131C, 132C, 133C und 134C verbunden werden. Ebenfalls kann durch Verbinden der Anschlüsse 131A, 132A, 133A und 134A der Schalterschaltungen 131 bis 134 mit den Anschlüssen 131C, 132C, 133C und 134C eine Zeile der NTSC-Norm aus den Zeilen H&sub2; bis H&sub5; entwickelt werden.
Auf ähnliche Weise wird in der Zeit t&sub8; bis t&sub9; das Videosignal der Zeile H&sub9; in der HD-Norm in den Speicher 111 und in der Zeit t&sub9; bis t&sub1;&sub0; das Videosignal der Zeile H&sub1;&sub0; in den Speicher 112 eingeschrieben. In diesem Zeitpunkt werden die Videosignale der Zeilen H&sub5; bis H&sub8; in der HD-Norm aus den Speichern 115 bis 118 ausgelesen und jeweils zu den Koeffizienten-Multiplizierern 141 bis 144 geliefert. Folglich wird das Videosignal einer Zeile N&sub3; der NTSC-Norm, die durch die Zeilen H&sub5; bis H&sub8; in der HD-Norm gebildet wird, am Ausgangsanschluß 149 gebildet. Das Verhältnis zwischen der Zeilenzahl eines Videosignals der HD-Norm und der eines Videosignals der NTSC-Norm ist (15:7) weniger als (2:1). Aus diesem Grund kann eine Zeile des Videosignals in der NTSC-Norm für eine Zweizeilendauer des Videosignals der HD-Norm gebildet werden. Bei diesem Beispiel wird das Videosignal einer Zeile der HD-Norm in die Speicher 111 bis 118 durch die Schreibadresse WRAD eingeschrieben, die mit dem Abtasttakt für das Videosignal der HD-Norm inkrementiert wird. Das Videosignal einer Zeile, die in die Speicher 111 bis 118 eingeschrieben wurde, wird für die Zweizeilendauer durch die Leseadresse RDAD ausgelesen, die mit dem Abtasttakt für das Videosignal der NTSC-Norm inkrementiert wird. Die Zweizeilendauer des Videosignals der HD-Norm ist 29,6 us·2=59,2 us. Wenn man annimmt, daß die Abtastfrequenz des Videosignals der NTSC- Norm 4 fsc ist, wird die Taktperiode aus diesem Grund 70 ns, um es zu ermöglichen, daß 848 Zeilen gelesen werden. Als Folge davon können Zeilen von mehr als 760, die die effektive Zeilenzahl des Videosignals in der NTSC-Norm bilden, herausgenommen werden.
Auf diese Weise kann die Zeilenzahlumsetzung zur Reduzierung der Zeilenzahl auf die Hälfte durch Lesen einer Zeile des Videosignals der HD-Norm für die Zweizeilendauer der HD-Norm durchgeführt werden. Durch Ausdünnen unnötiger Ausgangssignale unter den Ausgangssignalen, die auf die halbe Zeilenzahl umgesetzt wurden, kann die Zeilenzahlumsetzung zur Umsetzung der Zeilenzahl auf 7/15 erhalten werden. Es sei angemerkt, daß die Ausgangssignale nicht stetig werden. Aus diesem Grund ist es erforderlich, daß die ausgedünnten Ausgangssignale einmal im Teilbildspeicher gespeichert werden und dann als stetige Daten wiederhergestellt werden.
Als nächstes wird ein anderes Beispiel von Zeilenzahlumsetzern beschrieben.
Im Hinblick auf die Schalterschaltungen 121 bis 124 zur Auswahl der Leseadresse RDAD und der Schreibadresse WRAD für die Speicher 111 bis 118 können acht Schalterschaltungen für die acht Speicher 111 bis 118 vorgesehen werden. In diesem Beispiel werden die Leseadresse RDAD und die Schreibadresse WRAD gemeinsam zu den Speichern 111 und 112, den Speichern 113 und 114, den Speichern 115 und 116 und den Speichern 1117 und 118 geliefert, in die Videosignale benachbarter Zeilen geschrieben werden. Demzufolge werden die Schalterschaltungen auf vier Schalterschaltungen 121 bis 124 verringert, um eine Leseadresse RDAD und die Schreibadresse WRAD auszuwählen, die zu den Speichern 111 bis 118 geliefert wird, um die Hardware zu verringern.
Da der Lesevorgang simultan für die benachbarten Zeilen für die Dauer von zwei Zeilen des Videosignals der HD-Norm durchgeführt wird, kann die Leseadresse RDAD gemeinsamen zu den 1H-Speichern geliefert werden, in welche die zeilenbenachbarten Videosignale geschrieben werden. Im Schreibzeitpunkt kann die Steuerung so vorgenommen werden, daß der Einschreibvorgang für einseitige 1H-Speicher durch die Schreibermöglichungssignale W1 bis W8 ausgeführt wird.
Auf diese Weise kann die Zeilenzahlumsetzung zur Reduzierung der Zeilenzahl auf die Hälfte durch Auslesen einer Zeile des Videosignals der HD-Norm für die Zweizeilendauer der HD-Norm vorgenommen werden. Durch Ausdünnen von unnötigen Ausgangssignalen von den Ausgangssignalen, die auf die halbe Zeilenzahl umgesetzt wurden, kann eine Zeilenzahl von 7/15 erhalten werden.
Zusätzlich können für die Schalterschaltungen 131 bis 134 zur Auswahl der Ausgangssignale, die aus den Speichern 111 bis 118 gelesen wurden, acht Schalterschaltungen für diese Speicher vorgesehen werden. In diesem Beispiel werden durch Auswahl der Ausgangssignale der Speicher 111 und 115, der Speicher 112 und 116, der Speicher 113 und 117 und der Speicher 114 und 118, in welche Videosignale von einander entfernten Zeilen eingeschrieben sind, durch die Verwendung von Schalterschaltungen 131, 132, 133 und 134 die Ausgangssignale von stetigen Zeilen von den vier Schalterschaltungen 131 bis 134 erhalten. Dies ermöglicht die Verringerung der Anzahl der verwendeten Schalterschaltungen, um die ganze Hardware zu vereinfachen.
Bei der oben erwähnten Ausführungsform werden das ungeradzahlige Teilbild und das geradzahlige Teilbild der NTSC-Norm aus einem ungeradzahligen Teilbild der HD-Norm entwickelt und in den Teilbildspeichern 5A und 5B gespeichert. Die ungeradzahligen und geradzahligen Teilbilder der NTSC-Norm können aus einem geradzahligen Teilbild der HD-Norm entwickelt werden und in den Teilbildspeichern 5A und 5B gespeichert werden.
Obwohl die Beschreibung für den Fall der Umsetzung eines Fernsehsignals von der HD-Norm in die NTSC-Norm bei der obigen Ausführungsform vorgenommen wurde, kann die Erfindung auf ähnliche Weise für den Fall der Umsetzung eines Fernsehsignals der HD-Norm in die PAL-Norm angewandt werden. Ebensogut ist die Erfindung nicht auf den Fall begrenzt, wo das umzusetzende Fernsehsignal von der besonderen Art ist, die gegenwärtig als "HD" (1125-Zeilen) -Art bekannt ist, sondern sie ist ebensogut aufandere Fernsehsignale anwendbar, die in eine andere Norm umgesetzt werden sollen und die ungeradzahlige und geradzahlige Teilbilder umfassen.
Gemäß der Erfindung werden ein Bild von einem ungeradzahligen Teilbild und ein Bild von einem geradzahligen Teilbild in der NTSC-Norm aus beispielsweise einem ungeradzahligen Teilbild in der HD-Norm entwickelt und nacheinander ausgelesen, um ein Standbild zu reproduzieren. Da die Reproduktion des Standbildes durchgeführt wird, wobei Teilbilddaten von einem ungeradzahligen Teilbild und einem geradzahligen Teilbild in der NTSC-Norm verwendet werden, kann auf diese Weise ein scharfes Bild reproduziert werden. Da auch ungeradzahlige und geradzahlige Teilbilder der NTSC- Norm aus einen Teilbild der HD-Norm entwickelt werden, werden doppelte Bilder nicht reproduziert, sogar dann nicht, wenn sich das Bild bewegt.

Claims

1. Normumsetzungsvorrichtung zur Erzeugung aus einem ersten Videosignal, das in Einklang mit einer ersten Fernsehnorm steht, ein zweites Videosignal, das in Einklang mit einer zweiten Fernsehnorm steht und ein Standbild darstellt, wobei die Anzahl der Zeilen innerhalb eines Teilbildes der ersten Fernsehnorm mehr als zweimal so groß wie die Anzahl der Zeilen innerhalb eines Teilbildes der zweiten Fernsehnorm ist, dadurch gekennzeichnet, daß die Umsetzungsvorrichtung umfaßt:

erste Zeilenzahlumwandlungsmittel (4A), die durch entweder ein ungeradzahliges oder ein geradzahliges Teilbild des ersten Videosignals zur Erzeugung eines Videosignals mit einem ungeradzahligen Teilbild nach der zweiten Fernsehnorm versorgt werden;

zweite Zeilenzahlumwandlungsmittel (4B), die mit dem gleichen Teilbild des ersten Videosignals wie die ersten Zeilenzahlumwandlungsmittel versorgt werden, um ein Videosignal mit einem geradzahligen Teilbild nach der zweiten Fernsehnorm zu erzeugen;

erste Speichermittel (5A) zur Speicherung eines Ausgangssignals der ersten Zeilenzahlumwandlungsmittel (4A);

zweite Speichermittel (5B) zur Speicherung eines Ausgangssignals der zweiten Zeilenzahlumwandlungsmittel (4B); und

Speichersteuermittel (7, 15) zur Steuerung des Schreib- und Lesebetriebs der ersten und zweiten Speichermittel (5A, 5B), so daß die Videosignale, die in den ersten und zweiten Speichermitteln (5A, 5B) gespeichert sind, nacheinander ausgelesen werden.

2. Normumsetzungsvorrichtung nach Anspruch 1, wobei die Speichersteuermittel (7, 15) Erzeugungsmittel für die Schreibadresse umfassen, die durch ein Synchronisationssignal (HDHD) und ein Teilbildidentifikationssignal (HFID) des ersten Videosignals nach der ersten Fernsehnorm gesteuert werden, sowie Erzeugungsmittel (15) für die Leseadresse umfassen, die durch ein Synchronisationssignal (NTHD, NFID) und ein Teilbildidentifikationssignal des Videosignals nach der zweiten Fernsehnorm gesteuert werden.

3. Normumsetzungsvorrichtung nach Anspruch 1 oder 2, wobei die erste Fernsehnorm HD (1125 Zeilen) und die zweite Fernsehnorm PAL ist.

4. Normumsetzungsvorrichtung nach einem der vorhergehenden Ansprüche, wobei die ersten und zweiten Zeilenzahlumsetzungsmittel (4A, 4B) ein Interpolationsfilter (Fig. 3A, 3B) umfassen, das eine Vielzahl von Verzögerungsschaltungen (111-118, 102) zur Verzögerung eines gegebenen Signals für die Dauer einer Zeile der ersten Fernsehnorm hat.

5. Normumsetzungsvorrichtung nach einen der vorhergehenden Ansprüche, wobei die Speichersteuermittel Schreibermöglichungssignalerzeugungsmittel (103) zur Erzeugung eines Schreibermöglichungssignals umfassen, das zu den Schreibermöglichungsanschlüssen der ersten und zweiten Speichermittel (5A, 5B) geliefert wird.

6. Normumsetzungsvorrichtung nach einen der vorhergehenden Ansprüche, wobei die Speichersteuermittel (7, 15) Auswahlmittel (18) umfassen, um eines der Leseausgangssignale von den ersten und zweiten Speichermitteln (5A, 5B) auszuwählen.