-
Die vorliegende Erfindung bezieht sich im
allgemeinen auf Halbleiterspeichervorrichtungen und im
spezielleren auf elektrisch programmierbare
Festspeichervorrichtungen, die in auf Mikroprozessoren
basierenden Systemen, in zugeordneten
nichtflüchtigen Speichern, in TV-Kanalwählern und in anderen
derartigen Systemen verwendet werden.
-
Elektrisch Programmierbare, nichtflüchtige
Festspeicher bilden einen Ausschnitt von immer größer
werdender Bedeutung auf dem Gebiet der integrierten
Schaltungen.
-
Solche Speicher, die im allgemeinen durch eine
große Anzahl elementarer Speichervorrichtungen
(oder Zellen) gebildet sind, werden in zwei
bekannte Klassen unterteilt, für die die Akronyme EPROM
(elektrisch Programmierbar und löschbar durch
Be-Strahlung mit UV-Licht) und EEPROM (elektrisch
löschbar und Programmierbar) verwendet werden. Die
vorliegende Erfindung bezieht sich insbesondere auf
das Gebiet der Speicher, die der ersten der beiden
genannten Klassen angehören.
-
Die typische Struktur einer elementaren Vorrichtung
oder Speicherzelle des EPROM-Typs ist schematisch
in der beigefügten Figur 1 dargestellt. Die Vor
richtung ist im wesentlichen durch einen n-Kanal-
MOS-Transistor mit zwei übereinander angeordneten
Gates 1 und 2 gebildet. Das untere Gate 1 ist
gegenüber der restlichen Schaltung isoliert und wird
als "schwimmendes Gate" bezeichnet, während das mit
der restlichen Schaltung in Verbindung stehende und
als Steuergate bezeichnete obere Gate 2 sowohl zum
Beschreiben (Programmieren) der Speicherzelle als
auch zum Lesen der darauf gespeicherten Daten
verwendet wird.
-
Zum Einschreiben von Daten in die Speicherzelle,
d.h. zum Aufladen des "Schwimmenden Gates", werden
Elektronen in dem Kanalbereich der Vorrichtung
durch intensive elektrische Felder angeregt,
wodurch den Elektronen ein Überspringen bzw.
Überwinden der Energiebarriere ermöglicht wird, die
zwischen dem Halbleitersubstrat 4 und der durch das
Gateoxid 3 gebildeten, dünnen dielektrischen
Schicht vorhanden ist. Sobald die Elektronen in die
Gateoxidschicht eindringen, können sie leicht zu
dem schwebenden Gate 1 strömen, da es mit dem
Steuergate 2 kapazitiv gekoppelt ist, an dem ein
positives Potential anliegt. Die auf diese Weise in dem
schwimmenden Gate gespeicherte Ladung bleibt für
sehr lange Zeitdauern erhalten, da das schwimmende
Gate von dem Rest der Schaltung vollständig
isoliert ist. Ein Löschen der in der Speicherzelle
gespeicherten Daten kann dadurch erfolgen, daß man
die Vorrichtung ultraviolettem Licht aussetzt. Die
Elektronen absorbieren Photonen aus der UV-
Strahlung und erreichen Energiepegel, die zum
Überspringen der Energiebarriere zwischen dem
leitfähigen Material des schwimmenden Gates 1 und dem
Gatedielektrikummaterial 3 (wobei es sich im
allgemeinen um polykristallines Silizium bzw.
Silizumdioxid handelt) in der entgegengesetzten Richtung
ausreichend sind, so daß die Elektronen in das
Halbleitersubstrat 4 zurückfließen können.
-
Ursprünglich hat man bei einem Verfahren zum
Erzeugen von energiereicher Elektronen, die zum
Schreiben verwendet werden sollten, einen "Durchbruch"
des Drain-Übergangs verursacht, jedoch hat sich
diese Technik als schwer steuerbar und destruktiv
erwiesen. Heutzutage arbeitet man fast
ausschließlich mit der Technik auf der Basis der Erzeugung
"heißer" Elektronen (die eine hohe kinetische
Energie besitzen) in n-Kanal-MOS-Transistoren durch
Anlegen geeigneter Spannungen an das Steuergate und
den Drain der Vorrichtung. Diese Technik erfordert
die Anlegung hoher Drain-Spannungen (typischerweise
zwischen +10 und +12 V) und Gate-Spannungen
(typischerweise +12 V), die etwa +5 V oder +6 V an dem
schwimmenden Gate entsprechen, um dadurch die
gewünschten Gate-Ströme (beim Schreiben) zu erzeugen.
-
Unter diesen Bedingungen wird das Einschreiben der
Daten in die Speicherzelle begleitet von starken
Drain-Strömen sowie der Injektion bzw. hoher Ströme
in das Substrat der integrierten Schaltung. Das
zweite dieser Phänomene ist besonders nachteilig,
wenn ein CMOS-Herstellungsprozeß zur Herstellung
der Vorrichtung verwendet wird, und zwar insofern,
als die beim Einschreiben von Daten in die Zellen
in das Substrat injizierten Ströme parasitäre
bipolare Erscheinungen (Latch-up-Effekt) hervorrufen
können. Um solche Ströme gesammelt an Masse zu
leiten, und zwar unter Umgehung parasitärer
Polarisierungen des Substrats, ist es erforderlich, eine
gute elektrische Verbindung des eigentlichen
Substrats mit Masse sicherzustellen. Bei einem CMOS-
Verfahren gestattet dies keine Plazierung der
Speicherzellen in einer Wanne, da die Zellen, bei
denen es sich um n-Kanal-Vorrichtungen handelt, ein
Verfahren mit einer n-Wanne erfordern.
-
Aufgrund des etablierten Mechanismus zum
Einschreiben von Daten, d.h. zum Aufladen des schwimmenden
Gates, wird diese Art von nichtflüchtiger
Speichervorrichtung stets durch eine
n-Kanal-MOS-Vorrichtung gebildet. Bisher war es die landläufige
Meinung des Experten auf dem einschlägigen Gebiet, die
durch die zugehörige Literatur erschöpfend
unterstützt wird, daß es nur in einer
n-Kanal-MOS-Vorrichtung möglich sei, eine angemessene
"Multiplikation" von Ladungsträgern in dem Kanalbereich, d.h.
in der durch das elektrische Feld induzierten
Inversionsschicht, zu erhalten. Tatsächlich ist es
bekannt, daß Elektronen eine viel größere Mobilität
(die dreifache Mobilität) als Löcher besitzen und
sich daher in einem stärkeren Ausmaß innerhalb des
Verarmungsbereichs bis auf eine ausreichende
kinetische Energie beschleunigen lassen, bevor sie mit
dem Kristallgitter kollidieren, wodurch auch andere
Elektron-Loch-Paare erzeugt werden, d.h. andere
Elektronen vom Valenzband zum Leitungsband gebracht
werden.
-
Bis heute hat man es daher als nicht praktikabel
angesehen, solche EPROM-Speicherzellen, d.h.
derartige Zellen, bei denen das Einschreiben durch
heiße Ladungsträger erfolgt, unter Verwendung von
p-Kanal-MOS-Vorrichtungen herzustellen, da man der
Meinung war, daß es mit großen Schwierigkeiten
verbunden sei, eine ausreichende Anzahl von
Elektronen mit hoher Energie in dem Kanal zu erzeugen.
-
Beispiele für EPROMs mit p-Kanal-MOS-Vorrichtungen
sind zu finden in TRANSACTIONS OF THE IECE OF
JAPAN, VOL. E59, Nr. 8, August 1976, S. 31; US-A-3
728 696; FR-A-2 295 523 und GB-A-2 011 168.
-
Im Gegensatz zu dieser etablierten Praxis und
Meinung hat der Autor der vorliegenden Erfindung
überraschenderweise festgestellt, daß eine
nichtflüchtige Speichervorrichtung mit schwimmendem Gate in
vorteilhafter Weise mittels einer
p-Kanal-MOS-Vorrichtung hergestellt werden kann und daß eine
derartige Speichervorrichtung unter Verwendung
einer relativ niedrigen Steuergatespannung in einer
Geschwindigkeit beschrieben werden kann, die mehr
oder weniger ähnlich oder sogar größer als die
Geschwindigkeit bei einer vergleichbaren n-Kanal-
Vorrichtung des Standes der Technik ist.
-
Derartige erfindungsgemäße p-Kanal-, nichtflüchtige
Halbleiterspeichervorrichtungen mit schwimmendem
Gate sind in den beigefügten Ansprüchen definiert.
-
In jüngerer Zeit durchgeführte Experimente an einer
P-Kanal-Vorrichtung, die unter Verwendung neuerer
Technik durchgeführt wurden und bei denen
insbesondere die Gateoxiddicke zwischen 25 und 30 nm (250
und 300 Å) lag, haben überraschenderweise gezeigt,
daß es bei einer mit einer p-Kanal-Vorrichtung
gebildeten Speicherzelle mit schwimmendem Gate
unter speziellen Vorspannbedingungen möglich ist,
einen in das schwimmende Gate injizierten
Elektronenstrom zu erzeugen, der viel größer ist als der
bei herkömmlichen n-Kanal-Vorrichtungen erzielbare
Elektronenstrom.
-
Die Erzielung eines derartigen hohen, in das
schwimmende Gate injizierten Elektronenstroms kann
man - obwohl eine viel geringere Dichte von
Elektronen mit hoher kinetischer Energie als bei
vergleichbaren n-Kanal-Vorrichtungen des Standes der
Technik vorhanden ist - wohl der Tatsache
zuschreiben, daß bei einer p-Kanal-Vorrichtung das beim
Einschreiben der Daten in die Zellen über der
Gateoxidschicht vorhandene elektrische Feld das
Überspringen der zwischen dem Silizium des Substrats
und dem Gate-Siliziumoxid vorhandenen
Energiebarriere durch einen Teil der erregten Elektronen
begünstigt. Auf der Grundlage derselben
Betrachtung würde im Fall einer n-Kanal-Vorrichtung des
Standes der Technik das elektrische Feld einem
Überspringen derselben Enrgiebarriere durch einen
Teil der Elektronen entgegenwirken.
-
Tatsächlich ist es zum Beschreiben der
Speicherzelle erforderlich, daß zwei Vorgänge stattfinden: die
Erzeugung von Elektronen durch Aufprallionisation
sowie Injizieren derselben in das schwimmende Gate.
Die Erzeugung der Elektronen durch
Aufprallionisation von Ladungsträgern findet statt, wenn der
Transistor gesättigt ist, d.h. wenn die
Drain-Spannung hinsichtlich ihres absoluten Wertes größer ist
als die Differenz zwischen der Gate-Spannung und
der Schwellenspannung. Unter diesen Bedingungen ist
bei einem n-Kanal-Transistor das Gate in bezug auf
den Drain negativ, und somit wirkt das elektrische
Feld der Injektion von Elektronen in das
schwimmende Gate entgegen. Unter denselben Bedingungen ist
bei p-Kanal-Transistoren das Gate in bezug auf den
Drain positiv, und somit begünstigt das elektrische
Feld die Injektion von Elektronen in das
schwimmende Gate.
-
Im Fall von n-Kanal-Vorrichtungen ist es im
wesentlichen so, daß das elektrische Feld zwischen dem
Gate der Vorrichtung und dem Drain-Bereich der
Elektronenpassage von dem Silizium zu dem
schwimmenden Gate entgegenwirkt, während bei p-Kanal-
Speichervorrichtungen, welche das Ziel der
vorliegenden Erfindung sind, das elektrische Feld
zwischen
dem Gate und dem Drain-Bereich der
Vorrichtung eine günstige Wirkung auf die Passage der
Elektronen von dem Silizium zu dem schwimmenden
Gate besitzt.
-
Die das Ziel der vorliegenden Erfindung bildenden
p-Kanal-Speichervorrichtungen mit schwimmendem Gate
bieten eine Anzahl von Vorteilen gegenüber den n-
Kanal-Vorrichtungen des Standes der Technik. Dabei
handelt es sich insbesondere um folgende Vorteile:
-
i) Da der Einschreibvorgang bei einer relativ
geringeren Gate-Spannung als der normalerweise bei n-
Kanal-Vorrichtungen verwendeten Spannung
stattfinden kann, ist eine große kapazitive Kopplung
zwischen dem Steuergate und dem schwimmenden Gate
nicht länger notwendig, und dies gestattet die
Reduzierung der von einer einzelnen Elementarzelle
eingenommenen Fläche;
-
ii) da die Werte der Gate-Ströme beim Einschreiben
der Daten größer sind als bei vergleichbaren n-
Kanal-Vorrichtungen, ist eine höhere
Programmiergeschwindigkeit möglich;
-
iii) den Maximalwert des Gate-Stroms beim
Einschreiben der Daten erhält man im Vergleich zu den
n-Kanal-Vorrichtungen bei viel niedrigeren Werten
des in das Substrat injizierten Stroms. Dies
vermindert, das Auftreten von Problemen durch das
Einschalten parasitärer bipolarer Vorrichtungen und
die parasitäre Vorspannung des Substrats;
-
iv) die entnommenen Drain-Ströme sind viel
geringerer als bei n-Kanal-Vorrichtungen, wodurch eine
Begrenzung der Verlustleistungen möglich ist;
-
v) p-Kanal-Speicherzellen sind mit
p-Wannen-Herstellungsprozessen kompatibel, die den größten Teil
der derzeit verwendeten Verfahren zur
CMOS-Herstellung bilden.
-
Die p-Kanal-Speichervorrichtungen gemäß dem Ziel
der vorliegenden Erfindung können in
verschiedenartiger Weise Anwendung finden. Durch Verwendung von
Vorrichtungen mit einer Schwellenspannung, die
durch einen Dotierstoffimplantationsschritt, zum
Beispiel mittels Phosphor oder Arsen nach der
bekannten Technik, gezielt auf ca. -3 V/-4 V erhöht
worden ist, kann man nach dem Einschreiben leicht
Transistoren mit einer Schwellenspannung von ca.
-1 V erzielen, die somit mit einer normalen EPROM-
Speicherstruktur gut kompatibel sind.
-
Ein besonders bevorzugtes Ausführungsbeispiel einer
Speichervorrichtung gemäß der vorliegenden
Erfindung sowie ein Herstellungsverfahren für diese
werden nachfolgend beschrieben, wobei diese
Beschreibung durch Bezugnahme auf die der
vorliegenden Anmeldung beigefügten Begleitzeichnugen
erleichtert wird; in den Zeichnungen zeigen:
-
Figur 1 eine schematische Darstellung einer
n-Kanal-, nichtflüchtigen Halbleiterspeicher
vorrichtung oder Halbleiterzelle mit
schwimmendem Gate gemäß dem vorstehend
bereits beschriebenen Stand der Technik;
-
Figur 2 eine vereinfachte Draufsicht auf einen
EPROM-Speicher, der durch eine Anordnung
elementarer Speicherzellen gebildet ist;
-
Figur 3 eine fragmentarische Schnittansicht der
Elementarzelle der Figur 2 entlang der
Schnittlinie A-A';
-
Figur 4 eine Schnittansicht derselben
Elementarzelle der Figur 2 entlang der
Schnittlinie B-B';
-
Figur 5 bis 11 Ansichten zur Erläuterung der
Herstellungsvorgänge zur Herstellung der
elementaren Speicherzellenstruktur gemäß
der vorliegenden Erfindung;
-
Figur 12 eine Draufsicht auf eine elementare
Speicherzelle der Erfindung gemäß einem
alternativen Ausführungsbeispiel;
-
Figur 13 eine fragmentarische Schnittansicht der
Speicherzelle der Figur 12 entlang der
Schnittlinie A-A'.
-
Wie in Figur 2 gezeigt ist, sind die EPROM-Speicher
durch eine große Anzahl elementarer Speicherzellen
gemäß der Erfindung gebildet, die in einer
Anordnung von Reihen und Spalten vorgesehen sind. In
Figur 2 sind vier Elementarzellen gezeigt, wobei
die von einer einzigen Elementarspeicherzelle
eingenommene Fläche durch die gestrichelte Linie 5
angedeutet ist. Bei den mit den Bezugszeichen 6
bezeichneten, innerhalb der sich schneidenden
Streifen befindlichen Bereichen handelt es sich um
die "aktiven" Bereiche des Siliziumsubstrats, d.h.
um die Bereiche, die nicht von dem Feldoxid bedeckt
sind. Das Steuergate der verschiedenen
Elementarzellen ist durch den schraffiert gezeichneten
Streifen 2 dargestellt; die darunterliegende
schwimmende Gate-Struktur ist durch die doppelt
schraffierte Zone 1 dargestellt. Der Drain-(oder
Spalten-)Kontakt jeder Elementarzelle ist jeweils
durch das geschwärzte Quadrat 7 dargestellt.
-
Im Schnitt erscheint die einzelne Elementarzelle in
der in den Figuren 3 und 4 gezeigten Weise, bei
denen es sich um zueinander senkrechte
Schnittansichten entlang der in Figur 2 gezeigten Richtung
A-A' bzw. B-B' handelt.
-
In Figur 3 ist zu erkennen, daß bei einem
n-Siliziumsubstrat 8 zwei p&spplus;-dotierte Bereiche 9 und 10
gebildet sind, die den Source-Bereich bzw. den
Drain-Bereich der Vorrichtung darstellen. Der
Kanalbereich ist zwischen dem Source- und dem
Drain-Bereich gebildet und in den Zeichnungen mit
dem Bezugszeichen 11 bezeichnet.
-
Wie bei Betrachtung von Figur 3 zu erkennen ist,
ist über dem Kanalbereich 11, und von diesem durch
eine Schicht aus Gate-Siliziumoxid 3 isoliert, das
schwimmende Gate 1 durch eine Schicht aus
polykristallinem Silizium gebildet, das zur Erhöhung
seiner elektrischen Volumenleitfähigkeit in geeigneter
Weise dotiert ist. Eine Isolierschicht 13 aus
Siliziumoxid oder aus einem äquivalenten
Dielektrikum, das man durch Wärmebehandlung wachsen läßt
oder durch chemische Gasphasenabscheidung
niederschlägt, schafft eine elektrische Isolierung des
polykristallinen Siliziums auf dem ersten Niveau,
d.h. der schwimmenden Gate-Struktur 1, gegenüber
einem zweiten Niveau 2 aus polykristallinem
Silizium, das die Steuergatestruktur der Vorrichtung
bildet. Eine geeignete Schicht aus dielektrischem
Material 14 isoliert die Gates der Vorrichtung
gegenüber der Metallschicht 15, durch welche die
erforderlichen Drain-Kontakte 16 gebildet sind,
wobei eine weitere Schicht aus einem passivierenden
dielektrischen Material 17 die gesamte Struktur der
Zellen dicht abschließt.
-
In der senkrecht zu der Schnittansicht der Figur 3
verlaufenden Richtung besitzt die
Elementarspeicherzelle einen Querschnitt, wie er in Figur 4
gezeigt ist, wobei dieselben Bezugszeichen
dieselben Teile bezeichnen, die bereits in bezug auf die
Beschreibung der vorangehenden Figur erläutert
worden sind. Wie zu erkennen ist, schafft die
Schicht aus dielektrischem Material 13 eine
vollständige
Isolierung der Struktur des schwimmenden
Gates 1 gegenüber dem Steuergate 2. In dieser
Schnittansicht ist das Feldoxid 18 erkennbar, das
den aktiven Bereich der Elementarzelle sowie des
unter dem Feldoxid 18 liegenden n&spplus;-dotierten
Bereichs 19 definiert, der zusammen mit der
Feldoxidschicht die Isolierungsstruktur zwischen
benachbarten aktiven Bereichen, d.h. zwischen
benachbarten Vorrichtungen, bildet.
-
Gemäß einem bevorzugten Ausführungsbeispiel der
Erfindung besitzt das n-dotierte Siliziumsubstrat
8 einen spezifischen Bahnwiderstand von ca. 2 bis 3
ohm-cm.
-
Den Source- und den Drainbereich 9 und 10 erhält
man durch starkes Dotieren des Silizums in diesen
Bereichen mit Bor. Die Gateoxidschicht 3 besitzt
vorzugsweise eine Dicke zwischen 25 und 30 nm (250
und 300 Å)
-
Die Programmierung der p-Kanalzelle gemäß der
Erfindung, wie sie in den Figuren 2,3 und 4 gezeigt
ist, efolgt dadurch, daß man den Drain der
Vorrichtung einer Spannung zwischen 10 und 13 V (in
Abhängigkeit von der Dicke der Gateoxidschicht)
aussetzt und man das Steuergate einer Spannung
aussetzt, die ca. 1 V über der Schwellenspannung
der Vorrichtung liegt. Unter diesen Bedingungen
erhält man einen Gate-Strom, der im Vergleich zu
dem bei einer n-Kanal-Vorrichtung erzieltem Strom
viel höher ist.
-
Ein Herstellungsverfahren zum Herstellen der
erfindungsgemäßen Speichervorrichtung ist in den Figuren
5 bis 11 exemplarisch veranschaulicht, wobei in
jeder dieser Figuren die Schnittansicht der
hergestellten
Vorrichtung entlang jeder der in Figur 2
dargestellten, zueinander senkrechten Richtungen
B-B' und A-A' dargestellt ist.
-
Der Herstellungsvorgang kann vorteilhafterweise
wie folgt ausgeführt werden:
-
1) Man verfährt nach einem normalen CMOS- oder "p-
Kanal"-Herstellungsverfahren unter Verwendung der
bekannten Techniken, bis die Feldisolationsstruktur
gebildet ist, die aktiven Bereiche definiert sind,
und eine Schicht aus Gateoxid 3 gewachsen ist, die
vorzugsweise eine Dicke zwischen 25 und 30 nm (250
und 300 Å) (Figur 5) besitzt; danach läuft das
Verfahren ab wie folgt
-
2) Niederschlagen und Dotieren der ersten Lage 1
aus polykristallinem Silizium (Figur 6);
-
3) Maskieren und Angreifen der ersten Lage aus
polykristallinem Silizium (Figur 7);
-
4) Niederschlagen einer Schicht 13 aus
dielektrischem Material zum Isolieren der beiden Schichten
aus polykristallinem Silizium (Figur 8);
-
5) Entfernen der dielektrischen Schicht unter
Verwendung einer geeigneten Maske, gefolgt von
Niederschlagen und Dotieren der zweiten Lage 2 aus
polykristallinem Silizium (Figur 9);
-
7) Maskieren und Angreifen der beiden Schichten 1
und 2 aus polykristallinem Silizium und der
dazwischen befindlichen Schicht 13 aus dielektrischem
Material (Figur 10);
-
8) p&spplus;-Dotieren der Source-Bereiche 9 und des Drain-
Bereichs 10 durch massive Implantation von Bor oder
durch Behandlung mit BF&sub2; (Figur 11) (dieser
Verfahrensschritt macht bei Durchführung eines
CMOS-Herstellungsvorgangs die Verwendung einer geeigneten
Maske erforderlich);
-
9) der Herstellungsvorgang läuft nun wieder als
herkömmlicher CMOS- oder "p-Kanal"-Vorgang nach
der bekannten Technik ab.
-
Wie bereits erwähnt wurde, kann bei der
vorliegenden Erfindung, die zur Herstellung von mit normalen
EPROM-Speichern kompatiblen Speichervorrichtungen
besonders geeignet ist, unmittelbar nach dem
Wachsen des Gateoxids und vor der Ausführung des
Niederschlags der ersten Lage von polykristallinem
Silizium um ein geeigneter
Donatoratom-Implantationsschritt, zum Beispiel mit Phosphor- oder
Arsenatomen unter Verwendung einer geeigneten
Maske, in den aktiven Bereichen der Vorrichtungen
ausgeführt werden, um die Schwellenspannung der
Vorrichtungen zu korrigieren, d.h. zum Erhöhen der
Einschaltspannung der MOS-Vorrichtungen von einem
normalen Wert von ca. -1 V auf einen höheren Wert,
der zwischen -3 V und -4 V liegt.
-
Selbstverständlich können die erfindungsgemäßen p-
Kanal-Speichervorrichtungen auch durch etwas andere
Verfahrensabläufe als die vorstehend beschriebenen
hergestellt werden; zum Beispiel kann die
Gateoxidschicht für die der Speicheranordnung
zugeordnete Schaltungseinrichtung (zum Beispiel für die
eine einzige Lage polykristallinen Silizium
verwendende Schaltungseinrichtung) zweckdienlicherweise
in einem einzigen Vorgang während der Bildung der
Schicht aus dielektrischem Material über der ersten
Lage bzw. Schicht aus polykristallinem Silizium
hergestellt werden (Stufe 4 des vorstehend
beschriebenen Verfahrensablaufs).
-
Aufgrund des reduzierten Substratstroms kann die p-
Kanal-Speicherzelle gemäß der Erfindung auch in
einer "n-Wanne" gebildet werden, die in geeigneter
Weise in einem Substrat aus Halbleitermaterial
eines anderen Leitfähigkeitstyps (zum Beispiel
einer p-dotierten Siliziumplatte) gebildet ist.
-
Ein weiteres Beispiei von p-Kanal-EPROMs ist in den
Figuren 12 und 13 gezeigt. Die elementare
Speicherzelle, die in der vorstehend beschriebenen Weise
eine p-Kanal-MOS-Struktur mit zwei Lagen aus
polykristallinem Silizium und einer Schwellenspannung
von normalerweise ca. - 1 V aufweist und und sich
nach dem Einschreiben im "Verarmungszustand"
befindet, umfaßt außerdem einen p-Kanal-MOS-Transistor
des Standardtyps, der eine Schwellenspannung von
ca. -1 V aufweist und in Reihe mit der MOS-
Speicherstruktur mit zwei Lagen aus
polykristallinem Silizium angeordnet ist.
-
Dieser Auswähl- oder Auswählreihentransistor, der
ein Lesen der Speicherzelle gestattet, ermöglicht
eine Reduzierung des Leistungsverlusts; tatsächlich
ist es so, daß elektrischer Strom nur dann durch
die beschriebene Zelle fließt, wenn letztere
aufgerufen wird. In den Figuren 12 und 13 werden für die
den Figuren 2,3 und 4 entsprechenden Teile
dieselben Bezugszeichen verwendet. Innerhalb der von
einer einzelnen Speicherzelle eingenommenen Fläche,
die durch die gestrichelte Linie 5 dargestellt ist,
ist ein p-Kanal-MOS-Transistor 20 ausgebildet.
Zweckdienlicherweise wird die Gatestruktur 2' des
Auswähltransistors 20, die über dem Kanalbereich
11' ausgebildet ist und von dem Silizium durch die
Gateoxidschnicht 3' isoliert ist, gebildet durch die
zweite Lage polykristallinen Siliziums der
Halbleiterzellenstruktur, d.h. sie wird während des
Niederschlagend der zweiten Lage polykristallinen
Siliziums gebildet, wie dies bei dem
Herstellungsvorgang der Speicherzellenstruktur mit schwimmendem
Gate der Fall ist.
-
Obwohl die Bildung des Auswähltransistors 20 in
Reihe zu der Speichervorrichtung mit schwimmendem
Gate in den Figuren 12 und 13 auf der Seite des
Source-Bereichs 9 der Speichervorrichtung gezeigt
ist, ist es ebenso möglich, einen solchen
Auswähltransistor 20 auf der Seite des Drain-Bereichs 10
der Speichervorrichtungen mit schwimmendem Gate zu
bilden, wie dies für den Fachmann allgemein bekannt
ist.
-
Die Positionierung und Verbindung der einzelnen
Speichervorrichtungen, d.h. der einzelnen
Elementarzellen, die entweder den jeweiligen
Auswähltransistor enthalten oder keinen solchen Transistor
enthalten, zur Bildung eines einzelnen Speicher-
Bytes erfolgen in der herkömmlichen Weise, die in
der einschlägigen Literatur erschöpfend beschrieben
ist und dem Fachmann auf dem betreffenden Gebiet
geläufig ist.