DE3784664T2

DE3784664T2 - Schutzvorrichtung fuer einen loesch- und neuprogrammierbaren festwertspeicher.

Info

Publication number: DE3784664T2
Application number: DE8787402858T
Authority: DE
Inventors: Augustin Farrugia
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1986-12-19
Filing date: 1987-12-15
Publication date: 1993-06-17
Anticipated expiration: 2007-12-16
Also published as: JP2000231515A; FR2608803A1; FR2608803B1; DE3784664D1; EP0272977B1; EP0272977A1; JP3073748B2; US4849942A; JPS63165934A

Description

Die vorliegende Erfindung betrifft Schutzvorrichtungen für einen lösch-und neuprogrammierbaren Festwertspeicher für integrierte Schaltungen.
Ein erster Typ lösch- und neuprogrammierbarer Festwertspeicher ist unter der Bezeichnung EPROM-Speicher bekannt. Es handelt sich um einen nichtflüchtigen Speicher, dessen Inhalt dadurch gelöscht werden kann, daß er ultravioletter Strahlung ausgesetzt wird. Ohne freiwilliges Löschen des Inhalts eines solchen Speichers ist es immer möglich, eine erste Programmierung zu überschreiben, jedoch hat dies im allgemeinen zur Folge, daß die beiden programmierungen überlagert werden, wodurch die Informationen endgültig verloren gehen.
Ein zweiter Typ lösch- und neuprogrammierbarer Festwertspeicher ist unter der Bezeichnung EEPROM-Speicher bekannt. In diesem Fall handelt es sich um nichtflüchtige Speicher, deren Inhalt elektrisch gelöscht werden kann, d. h. durch Anlegen vorgegebener Spannungsniveaus. Auch in diesem Fall ist es immer möglich, über eine erste Programmierung neu zu programmieren, jedoch hat auch dies zur Folge, daß alle Informationen verloren gehen.
Wenn derartige Speicher programmmiert sind, ist es nicht ohne Auslesen ihres Inhalts möglich, zu erfahren, ob sie tatsächlich programmiert worden sind.
Nun ist es zum Auslesen des Inhalts eines Speichers erforderlich, ihn mit einer Leseschaltung zu verbinden. Dieser Arbeitsvorgang ist lästig, jedoch erforderlich, wenn man nicht die Gefahr eingehen möchte, beim Vornehmen eines Speichers zu dessen Programmierung zwei programme zu überlagern, was als Folge zu Informationen führt, die keinen Sinn mehr haben, oder zu einem Verlust der zuerst gespeicherten Informationen.
Herkömmlicherweise werden EPROM- oder EEPROM-Speicher gegen jede Verfälschung ihres Inhalts dadurch geschützt, daß sie unverwendbar gemacht werden. Zu diesem Zweck wird am Ende der Programmierung des Speichers eine Programmierung eines Kontrollbits vorgenommen. Auf diese Weise wird dann, wenn der Speicher freiwillig oder unfreiwillig entprogrammiert wird, das Kontrollbit ebenfalls entprogrammiert. Da das Kontrollbit beim Lesen zur Adressierung verwendet wird, ist das Lesen des Speichers gesperrt. Das Vorhandensein des Kontrollbits verhindert demgemäß allein die Verwendung des Speichers, wenn dieser teilweise gelöscht wurde oder neu programmiert wurde. Ein derartiger Schutz ist nicht geeignet, um das Problem zu lösen, das sich stellt, wenn es sich darum handelt, eine nicht erwünschte Neuprogrammierung zu untersagen.
Die Erfindung schlägt vor, diesem Problem abzuhelfen. Das Dokument FR-A-2 471 004 schlägt eine Schutzvorrichtung vor, die die Merkmale des Oberbegriffs des Anspruchs 1 aufweist. Die vorliegende Erfindung schlägt eine Schutzvorrichtung für einen lösch- und neuprogrammierbaren Festwertspeicher vor, die alle Merkmale des Anspruchs 1 aufweist.
Weitere Eigenschaften und Vorteile der vorliegenden Erfindung werden durch Lesen der folgenden Beschreibung deutlich, die als nichtbegrenzendes Ausführungsbeispiel gegeben wird und im Hinblick auf die beigefügte Zeichnung erfolgt, die folgendes zeigt
- ein Schaltbild für die Ausbildung einer erfindungsgemäßen Vorrichtung, entsprechend einer bevorzugten Ausführungsform.
Der in der einzigen Figur dargestellte Speicher entspricht einem nichtflüchtigen Festwertspeicher, der entweder elektrisch oder durch Ultraviolettbestrahlung löschbar ist.
Die Programmierung dieses Speichers erfolgt auf für sich herkömmliche Weise, d. h. durch Anlegen vorbestimmter Spannungsniveaus an jede Zeile und jede Spalte in solcher Weise, daß der logische Zustand jeder durch einen mit einer Zeile und einer Spalte verbundenen MOS-Transistor gebildeten Speicherstelle modifiziert wird oder nicht modifiziert wird.
Die Programmierung des Speichers erfolgt mittels Zeilendecodierern 2 und Spaltendecodierern 3. Diese Decodierer erlauben es jeweils, die Zeilenadreßleitungen ADL und die Spaltenadreßleitungen ADC zu decodieren, und Daten O zu lesen oder Daten I einzuschreiben, abhängig vom Zustand eines Lese/Schreib-Signals R/W. Das Schreiben erfolgt auf den Empfang eines Freigabesignals WE hin.
Bei der erfindungsgemäßen Vorrichtung wird das Schreib freigabesignal WE nicht direkt an die Zeilen- und Spaltendecodierer gegeben. Dieses Signal wird an den Eingang eines UND- Gatters 4 gelegt. Das UND-Gatter 4 empfängt an einem anderen Eingang das Ausgangssignals eines Inverters 5. Der Inverter 5 empfängt das Signal, das den logischen Zustand "0" oder "1" einer Speicherzelle 6 entspricht, je nachdem, ob diese Zelle programmiert worden ist oder nicht. Die Speicherzelle 6 wird beim Empfang eines Befehls SFP für das Ende der Programmierung des Speichers 1 und der Schreibfreigabe WE programmiert. Die entsprechenden Signale SFP und WE werden jeweils an die Eingänge eines UND-Gatters 7 gelegt. Die zwei Bedingungen, die das Programmieren der Zelle 6 erlauben, werden, wenn sich diese Signale im Zustand 1 befinden, so verknüpft, daß der Ausgang des Gatters 7 es erlaubt, wenn ein Schreibbefehl W für die Zelle 6 erteilt wird, diese Zelle gemäß dem gewünschten Zustand zu programmieren.
Solange das Programmierendesignal SFP nicht angelegt wird, d. h., solange das Signal sich im Zustand 0 befindet, ist der Speicher 1 programmierbar. Wenn der Benutzer die Programmierung dieses Speichers beendet, weist er das Aussenden des Signals SFP an, dessen logischer Zustand das Ende der Programmierung anzeigt, und der logische Zustand des Schreibfreigabesignals WE wird beibehalten, um in die Zelle 6 einschreiben zu können, wobei diese beiden Signale am Eingang des UND-Gatters 7 empfangen werden. Der logische Ausgangspegel dieses Gatters erlaubt es dann, die Speicherzelle 6 zu programmieren, z. B. dadurch, daß sie vom logischen Zustand 0 in den logischen Zustand 1 überführt wird, wobei selbstverständlich ein Schreibbefehl ausgegeben wurde. Um den Befehl für Lesen-Schreiben zu erhalten, verwendet man den Befehl R/W des Speichers 1, invertiert durch ein Gatter 8.
Bei einem ersten Programmieren des Speichers 1 steht das Signal R/W z. B. auf 1, was einem Schreibbefehl für den Speicher 1 und einem Lesebefehl für die Zelle 6 entspricht. Das Schreibfreigabesignal WE befindet sich im Zustand 1. Der Inhalt der Zelle 6 wird gelesen, wobei der logische Wert dieses Inhalts z. B. 0 ist; das Ausgangssignal des Gatters 5 steht auf 1. Das Ausgangssignals des Gatters 4 steht auf 1; der Speicher 1 ist programmierbar.
Am Ende der Programmierung des Speichers 1 steht das Signal SFP auf 1, das Signal W steht auf 1 und das Signal R/W steht auf 0, was einem Schreibbefehl für die Zelle 6 entspricht. Der logische Programmierzustand der Zelle ist z. B. 1. Das Ausgangssignal des Gatters 5 steht auf 0. Das Gatter 4 verbietet jede Schreibfreigabe.
Während jedes versuchten Schreibens in den Speicher 1 nach dem Programmieren der Zelle 6 wird der Inhalt dieser Zelle systematisch gelesen, was jede Neuprogrammierung verhindert. Das UND-Gatter 4, das an einem seiner Eingänge das den logischen Zustand der Speicherzelle 6 wiedergebende Signal empfängt, verhindert nämlich unabhängig vom logischen Zustand des Schreibfreigabesignals WE im Speicher 1 jede Neuprogrammierung desselben. Der Speicher 1 ist dadurch gegen Neuprogrammierung geschützt, d. h. gegenüber einem Verwender, der nicht weiß, daß dieser Speicher bereits programmiert wurde. Selbstverständlich ist es immer möglich, einen solchen Speicher neu zu programmieren, im Fall eines EPROM-Speichers z. B. dadurch, daß ein Fenster vorgesehen wird, das ultraviolette Strahlung auf alle Speicherzellen fallen läßt, darunter auch auf die Schutzzelle 6 dieses Speichers 1.
Um das Lesen und das Beschreiben der einen Transistor mit potentialfreiem Gate aufweisenden Zelle 6 zuzulassen, sind die Gatter 7 und 8 so gewählt, daß sie einen unteren Pegel von 5 V oder einen oberen Pegel von 12 V ausgeben.

Claims

1. Schutzvorrichtung für einen lösch- und neuprogrammierbaren Festwertspeicher (1), der Mittel zum Verhindern des Zugriffs auf den Speicher aufweist, welche Mittel ein logisches Gatter (4) aufweisen, das ein erstes Steuersignal, das dem logischen Zustand "0" oder "1" einer Steuervorrichtung entspricht, und ein zweites Signal erhält, wobei dieses Gatter seinerseits mit dem Eingang eines Decodierers (2, 3) für den Speicher (1) verbunden ist und das übertragen dieses zweiten Signals verhindert, wenn sich das Steuersignal in einem ersten logischen Zustand befindet, wobei die Steuervorrichtung ein Lese/Schreib-Steuersignal (R/W) für den Speicher, das zweite Signal und ein die für den Zugriff auf den Speicher notwendigen Bedingungen repräsentierendes Signal empfängt, wobei die Steuervorrichtung verifiziert, ob der Zugriff auf den Speicher möglich ist, wobei die Schutzvorrichtung dadurch gekennzeichnet ist, daß das die notwendigen Bedingungen repräsentierende Signal ein Signal SFP ist, das das Ende eines Programmiervorgangs des Speichers (1) anzeigt, daß das zweite Signal WE ein Schreibfreigabesignal für den Speicher anzeigt, daß die Steuervorrichtung eine nichtflüchtige Speicherzelle (6) aufweist, die das Steuersignal liefert, daß die Zelle bei Empfang der entsprechenden Signale SFB und WE programmiert wird, und daß die Zelle jedes Mal dann gelesen wird, wenn es erwünscht ist, Daten in den Speicher (1) einzuschreiben.

2. Schutzvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das logische Gatter (4) eingangsseitig das Leseausgangssignal der Zelle (6) als Steuersignal und ein Schreibfreigabesignal (WE) für den Speicher (1) als zweites Signal empfängt, wobei das logische Gatter (4) die Übertragung des Schreibfreigabesignals für den Speicher (WE) sperrt, wenn sich die Zelle in dem ersten logischen Zustand befindet.

3. Schutzvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Lese/Schreib-Steuersignal für die Zelle (6) zu dem Lese/Schreib-Steuersignal für den Speicher (R/W) invers ist, damit die Zelle (6) jedesmal dann ausgelesen wird, wenn es erwünscht ist, Daten in den Speicher (1) einzuschreiben.

4. Schutzvorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß sie Mittel zum Ausgeben des Programmierendesignals (SFP) am Ende eines Vorgangs zum Einschreiben in den Speicher aufweist, und daß ein logisches Gatter (7) eingangsseitig dieses Programmierendesignal (SFP) und das Schreibfreigabesignal für den Speicher (WE) empfängt und auf den Empfang dieser zwei Signale hin einen Programmierbefehl für die nichtflüchtige Zelle (6) ausgibt.