DE3714790A1

DE3714790A1 - Zenerdiode unter der oberflaeche und herstellungsverfahren

Info

Publication number: DE3714790A1
Application number: DE19873714790
Authority: DE
Inventors: Stephen R Burnham; William J Lillis
Original assignee: Burr Brown Corp
Current assignee: Texas Instruments Tucson Corp
Priority date: 1986-05-05
Filing date: 1987-05-04
Publication date: 1987-11-12
Also published as: FR2598259B1; FR2598259A1; US4683483A; GB8710551D0; GB2191038A; GB2191038B; JPS62263678A

Description

Die Erfindung bezieht sich auf verbesserte Zenerdioden unter der Oberfläche, die kompatibel zu den normalen Wafer-Herstellungsprozessen für Bipolar-IC sind.

In bestimmten Anwendungsfällen von IC sind Schaltungen sehr wichtig, die in der Lage sind, Referenzspannungen mit einer sehr geringen, unkompensierten Temperaturdrift, sehr geringer Rauschleistung und sehr hoher Stabilität über die Zeit zu erzeugen. Die letzte Eigenschaft vermeidet die Notwendigkeit von "burn-in"-Prozessen, die sonst erforderlich sein könnten, um einen stabilen Betrieb zu garantieren, Zenerdioden, die ihren Strom auf oder sehr nahe an der Halbleiteroberfläche führen, zeigen sowohl hohe Werte niederfrequenter Rauschspannung als auch eine über die Zeit nicht stabile Spannung. Zenerdiode-Übergänge unter der Oberfläche weisen solche unerwünschten Eigenschaften nicht auf. In der Industrie wird schon lange nach integrierten Zenerdioden gesucht, die in der Lage sind, solche Referenzspannungen zu erzeugen. Bis heute gibt es keine bekannte Zenerdiode, die unter Verwendung von Standardherstellungsprozessen für bipolare IC-Wafer hergestellt werden kann und die vollkommen zufriedenstellend ist. Wenn Referenzspannungen benötigt werden, die eine extrem geringe Temperaturdrift aufweisen, war es für die Schaltungsentwickler bisher notwendig, auf die häufig komplexen Referenzschaltungen zurückzugreifen, die als "band gap"-Schaltungen (Bandabstands-Referenzschaltungen) bekannt sind. Die US-Psen 43 25 017, 42 49 122, 43 39 707 und 40 64 448 sowie US-PS 45 24 318 (von einem der Erfinder der vorliegenden Erfindung) offenbaren Beispiele von Bandabstands-Referenzschaltungen nach dem Stand der Technik, wie sie benötigt werden, um angemessen stabile Referenzspannungen in bestimmten Schaltungsanwendungen zu erzeugen.

Der Stand der Technik für IC-kompatible, stabile Zenerdioden unter der Oberfläche mit niedrigem Rauschen wird in der US-PS 41 27 859 (Nelson) dargestellt. Andere Zenerdioden unter der Oberfläche mit höherem Rauschen und weniger Stabilität sind in den US-PSen 38 81 179 (Howard Jr.), 41 36 349 (Tsang) und 42 13 806 (Tsang) geoffenbart. Die oben erwähnte Druckschrift von Nelson offenbart die beste, verfügbare, IC-kompatible Zenerdiode unter der Oberfläche, die verschiedene Nachteile aufweist, obwohl sie ein großer Fortschritt gegenüber den früheren IC-Zenerdioden unter der Oberfläche darstellt. Die Anmelderin hat entdeckt, daß es ein größerer Nachteil der Einrichtung, die in der Druckschrift von Nelson dargestellt ist, ist, daß sie lehrt, daß die Kanten der N⁺-Region innerhalb der mittleren P⁺-Region liegen müssen, so daß die Kanten der Emitter-Region kurz vor den Kanten der äußeren P⁺-Regionen enden. Die Anmelderin hat gefunden, daß diese Eigenschaft der Zenerdioden- Struktur unter der Oberfläche nach Nelson zu einer niedrigeren Oberflächendurchbruchsspannung der Zenerdiode führt, als das wünschenswert ist. Weiter führt das zu einem höheren Zenerserienwiderstand, als es wünschenswert ist. Die Verbindung dieser Effekte beschränkt die Strommenge, die durch die Zenerdiode nach Nelson fließen kann, bevor der Oberflächendurchbruch einsetzt. Dies passiert, wenn die Spannung, die sich über dem Zenerwiderstand als Ergebnis des Stroms, der durch den Zenerwiderstand fließt, plus der Durchbruchsspannung unter der Oberfläche entwickelt, an den Oberflächenabschnitt des Zenerübergangs angelegt wird. Ein weiterer Nachteil der Einrichtung nach Nelson ist, daß mehr Oberflächenfläche des IC-Chips benötigt wird, um einen N⁺N^-- Kontakt mit der N^--Epitaxialregion herzustellen, in der die Zenerdiode unter der Oberfläche hergestellt wird, um die N^--Epitaxialregion umgekehrt vorzuspannen als es wünschenswert wäre. Ein anderer Nachteil ist, daß die Benutzung der Struktur und Technik, wie sie von Nelson offenbart ist, eine sehr genaue Maskierungstoleranz zwischen den N⁺-Emitterdiffusionen und den P⁺-Isolationsdiffusionen während der Herstellung der IC erfordert, die die Nelson-Zenerdiodenstruktur enthalten. Während das normalerweise nicht viel Schwierigkeiten bereitet in einer technologieorientierten Halbleiterwafer-Herstellungseinrichtung mit niedrigem Durchsatz, weiß der Fachmann, daß in großen Bipolar-IC-Herstellungseinrichtungen im vollen Industriemaßstab nach dem Stand der Technik mit hohem Produktionsvolumen jede enge Maskierungstoleranz (d. h. Anordnungstoleranz zwischen verschiedenen IC-Maskenlagen) unveränderlich den Ausschuß bei den damit hergestellten IC erhöht. Es ist nicht üblich in den Standard-Bipolar-IC-Herstellungsprozessen, daß man genaue Maskenanordnungstoleranzen zwischen N⁺- Emitterdiffusionen und P⁺-Isolationsdiffusionen einhalten muß.

Es wäre wünschenswert, eine IC-Zenerdiode unter der Oberfläche zu haben, die eine höhere Oberflächendurchbruchspannung, niedrigeres Rauschen bei höheren Strömen und niedrigeren internen Serienwiderstand aufweist als die Struktur nach Nelson. Außerdem sollte sie weniger IC-Oberfläche zu ihrer Herstellung benötigen, weniger strenge Anforderungen an die Maskentoleranz stellen und niedrigere Ausschußraten erzielen.

Es ist daher ein Ziel der Erfindung, eine verbesserte IC-Zenerdiodenstruktur unter der Oberfläche vorzusehen, die eine höhere Oberflächendurchbruchspannung und einen niedrigeren internen Serienwiderstand aufweist als die Struktur, die in der obigen Druckschrift von Nelson offenbart ist.

Eine weitere Aufgabe der Erfindung ist es, eine verbesserte IC-Zenerdiode unter der Oberfläche vorzusehen, die weniger IC-Oberfläche benötigt als eine äquivalente Diode mit der Struktur nach Nelson.

Ferner ist es Aufgabe der Erfindung, eine verbesserte IC- Zenerdiode unter der Oberfläche vorzusehen, die niedrigere Ausschußwerte bei hohem Produktionsvolumen aufweist als die Zenerdiode unter der Oberfläche nach Nelson.

Es ist eine weitere Aufgabe der Erfindung, eine IC- Zenerdiodenstruktur vorzusehen mit weniger internem Widerstand als die Zenerdiodenstruktur unter der Oberfläche nach Nelson.

Es ist eine weitere Aufgabe der Erfindung, eine verbesserte IC-Zenerdiode unter der Oberfläche vorzusehen, die temperaturabhängige Schwankungen in Verbindung mit dem internen Widerstand der Zenerdiode verhindert oder minimiert.

Kurz zusammengefaßt, sieht die Erfindung in Übereinstimmung mit einer Ausführungsform eine IC-Zenerdiode unter der Oberfläche vor. Diese ist mittels eines Standard-Herstellungsprozesses für bipolare IC gebildet, wobei der Übergang unter der Oberfläche zwischen einer N⁺-Emitterdiffusionsregion und einer P⁺-Isolationsregion gebildet wird. Diese wird in einer isolierten N^--Epitaxialregion über einer N⁺-Region einer vergrabenen Schicht gebildet, wobei ein Teil der Seitenkante der N⁺-Emitterregion entlang eines relativ schwach dotierten, stark ausdiffundierten Abschnitts der P⁺-Isolationsdiffusionsregion angeordnet ist. Ein weiterer Abschnitt der N⁺- Emitterregion erstreckt sich über das äußere Ende der P⁺-Isolationsdiffusion hinweg, um einen N⁺N^--Kontakt mit der isolierten N^--Epitaxialregion zu bilden. Die erste P⁺-Isolationsregion wird leicht überlappt von zwei benachbarten P⁺-Isolationsregionen. Seitliche Kantenabschnitte der N⁺-Emitterregion sind genau zentriert innerhalb der überlappenden Bereiche der ersten P⁺- Isolationsregion und der beiden benachbarten P⁺-Isolationsregionen. Dies führt zu einem minimalen Oberflächendurchbruch des Zenerdiodenübergangs und damit auch zu einem minimalen internen Serienwiderstand der Zenerdiodenstruktur unter der Oberfläche. P⁺-"Basis"-Regionen werden in den Mitten der zweiten und dritten P⁺-Isolationsregionen gebildet, um dünne Einschnitte in die Oxidschicht vorzusehen, durch die elektrischer Kontakt mit niedrigem Widerstand hergestellt werden kann. Damit wird ein niedriger dynamischer, interner Widerstand der Zenerdiode unter der Oberfläche erzielt.

Die Erfindung soll nun anhand der beigefügten Zeichnungen näher erläutert werden; es zeigen:

Fig. 1 eine perspektivische Teilansicht, die die Diffusion einer vergrabenen Schicht in ein Substrat in Übereinstimmung mit dem Verfahren zur Herstellung der Zenerdiode unter der Oberfläche nach vorliegender Erfindung erläutert;

Fig. 2 eine perspektivische Teilansicht zur Erläuterung der Bildung einer Epitaxiallage auf der Struktur nach Fig. 1;

Fig. 3 eine perspektivische Teilansicht zur Erläuterung der Bildung von Diffusionen des "Isolations- Typs" und "Basis-Typs" und bestimmter Oxidöffnungen, die dafür erforderlich sind;

Fig. 4 eine perspektivische Teilansicht der Struktur von Fig. 3 zur Erläuterung der Struktur der Zenerdioden-Vorrichtung unter der Oberfläche entsprechend der vorliegenden Erfindung; dabei sind zur Verbesserung der Deutlichkeit der Zeichnung die Oxidlagen und Metallagen weggelassen worden;

Fig. 5 eine Schnittansicht der fertiggestellten Zenerdiodenstruktur unter der Oberfläche;

Fig. 6 ein Schaltbild der konzentrierten Ersatzschaltungselemente der Zenerdiode unter der Oberfläche nach Fig. 4;

Fig. 7 ein Schnittbild entlang der Schnittlinien 7-7 der Fig. 4;

Fig. 8 eine Kurve zur Erläuterung der zusammengesetzten seitlichen Verunreinigungskonzentration in den peripheren, schwach dotierten, überlappenden P⁺- Regionen, innerhalb derer die Kanten der N⁺-Emitterregion mittig angeordnet werden; es sind verschiedene unterschiedliche Abschnitte zwischen den Oxideinschnitten, die die P⁺-Isolationsregionen bestimmen, dargestellt; und

Fig. 9 eine Kurve des internen Serienwiderstands der Zenerdiodenstruktur unter der Oberfläche nach der vorliegenden Erfindung für die gleichen Abstände, für die die zusammengesetzten seitlichen Verunreinigungskonzentrationskurven in Fig. 8 dargestellt sind.

Die Erfindung soll nun anhand der Zeichnungen erläutert werden. Bevor jedoch der gesamte Aufbau der Zenerdiode unter der Oberfläche nach der vorliegenden Erfindung und ihre unterscheidenden Merkmale gegenüber dem nächstliegenden Stand der Technik beschrieben wird, wird es nützlich sein, grundsätzlich zu beschreiben, wie die Zenerdiode unter der Oberfläche unter Anwendung eines "Standard-" oder konventionellen Herstellungsprozesses für bipolare IC erzeugt wird.

Es muß verstanden werden, daß der Ausdruck "Zenerdiode", wie er hier und in den Ansprüchen verwendet wird, benutzt wird, um eine Diode zu bezeichnen, die in einem solchen Maße rückwärts vorgespannt ist, das ausreicht, um einen Rückwärtsdurchbruch in Übereinstimmung mit entweder dem Lawinendurchbruch-Phänomen oder dem Zenerdurchbruch- Phänomen zu verursachen. Fachleute benutzen die Ausdrücke "Zenerdiode" und "Lawinendiode" gemeinhin als Synonyme.

Gemäß Fig. 1 wird nach einer geeigneten Maskierungsmaßnahme ein konventioneller N⁺-Typ-"buried layer"-Bereich (stark N-dotierter Bereich, der mit Epitaxie-(Aufwachsungs-) Schichten überzogen wird) 2 in die obere Oberfläche 1 A des P-Typ-Substrats 1 eindiffundiert. Eine Oxidlage (nicht dargestellt), die dazu gedient hat, den "buried layer"-Bereich 2 zu bestimmen, wird nun entfernt, um das Wachstum einer schwach dotierten N^-- Epitaxiallage 3 zu erlauben, wie in Fig. 2 gezeigt. (Man beachte, daß die perspektivischen Teilansichten der Fig. 1 bis 4 einen kleinen Abschnitt eines Teils eines IC zeigen, der viele weitere integrierte Transistoren, Widerstände usw. enthält).

Nach Bildung der N^--Epitaxiallage 3 wird eine Siliciumdioxid (SiO₂)-Lage 4 darauf ausgebildet. Nun wird eine Öffnung 5 in Form einer geschlossenen Schleife in die Oxidlage 4 photogeätzt, um die hochdotierte P⁺-Isolationsregion 10 in Form einer geschlossenen Schleife zu bestimmen, die sich durch die N^--Epitaxiallage 3 auf das P-Substrat 1 hinunter erstreckt. Gleichzeitig werden die Öffnungen 6, 7 und 8 in der Oxidlage 4 erzeugt, um die rechteckigen P⁺-Bereiche 12, 11 und 13 zu bestimmen. Unter Benutzung einer geeigneten Anfangsablagerung der Verunreinigungen und einer geeigneten Hochtemperaturdiffusion wird die P⁺-Isolationsregion 10 in Form einer geschlossenen Schleife gleichzeitig mit den P⁺-Bereichen 11, 12 und 13 gebildet, wie in Fig. 3 dargestellt. Der Isolationsbereich 10 erstreckt sich von der oberen Oberfläche der Epitaxiallage 3 bis auf die obere Oberfläche des P-Substrats 1. Die P⁺-Bereiche 11, 12 und 13 erstrecken sich durch die N^--Epitaxiallage 3 in den N⁺- "buried layer" 2 hinein und sind so elektrisch von dem P-Substrat 1 isoliert.

Die Umrandung der oberen Oberfläche des P⁺-Bereichs 11 ist im wesentlichen rechteckig dargestellt, obwohl selbstverständlich andere Formen verwendet werden könnten. Die P⁺-Bereiche 12 und 13 sind ebenfalls mit rechtwinkligen Umrandungen gezeigt und weisen die gleiche Länge wie der Mittelbereich 11 in den Zeichnungen auf. Die P⁺-Bereiche 12 und 13 könnten jedoch verschiedenste andere Längen und/oder Formen aufweisen.

Wie dem Fachmann bekannt ist, diffundieren tiefe Diffusionen von dem Typ, der üblicherweise zur Bildung der Isolationsbereiche in IC (diese werden hier einfach als Diffusionen des Isolationstyps oder Diffusionsbereiche des Isolationstyps bezeichnet) verwendet wird, seitlich (d. h. "diffundieren aus"). Genau so diffundieren sie auch abwärts von dem Bereich der Halbleiteroberfläche, die durch die Oxidöffnung bestimmt ist, durch die die Verunreinigungen anfänglich diffundiert oder implantiert in die freigelegte Halbleiteroberfläche werden. Daher sind solche Diffusionsbereiche des Isolationstyps am stärksten dotiert in ihren Mittelbereichen, und die Verunreinigungskonzentration (P-Typ) nimmt langsam ab in Richtung auf die seitlich "ausdiffundierten" Bereiche. Während die Diffusionen der Isolation durchgeführt werden, überlappen die äußersten Teile der ausdiffundierten Abschnitte des mittleren P⁺-Bereichs 11 und der P⁺-Bereiche 12 und 13 leicht. Genau genommen, bezeichnen die gestrichelten Linien 22 und 23 einen gemeinsamen oder überlappenden "peripheren", schwach dotierten Abschnitt der P⁺-Bereiche 11 und 12. Die gestrichelten Linien 24 und 25 in den Fig. 3 und 4 bezeichnen einen schwach dotierten Bereich, wo ausdiffundierte, periphere Abschnitte des Mittelbereichs 11 und des rechten Bereichs 13 leicht überlappen.

In Übereinstimmung mit einem wichtigen Aspekt der vorliegenden Erfindung sind die metallurgischen Übergangskanten 28-1 und 28-2 genau mittig innerhalb der Oberflächengrenzen der zwei schwach dotierten P⁺-Überlappungsbereiche, die von den gestrichelten Linien 22 und 23 beschrieben werden, und dem Überlappungsbereich, der durch die gestrichelten Linien 24 und 25 bezeichnet wird, angebracht; (siehe Fig. 4). Die in Fig. 8 dargestellten Kurven erläutern die zusammengesetzte, seitliche Verunreinigungskonzentration der Oberfläche über die überlappenden Bereiche hinweg, wie z. B. zwischen den gestrichelten Linien 24 und 25 oder zwischen den gestrichelten Linien 22 und 23.

Die obere Kurve der Fig. 8 entspricht der zusammengesetzten, seitlichen Verunreinigungskonzentration an der Oberfläche des überlappenden Bereichs, wobei der Abstand zwischen den Oxidöffnungen (nicht gezeigt), die anfänglich die Lage der P⁺-Bereiche 11 und 13 bestimmen, 9 µm (0,35 mils) ist. Die mittlere Kurve entspricht der zusammengesetzten, seitlichen Verunreinigungskonzentration an der Oberfläche, wenn der Abstand zwischen den Oxidöffnungen, die die Lage der P⁺-Bereiche 11 und 13 bestimmen, 11,5 µm (0,45 mils) ist. Die untere Kurve zeigt die Verunreinigungskonzentration, wenn die erwähnten Oxidöffnungen 13 µm (0,5 mils) voneinander entfernt sind. Die obere Kurve entspricht der größten Breite der P⁺-Überlappungsregion, während die untere Kurve der schmalsten Überlappungsregion entspricht.

Die Verunreinigungskonzentration in jedem Fall ist am geringsten an der geometrischen Mitte der P⁺-Überlappungsregion. Somit ist die geometrische Mitte der Überlappungsregion der ideale Platz für die metallurgische Verbindung der N⁺-Emitterregion 21. Die Kurven der Fig. 8 zeigen: je näher die P⁺-Bereiche 11 und 13 beieinanderliegen, umso höher ist die minimale Konzentration in der Mitte der Überlappungsregion, und die Oberflächendurchbruchsspannung ist natürlich umso niedriger. Eine Vergrößerung des Abstands zwischen den P⁺-Bereichen 11 und 13 verringert die kleinste Verunreinigungskonzentration an der Oberfläche in der P⁺-Überlappungsregion und erhöht ebenfalls wesentlich den internen Serienzenerwiderstand, wie in Fig. 9 gezeigt. Es muß abgewägt werden, um denjenigen Abstand zwischen den P⁺-Bereichen 11 und 13 auszuwählen, der zu dem höchsten Betriebsstrom der Zenerdiode führt, ohne einen Oberflächendurchbruch zu verursachen, der natürlich ein sehr starkes Rauschen erzeugt.

In der Vorrichtung nach Nelson verhält sich die Verteilung der Verunreinigungskonzentration entlang der P⁺- Überlappungsregion im wesentlichen wie in Fig. 8. Nelson benutzt jedoch diese Charakteristik nicht, um höhere Oberflächendurchbruchspannungen zu erreichen. Alles, was die Überlappungsregion in dem Aufbau nach Nelson erreicht, ist eine Erhöhung des internen Serienzenerwiderstands über das hinaus, was durch die Erfindung der Anmelderin für einen bestimmten Wert der Oberflächendurchbruchspannung erreicht wird.

Der Fachmann weiß, daß während des Diffusionsvorgangs für die Isolationsschicht eine Oxidschicht auf der oberen Oberfläche der Epitaxiallage 3 oberhalb der freiliegenden Halbleiteroberflächen entsteht. Der nächste Schritt in dem erfindungsgemäßen Verfahren ist es, Öffnungen 15 und 16 (Fig. 3) in das nachgewachsene Oxid photozuätzen, um Bereiche zu definieren, in die "P-Typ"- Bereiche 18 und 19 eindiffundiert werden. Natürlich führt die Diffusion von noch mehr P-Typ-Verunreinigungen in die P⁺-Bereiche 12 und 13 nicht dazu, daß die Bereiche 18 und 19 schwächer dotiert werden als die P⁺- Bereiche 12 und 13. Man muß verstehen, daß die Bereiche 18 und 19 hier einfach als P-Typ bezeichnet werden, da sie während der Basisdiffusion gebildet werden, die relativ schwach dotierte P-Bereiche erzeugt. Die Oxidöffnungen 15 und 16 werden zur gleichen Zeit photogeätzt wie die Öffnungen, die die Basisbereiche der NPN- Transistoren woanders in dem IC bestimmen. Die P-Bereiche 18 und 19 werden gleichzeitig mit den P-Basisbereichen der bipolaren NPN-Transistoren an anderen Stellen des IC gebildet. Diese Art der P-Diffusion wird im folgenden als "Basisdiffusion" bezeichnet.

Nach Beendigung der Basisdiffusionen sieht die perspektivische Teilansicht der Zenerdiode unter der Oberfläche der vorliegenden Erfindung im allgemeinen wie in Fig. 3 dargestellt aus.

Entsprechend Fig. 4 umfassen die nächsten Schritte des Herstellungsverfahrens Photomaskierungsvorgänge zur Definition der N⁺-Emitterbereiche der bipolaren NPN- Transistoren, die an anderen Stellen des IC gebildet werden. In dem Aufbau der Zenerdiode unter der Oberfläche der vorliegenden Erfindung wird die N⁺-Region 21 mittig zu der P⁺-Region 11 gebildet, wie in Fig. 4 gezeigt. Man beachte, daß in Fig. 4 die Oxidlage zur Verbesserung der Deutlichkeit der Zeichnung weggelassen worden ist.

Die N⁺-Region 21 wird speziell so gebildet, daß ihre linke Kante 28-1 zwischen den oben erwähnten, gestrichelten Linien 23 und 24 in dem schwach P-dotierten Überlappungsabschnitt der P-Bereiche 11 und 12 liegt. Die rechte Kante 28-2 der N⁺-Region 21 liegt zwischen den gestrichelten Linien 24 und 25, die die schwach P- dotierten, peripheren Überlappungsbereiche der P-Bereiche 11 und 13 bestimmen. Dies steht im Widerspruch zu den Lehren der oben erwähnten Druckschrift von Nelson. Dort wird gelehrt und beansprucht, daß die äußere P⁺- Region kurz vor dem Ende der N⁺-Emitterregion endet. Ein mittlerer Abschnitt 21 X der N⁺-Emitterregion 21 liegt innerhalb der "einheitlichen P-Region 11, 12, 13" und zwei Endabschnitte der N⁺-Region 21 (siehe Fig. 4 und 7) erstrecken sich über die einheitliche P-Region 11, 12, 13 in den isolierten Abschnitt der N^--Epitaxiallage 3, die von der P⁺-Isolationsregion 10 umgeben ist. Auf diese Weise ist ein N⁺N^--Oberflächenübergang außerhalb der P⁺-Region 11 durch die Abschnitte 26 der Peripherie der N⁺-Region 21 bestimmt, und ein N⁺P^--Oberflächenübergang wird innerhalb des P⁺-Bereiches 11 durch die peripheren Abschnitte 28-1 und 28-2 der N⁺-Region 21 gebildet.

Der N⁺-N^--Übergang sichert eine elektrische Verbindung mit sehr niedrigem Widerstand zwischen der N⁺-Region 21 und der isolierten N^--Epitaxialregion, die von der P⁺- Isolationsregion 10 umgeben ist. Daher besteht in der Struktur, die in Fig. 4 dargestellt ist, der gesamte Peripherieabschnitt der N⁺-Region 21 entweder aus einem N⁺N^--Übergang, der offensichtlich keinem Rückwärtsdurchbruch eines Übergangs unterliegen kann, oder besteht aus P^-N⁺-Oberflächenübergängen, die eine wesentlich höhere Lawinen- oder Zenerdurchbruchspannung aufweisen als das Stück 30 des PN-Übergangs unter der Oberfläche, der zwischen der N⁺-Region 21 und der P⁺-Region 11 gebildet wird.

Daher wird ein Lawinen- oder Zenerdurchbruch beschränkt sein auf das N⁺P⁺-Stück 30 des PN-Übergangs zwischen der P⁺-Region 11 und der N⁺-Region 21 unter der Oberfläche, solange die seitlichen Spannungsgefälle zwischen Anschluß 18 A (oder 19 A) in Fig. 5 und dem Übergang 30 unter der Oberfläche nicht allzu groß werden.

Als Beispiel bezeichnet die gestrichelte Linie 39 in Fig. 4 eine hypothetische "Grenzlinie", die einen Abschnitt des PN-Übergangs zwischen den Bereichen 11 und 21 unter der Oberfläche bestimmt, an dem der Übergang 30 den N⁺P⁺-Typ aufweist. Die Zenerdurchbruchspannung oder Lawinendurchbruchspannung des stark P⁺-dotierten Materials des Übergangs 30 unter der Oberfläche ist notwendigerweise niedriger als diejenige des peripheren, geringer dotierten P^--Materials des Übergangs unter der Oberfläche, so daß eine sehr stabile Zenerdiode mit niedrigem Rauschen erhalten wird.

Die letzten Schritte der Herstellung der Zenerdiode unter der Oberfläche nach der vorliegenden Erfindung sind in der teilweisen Schnittansicht der Fig. 5 erläutert. Dabei werden ausreichende Öffnungen in der Oxidschicht 4 hergestellt, und es ist dann ein Metallisierungsmuster auf der Oberfläche des IC vorgesehen. Eine Metallage 18 A erzeugt einen elektrischen Kontakt zu der P⁺- Region 12 durch elektrischen Kontakt mit der P-Region 18. Eine Metallage 21 A erzeugt einen elektrischen Kontakt mit der N⁺-Region 21. Dine Metallage 19 A erzeugt einen elektrischen Kontakt mit der P⁺-Region 13 durch Kontakt mit der P-Region 19.

Ein unterscheidungskräftiges Merkmal der oben beschriebenen Zenerdiode unter der Oberfläche im Vergleich zu der oben erwähnten Druckschrift von Nelson ist, daß wenigstens eine Erweiterung 21 Y in Fig. 7 der N⁺-Region 21 über die Kante der P⁺-Region 11 hinaus vorgesehen ist. Dadurch wird ein elektrischer Kontakt zwischen der N⁺-Region 21 und der isolierten N^--Epitaxialregion vorgesehen, in der die Zenerdiode gebildet wird. In der oben erwähnten Druckschrift von Nelson, die eindeutig lehrt, daß die N⁺-Emitterregion innerhalb der mittleren P⁺-Isolationsregion gebildet wird, würde der Fachmann sofort feststellen, daß ein zusätzlicher N⁺-Emitter- "Kontakt"-Bereich in der N^--Epitaxiallage gebildet werden muß. Außerdem müßte ein zusätzlicher, metallischer Leiter vorgesehen werden, um eine Vorspannung an die isolierte N^-Epitaxialregion anzulegen, in der die Zenerdiode gebildet wird, um diese ordnungsgemäß vorzuspannen. Dies wäre erforderlich, da die N^--Epitaxialregion eine positive Vorspannung gegenüber allen benachbarten P-Regionen aufweisen muß und nicht elektrisch "in der Luft hängen" darf. Die zusätzliche N⁺- Kontaktregion und der metallische Vorspannungsgleiter erfordern merklich mehr Chipoberfläche als die Struktur der Anmelderin.

Ein Vorteil des niedrigen, internen Serienwiderstands der Zenerdiodenstruktur unter der Oberfläche nach der vorliegenden Erfindung ist es, daß der verhältnismäßig starke Temperaturkoeffizient des internen Serienwiderstands weniger Einfluß auf die Anschlußspannungen der Zenerdiode hat als es der Fall sein würde, wenn der interne Zenerwiderstand hoch wäre. Dies vereinfacht die Probleme der Temperaturkompensation, mit denen man sich anderenfalls befassen müßte.

Ein weiterer Vorteil der Zenerdiodenstruktur unter der Oberfläche gemäß der Erfindung ist, daß die Anordnung der N⁺-Region 21 in den Richtungen, die durch die Pfeile 44 in Fig. 4 angezeigt werden, überhaupt nicht kritisch ist. In der Struktur nach Nelson umgibt demgegenüber eine äußere P⁺-diffundierte Isolationsregion, die mit der inneren P⁺-diffundierten Isolationsregion leicht überlappt, die gesamte innere P⁺-Region. Eine wesentliche Fehlanordnung der N⁺-Region in irgendeiner Richtung relativ zu den P⁺-Isolationsregionen könnte bei dem Aufbau nach Nelson dazu führen, daß ein peripheres Stück der N⁺-Region sich in das stark P-dotierte Material nahe der Oberfläche erstreckt. Danach würde eine Durchbruchspannung an der Oberfläche auftreten, die niedriger ist als die Durchbruchspannung unterhalb der Oberfläche. Dies würde zu einem starken Rauschen der Zenerdiode führen, was wiederum die Ursache dafür sein könnte, daß das IC nicht innerhalb der vorherbestimmten Spezifikation arbeitet.

Ein weiterer Vorteil der in der Zeichnungen dargestellten Struktur liegt darin, daß zwei externe Verbindungen 18 A und 19 A mit der Anode der Zenerdiodenstruktur unter der Oberfläche bestehen. Im Gegensatz dazu ist bei Nelson nur ein einziger Anodenanschluß an eine Metalleitung auf der Oberfläche des IC gezeigt.

Die Verfügbarkeit von zwei getrennten Anodenanschlüssen erlaubt es, die Zenerdiode in einer Betriebsart "Leistung und Messung" zu betreiben. Das heißt genau genommen, daß ein "Kelvin-Anschluß" an der Zenerdiode vorgesehen werden kann. Wie der Fachmann weiß, bedeutet das, daß der Lawinen- oder Durchbruchstrom, der durch die Zenerdiode unter der Oberfläche während des normalen Zenerdiodenbetriebs fließt, im wesentlichen ganz durch die Kathoden-(N⁺)-Metallverbindung 21 A und nur über eine der metallischen Anodenverbindungen, z. B. 18 A, fließt. Die Referenzspannung, die von der Zenerdiode erzeugt wird, wird an den Eingang einer Schaltung mit hohem Eingangswiderstand, z. B. einen Operationsverstärker, mittels der anderen Anodenleitung 19 A angelegt, über die näherungsweise kein Strom fließt. Dann gibt es dort praktisch keinen Spannungsabfall aufgrund von Widerstand zwischen der Anodenseite der wirklichen metallurgischen Übergangsstelle 30 der Zenerdiode unter der Oberfläche und dem externen Anschluß 19 A.

Dies kann anhand von Fig. 6 besser verstanden werden. Dort entsprechen die Anschlüsse 21 A, 18 A und 19 A den Anschlüssen, die mit den gleichen Bezugszeichen in Fig. 5 bezeichnet werden. Bezugszeichen 32 bezeichnet den Bahnwiderstand der N⁺-Region 21 sowie andere Widerstandseffekte der Diode 30 A in ihrem Durchbruchbetrieb. Bezugszeichen 30 A bezeichnet eine "idealisierte" Zenerdiode, die durch den PN-Übergang unter der Oberfläche gebildet wird (Fig. 4). Der Widerstand 33 A bezeichnet den äquivalenten Widerstand zwischen der Metallage 18 A in Fig. 4 und dem PN-Übergang 30 unter der Oberfläche. Der Widerstand 33 B bezeichnet den äquivalenten Widerstand zwischen der metallischen Leitung 19 A und dem Übergang 30 unter der Oberfläche.

Typische Werte der Widerstände 33 A und 33 B für einen der Standard-IC-Herstellungsprozesse der Anmelderin sind etwa 70 Ohm für jeden, und ein typischer Wert für den Widerstand 32 ist etwa 10 Ohm. Der Spannungsabfall von 0 Volt, auf den man sich oben bezieht, würde der Spannungsabfall über den Widerstand 33 B in Fig. 6 sein. Dieser Spannungsabfall würde Null sein, weil die Referenzspannung auf Leitung 19 A an einen Verstärker mit sehr hohem Eingangswiderstand angelegt würde und daher praktisch kein Strom gezogen werden würde. Das ist wünschenswert, da die Effekte einer temperaturabhängigen Schwankung des Anodenwiderstands nicht in der Referenzspannung aufscheinen und daher keine Kompensation dafür vorgesehen werden muß. Der relativ große Spannungsabfall über den Widerstand 33 A würde die Referenzspannung auf Leitung 19 A nicht beeinflussen.

In der oben beschriebenen Struktur für den oben angegebenen IC-Herstellungsprozeß liegen folgende Oberflächenkonzentrationen vor: Die Verunreinigungskonzentration der N⁺-Region 21 kann bei 3 × 10²⁰ Atomen/ccm liegen. Die Verunreinigungskonzentration an der Oberfläche der diffundierten Isolationsregionen 10, 11, 12 und 13 kann bei etwa 5 × 10¹⁹ Atomen/ccm liegen. (Die Diffusion weiterer P-Verunreinigungen in die Oberfläche der P⁺- Regionen 12 und 13 während der Diffusion der Basisregionen an anderen Stellen in dem IC erhöht die Verunreinigungskonzentration vom P-Typ in den Regionen 12 und 13 ganz leicht, aber ohne signifikante Auswirkungen.) Die Verunreinigungskonzentration des "buried layer" liegt näherungsweise bei 10²⁰ Atomen/ccm. Keiner dieser Verunreinigungskonzentrations-Werte ist kritisch insoweit, als die stabile Funktion der Zenerdiode unter der Oberfläche nach der vorliegenden Erfindung betroffen ist. Es muß auch keiner dieser Werte auf irgendeine Weise verändert werden gegenüber den Werten einer jeweiligen "Standard"- oder konventionellen Herstellungsweise für bipolare ICs.

Für den oben beschriebenen Herstellungsprozeß werden äußerst stabile Zenerdurchbruchspannungen von 6,5 Volt für Diodenströme von bis zu 20 mA erhalten. Die Werte der Widerstände 33 A und 33 B (Fig. 6) werden mit etwa 70 Ohm gemessen. Diese Werte wurden für eine Struktur erhalten, bei der die Größe der Maskenöffnungen, die die N⁺-Region 21 bestimmen. 38 µm (1,5 mils) auf 24 µm (0,95 mils) betrugen, die Maskenöffnungen für die P⁺- Region 11 betrugen 10 µm (0,4 mils) auf 11,5 µm (0,45 mils) und die Größe der Maskenöffnungen für die äußeren P⁺-Bereiche 12 und 13 betrugen 13 µm (0,5 mils) auf 18 µm (0,7 mils). Die aktuelle Größe der endgültigen, ausdiffundierten N⁺-Region 21 [jede Kante davon diffundiert seitlich um 1,3 µm (0,05 mils) aus] beträgt 41 µm (1,6 mils) auf 26,7 µm (1,05 mils). Die P⁺-Regionen 12 und 13 [bei ihnen diffundiert jede Kante seitlich um 6,4 µm (0,25 mils) aus] sind 25 µm (1,0 mils) auf 30,5 µm (1,2 mils) groß und die P⁺-Region 11 ist 23 µm (0,9 mils) auf 24 µm (0,95 mils) groß.

Die beschriebene Zenerdiode unter der Oberfläche bringt höhere Oberflächendurchbruchspannungen und stabile, rauscharme Referenzspannungen bei höheren Strömen mit weniger internem Serienwiderstand als diejenige von Nelson und verfügt über einen Kelvin-Kontakt. Die beschriebene Zenerdiode unter der Oberfläche kann außerdem mit weniger Ausschuß hergestellt werden.

Die Kombination der Vorteile, die durch die beschriebene Zenerdiodenstruktur gewährt werden, macht es überflüssig, die oben erwähnten, aufwendigen "band gap"-Schaltungen (Bandabstands-Referenzschaltungen) in vielen Anwendungsfällen zu verwenden. Dadurch wird der Preis von ICs, die eine sehr stabile, rauscharme, interne Spannungsreferenz benötigen, erheblich gesenkt.

Während die Erfindung in bezug auf eine ganz spezielle Ausführungsform beschrieben wurde, wird der Fachmann leicht in der Lage sein, verschiedene Veränderungen der beschriebenen Ausführungsformen durchzuführen, ohne dadurch den wahren Geist und Inhalt der Erfindung zu verlassen. Es wird gewünscht, daß alle Änderungen der Erfindung, wobei Elemente oder Schritte benutzt werden, die im wesentlichen die gleiche Funktion auf im wesentlichen dem gleichen Weg zur Erreichung im wesentlichen der gleichen Ergebnisse durchführen, als innerhalb des Umfassungsbereichs der vorliegenden Erfindung liegend betrachtet werden. Man kann z. B. einige der Vorteile der Erfindung in anderen Herstellungsprozessen erreichen, wobei die Isolation der N-Epitaxialregion anders erreicht wird als durch die Anwendung von P⁺-Isolationsdiffusionen, z. B. durch eine "V-Rinnen"-Isolation. Weiterhin ist es nicht unbedingt erforderlich, daß die P⁺- Region 11 in einer Isolationsdiffusion gebildet wird; genau so wenig ist es erforderlich, daß sie sich auf der ganzen Strecke zu dem P-Substrat erstreckt. Einzig notwendig ist der zentrale Abschnitt, in dem der Übergang 30 unter der Oberfläche sehr stark dotiert erscheint, verglichen mit den schwach dotierten, überlappenden Peripheriebereichen, in denen die Seitenkanten der N⁺-Region 21 zentriert sind. Gleichermaßen müssen die "Ausleger"-P-Bereiche einzig die Anforderung erfüllen, daß sie schwach dotierte Peripherieabschnitte aufweisen, die die schwach dotierten Peripherieabschnitte der N⁺-Region 21 überlappen. Wenn ihre mittleren Abschnitte ebenfalls schwach dotiert sind, wird dies zu einem hohen Seitenwiderstand, d. h. hohen Werten der Widerstände 33 A und 33 B in Fig. 6, führen. Dies wird zu einem Oberflächendurchbruch mit starkem Rauschen bei höheren Diodenströmen führen, die Betriebsweise bei schwachen Strömen wird aber die gleiche sein wie bei der erwünschten Ausführungsform der Erfindung. Als Beispiel für eine andere Form der Isolierung der N^--Region, in die die P⁺-Region 11 eindiffundiert ist, könnte die gut bekannte dielektrische Isolationstechnik benutzt werden. Wenn eine dielektrische Isolation angewandt wird, besteht das Ausgangsmaterial für das Herstellungsverfahren nicht aus den Strukturen von Fig. 1 oder 2, sondern besteht stattdessen aus einem Wafer mit einer Vielzahl von dielektrisch isolierten N^--Inseln, die von einem polykristallinen Siliciumunterbau getragen werden, wie es dem Fachmann bekannt ist. In diesem Fall sind die Isolationsbereiche 10 der Fig. 3 natürlich nicht erforderlich. Eine P⁺-Region, wie 11, kann jedoch ganz durch die mit SiO₂ dielektrisch isolierte N^--Insel durchdiffundiert werden. Die beiden "Ausleger"-P⁺-Regionen, wie 12 und 13, können auf genau die gleiche Weise, wie oben beschrieben, gleichzeitig in die N^--Insel eindiffundiert werden. Die N⁺-Region 21 wird genau so vorgesehen, wie in Fig. 4 dargestellt. In einer CMOS-Struktur könnten die P-Wannendiffusionen in dem üblichen N-Substrat verwendet werden, um eine P-Überlappungsregion mit relativ niedriger Dotierungskonzentration zu erzeugen, wobei eine N-Sourceregion mit ihrem metallurgischen Übergang mittig in der Überlappungsregion vorgesehen ist, um eine stabile Zenerdiodenstruktur unter der Oberfläche vorzusehen.

Claims

1. Zenerdiode unter der Oberfläche, gekennzeichnet durch

(a) ein P-Substrat (1);
(b) einen schwach N-dotierten Bereich (3) auf dem P-Substrat (1);
(c) eine Vorrichtung zur elektrischen Isolation des N-Bereichs (3) von jeder anderen schwach N-dotierten Region auf dem P-Substrat (1);
(d) einen ersten stark P-dotierten Bereich (11), der sich in dem schwach N-dotierten Bereich (3) befindet, mit einem relativ stark dotierten, inneren Abschnitt und einem relativ schwach dotierten, seitlich ausdiffundierten, peripheren Abschnitt;
(e) einen zweiten P-Bereich (12), der in der schwach N-dotierten Region (3) liegt, mit einem schwach dotierten, peripheren Abschnitt, wobei zumindest ein Teil von diesem mit einem Teil des schwach dotierten, seitlich ausdiffundierten, peripheren Abschnitts des ersten P-Bereichs (11) überlappt;
(f) einen stark N-dotierten Bereich (21), der sich teilweise innerhalb des ersten P-Bereichs (11) befindet, mit einem peripheren Abschnitt, der aus einem ersten peripheren Stück (28-1) und einem zweiten peripheren Stück (26) besteht, wobei das erste periphere Stück (28-1) vollständig in der Mitte zwischen dem schwach dotierten, seitlich ausdiffundierten, peripheren Abschnitt des ersten P-Bereichs (11) und dem schwach dotierten, peripheren Abschnitt des zweiten P-Bereichs (12) angeordnet ist, und das zweite periphere Stück (26) in der schwach N-dotierten Region (3) angeordnet ist und einen elektrischen Kontakt mit geringem Widerstand bildet, der die schwach N-dotierte Region (3) auf das gleiche Potential vorspannt, wie es die stark N⁺-dotierte Region (21) aufweist,
wobei keinerlei peripheres Stück der stark N⁺-dotierten Region (21) in dem P-Halbleitermaterial angeordnet ist, das stärker dotiert ist als ein Stück (30) des PN-Übergangs unter der Oberfläche zwischen der stark N⁺-dotierten Region (21) und der ersten P-Region (11).

2. Zenerdiode unter der Oberfläche nach Anspruch 1, dadurch gekennzeichnet, daß die Isolationsvorrichtung eine stark P-dotierte Isolationsdiffusionsregion (10) umfaßt, die sich von einer oberen Oberfläche der schwach N-dotierten Region (3) bis auf das P-Substrat (1) erstreckt.

3. Zenerdiode unter der Oberfläche nach Anspruch 2, gekennzeichnet durch eine stark N-dotierte, vergrabene Schichtregion (2) (buried layer), die zwischen einem näherungsweise mittigen Abschnitt der schwach N-dotierten Region (3) und dem P-Substrat (1) angeordnet ist, wobei die erste stark P-dotierte Region (11) ein P- Dotierungsprofil aufweist, das im wesentlichem dem Dotierungsprofil der stark P-dotierten Isolationsdiffusionsregion (10) entspricht und sich von der oberen Oberfläche der schwach N-dotierten Region (3) bis zu einer oberen Oberfläche der stark N-dotierten, vergrabenen Schichtregion (2) erstreckt.

4. Zenerdiode unter der Oberfläche nach Anspruch 3, gekennzeichnet durch eine dritte P-Region (13), die in der schwach N-dotierten Region (3) angeordnet ist und ein schwach dotiertes, peripheres Stück besitzt, von dem ein Teil mit einem Stück des schwach dotierten, seitlich ausdiffundierten, peripheren Abschnitts der ersten P-Region (11) überlappt, und die ein P-Dotierungsprofil aufweist, das im wesentlichen demjenigen der ersten P-Region (11) gleicht, und wobei ein Kantenstück (28-2) der stark N-dotierten Region (21) in dem überlappenden Bereich mittig angeordnet ist.

5. Zenerdiode unter der Oberfläche nach Anspruch 4, gekennzeichnet durch eine metallische Kathodenleitung (21 A), die elektrisch verbunden ist mit der stark N- dotierten Region (21), eine erste Anodenleitung (18 A), die elektrisch verbunden ist mit dem zweiten P-Bereich (12), und eine zweite Anodenleitung (19 A), die elektrisch verbunden ist mit der dritten P-Region (13).

6. Zenerdiode unter der Oberfläche, gekennzeichnet durch

(a) ein Substrat (1);
(b) eine schwach dotierte erste Region (3) eines ersten Verunreinigungstyps auf dem Substrat (1);
(c) eine Vorrichtung zur elektrischen Isolation der ersten Region (3) von jeder anderen Region auf dem Substrat (1);
(d) eine stark dotierte zweite Region (11) eines zweiten Verunreinigungstyps, die in der ersten Region (3) angeordnet ist und einen relativ stark dotierten, inneren Abschnitt und einen relativ schwach dotierten, seitlich ausdiffundierten, peripheren Abschnitts besitzt;
(e) eine dritte Region (12) des zweiten Verunreinigungstyps, die in der ersten Region (3) angeordnet ist und einen schwach dotierten, peripheren Abschnitt besitzt, von dem wenigstens ein Teil mit einem Abschnitt des schwach dotierten, seitlich ausdiffundierten, peripheren Abschnitts der zweiten Region (11) überlappt;
(f) eine stark dotierte vierte Region (21) des ersten Verunreinigungstyps, die in der zweiten Region (11) angeordnet ist und einen peripheren Abschnitt besitzt, der aus einem ersten peripheren Stück (28-1) und einem zweiten peripheren Stück (26) besteht, wobei das erste periphere Stück (28-1) vollständig in der Mitte eines Bereichs angeordnet ist, der den schwach dotierten, seitlich ausdiffundierten, peripheren Abschnitt der zweiten Region (11) und den schwach dotierten, peripheren Abschnitt der dritten Region (12) enthält, und wobei das zweite periphere Stück (26) in der ersten Region (3) angeordnet ist und einen elektrischen Kontakt mit geringem Widerstand bildet, der die erste Region (3) auf das gleiche Potential vorspannt, wie es die vierte Region (21) besitzt;
wobei kein Stück der stark dotierten vierten Region (21) im Halbleitermaterial des zweiten Verunreinigungstyps angeordnet ist, das stärker dotiert ist als ein Abschnitt (30) des PN-Übergangs unter der Oberfläche zwischen der vierten Region (21) und der zweiten Region (11).

7. Verfahren zur Herstellung einer Zenerdiode unter der Oberfläche, gekennzeichnet durch die folgenden Schritte:

(a) Aufbringung einer elektrisch isolierten, schwach N-dotierten Lage (3) von Halbleitermaterial auf einem Substrat (1);
(b) Aufbringung einer Maskenlage (4) für die N- Lage (3), wobei die Maskenlage (4) unterteilte erste und zweite Öffnungen (6, 7) aufweist, die jeweils unterteilte Abschnitte der Oberfläche der N-Lage (3) freilegen;
(c) gleichzeitige Aufbringung von Verunreinigungen des P-Typs durch die erste und die zweite Öffnung (6, 7) zur Erzeugung entsprechender, stark dotierter Regionen (12, 11) an der Oberfläche in der N-Lage (3) und danach Diffusion der P-Verunreinigungen abwärts in die N-Lage (3) und gleichzeitig ebenfalls Diffusion der P- Verunreinigungen seitlich auswärts von den Kanten der ersten und der zweiten Öffnung (6, 7) zur Bildung von ersten und zweiten stark dotierten P-Regionen (12, 11), von denen jede relativ stark dotierte, innere Abschnitte und relativ schwach dotierte, überlappende, periphere, ausdiffundierte Abschnitte aufweist;
(d) Bildung einer stark N-dotierten Region (21) mit einem ersten Abschnitt in der ersten stark P-dotierten Region (11) und einem zweiten Abschnitt in der schwach N-dotierten Region (3), so daß der periphere Abschnitt der stark N-dotierten Region (21) aus einem ersten peripheren Abschnitt (28-1) und einem zweiten peripheren Abschnitt (26) besteht und der erste periphere Abschnitt (28-1) vollständig in dem schwach dotierten, seitlich ausdiffundierten, peripheren Abschnitt der ersten P-Region (11) und dem schwach dotierten, peripheren Abschnitt der zweiten P-Region (12) angeordnet ist und der zweite periphere Abschnitt (26) in der schwach N-dotierten Region (3) angeordnet ist und einen elektrischen Kontakt mit geringem Widerstand bildet, der die schwach N-dotierte Region (3) mit dem gleichen Potential elektrisch vorspannt wie es die stark N-dotierte Region (21) aufweist; und
(e) Bildung einer metallischen Kathodenleitung (21 A), die die stark N-dotierte Region (21) elektrisch kontaktiert, und gleichzeitig Bildung einer ersten metallischen Anodenleitung (18 A), die einen elektrischen Kontakt mit der stark P-dotierten zweiten Region (12) herstellt.