DE3650073T2

DE3650073T2 - Anzeigesteuereinheit.

Info

Publication number: DE3650073T2
Application number: DE3650073T
Authority: DE
Inventors: Hiroshi Takeda
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-06-21
Filing date: 1986-06-20
Publication date: 1995-01-19
Anticipated expiration: 2006-06-21
Also published as: JPS61292678A; EP0209736A3; EP0209736B1; US5043717A; DE3650073D1; EP0209736A2; US4906986A; JPH087569B2; KR940001670B1; KR870000638A

Description

HINTERGRUND DER ERFINDUNG

Die Erfindung betrifft eine Anzeigesteuervorrichtung, z. B. eine Anzeigesteuervorrichtung in einem CRT(CRT = cathode ray tube = Kathodenstrahlröhre)-Controller, der ein Graphikanzeigesystem wie in einem PC bildet.
Bisher wurden verschiedene CRT-Controller zum Steuern von CRT-Anzeigen, anstelle von MPUs, als LSIs vorgeschlagen, von denen jeder dazu dient, ein Graphikanzeigesystem wie in einem PC, der mit der CRT-Anzeige versehen ist und Graphikvideo-Verarbeitungsfunktion aufweist, zu bilden.
Ein Beispiel derselben, der CRT-Controller HD63484, hergestellt von Hitachi Ltd., beinhaltet einen Graphikmuster-RAM (Direktzugriffsspeicher) von z. B. 16 · 16 Bits und er kann eine als "Musterauslegen" bezeichnete Funktion realisieren, bei der ein im RAM gezogenes Muster wiederholt im gewünschten Bereich auf dem Anzeigeschirm einer CRT-Anzeige dargestellt wird, um den Bereich auszuwischen (siehe "HD63484ACRTC Users' Manual", veröffentlicht im Juni 1984 von Hitachi Ltd.).
Der vorstehend beschriebene CRT-Controller mit RAM (nachfolgend als "Muster-RAM" bezeichnet) hat den Vorteil, daß das Musterauslegen mit irgendeinem gewünschten Muster mit hoher Geschwindigkeit ausgeführt werden kann. Jedoch kann die Kapazität des Muster-RAMs, der in den CRT-Controller eingebaut werden kann, wegen der Beschränkungen der Chipgröße nicht erheblich vergrößert werden. Es ist daher unmöglich, ein in den Muster-RAM eingeschriebenes kompliziertes Muster dort aufrecht zu erhalten. Darüber hinaus ist, da Farbinformation mit den zwei Werten "1" und "0" gehandhabt wird, die Anzahl gleichzeitig verwendbarer Zahlen auf zwei begrenzt, weswegen das Muster eintönig wird. Ein weiterer Nachteil ist der, daß jedesmal dann, wenn das Muster geändert wird, eine MPU oder dergleichen extern ein gewünschtes Muster in den internen Muster-RAM einzeichnen muß, wodurch die Belastung der MPU hoch ist.
GB-A-2 098 836 offenbart ein Graphikanzeigeterminal, bei dem eine Anzeigesteuervorrichtung mit einem Vollbildpufferspeicher verbunden ist. Der Vollbildpufferspeicher ist mit einer Anzeigeeinheit verbunden und so ausgebildet, daß er auf der Anzeigeeinheit darzustellende Daten speichert. Die Anzeigesteuervorrichtung beinhaltet eine Zeicheneinrichtung zum Erstellen der darzustellenden Daten und zum Abspeichern derselben im Vollbildpufferspeicher auf einen Befehl zum Zeichnen hin. Die bekannte Vorrichtung ist so beschaffen, daß sie dynamisch umdefinierbare, darzustellende Zeichensätze erzeugt. Jedes Zeichen verfügt über festgelegte Größe und wird in eine Matrix eingegeben, die ein entsprechend festgelegtes Punktmuster hat.
US-A-4,646,076 beschreibt ein System zum Ausfüllen eines durch eine Grenzlinie festgelegten Anzeigebereichs mit gleichmäßiger Information wie einer Farbe, und diese Schrift betrifft speziell ein Verfahren zum Auffinden der Grenze.
Eine Vorrichtung zum Ausfüllen eines Anzeigebereichs mit einem Auslegemuster ist in EP-A-0 174 809 beschrieben, bei welchem Dokument es sich um ein solches gemäß Art. 54(3) EPÜ handelt. Der dort verwendete Anzeigecontroller ist nicht auf einem einzigen LSI-Chip ausgebildet. Die Größe des für die Musterauslegung verwendeten Symbols ist begrenzt.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist daher eine Aufgabe der Erfindung, eine Anzeigesteuervorrichtung mit erhöhter Flexibilität beim Auslegen eines vorgegebenen Zeichenbereichs mit einem Muster zu schaffen.
Diese Aufgabe wird durch die im Anspruch 1 spezifizierte Vorrichtung gelöst.
Bevorzugte Ausführungsbeispiele der Erfindung werden im folgenden in Verbindung mit den beigefügten Zeichnungen beschrieben.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm, das ein erstes Ausführungsbeispiel eines Graphikanzeigesystems zeigt, auf das eine erfindungsgemäße Anzeigesteuervorrichtung anwandt ist;
Fig. 2 ist ein Blockdiagramm eines CRT-Controllers;
Fig. 3 ist ein Blockdiagramm eines Zeichenvorgangprozessors in Fig. 2;
Fig. 4A bis 4C sind detailliertere Blockdiagramme des Zeichenvorgangprozessors in Fig. 3;
Fig. 5A und 5B veranschaulichen ein Beispiel für die Musterauslegungsverarbeitung für einen geschlossenen Bereich unter Verwendung eines Bezugsmusters beim ersten Ausführungsbeispiel der Erfindung, wobei Fig. 5A ein erläuterndes Diagramm ist, das den Zustand vor der Verarbeitung zeigt, während Fig. 5B ein erläuterndes Diagramm ist, das den Zustand nach der Verarbeitung zeigt;
Fig. 6 ist ein Blockdiagramm, das ein zweites Ausführungsbeispiel der Erfindung zeigt;
Fig. 7 ist ein Blockdiagramm, das dazu dient, das Ausführungsbeispiel von Fig. 6 detaillierter zu erhellen;
Fig. 8 ist ein Blockdiagramm, das ein drittes Ausführungsbeispiel der Erfindung zeigt; und
Fig. 9 ist ein Blockdiagramm, das ein viertes Ausführungsbeispiel der Erfindung zeigt.

BEVORZUGTE AUSFÜHRUNGSBEISPIELE

[Ausführungsbeispiel 1]

Fig. 1 zeigt ein erstes Ausführungsbeispiel für den Fall, daß die Erfindung auf ein Graphikanzeigesystem wie in einem PC angewandt ist.
Ein Mikroprozessor 1, ein System-ROM 2, in dem ein Systemprogramm abgespeichert ist, ein RAM 3 zum Abspeichern von Daten, ein CRT-Controller 4 usw. sind über einen Systembus 5 organisch miteinander verbunden. Obwohl es nicht dargestellt ist, sind mit dem Systembus 5 manchmal eine Tasteneingabevorrichtung und eine Diskettenvorrichtung, denen eine Eingabe/Ausgabe-Einheit (E/A), ein DMA-Controller, der Daten direkt zwischen der Diskettenvorrichtung und einem Zeichenvorgangsspeicher zum Abspeichern von Bilderstellungsdaten usw. folgen, verbunden.
Der als "Vollbildspeicher" bezeichnete Zeichenvorgangsspeicher 7 usw. ist über einen Bus 6 mit dem CRT-Controller 4 verbunden. Dieser Speicher 7 wird der Steuerung durch den CRT-Controller 4 unterworfen.
Der CRT-Controller 4 schreibt Anzeigedaten in den Zeichenvorgangsspeicher 7 und liest interne Anzeigedaten aus demselben auf Grundlage von Befehlen vom Mikroprozessor 1 aus. Die aus dem Zeichenvorgangsspeicher 7 ausgelesenen Anzeigedaten werden einem Parallel/Seriell-Umsetzer 4 zugeführt und in serielle Daten umgesetzt, die einer CRT-Anzeige 9 zugeführt werden. D.h., daß die Anzeigedaten auf dem Schirm der CRT-Anzeige 9 dargestellt werden.
Der unter der Steuerung des CRT-Controllers 4 stehende Zeichenvorgangsspeicher 7 hält Anzeigedaten entsprechend zu Punkten auf dem Anzeigeschirm der CRT-Anzeige 9, d. h. in Übereinstimmung mit einem Punktmustersystem. In manchen Fällen ist der Zeichenvorgangsspeicher 7 aus mehreren Speicherebenen aufgebaut, um es möglich zu machen, den jeweiligen Punkten Farbinformation zuzuordnen.
Darüber hinaus verfügt der CRT-Controller 4 zur Verwendung bei diesem Ausführungsbeispiel zumindest über die nachfolgend angegebenen Funktionen.
Der CRT-Controller 4 beinhaltet einen Zeichenvorgangscontroller 20 mit z. B. einem Mikroprogramm-Steuersystem, um den vom Mikroprozessor 1 zugeführten Befehl zum Zeichnen zu decodieren und um verschiedene interne Register und eine ALU (Arithmetisch/Logische-Einheit) zu steuern, um die Anzeigedaten in den Zeichenvorgangsspeicher 7 einzuschreiben.
Der Zeichenvorgangscontroller 20 beinhaltet ein Befehlsregister 21, das verschiedene vom Mikroprozessor 1 gelieferte Befehle zum Zeichnen speichert, und ein Zeigerregister 22, das dazu dient, die Zeichenvorgangsposition im Zeichenvorgangsspeicher 7 zu spezifizieren (logische Adressen, wie sie durch Koordinaten X und Y angezeigt werden). Auch enthält der Zeichenvorgangscontroller 20 ein Bezugsbereichsregister 23, durch das jeder gewünschte Bereich im Zeichenvorgangsspeicher 7 als Bezugsmuster festgelegt wird, sowie ein Bezugsstartregister 24, das im so festgelegten Bezugsbereich einen Bezugsstartpunkt spezifiziert, obwohl hierauf keine spezielle Beschränkung besteht.
Ferner enthält der CRT-Controller 4 dieses Ausführungsbeispiels einen Anzeigecontroller 30, der Anzeigeadressen für den Zeichenvorgangsspeicher 7 synchron mit Steuersignalen wie Horizontal- und Vertikal-Synchronisiersignalen, die intern gebildet werden, erzeugt und ausgibt.
Der CRT-Controller 4 mit den vorstehend genannten Funktionen kann dadurch realisiert werden, daß die Hardware in einem LSI, z. B. beim von Hitachi Ltd. hergestellten ACRTC-HD63484 etwas in solcher Weise abgeändert wird, daß statt eines darin vorhandenen Muster-RAMs ein Teilbereich eines externen Vollbildpuffers (der Zeichenvorgangsspeicher 7) als Bezugsbereich verwendet werden kann.
Demgemäß kann ein bereichsweiser Zeichenvorgang auf dem Anzeigeschirm durch den CRT-Controller 4 bei diesem Ausführungsbeispiel abhängig von Schritten ausgeführt werden, die ähnlich wie diejenigen beim Controller mit Muster-RAM sind.
Fig. 2 zeigt ein Blockdiagramm des CRT-Controllers 4.
Der CRT-Controller 4 weist folgendes auf: eine DMA-Steuereinheit 41, eine Interrupt-Steuereinheit 42, eine MPU- Schnittstelle 43, einen Zeichenvorgangsprozessor 20, einen Anzeigeprozessor 30A, einen Zeitsteuerprozessor 30B und eine CRT-Schnittstelle 44.
Die DMA-Steuereinheit 41 gibt ein DMA-Übertragungsanforderungssignal aus, nimmt ein DMA-Übertragungsanforderungs-Bestätigungssignal auf und nimmt ein Signal , das die Ausführung anzeigt, auf und gibt ein solches aus, um die Kopplung zwischen dem Zeichenvorgangsprozessor 20 und einem Controller für direkten Speicherzugriff zu ermöglichen.
Die Interrupt-Steuereinheit 42 bildet ein Interruptanforderungssignal , das der MPU 1 zuzuführen ist, abhängig von einer Interruptanforderung vom Prozessor 20 oder 30A.
Die MPU-Schnittstelle 43 verfügt über einen bidirektionalen Datenbus 5A und sie empfängt ein Chipauswahlsignal , ein Registerauswahlsignal und ein Lese/Schreib-Signal R/ und gibt ein Datenübertragungs-Bestätigungssignal aus.
Der Anzeigeprozessor 30A und der Zeitsteuerprozessor 30B bilden den Anzeigecontroller 30 in Fig. 1.
Der Zeichenvorgangsprozessor 20 interpretiert einen Befehl und einen Parameter, wie sie von der MPU übertragen werden und er führt für den Vollbildpuffer eine Zeichenvorgangsverarbeitung aus, wohingegen der Anzeigeprozessor 30A die Anzeigeadresse im Vollbildpuffer 7 abhängig von dem auf der CRT darzustellenden Vollbildformat steuert.
Der Zeitsteuerprozessor 30B bildet CRT-Synchronisiersignale und verschiedene Zeitsteuersignale, wie sie im CRT-Controller erforderlich sind.
Die CRT-Schnittstelle 44 gibt an einen Anschluß 6C die Synchronisiersignale, wie die vom Zeitsteuerprozessor 30B gebildeten Horizontal- und Vertikalsynchronisiersignale aus, sie sorgt für Eingabe/Ausgabe eines externen Synchronisiersignals EX SYNC, sie gibt ein Adreßfreigabesignal aus, sie gibt die Zeichenvorgangsadresse des Zeichenvorgangsprozessors 20 und die Anzeigeadresse des Anzeigeprozessors 30A an einen Adreß/Daten-Bus 6A und einen Adreßbus 6B aus, sie versorgt den Zeichenvorgangsprozessor 20 mit Daten, die vom Vollbildpuffer 7 an den Adreß/Daten-Bus 6A zu liefern sind, sie gibt ein Zeichenvorgangssignal aus, das entweder einen Zeichenvorgangszyklus oder einen Anzeigezyklus anzeigt, sie gibt ein Speicherlesesignal MRD aus, das die Richtung der Datenübertragung zwischen dem CRT-Controller 4 und dem Vollbildpuffer 7 während des Zeichenvorgangszyklus anzeigt, und sie gibt ein Anweisungssignal CHR aus, das eine Anweisung dahingehend gibt, ob eine an den Adreßanschluß 6B auszugebende Adresse eine Adresse für vorgegebene Bits im Speicher oder eine Rasteradresse ist.
Der Zeichenvorgangsprozessor 20, der Anzeigeprozessor 30A und der Zeitsteuerprozessor 30B werden jeweils abhängig von einem Mikroprogramm-Steuersystem betrieben.
Fig. 3 zeigt ein Blockdiagramm des Zeichenvorgangprozessors 20.
Der Zeichenvorgangprozessor 20 weist folgendes auf: ein Zuerst-Ein-Zuerst-Aus-Register FIFO, ein Anweisungssteuerregister ICR, einen Mikroprogrammspeicher MPM, der aus einem ROM besteht, in den ein Mikroprogramm eingeschrieben ist, ein Mikroanweisungsregister MIR, an das eine aus dem Mikroprogrammspeicher MPM ausgelesene Mikroanweisung gegeben wird, ein Rücksprungadreßregister RMAR, das die Rücksprungadresse einer Unterroutine hält, ein Mikroadreßregister MAR, das die nächste Adresse aus folgenden Werten erhält: Mikroanweisungen, wie sie vom Mikroanweisungsregister MIR geliefert werden, einer Anweisung MCND im Zeichenvorgangsbefehl und einer der Rücksprungadressen, wie sie vom Rücksprungadreßregister RMAR geliefert werden, und das eine Mikroadresse bildet, die dem Mikroprogrammspeicher MPM zuzuführen ist, ein Flagregister FG, einen Mikroanweisungsdecodierer MID, der eine Mikroanweisung vom Mikroanweisungsregister MIR, Steuerdaten vom Anweisungssteuerregister ICR und Flagdaten vom Flagregister FG enthält, um dadurch Steuersignale zu erstellen, eine Ausführungseinheit , deren Betrieb durch vom Mikroanweisungsdecodierer MTD gelieferte Steuersignale gesteuert wird, und einen Musterspeicher PTM, der mit der Ausführungseinheit verbunden ist.
Die Ausführungseinheit weist folgendes auf: eine Logikadresse-Arithmetik-Einheit LAE, die abhängig von einem Zeichenvorgangsalgorithmus hauptsächlich berechnet, wo ein Zeichenvorgangspunkt im Schirm existiert, eine physikalische Adresse-Arithmetik-Einheit PEU, die die Adresse des Vollbildpuffers 7 berechnet, und eine Zeichenvorgangsdaten- Arithmetik-Einheit DEU, die Zeichenvorgangsdaten erstellt, die in den Vollbildpuffer 7 einzuschreiben sind.
Fig. 4A zeigt kurz die detailliert die Blöcke der Logik- Adresse-Arithmetik-Einheit LAE.
Die Logik-Adresse-Arithmetik-Einheit LAE weist folgendes auf: einen FIFO-Puffer FIB, ein Universalregister GPRL, Bezugsbereich-Verwaltungsregister XMIR, YMIR, XM, XR und YMXR, einen Bereichskomparator ACM, eine Zeichenvorgangsbereich- Verwaltungseinheit DANU, eine Bezugsendpunkt-Erkennungseinrichtung REPD, eine Zeichenvorgangsendpunkt-Erkennungseinrichtung DEPD, Quell-Latch-Einrichtungen SLA und SLB, eine Arithmetik-Logik-Einheit ALU, eine Ziel-Latcheinrichtung DSLL, einen Schreibbus WBL, einen Lesebus RBL, einen internen Bus UBL und einen Busumschalter BSSW.
Die Bezugsdaten-Spezifizierregister XMIR, YMIR, XMXR und XMXR bilden das Bezugsbereich-Spezifizierregister 23 in Fig.
1 und in sie werden jeweils Bezugsdatenwerte SX, SY, EX und EY, die einem Bezugsbereich RP entsprechen, wie in Fig. 5B dargestellt, eingeschrieben.
Der Bereichskomparator ACM vergleicht die von den Bezugsdaten-Spezifizierregistern gelieferten Bezugsdatenwerte und die über den Schreibbus WBL gelieferten Adreßdaten. Das Ausgangssignal des Bereichskomparator ACM wird dem Flagregister FR als Flagdatenwert zugeführt.
Obwohl die Zeichenbereich-Verwaltungseinheit DAMU als einfacher Block veranschaulicht ist, um eine Verkomplizierung der Zeichnung zu vermeiden, besteht sie aus Registern ähnlich den Registern XMIR, YMIR, XMXR und YMXR und einem Komparator, der dem Komparator ACM ähnlich ist. Einzeldaten, die einen Zeichenvorgangsbereich anzeigen, sind in die Register in der Einheit DAMU eingeschrieben.
Obwohl es nicht im einzelnen dargestellt ist, weist die Bezugsendpunkt-Erkennungseinrichtung REPD Register, in die Daten für die X-Achse und Daten für die Y-Achse als Bezugsende eingeschrieben sind, und einen Komparator auf.
Die Zeichenvorgangendpunkt-Erkennungseinrichtung DEPD ist aus einer Schaltung ähnlich der Schaltung REPD aufgebaut.
Fig. 4B zeigt kurz die detailliert Blöcke der Physikalische-Adresse-Arithmetik-Einheit PEU.
Die Physikalische-Adresse-Arithmetik-Einheit PEU weist folgendes auf: eine Ziel-Latcheinrichtung DSLP, eine Arithmetikvorgangeinheit AU, Quell-Latcheinrichtungen SLC und SLD, ein Versatzregister OFFR, ein Vertikalbreiteregister VWR, ein Befehlsregister CMMR, ein Universalregister GPRP, einen internen Bus UBP und einen Schreibbus WBP.
Fig. 4C zeigt kurz die detaillierten Blöcke der Zeichenvorgangsdaten-Arithmetik-Einheit DEU.
Die Zeichenvorgangsdaten-Arithmetik-Einheit DEU weist folgendes auf: ein Ringschieberegister BSH, ein Farbregister COLR, ein Maskenregister MSR, einen Farbkomparator CCT, eine Logikvorgangseinheit LU, einen Schreibdatenpuffer WDB, einen Muster-RAM-Puffer PTB, einen Musterzähler PTC, ein Mustersteuerregister PTCR, eine Lesedatenpuffer RDR, ein Speicheradreßregister MARD, einen Speicherausgabebus 21, einen Speichereingabebus 22 und einen internen Bus UBP.
Der Schreibdatenpuffer WDB wird mit Zeichenvorgangsdaten versorgt, die in den Vollbildpuffer 7 in Fig. 1 einzuschreiben sind, während das Leseregister RDR mit Daten versorgt wird, die aus dem Vollbildpuffer 7 ausgelesen werden. Darüber hinaus wird das Speicheradreßregister MARD mit Adreßdaten für den Vollbildpuffer 7 versorgt.
Der in Fig. 3 und den Fig. 4A-4C veranschaulichte CRT-Controller hat im wesentlichen dieselbe Anordnung wie eine solche, bei der die Bezugsbereich-Spezifizierregister XMIR, YMIR, XMXR und YMXR, der Komparator ACM und die Bezugsendpunkt-Erkennungseinrichtung REPD (Fig. 4A) zu einem Videoprozessor hinzugefügt sind, wie er in der japanischen Patentanmeldung Nr. 58-246986 offenbart ist.
Nachfolgend wird der Betrieb des CRT-Controllers 4 skizziert.
Steuereinzeldaten wie Befehle und Parameter, die von den anderen Einheiten oder Vorrichtungen wie dem Mikroprozessor 1 geliefert werden, werden einerseits in den FIFO eingeschrieben und sie werden andererseits in das Anweisungssteuerregister ICR eingeschrieben.
In das Anweisungssteuerregister ICR werden Modusspezifizier- Einzeldaten zum Vorgeben verschiedener Zeichnungsvorgang- Bitmodi eingeschrieben. Zu den Zeichenvorgang-Bitmodi gehören die folgenden: ein Modus mit 1 Bit/Bildelement, ein Modus mit 2 Bits/Bildelement, ein Modus mit 4 Bits/Bildelement und ein Modus mit 8 Bits/Bildelement.
Der im FIFO abgespeicherte Befehl wird über den FIFO-Puffer FIB, den internen Bus UBL, den Busumschalter BSSW und den internen Bus UBL in das Befehlsregister CMMR in der Physikalische-Adresse-Arithmetik-Einheit PEU eingespeichert. Der im Befehlsregister CMMR abgespeicherte Befehl wird teilweise an das Mikroadreßregister MAR übertragen.
Die Funktion des Mikroadreßregisters MAR wird abhängig von einer vom Mikroprogrammspeicher MPM gelieferten Mikroanweisung gesteuert. Es gibt eine an den Mikroprogrammspeicher MPM zu liefernde Adresse aus, und zwar auf Grundlage der nächsten Mikroadresse NA vom Mikroanweisungsregister MIR, dem Teilcode MCND des Befehls oder einer Rücksprungadresse RAD vom Rücksprungadreßregister RMAR.
Die aus dem Mikroprogrammspeicher MPM ausgelesene Mikroanweisung wird dem Mikroanweisungsdecodierer MTD über das Mikroanweisungsregister MIR zugeführt. Der Mikroanweisungsdecodierer MID spricht so darauf an, daß er Steuersignale zum Steuern der Ausführungseinheit EU erstellt.
Wenn der Teilcode eines Befehls, anders gesagt eine Anweisung innerhalb der Makroanordnung in das Mikroadreßregister MAR geladen wurde, werden daraufhin mehrere Mikroanweisungen der Reihe nach aus dem Mikroprogrammspeicher MPM ausgelesen. D.h., daß ein Mikroprogramm ausgeführt wird.
Der Betrieb der Logikadresse-Arithmetik-Einheit LAE läuft wie folgt abhängig vom Programm ab:
Ein in den FIFO-Puffer FIB eingegebener Datenwert wird über den internen Bus UBL in ein geeignetes Register eingespeichert. Er wird auch über die Quell-Latcheinrichtung SLB an die Arithmetik-Logik-Einheit ALU gelegt, in der eine vorgegebene Operation ausgeführt wird, und das Ergebnis der Operation wird in die Ziel-Latcheinrichtung DSLL eingespeichert. Der in der Ziel-Latcheinrichtung DSLL eingespeicherte Datenwert wird in das Universalregister GPRL eingespeichert. Im Universalregister GPRL wird ein aktueller Koordinatenpunkt in einem Koordinatenraum abgespeichert.
Einzeldaten für die X- und die Y-Koordinate im Universalregister GPRL werden entweder über den Lesebus RBL oder den Bus UBL in die Arithmetik-Logik-Einheit ALU eingegeben. Ein durch die ALU erstellter Datenwert wird erneut über die Ziel-Latch-Einrichtung DSLL wie auch den Schreibbus WBL in das Universalregister GPRL eingeschrieben.
Die Daten auf dem Schreibbus WBL werden dem Bereichskomparator ACM, der Zeichenvorgangsbereich-Verwaltungseinheit DAMU usw. zugeführt. Die Vergleichsergebnisse dieser Einheiten ACM und DAMU werden dem Flagregister FG zugeführt.
Das Flagregister FG wird auch mit der Ausgangsinformation der Arithmetik-Logik-Einheit ALU versorgt. Die Ausgangsinformation des Flagregisters FG wird dem Mikroanweisungsdecodierer MID zugeführt und es wird dazu verwendet, den Ablauf von Mikroprogrammen zu verändern.
Der Betrieb der Physikalische-Adresse-Arithmetik-Einheit PEU läuft wie folgt ab:
Ein durch die Arithmetikeinheit PEU gebildeter Datenwert wird im Universalregister GPRP zugeführt. Der Datenwert aus dem Universalregister GPRP wird über den Bus UBP wie auch die Ziel-Latcheinrichtung SLD in die Arithmetikvorgangseinheit AU eingegeben. Das von der Arithmetikvorgangseinheit AU berechnete Ergebnis wird in der Ziel-Latcheinrichtung DSLP zwischengespeichert und es wird an die Busse UBL, RBL, UBP, WBP usw. geliefert. Beispielsweise wird der Datenwert aus der Latcheinrichtung DSLP über den Schreibbus WBP in das Universalregister GPRP eingeschrieben. Demgemäß wird die physikalische Adresse eines tatsächlichen Zeichenvorgangspunkts, die einem aktuellen Zeichenvorgangspunkt entspricht, in das Universalregister GPRP eingeschrieben. Wenn die X- und Y-Koordinaten im Universalregister GPRL der Logik-Adresse-Arithmetik-Einheit LAE weitergestellt wurden, wird auch die physikalische Adresse im Universalregister GPRP entsprechend weitergeschoben.
Der Betrieb der Zeichenvorgangsdaten-Arithmetik-Einheit DEU läuft wie folgt ab:
Die im Universalregister GPRP der Physikalische-Adresse- Arithmetik-Einheit PEU abgespeicherte physikalische Adresse wird über den Bus UBP in das Speicheradreßregister MARD eingeschrieben. Die im Speicheradreßregister MARD abgespeicherte Speicheradresse wird dem Vollbildpuffer 7 über den Ausgabebus 21, die CRT-Schnittstelle 44 (Fig. 2) und die Busse 6A und 6B zugeführt. Ein aus dem Vollbildpuffer 7 ausgelesener Datenwert wird dem Schreibdatenregister RDR über den Bus 6A, die CRT-Schnittstelle 44 und den Eingabe/Ausgabe-Bus 22 zugeführt.
Die Logikvorgangseinheit LU führt eine logisch-arithmetische Operation auf Grundlage des aus dem Schreibdatenregister RDR ausgelesenen Datenwerts, eines Maskendatenwerts aus dem Maskenregister MSR und eines Farbdatenwerts aus dem Farbregister COLR aus. Das Operationsergebnis der Logikvorgangseinheit LU wird in das Schreibregister WDB eingeschrieben. Farbinformation und Musterinformation werden aus dem Muster- RAM PTM ausgelesen, auf das durch eine Adresse zugegriffen wird, die vom Musterzähler PTC wie auch vom Mustersteuerregister PTCR gebildet wird, und sie werden in den Musterpuffer PTB eingeschrieben. Die Daten aus dem Musterpuffer PTB werden dem Farbregister COLR, der Logikvorgangseinheit LU usw. zugeführt.
Nachfolgend wird ein Beispiel für einen Musterzeichenvorgang durch den CRT-Controller beim vorstehenden Ausführungsbeispiel unter Bezugnahme auf die Fig. 5A und 5B für einen Fall beschrieben, bei dem eine Musterauslegeverarbeitung für irgendeinen gewünschten umschlossenen Bereich auf einem Anzeigeschirm ausgeführt wird.
Es sei ein Fall angenommen, bei dem Anzeigedaten, wie sie in Fig. 5A dargestellt sind, in den Zeichenvorgangsspeicher 7 eingeschrieben werden, wobei ein umschlossener Bereich, der durch aufeinanderfolgende Grenzpunkte D festgelegt ist, mit einem geeigneten Muster ausgelegt wird. Es ist hier angenommen, daß ein Muster "AB", das in einen anderen Bereich (linke obere Ecke in der Figur) innerhalb des Zeichenvorgangsspeichers 7 eingeschrieben ist, für die Musterauslegung verwendet wird.
Hierbei werden die Grenzpunkte D wie nachfolgend ausgeführt eingestellt.
Zunächst wird ein Musterauslegen mit einem sogenannten Malverfahren erläutert.
In diesem Fall wird die Differenz zwischen einem Anzeigedatenwert, der der Innenseite des umschlossenen Bereichs, wie in Fig. 5A dargestellt, entspricht, und einem Datenwert, der zumindest den Grenzpunkten D entspricht, verwendet. Wenn beispielsweise der dem umschlossenen Bereich entsprechende Anzeigedatenwert als ein solcher Datenwert spezifiziert wird, der rot anzeigt, während der Anzeigedatenwert, der dem Außenbereich einschließlich der Grenzpunkte D entspricht, ein solcher ist, der eine andere Farbe als rot kennzeichnet, kann der umschlossene Bereich dadurch aufgefunden werden, daß auf die Anzeigedaten Bezug genommen wird. Selbst wenn vorab keine anderen Anzeigedaten als die für die Grenzpunkte D in den Vollbildpuffer 7 eingeschrieben sind, kann der umschlossene Bereich unter Bezugnahme auf solche Anzeigedaten aufgefunden werden. Daher ist die Erkennung der Grenzpunkte D für die Musterauslegung auf Grundlage des Malverfahrens unter Bezugnahme auf die Anzeigedaten im Musterspeicher mög- 1ich.
Nachfolgend wird die Musterauslegung mit dem sogenannten Füllverfahren erläutert.
In diesem Fall werden Musterdatenwerte, die die X- und Y- Werte der jeweiligen Punkte eines Musters anzeigen, sowie die Wechselbeziehungen für die Punkte in einen Speicher, z. B. den RAM 3 in Fig. 1 eingeschrieben. In den Vollbildpuffer 7 einzutragende Anzeigedaten werden durch einen Zeichenvorgangsprozeß erstellt, der solche Musterdaten verwendet. In diesem Fall können demgemäß die Grenzpunkte D dadurch gefunden werden, daß auf die einem Musterauslegebereich entsprechenden Musterdaten Bezug genommen wird und diese der Zeichenvorgangsverarbeitung unterzogen werden. Selbstverständlich können hierbei die Anzeigedaten, die die Erkennung der Grenzpunkte D ermöglichen, in den Vollbildpuffer 7 eingeschrieben sein oder nicht.
Beim Auslegen mit einem Muster werden zu allererst eine Musterstartposition SX, SY und eine Musterendposition EX, EY, wie durch X- und Y-Koordinaten angegeben, im Bezugsbereich- Spezifizierregister 23 innerhalb des Zeichenvorgangcontrollers 20 des CRT-Controllers 4 durch einen Befehl und einen Parameter, wie sie vom Mikroprozessor 1 geliefert werden, spezifiziert. So wird ein rechteckiger Bezugsbereich, wie er in Fig. 5B durch die gestrichelte Linie RP gekennzeichnet ist, spezifiziert. Außerdem wird eine Adresse innerhalb des umschlossenen, mit einem Muster auszulegenden Bereichs (innerhalb der Grenzpunkte D) in das Zeigerregister 22 innerhalb des Zeichenvorgangcontrollers 20 eingeschrieben, während ein Bezugsstartpunkt im Bezugsbereich RP in das Bezugsstartregister 24 eingeschrieben wird.
Daran anschließend wird der Zeichenvorgang für das Auslegen mit einem Muster im umschlossenen Bereich gestartet. Der CRT-Controller 4 liest die Daten an der vom Zeigerregister 22 angezeigten Zeichenvorgangsposition aus dem Zeichenvorgangsspeicher 7 sowie die Daten für den Bezugsstartpunkt, wie vom Register 24 angegeben, als dem Bezugsbereich RP aus und führt einen vorgegebenen Zeichenvorgang aus, um neue Daten zu erstellen, die an der ursprünglichen Position eingeschrieben werden (Zeichenvorgang für 1 Punkt). Der Zeichenvorgangspunkt wird um jeweils einen Punkt in Rasterrichtung (horizontale Richtung) weiterbewegt und er wird zum nächsten Raster verschoben, wenn ein Anstoßen an den Grenzpunkt D erfolgt. Darüber hinaus wird, wenn der Zeichenvorgangspunkt verstellt wird, der Inhalt des Bezugsstartregisters 24, d. h. der Bezugspunkt im Bezugsbereich RP in derselben Richtung verstellt.
Wenn die Breite des Musterauslegebereichs größer als diejenige des Bezugsbereichs RP ist, wird der Bezugspunkt, wenn er die Musterendposition erreicht hat, zur Musterstartposition auf dem gleichen Raster zurückbewegt und er wird erneut in Rasterrichtung verstellt. Wenn das Raster der Zeichenpunkte im Musterauslegebereich wechselt, wird auf ähnliche Weise das Raster der Bezugspunkte im Bezugsbereich RP gewechselt. Auf diese Weise wird der Zeichenvorgang im umschlossenen Bereich ausgeführt, während eine Bezugnahme auf den Bezugsbereich für jeden Punkt erfolgt, wodurch, wie dies in Fig. 5B veranschaulicht ist, das Muster "AB" im Bezugsbereich RP im identischen Zeichenvorgangsspeicher 7 wiederholt in irgendeinen gewünschten umschlossenen Bereich hineingelegt wird, um diesen Bereich mit dem Muster auszulegen.
Das Muster im Zeichenvorgangsspeicher 7 enthält normalerweise Farbinformation und es wird oft in Mehrtonweise wiedergegeben. In solch einem Fall kann der umschlossene Bereich, der das Bezugsmuster verwendet, auch leicht mit einem Mehrton-Farbmuster ausgelegt werden.
Ferner ist es gemäß diesem Ausführungsbeispiel überflüssig, einem herkömmlichen Graphikanzeigesystem unter Verwendung eines CRT-Controllers einen neuen Speicher hinzuzufügen oder die Konstruktion des Systems abzuändern. Darüber hinaus besteht der Vorteil, daß dann, wenn als Bezugsmuster ein bereits in den Zeichenvorgangsspeicher 7 eingeschriebenes Muster verwendet wird, die Arbeit des Einzeichnens des Bezugsmusters in keiner Weise erforderlich ist.

[Ausführungsbeispiel 2]

Fig. 6 zeigt ein zweites Ausführungsbeispiel der Erfindung.
Dieses Ausführungsbeispiel ist dergestalt, daß außer einem Zeichenvorgangsspeicher (Vollbildpuffer) 7, der mit einem CRT-Controller 4 über einen Bus 6 verbunden ist, ein Arbeits-RAM 11 als Muster-RAM mit dem CRT-Controller 4 über einen Bus 10 verbunden ist. Der CRT-Controller 4 kann einen gewünschten umschlossenen Bereich im Zeichenvorgangsspeicher 7 dadurch mit einem Muster auslegen, daß er in geeigneter Weise ein in den Arbeits-RAM 11 vorab eingezeichnetes Muster entnimmt und die entnommenen Muster der Reihe nach in den umschlossenen Bereich hineinlegt.
Der größte Teil des CRT-Controllers 4 entspricht im wesentlichen dem beim ersten Ausführungsbeispiel. Jedoch ist der Zeichenvorgangsprozessor 20 gegenüber dem vorangehenden Ausführungsbeispiel wie folgt abgeändert:
Wie in Fig. 7 dargestellt, verfügt der Zeichenvorgangsprozessor 20 bei diesem Ausführungsbeispiel über eine Zeichenvorgangdaten-Arithmetik-Einheit DEU, die der Zeichenvorgangsdaten-Arithmetik-Einheit DEU beim ersten Ausführungsbeispiel entspricht, und er verfügt auch über eine zweite Logikadresse-Arithmetik-Einheit SLAE und eine zweite Physikalische-Adresse-Arithmetik-Einheit SPAE, die beim ersten Ausführungsbeispiel nicht vorhanden sind.
Die zweite Logikadresse-Arithmetik-Einheit SLAE wird so betrieben, daß sie eine logische Adresse für den Arbeits-RAM 11 bildet. Die Bezugsbereichsregister XMIR, YMIR, XMXR und YMXR, der Bereichskomparator ACM und die Bezugsendpunkt-Erkennungseinrichtung REPD, die beim ersten Ausführungsbeispiel in der Logikadresse-Arithmetik-Einheit LAE enthalten sind, sind in die zweite Logikadresse-Arithmetik-Einheit SLAE verschoben. Auch ist das Universalregister als Zeiger für einen Bezugsbereich in der Logikadresse-Arithmetik-Einheit LAE in die zweite Logikadresse-Arithmetik-Einheit SLAE verschoben.
Die zweite Physikalische-Adresse-Arithmetik-Einheit SPAE erstellt die physikalische Adresse für den Arbeits-RAM 11 abhängig von der durch die zweite Logikadresse-Arithmetik-Einheit SLAE erstellten logischen Adresse.
Die Zeichenvorgangsdaten-Arithmetik-Einheit DEU in Fig. 7 verfügt über eine Anordnung, bei der ein Ausgabebus 41, ein Eingabe/Ausgabe-Bus 42, ein Lesedatenregister RDRW und ein Speicheradreßregister MARW zur Einheit DEU des ersten Ausführungsbeispiels hinzugefügt sind.
Die zusätzlichen Elemente sind entsprechend zum Arbeits-RAM 11 vorhanden.
Das Speicheradreßregister MARW wird von der zweiten Physikalische-Adresse-Arithmetik-Einheit SPAE und über einen internen Bus UBPS mit der Adresse für den Arbeits-RAM 11 versorgt.
Das Lesedatenregister RDRW wird über den Eingabebus 42 mit aus dem Arbeits-RAM 11 ausgelesenen Daten versorgt.
Der Schreibdatenpuffer WDB kann sowohl dem Eingabe/Ausgabe- Bus 21 für den Vollbildpuffer 7 als auch dem Eingabe/Ausgabe-Bus 41 für den Arbeits-RAM 11 Schreibdaten zuführen.
Demgemäß wird das Auslesen von Daten aus dem Arbeits-RAM 11 und das Zuführen von Schreibdaten zu demselben durch die Zeichenvorgangsdaten-Arithmetik-Einheit DEU ausgeführt.
Bei dieser Anordnung kann ein Musterauslegevorgang schnell erfolgen, da gleichzeitiger Zugriff auf den Vollbildpuffer 7 und den Arbeits-RAM 11 möglich ist.
Gemäß diesem Ausführungsbeispiel liegt der Arbeits-RAM 11 als Muster-RAM nicht innerhalb eines LSIs, sondern er liegt außerhalb, so daß die Kapazität des Arbeits-RAMs leicht im Vergleich zur Kapazität eines Muster-RAMs in einem herkömmlichen CRT-Controller vergrößert werden kann. Daher ist es möglich, ein kompliziertes und großes Muster wie ein Mehrton-Farbmuster vorab in den Arbeits-RAM 11 einzuzeichnen und eine Musterauslegeverarbeitung mit diesem Muster auszuführen.
Beim in Fig. 1 dargestellten ersten Ausführungsbeispiel existieren der zu zeichnende Bereich und das Bezugsmuster im selben Zeichenvorgangsspeicher 7. Dies führt zum Nachteil, daß das Auslegen mit einem Muster usw. ausgeführt werden muß, während das Bezugsmuster im Zeichenvorgangsspeicher 7 verschiedentlich ausgelesen wird, so daß die Zeichenvorgangsgeschwindigkeit des CRT-Controllers entsprechend langsam ist. Demgemäß kann beim zweiten Ausführungsbeispiel auf den Arbeits-RAM 11, während der CRT-Controller 4 Anzeigedaten in den Zeichenvorgangsspeicher 7 einschreibt, parallel zugegriffen, um das Bezugsmuster zu lesen oder zu schreiben.
Das zweite Ausführungsbeispiel hat daher den Vorteil, daß die Geschwindigkeit des das Bezugsmuster nutzenden Zeichenvorgangprozesses höher gemacht werden kann als beim ersten Ausführungsbeispiel.
Beim zweiten Ausführungsbeispiel kann für den Arbeits-RAM 11 eine Kapazität von bis zu 128 Kilobyte gewährt werden, wenn die Datenbuslänge des Busses 10 zum Verbinden des Arbeits- RAMs 11 mit dem CRT-Controller 4 auf 16 Bits festgelegt wird und ein Adressen/Daten-Multiplex-Bussystem verwendet wird. In diesem Fall kann im Arbeits-RAM, wenn die Farbe mit 4 Bits pro Bildelement festgelegt wird, ein Bezugsbereich von 512 · 512 Bildelementen aufgebaut werden.

[Ausführungsbeispiel 3]

Nachfolgend wird anhand von Fig. 6 ein drittes Ausführungsbeispiel der Erfindung veranschaulicht.
Dieses Ausführungsbeispiel ist dergestalt, daß ein Arbeits- RAM 11 zur Verwendung als Muster-RAM mit einem Bussystem 5 verbunden ist und daß der Arbeits-RAM 11 unter der Steuerung sowohl eines Mikroprozessors 1 als auch eines CRT-Controllers 4 steht.
Bei diesem Ausführungsbeispiel erhält der CRT-Controller 4 das Recht der Busbenutzung vom Mikroprozessor 1 und er liest und schreibt Bezugsmusterdaten zwischen ihm und dem Arbeits- RAM 11 unter Verwendung des Systembusses 5. Jedoch muß der Arbeits-RAM 11 nicht gesondert vorhanden sein, sondern es kann gut ein Programm/Daten-Speicher 2, 3 der bisher unter der Steuerung des Mikroprozessors stand, gut auch als Muster-RAM verwendet werden.
Wenn dieses Ausführungsbeispiel auf ein Graphikanzeigesystem angewandt wird, werden eine als Busmastereinrichtung wirkende Steuerschaltung und die Signalleitungen derselben dem System hinzugefügt. Außerdem muß der Systembus 5 so abgeändert werden, daß er zum Adressen/Daten-Multiplex-Bussystem paßt.
Beim in Fig. 6 dargestellten zweiten Ausführungsbeispiel ist der Arbeits-RAM 11 auf der Seite des Zeichenvorgangspeichers 7 getrennt von diesem angeschlossen und demgemäß muß die Anzahl von Stiften des CRT-Controllers 4 um die Anzahl der Bits des Busses 10 erhöht werden. Demgegenüber ist beim dritten Ausführungsbeispiel der Arbeits-RAM 11 mit dem Systembus 5 auf der Mikroprozessorseite verbunden und es wird auf ihn über diesen Systembus 5 zugegriffen. Daher kann ein Erhöhen der Anzahl von Stiften, die am CRT-Controller 4 vorhanden sein müssen, im Vergleich zum Fall beim zweiten Ausführungsbeispiel unterdrückt werden und auf den Arbeits-RAM 11 kann zum Lesen oder Schreiben der Bezugsdaten parallel während des Einschreibens der Anzeigedaten in den Zeichenvorgangsspeicher 7 zugegriffen werden, wie beim zweiten Ausführungsbeispiel.
Ferner kann bei diesem Ausführungsbeispiel der Mikroprozessor 1 direkt auf den Arbeits-RAM 11 zugreifen und das interne Bezugsmuster ändern.

[Ausführungsbeispiel 4]

Fig. 9 zeigt ein viertes Ausführungsbeispiel der Erfindung.
Dieses Ausführungsbeispiel ist dahingehend dasselbe wie das dritte, das ein Arbeits-RAM 11 auf der Seite eines Systembusses 5 angeschlossen ist. Bei diesem Ausführungsbeispiel ist jedoch ein Bus 10 zum Verbinden des Arbeits-RAMs 11 mit einem CRT-Controller 4 über einen Buspuffer 12 an den Systembus 5 angeschlossen. D.h., daß es dieser Buspuffer 12 ermöglicht, einen aus dem CRT-Controller 4 bestehenden Anzeigecontroller und den Arbeits-RAM 11 vom Systemkörper zu trennen, der einen Mikroprozessor 1 enthält.
Demgemäß kann der CRT-Controller 4 in einem Zustand, bei dem der Bus 10 vom Systembus 5 abgetrennt ist, auf den Arbeits- RAM 11 zugreifen.
Das dritte Ausführungsbeispiel hat den Nachteil, daß, während der CRT-Controller 4 unter Verwendung des Systembusses 5 auf den Arbeits-RAM 11 zugreift, der Mikroprozessor 1 nicht arbeiten kann, so daß sich der Durchsatz des Systems verringert. Demgegenüber wird beim vierten Ausführungsbeispiel das Recht zur Benutzung des Systembusses 5 für den Mikroprozessor 1 selbst während des Zugriffs vom CRT-Controller 4 auf den Arbeits-RAM 11 reserviert. Daher muß nicht befürchtet werden, daß sich der Durchsatz des Systems erniedrigt.
Wenn dieses Ausführungsbeispiel angewandt wird, wird die Steuerung des Buspuffers 12 mit einem geeigneten Steuersignal vorgenommen, das vom CRT-Controller 4 ausgegeben wird und das der Mikroprozessor 1 überprüft, um dadurch eine Bestätigung zu ermöglichen, ob der Mikroprozessor auf den CRT- Controller 4 zugreifen kann oder nicht.
Auch bei diesem Ausführungsbeispiel kann der Mikroprozessor l, ähnlich wie beim dritten Ausführungsbeispiel, direkt auf den Arbeits-RAM 11 zugreifen, um das interne Bezugsmuster zu ändern.
Abweichend vom ersten Ausführungsbeispiel verwendet vom zweiten bis vierten Ausführungsbeispiel jedes den Arbeits- RAM 11 als Muster-RAM unabhängig vom Zeichenvorgangsspeicher 7. Daher muß das Bezugsmuster vorab in den Arbeits-RAM 11 eingeschrieben werden. In diesem Fall werden jedoch die Anzeigedaten im Zeichenvorgangsspeicher 7 oder die Daten im RAM 3 auf der Systemseite mit hoher Geschwindigkeit unter Verwendung eines Übertragungsbefehls für die Anzeigedaten an den Arbeits-RAM 11 übertragen, wodurch die Zeitspanne für den Zeichenvorgangsprozeß für das Bezugsmuster verkürzt werden kann.
Gemäß der Erfindung wird folgende Wirkung erzielt:
Anstelle eines Muster-RAMs, der in einem CRT-Controller vorhanden ist, um für die Musterauslegeverarbeitung in einem festgelegten Bereich auf einem Anzeigeschirm usw. verwendet zu werden, wird ein externer Speicher, wie ein Vollbildpuffer als Muster-RAM verwendet. Demgemäß wird es möglich, da der externe Speicher mit einer Kapazität versehen werden kann, die größer als die des eingebauten Speichers ist, die Musterauslegeverarbeitung mit einem vergleichweise komplizierten und großen Bezugsmuster auszuführen. Dies bringt den Effekt mit sich, daß die Graphikanzeigefunktion einer Anzeigesteuervorrichtung wie eines CRT-Controllers erweitert werden kann, ohne daß die Belastung einer MPU erhöht wird.
Obwohl vorstehend die vom Erfinder getätigte Erfindung konkret in Verbindung mit Ausführungsbeispielen beschrieben wurden, ist es selbstverständlich, daß die Erfindung nicht durch die vorstehenden Ausführungsbeispiele beschränkt ist, sondern daß sie auf verschiedene Weise innerhalb eines Schutzbereichs abgeändert werden kann, der nicht vom Gegenstand der Erfindung abweicht, wie sie durch die Ansprüche definiert ist. Z.B. können, obwohl bei den Ausführungsbeispielen nur der Zeichenvorgangsspeicher (Vollbildpuffer) unter der Steuerung des CRT-Controllers steht, ferner ein Zeichengenerator und ein Auffrischspeicher unter der Steuerung des CRT-Controllers angeordnet sein, wie bei einem herkömmlichen System.
Während in der vorstehenden Beschreibung die vom Erfinder getätigte Erfindung kurz hinsichtlich der Anwendung bei einem PC erhellt wurde, was das Hintergrund bildende Verwendungsgebiet ist, ist die Erfindung nicht hierauf beschränkt, sondern sie kann für allgemeine Systeme mit Anzeigevorrichtungen verwendet werden, wie Work Stations und ein CAD(computer aided design = computerunterstützte Konstruktion)-System.

Claims

1. Anzeigesteuervorrichtung (4), die mit einem Vollbild- Pufferspeicher (7) verbunden ist,

wobei der Bildspeicher (7) an eine Anzeigeeinheit (9) angeschlossen ist, um Daten, die auf der Anzeigeeinheit dargestellt werden sollen, zu speichern, und

wobei die Anzeigesteuervorrichtung (4) auf einem einzigen LSI-Chip gebildet ist und aufweist:

(a) eine Zeichen-Einrichtung (20, 30), um die anzuzeigenden Daten zu bilden und sie aufgrund eines Befehls zum Zeichnen in den Bildspeicher (7) zu speichern,

(b) eine erste Bestimmungseinrichtung (23, 24) zur Auswahl und Festlegung der Grenzen (XMIR, YMIR, XMXR, YMXR) eines Muster-Bereichs (RP) entweder in dem Bildspeicher (7) oder einem externen Speicher (11), wobei der Muster- Bereich (RP) ein Kachelmuster enthält,

(c) eine zweite Bestimmungseinrichtung (22), um die Grenzen (D) eines Zeichen-Bereichs in dem Bildspeicher (7) zur Speicherung der anzuzeigenden Daten festzulegen, und

(d) eine Schreibeinrichtung (PEU, WDB) zum Auslegen des Kachelmusters in dem Bildspeicher (7) innerhalb der von der zweiten Bestimmungseinrichtung (22) festgelegten Grenzen (D) des Zeichenbereichs.

2. Vorrichtung nach Anspruch 1, wobei die erste Bestimmungseinrichtung (23, 24) Register (XMIR, YMIR, XMXR, YMXR) zur Speicherung von Adreßdaten aufweist, die eine Anfangs-Position und eine End-Position des Muster-Bereichs (RP) angeben.

3. Vorrichtung nach Anspruch 1 oder 2 mit getrennten Anschlüssen zur Verbindung mit dem Bildspeicher (7) über einen ersten Bus (6) und mit dem externen Speicher (11) über einen zweiten Bus (10).