DE3643160C2 - Nullpunkteinstellung für ein Kombinations-PCM-Chip - Google Patents

Nullpunkteinstellung für ein Kombinations-PCM-Chip

Info

Publication number
DE3643160C2
DE3643160C2 DE3643160A DE3643160A DE3643160C2 DE 3643160 C2 DE3643160 C2 DE 3643160C2 DE 3643160 A DE3643160 A DE 3643160A DE 3643160 A DE3643160 A DE 3643160A DE 3643160 C2 DE3643160 C2 DE 3643160C2
Authority
DE
Germany
Prior art keywords
signal
input signal
sign
analog
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3643160A
Other languages
English (en)
Other versions
DE3643160A1 (de
Inventor
Pierangelo Confalonieri
Daniel Senderowicz
Augusto Tirelli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of DE3643160A1 publication Critical patent/DE3643160A1/de
Application granted granted Critical
Publication of DE3643160C2 publication Critical patent/DE3643160C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval
    • H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
    • H03M1/825—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation by comparing the input signal with a digital ramp signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Networks Using Active Elements (AREA)

Description

Die Erfindung betrifft allgemein nachrichten­ technische Schaltungen, insbesondere eine Schaltung in einem Halbleiter-Chip, das in PCM-(Puls-Code- Modulations-)Nachrichtenübertragungssystemen verwendet wird. Typischerweise werden derartige Chips als PCM- Combo-Chip bezeichnet. Im einzelnen betrifft die Erfindung eine Einrichtung zum Erzeugen eines Ausgangssignals nach dem Oberbegriff des Anspruchs 1, das eine weitestgehend genaue Darstellung eines Eingangssignals ist, sowie ein Verfahren zum Korrigieren eines Offset-Signals nach dem Oberbegriff des Anspruchs 7.
Ein PCM-Telefonsystem läßt sich betrachten als ein System mit zwei Grundwegen. Der erste Weg ist ein Sendeweg, in welchem die beiden Hauptelemente ein Bandpaßfilter für den Frequenzbereich von 300 Hertz bis 3400 Hertz und ein Analog/Digital-Umsetzer (Codierer) sind. Der zweite Weg ist der Empfangsweg. Er besitzt eine erste Stufe mit einem Digital/Analog- Umsetzer (Decodierer), an den sich ein Tiefpaßfilter mit einer Eckfrequenz von 3400 Hertz anschließt. Im Bereich der nachrichtentechnischen Schaltungen wird die Bezeichnung "Kombinations-Chip" oder "Combo-Chip" für eine integrierte Schaltung verwendet, die die Schaltungskomponenten sowohl für den Sendeweg als auch für den Empfangsweg enthält.
Ein Problem, welches bei das Kombinations-Chip bilden­ den Bauelementen auftreten kann, besteht in einem Umsetzungsfehler, der in dem Sendeweg dadurch erzeugt wird, daß das Ausgangssignal des Bandpaßfilters mit einer inhärenten Offset-Gleichspannung behaftet ist. Eine Offset-Gleichspannung im Ausgangssignal des Filters wird als Signalinformation codiert und demzu­ folge als Fehlersignal in dem codierten Sendesignal festgestellt. Um die Fehlerquelle für derartige Fehler möglichst klein zu halten, gibt es System- Spezifikationen, z.B. CCITT- und AT & T-Spezifikationen, die den zulässigen Fehler auf Werte unterhalb von 7 Millivolt beschränken. Allerdings bewegt sich der Wert von 7 Millivolt möglicherweise beträchtlich unter­ halb derjenigen Fehler, die man tatsächlich in Bau­ elementen findet, die mit der derzeit verfügbaren Technologie hergestellt werden. Es ist also für Nach­ richtenübertragungsanlagen wichtig, die Fehlersignale so weit herabzusetzen, daß sie unterhalb der derzeiti­ gen Spezifikationen liegen.
Anhand von Fig. 1 soll im folgenden eine derzeit angewendete Methode zur Reduzierung der Offset-Gleich­ spannung in einem PCM-Sendeweg erläutert werden. Dieser Lösungsweg läßt sich beschreiben als "Inte­ grierung des Vorzeichenbits". Er ermöglicht die Be­ seitigung der System-Offset-Gleichspannung für das PCM-Ausgangssignal. Einem Filter 11 wird ein Analog- Eingangssignal nur nach vorausgehender Initialisierungs- Phase zugeführt, wohingegen während der Initialisie­ rungs-Phase das Analog-Eingangssignal intern geerdet wird.
Während der Initialisierungs-Phase wird das Ausgangs­ signal vom Filter 11 in einer Kombinierschaltung (Addierschaltung) 11a mit einem von einer Integrations­ schaltung 13 kommenden Signal kombiniert und einem Analog/Digital-Umsetzer 12 zugeführt. Das Ausgangs­ signal des Analog/Digital-Umsetzers 12 ist ein PCM- Ausgangssignal, dessen Vorzeichensignal einem Ein­ gangsanschluß der Integrationsschaltung 13 zugeleitet wird. Die Funktionsweise der Schaltung läßt sich durch Betrachten des zeitlichen Verlaufs einzelner Signale in der Schaltung unter Bezugnahme auf Fig. 2 verstehen.
Die Fig. 2b, 2c und 2d veranschaulichen, was in der Schaltung nach Fig. 1 in bestimmten Zeitintervallen vorgeht, nachdem eine in Fig. 2a skizzierte Offset- Spannung festgestellt wurde. Da am Ausgang des A/D-Umsetzers 12 ein positives Signal vorhanden ist, gelangt an den Eingang der Integrationsschaltung 13 ein positives Vorzeichen-Bit-Signal. Die Integrations­ schaltung 13 reduziert nach Erhalt eines solchen positiven Vorzeichen-Bit-Signals das Ausgangssignal der Integrationsschaltung (Fig. 2b) um einen gewissen Pegelwert. Das verringerte Integrations-Ausgangs­ signal, welches sich durch das Anlegen des positiven Vorzeichensignals an den Eingang der Integrations­ schaltung 13 ergibt, verursacht, daß das an den A/D-Umsetzer 12 angelegte Signal (Fig. 2c) jedesmal dann entsprechend verringert wird, wenn das Ausgangs­ signal der Integrationsschaltung (Fig. 2b) verringert wird.
Durch diese Vorgehensweise wird schließlich ein Zeit­ punkt erreicht, zu dem das Integrations-Ausgangssignal einen derart niedrigen Wert annimmt, daß der dieses Signal empfangende A/D-Umsetzer ein negatives Vor­ zeichen-Bit-Signal erzeugt (welches in Fig. 2d als "0-Bit-Signal" dargestellt ist). Dies veranlaßt die Integrationsschaltung 13, eine erhöhte Ausgangs­ spannung zu erzeugen, welche dann ihrerseits veranlaßt, daß das Eingangssignal des A/D-Umsetzers mehr positiv wird, mit der Folge, daß ein positives Vorzeichen- Bit-Signal ausgegeben wird (in Fig. 2b ist dies ein "1-Bit-Signal"), welches ein Teil der abwechselnd positiven und negativen Vorzeichen-Bit-Signale ist. Dies zeigt an, daß die Kompensation der Offset-Spannung am Ausgang des Filters 11 erreicht ist.
Fig. 3 zeigt den Aufbau einer herkömmlichen Inte­ grationsschaltung 13 gemäß Fig. 1. Das Vorzeichen­ signal wird an eine Auswahlsignalschaltung 31 gegeben, die entweder eine positive oder eine negative Bezugs­ spannung, d.h. +VR oder-VR, auswählt und die ausge­ wählte Spannung an den Ausgangsanschluß der Auswahl­ schaltung 31 legt, wobei dieses Signal das Eingangs­ signal der in Fig. 3 angegebenen Gleichung ist.
Ein Kondensator C1, der durch einen Schalter 32 durch Masseschluß entladen wurde, ist nun zwischen die Aus­ wahlschaltung 31 und den invertierenden Eingang eines Operationsverstärkers 33 geschaltet. Der nicht-inver­ tierende Eingang des Verstärkers 33 liegt auf Masse­ potential. Die Spannung +VR oder -VR am Ausgangsan­ schluß der Auswahlschaltung 31 erzeugt für den Schal­ tungsteil 11a entsprechend der in Fig. 3 angegebenen Gleichung ein Ausgangssignal. Der Kondensator C1 ist viel kleiner als die Kapazität C2, damit die kleinst­ mögliche Änderung im Ausgangssignal der Integrations­ schaltung (Fig. 2b) erzeugt wird. Der Grund dafür besteht darin, daß die Auswirkungen einer Störung oder eines Fehlersignals reduziert werden sollen, das bei Empfang des Integrations-Ausgangssignals am Filter 11 erzeugt wird. Auf diese Weise nähert sich der Wert der Spannung am Ausgangsanschluß des Ope­ rationsverstärkers 33 nach und nach dem Wert zum Kompensieren des Offset-Ausgangssignals des Filters 11 an.
Nach der Initialisierung wird ein Analog-Eingangs­ signal an das Filter 11 gelegt. In der herkömmlichen Schaltung nach den Fig. 1 und 3 ist es jedoch problema­ tisch, ein PCM-Ausgangssignal zu erzeugen, welches stets eine genaue Darstellung des Analog-Eingangssig­ nals ist. Wenn beispielsweise nach der Initialisierung ein Analog-Eingangssignal an das Filter 11 gelegt wird, welches genau sinusförmig ist (das heißt: der Mittelwert beträgt Null, oder die positiven Anteile des sinusförmigen Eingangssignals sind genauso groß wie die negativen Anteile des Signals), dann kann die herkömmliche Schaltung im allgemeinen ein PCM-Ausgangs­ signal erzeugen, welches eine Darstellung des Analog- Eingangssignals ist (ausgenommen die schaltungsbe­ dingten Störungen, hervorgerufen durch die Integra­ tionsschaltung 13 während der positiven und negativen Zyklus-Übergänge des sinusförmigen Analog-Eingangs­ signals), welches dem Filter 11 zugeführt wird. In solchen Situationen aber (z.B. bei einigen Sprachsignalen), in denen das Analog- Eingangssignal einen negativen Anteil oder einen positiven Anteil der Wellenform besitzt, der zeitlich länger anhält als der entsprechende positive bzw. negative Anteil der Wellenform, wird eine Störung durch den Betrieb der Integrationsschaltung 13 erzeugt, in der Form, daß erhöhte Spannungssignale für die länger anhaltenden negativen Anteile der Wellenform (bzw. verringerte Spannungssignale für die länger anhaltenden positiven Anteile der Wellenform) erzeugt werden, mit der Folge, daß das PCM-Ausgangssignal gestört wird und nicht mehr eine getreue Darstellung des Analog-Eingangssignals ist.
Aus der Druckschrift US-A-4 097 860 ist eine Einrichtung zum Korrigieren einer dieser Einrichtung durch Empfang eines ihr zugeführten Eingangssignals erzeugten Offset-Spannung bekannt. Diese bekannte Einrichtung weist einen Analog/Digital-Umsetzer, welcher das Eingangssignal empfängt, eine Zähleinrichtung, die ein Vorzeichensignal empfängt, wobei der Inhalt der Zählereinrichtung in Abhängigkeit des Vorzeichensignals erhöht bzw. vermindert wird, wenn die Abwesenheit eines Eingangssignals festgestellt wird, und einen Umsetzerkreis auf, der den Zählerstand der Zählereinrichtung in ein analoges Signal umwandelt.
Der Erfindung liegt die Aufgabe zugrunde, eine verbesserte Einrichtung zum Erzeugen eines Ausgangssignals, das eine weitestgehende genaue Darstellung eines Eingangssignals ist, sowie ein entsprechendes Verfahren zum Korrigieren eines Offset-Signals zu schaffen, die die oben aufgezeigten Probleme vermeidet.
Diese Aufgabe wird durch die in Anspruch 1 angegebene Einrichtung sowie durch das im Anspruch 7 angegebene entsprechende Verfahren gelöst. Den Unteransprüchen 2-6 sowie 8 sind nichttriviale, vorteilhafte Weiterbildungen der Erfindung entnehmbar.
Es wird eine verbesserte Einrichtung zum Erzeugen eines Ausgangssignals, das eine weitgehend genaue Darstellung eines Eingangssignals ist, sowie ein entsprechendes Verfahren zum Korrigieren eines Offset-Signals geschaffen werden, die in solchen Zeitspannen arbeiten kann, in denen kein Analog-Eingangssignal vorhanden ist.
Die erfindungsgemäße Verbesserung soll insbesondere zur Verbesserung eines sogenannten Kombinations-PCM-Chips geeignet sein. In einem solchen Chip soll die Offset-Spannung des Bandpaßfilters in den Sendeweg kompensiert werden. Insbesondere soll eine verbesserte PCM-Schaltung geschaffen werden, die geeignet ist, eine sich aufgrund von Temperaturschwankungen ändernde Offset-Spannung des Filters zu kompensieren, ohne daß das ausgegebene PCM-Signal beeinflußt wird.
Die Erfindung steht in Beziehung zu einer Schaltung, die den Wert des System-Offsets im Verlauf eines Initialisierungs- Vorgangs feststellt und digital speichert. Der Offset- Wert bleibt bei Vorhandensein eines Signals konstant. Um Langzeitveränderungen des System-Offsets zu kompen­ sieren, ist die erfindungsgemäße Einrichtung in der Lage, das Nicht-Vorhandensein eines eingegebenen Ana­ logsignals festzustellen. Wenn ein solches Eingabe- Analogsignal nicht vorhanden ist, wird der Wert zum Korrigieren der Offset-Spannung, der in einem speziell dafür vorgesehenen Register (Vorwärts/Rückwärts-Zähler) gespeichert ist, aktualisiert. In jedem Zyklusrahmen wird der in dem Register (Vorwärts/Rückwärts-Zähler) gespeicherte Wert nach Digital/Analog-Umsetzung an einem Summierknoten des Analog/Digital-Umsetzers auf das Eingangssignal addiert.
Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm einer herkömmlichen Kompensationsschaltung zur Kompensierung des Bandpaßfilter-Offset-Signals,
Fig. 2 verschiedene Impulsdiagramme von Signalen an verschiedenen Knoten der Schaltung nach Fig. 1 zur Veranschaulichung der Korrektur des Bandpaßfilter-Offsets während einer Initialisierungs-Phase,
Fig. 3 ein Blockdiagramm eines herkömmlichen, mit umschaltbarer Kapazität arbeitenden Inte­ grators, der die in Fig. 1 dargestellte Integrationsschaltung bildet, und
Fig. 4 ein Blockdiagramm einer erfindungsgemäßen Einrichtung zur Selbst-Nullpunktein­ stellung für eine Offset-Spannung.
Nach Fig. 4 wird ein Analog-Eingangssignal an ein Bandpaßfilter 11 gelegt. Ein Ausgangssignal des Bandpaßfilters 11 wird einem Summierknoten zugeführt, welcher zu einer Kombinier-(Addier)Schaltung 11a gehört, die ihrerseits wiederum einem Analog/Digital- Umsetzer 12 zugeordnet ist.
Das Ausgangssignal des Analog/Digital-Umsetzers 12 ist das PCM-(Puls-Code-Modulations)Ausgangssignal der Schaltung. Das Vorzeichen des PCM-Ausgangssignals wird einem Vorwärts/Rückwärts-Zähler 41, einem logischen Exklusiv-ODER-Glied 43 und einer Schaltung 44 zum Speichern des Vorzeichen-Bits des vorhergehenden Zyklus zugeführt. Wenn das Vorzeichen-Bit des vorher­ gehenden Zyklus, welches in der Schaltung 44 ge­ speichert ist, und das dem anderen Eingang des Ex­ klusiv-ODER-Glieds 43 gleichzeitig zugeführte Vor­ zeichen-Bit übereinstimmen, wird der Inhalt eines Überlaufzählers 42 um eine Zählstufe erhöht. Wenn dies bei 32 aufeinanderfolgenden Vergleichen geschieht, erzeugt der Überlaufzähler 42 als Ausgangssignal ein Signal-Bit "1", welches ein Freigabesignal zum In- Gang-Setzen des Vorwärts/Rückwärts-Zählers 41 ist, durch welches der Inhalt des Zählers aktualisiert wird.
Stehen an dem Exklusiv-ODER-Glied 43 zwei unter­ schiedliche Signale an, bevor die 32 aufeinanderfol­ genden Vergleiche erreicht sind, wird der Überlauf­ zähler 42 auf Null zurückgesetzt. Eine automatische Rücksetzung auf Null des Überlaufzählers 42 für Analog-Eingangssignale oberhalb von 300 Hertz ist deshalb vorhanden, weil Signale mit diesen Frequenzen keine 32 aufeinanderfolgende Eingangssignale für das Exklusiv-ODER-Glied 43 erzeugen können. Nach Wunsch läßt sich die Zahl 32 für die aufeinanderfolgenden gleichen Eingangssignale am Exklusiv-ODER-Glied 43 herauf- oder herabsetzen, je nach speziellem Anwen­ dungsfall. Der Inhalt des Vorwärts/Rückwärts-Zählers 41 wird auf einen Digital/Analog-Umsetzer 45 gegeben. Dessen Ausgangssignal wird der Kombinierschaltung 12a zugeführt, um eine Kompensierung des Offset-Signals des Bandpaßfilters zu erreichen.
Während der Initialisierungs-Phase, in welcher kein Eingangssignal am Bandpaßfilter 11 ansteht, wird das PCM-Ausgangssignal-Vorzeichen dem Vorwärts/Rückwärts- Zähler 41 in der angemessenen Richtung so lange zuge­ führt, bis die Offset-Spannung vom Filter 11 durch den Inhalt des Vorwärts/Rückwärts-Zählers 41 kompen­ siert ist.
Ist der Vorwärts/Rückwärts-Zähler 41 erst einmal initialisiert, dann erfolgt so lange keine Aktuali­ sierung des Zählerstands, wie ein Analog-Eingangssig­ nal dem Filter 11 zugeführt wird. Um zu bestimmen, wie und wann ein Analog-Eingangssignal nicht vorhan­ den ist, muß eine gewisse Anzahl konstanter (gleicher) Vorzeichen-Bits identifiziert werden (diese gewisse Zahl muß aber größer als ein Minimalwert sein, z.B. muß der Wert für ein Analog-Eingangssignal von 300 Hertz 27 betragen). Die Schaltung 44 nach Fig. 4 speichert das im vorausgehenden Zyklus zugeführte Vorzeichen-Bit, und dieses Vorzeichen-Bit wird ver­ glichen mit dem Vorzeichen-Bit des derzeitigen Zyklus. Stimmen die Eingangssignale in einer vorbestimmten Anzahl von Zyklen, wie sie von dem Überlaufzähler 42 festgelegt wird, überein, so entspricht dies der An­ nahme, daß kein Analog-Eingangssignal vorhanden ist, und das derzeitige Vorzeichen wird dazu verwendet, den Inhalt des Vorwärts/Rückwärts-Zählers 41 zu variieren, bis die Eingänge an dem Exklusiv-ODER-Glied 43 unter­ schiedlich sind.
Zusammengefaßt: Während der Initialisierungs-Phase ist nur die Schleife, welche den Vorwärts/Rückwärts-Zäh­ ler 41 und den D/A-Umsetzer 45 enthält, in Betrieb, um die am Ausgang des Filters 11 erscheinende Offset- Spannung zu kompensieren. Während der Betriebsphase werden dann die übrigen Teile der in Fig. 4 gezeigten Schaltung aktiv und wirken in der beschriebenen Weise so zusammen, daß ein genaues PCM-Ausgangssignal er­ halten wird, unabhängig von der Beschaffenheit des Analog-Eingangssignals.
Es ist verständlich, daß die Wechselwirkung der Kompensationssignale nicht stattfindet, wenn das Analog-Eingangssignal vorhanden ist. Außerdem ist verständlich, daß der Zähler als Langzeitspeicher dienen kann, der den Wert eines Korrektursignals speichert, ohne daß das Erfordernis einer Aktualisie­ rung des Signals besteht.

Claims (8)

1. Einrichtung zum Erzeugen eines Ausgangssignals, das eine weitestgehend genaue Darstellung eines Eingangssignals ist, aufweisend:
  • a) einen Analog/Digital-Umsetzer (12), der das Eingangssignal empfängt,
  • b) eine Zähleinrichtung (41), die an den Analog/Digital-Umsetzer (12) angeschlossen ist und von diesem ein Vorzeichensignal empfängt, wobei der Inhalt der Zähleinrichtung (41) in Abhängigkeit des Vorzeichensignals erhöht bzw. vermindert wird, wenn die Abwesenheit eines Eingangssignals festgestellt wird, und
  • c) eine Digital/Analog-Umsetzeinrichtung (45), die an die Zähleinrichtung (41) angeschlossen ist, um dem Analog/Digital-Umsetzer (12) ein Signal zuzuführen, welches durch den Inhalt der Zähleinrichtung bestimmt wird,
    gekennzeichnet durch
  • d) eine Einrichtung (44) zum Feststellen des Nicht-Vorhandenseins eines Eingangssignals, die das Nicht-Vorhandensein des Eingangssignals feststellt, nachdem mit Hilfe einer Initialisierungs- Phase eine Offset-Spannung, die im Inneren der Einrichtung durch Empfang eines an die Vorrichtung angelegten Eingangssignals erzeugt wird, festgestellt und korrigiert wurde,
  • e) wobei die Einrichtung (44, 42) zum Feststellen des Nicht- Vorhandenseins eines Eingangssignals das Nicht-Vorhandensein eines Eingangssignals feststellt, wenn das Vorzeichensignal von dem Analog/Digital-Umsetzer sich innerhalb einer vorbestimmten Anzahl von Zeitspannen nicht ändert.
2. Einrichtung nach Anspruch 1, gekennzeichnet durch eine Einrichtung (41) zum Vergleichen zweier separater Vorzeichensignale und eine Einrichtung (42), die durch Zählung feststellt, wann die vorbestimmte Anzahl von Zeitspannen verstrichen ist.
3. Einrichtung nach Anspruch 1 als Bestandteil eines Kombinations- PCM-Chips.
4. Einrichtung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch ein Bandpaßfilter (11), dessen Ausgangssignal das Eingangssignal der Einrichtung darstellt.
5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Zähleinrichtung (41) einen Vorwärts/ Rückwärts-Zähler enthält.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Zähleinrichtung (41, 42) eine Vergleichereinrichtung (42) enthält, die ein Vorzeichensignal mit einem Vorzeichensignal einer vorausgehenden Zeitspanne vergleicht und nach einer vorbestimmten Anzahl positiver Vergleichsergebnisse den in dem Vorwärts/Rückwärts-Zähler gespeicherten Wert korrigiert.
7. In einer Einrichtung nach Anspruch 1 ablaufendes Verfahren zum Korrigieren eines Offset-Signals, mit folgenden Schritten:
  • a) während kein Eingangssignal ansteht, wird der Inhalt eines Zählers (41) ansprechend auf ein Vorzeichen eines erfaßten Signals um eine Einheit geändert, und
  • b) wenn das Eingangssignal anliegt, wird ein zu dem Inhalt des Zählers (41) äquivalentes Analogsignal mit dem Eingangssignal kombiniert,
    dadurch gekennzeichnet,
  • c) daß die aus dem Eingangssignal und dem äquivalenten Analogsignal bestehende Signalkombination an einen Analog/Digital- Umsetzer (12) gelegt wird, welcher das Vorzeichensignal liefert,
  • d) daß das Vorzeichensignal mit einem Vorzeichensignal einer vorausgehenden Zeitspanne verglichen wird, und daß ein zweiter Zähler (42) erhöht wird, wenn das Vergleichsergebnis positiv ist, und
  • e) daß das Ändern des Zählerstands des Zählers (41) in Abhängigkeit der Vorzeichensignale erfolgt, nachdem der zweite Zähler (42) eine vorbestimmte Anzahl von positiven Vergleichsergebnissen festgestellt hat.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Eingangssignal von einem Bandpaßfilter (11) eines Sendewegs einer PCM-Schaltung empfangen wird.
DE3643160A 1985-12-19 1986-12-17 Nullpunkteinstellung für ein Kombinations-PCM-Chip Expired - Fee Related DE3643160C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT23295/85A IT1186477B (it) 1985-12-19 1985-12-19 Metodo ed apparecchio per piastrina di combinazione per modulazione di codile di impulso avente un perfezionato circuito di autoazzeramento

Publications (2)

Publication Number Publication Date
DE3643160A1 DE3643160A1 (de) 1987-06-25
DE3643160C2 true DE3643160C2 (de) 1996-02-01

Family

ID=11205779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3643160A Expired - Fee Related DE3643160C2 (de) 1985-12-19 1986-12-17 Nullpunkteinstellung für ein Kombinations-PCM-Chip

Country Status (6)

Country Link
US (1) US4805192A (de)
JP (1) JPS62157423A (de)
DE (1) DE3643160C2 (de)
FR (1) FR2592257B1 (de)
GB (1) GB2184906B (de)
IT (1) IT1186477B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965867A (en) * 1987-08-20 1990-10-23 Pioneer Electronic Corporation Offset compensation circuit
US5245340A (en) * 1989-06-27 1993-09-14 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Communications Digital transmultiplexer with automatic threshold controller
US4951051A (en) * 1989-08-31 1990-08-21 Itt Corporation Overload detector for an analog-to-digital converter
US5523756A (en) * 1994-01-18 1996-06-04 The Grass Valley Group, Inc. Analog-to-digital converter with offset reduction loop
US5483237A (en) * 1994-01-31 1996-01-09 At&T Corp. Method and apparatus for testing a CODEC
US5617473A (en) * 1995-06-23 1997-04-01 Harris Corporation Sign bit integrator and method
US5721547A (en) * 1996-01-04 1998-02-24 Asahi Kasei Microsystems Ltd. Analog-to-digital converter employing DC offset cancellation after modulation and before digital processing
JPH09261199A (ja) * 1996-03-22 1997-10-03 Kenwood Corp 受信装置
FR2754656B1 (fr) * 1996-10-14 1998-12-18 Commissariat Energie Atomique Unite et procede de codage de signal de photodetecteur, a correction de niveau d'entree, et utilisation d'une telle unite pour une gamma-camera
US6028543A (en) * 1997-10-03 2000-02-22 Eg&G Instruments, Inc. Apparatus for improvement of the speed of convergence to sub-least-significant-bit accuracy and precision in a digital signal averager and method of use
US6523233B1 (en) 1999-04-22 2003-02-25 Agere Systems, Inc. Method and apparatus for telephone network impairment detection and compensation in signal transmission between modems
US6239634B1 (en) 1999-05-19 2001-05-29 Parthus Technologies Apparatus and method for ensuring the correct start-up and locking of a delay locked loop
US6262608B1 (en) 1999-05-21 2001-07-17 Parthus Technologies Plc Delay locked loop with immunity to missing clock edges
US7047270B2 (en) * 2002-11-22 2006-05-16 Texas Instruments Incorporated Reporting a saturated counter value
DE10394282B4 (de) * 2003-09-08 2016-07-28 Infineon Technologies Ag Rücksetzungsfreie verzögerte Regelschleife
CN101379666A (zh) * 2006-02-03 2009-03-04 录象射流技术公司 具有减小横截面尺寸和/或减小光轴畸变的波导激光器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1113700A (en) * 1966-11-22 1968-05-15 Standard Telephones Cables Ltd Encoders for electrical signals
DE2205792A1 (de) * 1972-02-08 1973-08-16 Bodenseewerk Perkin Elmer Co Schaltungsanordnung fuer den automatischen nullinienabgleich
DE2205793C3 (de) * 1972-02-08 1974-09-12 Bodenseewerk Perkin-Elmer & Co Gmbh, 7770 Ueberlingen Schaltungsanordnung zum Abgleich der Nullinie
FR2171960B1 (de) * 1972-02-17 1978-03-03 Labo Cent Telecommunicat
US3951221A (en) * 1974-09-30 1976-04-20 National Controls, Inc. Computing postal scale
JPS6011849B2 (ja) * 1976-02-10 1985-03-28 日本電気株式会社 オフセツト補償回路
DE2625476A1 (de) * 1976-06-05 1977-12-22 Berkel Patent Nv Elektrisches auswertegeraet von waagen mit einer selbsttaetigen einstellung der nullpunktlage
FR2396463A1 (fr) * 1977-06-30 1979-01-26 Ibm France Circuit pour compenser les decalages du zero dans les dispositifs analogiques et application de ce circuit a un convertisseur analogique-numerique
US4193039A (en) * 1978-02-10 1980-03-11 The Valeron Corporation Automatic zeroing system
JPS6014534B2 (ja) * 1979-12-14 1985-04-13 富士通株式会社 オフセット補償方法及び回路
IT7923478A0 (it) * 1979-06-12 1979-06-12 Sits Soc It Telecom Siemens Disposizione circuitale per il collaudo di un convertitore analogico-digitale di un sistema di telecomunicazioni.
US4384278A (en) * 1981-07-22 1983-05-17 Bell Telephone Laboratories, Incorporated One-bit codec with slope overload correction
JPS5885931A (ja) * 1981-11-16 1983-05-23 Matsushita Electric Ind Co Ltd 磁気記録媒体
JPS58120351A (ja) * 1982-01-13 1983-07-18 Fujitsu Ltd 直流ずれ補償方式
JPS59181719A (ja) * 1983-03-31 1984-10-16 Fujitsu Ltd オフセツト補償回路
JPS60197016A (ja) * 1984-03-21 1985-10-05 Toshiba Corp アナログ・デジタル変換回路装置

Also Published As

Publication number Publication date
JPS62157423A (ja) 1987-07-13
GB8628794D0 (en) 1987-01-07
IT8523295A0 (it) 1985-12-19
GB2184906A (en) 1987-07-01
US4805192A (en) 1989-02-14
FR2592257B1 (fr) 1992-02-14
DE3643160A1 (de) 1987-06-25
GB2184906B (en) 1989-11-29
IT1186477B (it) 1987-11-26
FR2592257A1 (fr) 1987-06-26

Similar Documents

Publication Publication Date Title
DE3643160C2 (de) Nullpunkteinstellung für ein Kombinations-PCM-Chip
DE3902313C3 (de) Analog /Digitalwandler
DE68910847T2 (de) Schaltung zum Erzeugen einer Diskriminator-Vergleichsspannung.
EP0123893B1 (de) Verfahren und Schaltungsanordnung zur Bildfehlerkorrektur
DE3001397C2 (de)
DE3853540T2 (de) Bildempfängersteuerung.
DE3147578C2 (de)
EP0736977B1 (de) Verfahren zur Selbstkalibrierung eines A/D- oder D/A-Wandlers
DE3490308C1 (de) Verfahren und Schaltungsanordnung zur vom Frequenzbereich des zu erfassenden Signals unabhaengigen signalwertgemaessen Abtastung
DE69006634T2 (de) Verfahren und Vorrichtung zum Vermeiden falscher Echoelimination und/oder zum Vermeiden falscher Entzerrung in einem Telekommunikationssystem.
EP0145805B1 (de) Korrekturverfahren für Fehler in Zeichensignalen von Video/Teletextsignalen
EP0023331B1 (de) Schaltungsanordnung zur Synchronisierung einer untergeordneten Einrichtung, insbesondere einer digitalen Teilnehmerstation, durch eine übergeordnete Einrichtung, insbesondere eine digitale Vermittlungsstelle eines PCM-Fernmeldenetzes
DE69126493T2 (de) Fehlererkennungssystem
EP0305814A2 (de) Verfahren zum Ausgleichen von durch den Doppler-Effekt hervorgerufenen Laufzeit-Verschiebungen der Bursts in einem TDMA-Rahmen sowie Anordnung
DE2411062B2 (de) Dynamisch vorgespannte Differentialverstärkeranordnung
DE1762829A1 (de) Selbsteinstellender Analog-Digitalwandler
DE1252727B (de) Verfahren zum störungsfreien Empfang übertragener Daten
DE3744076C2 (de) Verfahren und Schaltung zur Schwarzwertregelung eines Videosignals
EP0515438B1 (de) Verfahren zum umsetzen einer analogen spannung in einen digitalwert
EP0177803B1 (de) Verfahren und Anordnung zum hochauflösenden Digitalisieren eines Signales
DE69123397T2 (de) Integrierender Spannung-Frequenzwandler
DE102004044815A1 (de) Datenverarbeitungsvorrichtung mit Taktrückgewinnung aus unterschiedlichen Quellen
EP1126645B1 (de) Kommunikationsnetzwerk mit zeitgesteuertem Kommunikationsprotokoll
EP1643650B1 (de) Verfahren und Anordnung zum Analog/Digital-Wandeln
DE3152403C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee