DE3636366C2 - - Google Patents
Info
- Publication number
- DE3636366C2 DE3636366C2 DE3636366A DE3636366A DE3636366C2 DE 3636366 C2 DE3636366 C2 DE 3636366C2 DE 3636366 A DE3636366 A DE 3636366A DE 3636366 A DE3636366 A DE 3636366A DE 3636366 C2 DE3636366 C2 DE 3636366C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- aluminum
- silicide layer
- mosi
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021332 silicide Inorganic materials 0.000 claims description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 25
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 229910016006 MoSi Inorganic materials 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910008484 TiSi Inorganic materials 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 239000012299 nitrogen atmosphere Substances 0.000 claims 1
- 239000000203 mixture Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004217 TaSi2 Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Silicon Compounds (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zur
Ausbildung einer metallischen Silicidschicht auf einem
Substrat und geht aus von einem Verfahren mit den Merkmalen
im Oberbegriff des Patentanspruchs 1, die aus der
US 44 43 930 bekannt sind.
Die Fig. 1 zeigt eine dünne Schicht oder kurz Dünnschicht
3 aus MoSix als ein Beispiel für ein bei der
Herstellung einer LSI-Schaltung benutztes Metall mit
hohem Schmelzpunkt, wobei die LSI-Schaltung durch Besputterung
einer Oxidschicht 2 ausgebildet wird,
die wiederum auf einer Si-Platte oder Wafer 1 ausgebildet
ist.
Das Zusammensetzungsverhältnis zwischen Mo und Si der
MoSix-Dünnschicht 3, die durch Besputterung der Oxidschicht
2 ausgebildet wird, ist hauptsächlich durch das
Zusammensetzungsverhältnis zwischen Mo und Si des Targets
bestimmt.
Eine stabile Zusammensetzung wird gewonnen, wenn das
Verhältnis von Si/Mo-Atomen bei 2 liegt. Jedoch wird das
Si/Mo-Zusammensetzungsverhältnis der MoSi-Schicht als ein
Teil einer Halbleiteranordnung so angesetzt, daß es innerhalb
eines Bereichs von 2 : 1 bis zu 3 : 1 liegt. Dies ist
der Fall, weil überschüssiges oder im Übermaß vorhandenes
Si in der MoSi-Schicht auftretende mechanische Spannungen
derart vermindern kann, daß ein Abplatzen, Abbröckeln oder
Abschälen der MoSi-Schicht verhinderbar sind, die andernfalls
während der Wärmebehandlung zur Rekristallisation
der durch Besputterung auf einen Si-Wafer aufgebrachten
MoSi auftreten würden. In "Silicides for VLSI Applications",
Academic Press 1983, Seiten 50-59 und 115-123, sind diese
Effekte sowie auch die gängigen bekannten Verfahren zum
Herstellen von Silicidschichten beschrieben. Wird jedoch
das Verhältnis von Si/Mo-Atomen auf Werte von 2,0 bis
3,0 angesetzt, so ist der spezifische Schichtwiderstand
sehr viel größer als für eine stöchiometriegemäße
Silicidschicht, d. h. eine Silicidschicht mit dem Verhältnis
2,0. Der Widerstand des hergestellten Leiters ist
infolgedessen höher, so daß die Betriebsgeschwindigkeit
der LSI-Schaltung verringert ist.
Aus "Silicides for VLSI Applications", Academic Press,
1983, Seiten 38-39, Seiten 46-49, Seite 124, Seite 156
bis Seite 157 und Seite 175ff., geht ferner hervor, daß
sich der Widerstand von TaSi₂-Schichten mit dünner Aluminiumbeschichtung
nach dem Glühen bei etwa 350°C bis
500°C insgesamt geringfügig verringert, jedoch die
Silicidschicht für sich denselben Widerstandswert wie vor
dem Aufbringen der Al-Schicht beibehält. Bei reinen nicht
beschichteten TiSi₂-Schichten wurde beobachtet, daß sich
bei einem Si/Ti-Verhältnis von 3 nach einem Sintern bei
900°C der spezifische Widerstand deutlich verringerte.
Ferner ist aus dem Artikel "VLSI Metallization
Using Aluminium and its Alloys", Solid State Technology,
März 1983, Seiten 131-138, bekannt, daß sich bei einer
Wärmebehandlung bei 450°C von mit Aluminium beschichtetem
Polysilicium Silicium in kristalliner Form in der
Al-Schicht absetzt. Der Einfluß dieses Effekts auf die
Kontakteigenschaften des Si/Al-Kontakts ist im einzelnen
untersucht und erläutert.
In "Aluminium Ternary Silicides", IBM Technical
Disclosure Bulletin, Band 25, Nr. 3A, August 1982,
Seiten 1177ff., ist unter anderem ausgeführt, daß nach
Abscheiden von Al auf einem binären Silicid ein ternäres
Silicid gewinnbar ist, in dem durch den Ersatz kovalenten
Si's durch metallisches Al eine höhere elektrische Leitfähigkeit
vorliegt.
In der eingangs erwähnten US 44 43 930 wird eine
WSix-Schicht mit 2×3 nach dem Ätzvorgang zur Ausbildung
von z. B. Source- und Drainbereichen in üblicher
Weise auf etwa 900°C nachgeglüht, um den Schichtwiderstand
herabzusetzen. Eine Aluminiumschicht wird dann
über der gesamten Struktur abgeschieden und zur Ausbildung
eines Kontaktanschlußmusters selektiv auf bestimmten
Kontaktanschlußbereichen der WSix- bzw. Polysiliciumschichtabschnitte
zurückgelassen, bevor eine Passivierungsschicht
aufgebracht wird.
Die bekannten Verfahren zur Beeinflussung der Leitfähigkeit
von Silicidschichten setzen demnach entweder
voraus, daß die gesamte Schicht vor oder nach dem Ätzvorgang
bei sehr hohen Temperaturen gesintert wird oder daß
die Silicidschicht entweder gemeinsam mit Aluminium aufgedampft
wird oder insgesamt mit einer Aluminiumkontaktschicht
versehen wird, um Si durch Al zu ersetzen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren
anzugeben, das die Ausbildung von Silicidschichten
auf einem Substrat ermöglicht, welche sich einerseits
während Wärmebehandlungen nicht vom Substrat lösen und
andererseits in wahlweise vorgebbaren Bereichen eine erhöhte
Leitfähigkeit aufweisen.
Diese Aufgabe wird durch den Gegenstand des Patentanspruchs
gelöst.
Danach wird eine Aluminiumschicht vor einer Wärmebehandlung
auf der Silicidschicht abgelagert, um deren
Schichtwiderstand durch die nachfolgende Wärmebehandlung
in ausgewählten Bereichen herabzusetzen, indem in den
unter dem Aluminium oder einer Aluminiumlegierung liegenden
Bereichen die Siliciumkonzentration vermindert wird.
Die Wärmebehandlung bei nur etwa 350°C bis 550°C, die
ein Absetzen überschüssigen Si's am Aluminium bewirkt,
vermeidet ein Ablösen der Silicidschicht.
Nach Entfernen der Al-Schicht mit dem daran abgesetzten
überschüssigen Si gewinnt man so eine Silicidschicht,
die in gezielt vorgebbaren Bereichen einen geringeren
spezifischen Widerstand aufweist, so daß Bereiche
von LSI-Schaltungen mit unterschiedlichen Anforderungen
an die Leitfähigkeit berücksichtigt werden
können. Auch ist im Gegensatz zum Stand der Technik,
der den Ersatz von Si durch Al aus einer dauerhaft aufgebrachten,
das Silicid völlig überdeckenden Al-Schicht
lehrt, möglich, Al-kontaktschichtfreie Silicidschichten
auszubilden, die dennoch Bereiche erhöhter Leitfähigkeit
aufweisen.
Im folgenden wird die Erfindung anhand der Zeichnungen näher erläutert.
Diese zeigen:
Fig. 1 - eine Schnittansicht, die eine auf einem Substrat ausgebildete
Silicidschicht zeigt,
Fig. 2a - eine Schnittansicht, die auf einer Silicidschicht abgelagertes
Al darstellt;
Fig. 2b - eine Schnittansicht, die durch die Wärmebehandlung an
der Al Schicht abgesetztes Si zeigt, und
Fig. 2c - eine Schnittansicht, die die Silicidschicht auf einem
Substrat darstellt, von der die Al Schicht und das abgesetzte Si
entfernt worden sind.
Im folgenden wird ein Ausführungsbeispiel anhand der Fig. 2a bis
2c näher erläutert.
Zunächst wird eine der in Fig. 1 gezeigten Struktur ähnliche Anordnung
hergestellt. Dies kann mittels der anhand von Fig. 1 beschriebenen
Art und Weise erfolgen.
Daraufhin wird Al durch Evaporation bzw. Verdampfung oder ein
Sputterverfahren auf der MoSix Schicht 3 abgelagert bzw. niedergeschlagen,
um eine Schicht 4 einer Dicke von ungefähr 0,5 bis zu
einigen Mikrometern auszubilden.
Dann wird eine Wärmebehandlung bei einer Temperatur von 350° Celsius
bis zu 550° Celsius und in einer Stickstoff N2- oder Wasserstoff H2-
Atmosphäre für eine Zeitdauer von einigen wenigen Minuten bis zu
wenigen Stunden angewandt. Durch diese Wärmebehandlung wird ein
Absetzen oder eine Abscheidung des Si in der MoSix Schicht 3 an die
Al Schicht 4 bewirkt. Das abgesetzte Si ist in Fig. 2b durch die
Bezugszahl 5 angezeigt.
Daraufhin werden die Al Schicht 4 und das abgesetzte Si 5 entfernt,
so daß eine in Fig. 2c dargestellte Struktur gewonnen wird. Das
Zusammensetzungsverhältnis von Si zu Mo in der resultierenden MoSix
Schicht 3′ ist geringer als das der Schicht 3 in Fig. 1, d. h. der
Schicht, wie sie unmittelbar nach dem Sputterprozeß mit Mo und Si
vorliegt. Infolgedessen ist der spezifische Widerstand der MoSi
Schicht herabgesetzt.
Die Al Schicht 4 kann darüber hinaus selektiv ausgebildet werden, so
daß die Al Schicht mit beliebig erwünschtem Muster ausgebildet wird.
In diesem Fall wird nur der Teil oder der Bereich der MoSix Schicht
3, die unter dem Muster der Al Schicht liegt, der Abscheidung oder
Absetzung unterliegen und die resultierende MoSix Schicht wird dann
in so ausgewählten Bereichen, d. h. in Bereichen, die unterhalb des
durch die Al Schicht gebildeten Musters lagen, eine geringere
Konzentration an Si und infolgedessen einen geringeren spezifischen
Widerstand aufweisen.
Die Erfindung kann auch auf andere Silicide wie beispielsweise WSix,
TiSix und TaSix angewandt werden.
Im beschriebenen Ausführungsbeispiel wird die Silicidschicht auf
einem Halbleitersubstrat ausgebildet, jedoch kann das erfindungsgemäße
Verfahren beispielsweise auch auf Fälle angewendet werden,
bei denen eine Silicidschicht in einem metallischen Produkt gebildet
wird.
Claims (3)
1. Verfahren zur Ausbildung einer metallischen Silicidschicht
(3) auf einem Substrat (1) durch die Kombination
der folgenden Verfahrensschritte:
- a) Ablagern einer metallischen Silicidschicht (3) aus MoSix, TiSix oder WSix mit einer über der stöchiometriegemäßen Konzentration liegenden Konzentration von 2×3 durch Sputtern oder ein anderes Verfahren mit vergleichbarer Schichtbildung,
- b) selektives Ablagern einer Schicht aus Aluminium (4) oder einer Aluminiumlegierung auf dieser metallischen Silicidschicht mit beliebigem Muster und
- c) Entfernen der Schicht aus Aluminium (4) oder der Aluminiumlegierung und des daran abgesetzten Siliciums,
dadurch gekennzeichnet,
- d1) daß nach Schritt b), aber vor Schritt c) eine Wärmebehandlung erfolgt, die ein Absetzen von Silicium aus der metallischen Silicidschicht am Aluminium bewirkt, bei einer Temperatur von etwa 350°C bis etwa 550°C, so daß der unter der Schicht aus Aluminium (4) oder Aluminiumlegierung liegende Teil der Silicidschicht (3) eine geringere Siliciumkonzentration aufweist.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
- d2) daß die Wärmebehandlung in einer Wasserstoff- oder in einer Stickstoffatmosphäre durchgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60251061A JPS62111421A (ja) | 1985-11-09 | 1985-11-09 | 金属シリサイド膜組成比制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3636366A1 DE3636366A1 (de) | 1987-05-14 |
DE3636366C2 true DE3636366C2 (de) | 1993-06-03 |
Family
ID=17217040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863636366 Granted DE3636366A1 (de) | 1985-11-09 | 1986-10-25 | Verfahren zur ausbildung einer silicidschicht |
Country Status (5)
Country | Link |
---|---|
US (1) | US4983547A (de) |
JP (1) | JPS62111421A (de) |
KR (1) | KR900002619B1 (de) |
DE (1) | DE3636366A1 (de) |
GB (1) | GB2183677B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19742972A1 (de) * | 1997-09-29 | 1999-04-08 | Siemens Ag | Verfahren zur Ausbildung eines niederohmigen Leitbahnbereichs auf einem Halbleitersubstrat |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6437011A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor integrated circuit |
KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
US5418188A (en) * | 1991-09-05 | 1995-05-23 | International Business Machines Corporation | Method for controlled positioning of a compound layer in a multilayer device |
US5358574A (en) * | 1993-11-22 | 1994-10-25 | Midwest Research Institute | Dry texturing of solar cells |
US5494860A (en) * | 1995-03-14 | 1996-02-27 | International Business Machines Corporation | Two step annealing process for decreasing contact resistance |
US5725739A (en) * | 1996-07-08 | 1998-03-10 | Micron Technology, Inc. | Low angle, low energy physical vapor deposition of alloys |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3382568A (en) * | 1965-07-22 | 1968-05-14 | Ibm | Method for providing electrical connections to semiconductor devices |
US4332839A (en) * | 1978-12-29 | 1982-06-01 | Bell Telephone Laboratories, Incorporated | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide |
JPS5735318A (en) * | 1980-08-12 | 1982-02-25 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
US4337476A (en) * | 1980-08-18 | 1982-06-29 | Bell Telephone Laboratories, Incorporated | Silicon rich refractory silicides as gate metal |
GB2128636B (en) * | 1982-10-19 | 1986-01-08 | Motorola Ltd | Silicon-aluminium alloy metallization of semiconductor substrate |
US4443930A (en) * | 1982-11-30 | 1984-04-24 | Ncr Corporation | Manufacturing method of silicide gates and interconnects for integrated circuits |
-
1985
- 1985-11-09 JP JP60251061A patent/JPS62111421A/ja active Pending
-
1986
- 1986-08-27 KR KR1019860007127A patent/KR900002619B1/ko not_active IP Right Cessation
- 1986-10-25 DE DE19863636366 patent/DE3636366A1/de active Granted
- 1986-11-06 GB GB8626523A patent/GB2183677B/en not_active Expired
-
1988
- 1988-10-20 US US07/260,390 patent/US4983547A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19742972A1 (de) * | 1997-09-29 | 1999-04-08 | Siemens Ag | Verfahren zur Ausbildung eines niederohmigen Leitbahnbereichs auf einem Halbleitersubstrat |
Also Published As
Publication number | Publication date |
---|---|
GB2183677A (en) | 1987-06-10 |
DE3636366A1 (de) | 1987-05-14 |
JPS62111421A (ja) | 1987-05-22 |
GB8626523D0 (en) | 1986-12-10 |
KR900002619B1 (ko) | 1990-04-20 |
US4983547A (en) | 1991-01-08 |
GB2183677B (en) | 1989-12-20 |
KR870005452A (ko) | 1987-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19581952B4 (de) | Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche | |
DE2440481C3 (de) | Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger | |
EP0280089B1 (de) | Verfahren zum Herstellen einer als Kontakt- und Barriereschicht wirkenden Titan/Titannitrid-Doppelschicht in höchstintegrierten Schaltungen | |
DE3853392T2 (de) | Verbindungsstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung. | |
DE3889762T2 (de) | Elektrische Schaltung mit supraleitender Mehrschichtstruktur und Herstellungsverfahren dafür. | |
DE3632209C2 (de) | ||
DE3872859T2 (de) | Verfahren zur metallisierung eines kieselsaeure-, quartz-, glas- oder saphirsubstrates und so erhaltenes substrat. | |
DE3877412T2 (de) | Bei einer mehrere halbleiterbausteine beinhaltenden verpackung fuer hohe ansprueche verwendbares mehrschichtenverbindungssystem. | |
EP0950261B1 (de) | Halbleiterkörper mit rückseitenmetallisierung | |
EP0002703B1 (de) | Verfahren zum Herstellen von dünnen metallisch leitenden Streifen auf Halbleitersubstraten und damit hergestellte metallisch leitende Streifen | |
EP0024572A2 (de) | Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate | |
DE69219529T2 (de) | Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat | |
DE3636366C2 (de) | ||
DE2556038C2 (de) | Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen | |
DE3346239C2 (de) | ||
DE1946673A1 (de) | Verbesserte Aluminiummetallisierung auf einem Monolithen | |
DE1639262A1 (de) | Halbleiterbauelement mit einer Grossflaechen-Elektrode | |
DE2054069A1 (de) | Verfahren zur Metallisierung von Halb leiterbauelementen | |
DE3830131C2 (de) | ||
DE2142342A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1564528A1 (de) | Verfahren zum Herstellen eines elektrisch leitenden Kanals in einem kristallinen Halbleiterkoerper | |
DE69215956T2 (de) | Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement | |
DE1816748B2 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
DE1640470A1 (de) | Verfahren zum Herstellen von scharf definierten Aperturen in einer isolierenden Schicht bzw.in Halbleitermaterial,insbesondere zur gegenseitigen elektrischen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltungselemente | |
EP0020395A1 (de) | Verfahren zum herstellen von halbleiterbauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |