DE3586796T2

DE3586796T2 - Protokoll fuer warteschlange.

Info

Publication number: DE3586796T2
Application number: DE8686900015T
Authority: DE
Inventors: John Leslie Hullett; Robert Melville Newman
Original assignee: University of Western Australia
Current assignee: QPSX Communications Pty Ltd
Priority date: 1984-12-03
Filing date: 1985-12-03
Publication date: 1993-05-13
Anticipated expiration: 2005-12-04
Also published as: CA1252549A; AU5210086A; AU617928B2; EP0203165B1; JPH0640643B2; US5351043A; WO1986003639A1; DE3586796D1; EP0203165A4; US4922244A; AU5065590A; US5051742A; EP0203165A1; ATE82097T1; JPS62500978A; AU591645B2

Description

Die Erfindung befaßt sich mit einem Warteschlangenprotokoll zur Steuerung des Zugriffs von Kommunikationseinrichtungen mit einem geteilten, örtlichen Netzwerk, einem zentralisierten Verteiler oder einem System, welches eine Anzahl von netzwerkgekoppelten Verteilern aufweist.
In den letzten Jahren besteht ein Interesse an Kommunikationsnetzwerken, welche die Fähigkeit haben, einen weit gestreuten Mischbetrieb, wie Datenübertragung, Stimmübertragung, Videoübertragung und Facsimileübertragung zu handhaben. Bei einem Vorschlag wird der Einsatz einer Anzahl von Stationen angeregt, welche zwischen einem Paar von unidirektionalen Verbindungsgliedern geschaltet sind, wobei dieser Vorschlag in Bell System Technical Journal, September 1982 unter dem Titel: Description of Fastnet - A Unidirectional Local-Area Communications Network veröffentlicht ist.
Ein weiteres System ist in einer Veröffentlichung beschrieben, die den Titel "A Packet/Circuit Switch" trägt und von Z.L. Budrikis und A.N. Netravali veröffentlicht ist in AT & T Bell Laboratories Technical Journal, Band 63, No. 8, Oktober 1984. Diese Veröffentlichung schlägt ein örtliches bzw. lokales Netzwerk vor, welches Zugriffseinheiten (Aus) hat, welche zwischen unidirektionalen Busleitungen geschaltet sind. Eine Zugriffseinheit (AU) bezieht sich auf irgendeine geeignete Vorrichtung, welche Kommunikationen mit unidirektionalen Busleitungen und von diesen erlaubt. Die AUs sind derart eingerichtet, daß sie Datenübertragungen in Einzellängen-Paketen handhaben, wie dies im Kapitel 3.2 dieser Veröffentlichung beschrieben ist. Das gleiche Format wird für schaltungsverteilte Pakete vorgeschlagen, welche sich auf synchrone Kommunikationen, wie Telefonkommunikationssysteme, beziehen, welche erwünschterweise keine variablen Verzögerungen in den Übertragungswegen haben.
Allgemein gesprochen ist das Hauptziel der Erfindung darin zu sehen, ein neuartiges Warteschlangenprotokoll bereitzustellen, welches bei einem System ähnlich jenem eingesetzt werden kann, das von Bukrikis und Netravali vorgeschlagen wurde. Wie sich aus der nachstehenden Beschreibung ergibt, hat das neue Warteschlangensystem äußerst wesentliche Vorteile.
Nach der Erfindung wird ein Verfahren zur Warteschlangenbildung für Datenpakete zur Übertragung von Zugriffseinheiten in einem Netzwerk, welches erste und zweite, entgegengerichtete Busleitungen mit einer Mehrzahl von zwischen den Busleitungen angeschlossenen Zugriffseinheiten hat, wobei das Verfahren die folgenden Schritte umfaßt, wenn eine Zugriffseinheit ein Datenpaket zur Übertragung hat:
(a) Bestimmen auf welcher der Busleitungen das Datenpaket zu übertragen ist,
(b) Übertragen einer Anforderungsmarke (REQ) auf der anderen der Busleitungen, und
(c) Wählen eines unbelegten oder verfügbaren Datenpakets auf dieser Busleitung zur Übertragung des Datenpakets von der Zugriffseinheit unter Bezugnahme auf die Anzahl der unbelegten oder verfügbaren Pakete, die an der Zugriffseinheit an dieser Busleitung empfangen wurden, und der Anzahl von Anforderungsmarken (REQ), die an der Zugriffseinheit der anderen Busleitung empfangen wurden.
Vorzugsweise umfaßt das Verfahren die Schritte, gemäß denen nach Maßgabe der Bestimmung bestimmt wird, auf welche der Busleitungen ein Datenpaket von einer Zugriffseinheit zu übertragen ist, ein Anforderungsmerker, auf der zweiten Busleitung übertragen wird, wenn diese Zugriffseinheit ein Datenpaket zur Übertragung auf der ersten Busleitung hat, ein Anforderungsmerker-Zähler an dieser Zugriffseinheit jedesmal dann inkrementiert wird, wenn ein Anforderungsmerker von dieser Zugriffseinheit auf der zweiten Busleitung von den Zugriffseinheiten stromauf von dieser Zugriffseinheit auf der zweiten Busleitung festgestellt wird, der Zähler jedesmal dann inkrementiert wird, wenn ein unbelegtes Datenpaket durch diese Zugriffseinheit auf der ersten Busleitung festgestellt wird und dieses Datenpaket von dieser Zugriffseinheit auf der ersten Busleitung nach Maßgabe des Zählerstandes des Zählers übertragen wird.
Vorzugsweise werden weitere, gesonderte, dezentralisierte bzw. verteilte Warteschlangen für Datenpaketübertragungen in den zugeordneten Busleitungen erstellt.
Ferner umfaßt vorzugsweise jedes Datenpaket einen vorgewählten Prioritätsmerker, welcher die N vorwählbaren Prioritätswerte für die Datenpaketübertragung angibt, und das Verfahren umfaßt den Schritt, gemäß dem N gesonderte Warteschlangen für die zugeordneten Prioritätswerte erstellt werden, wobei N eine beliebige, positive ganze Zahl ist.
Die Erfindung stellt auch ein Kommunikationsnetzwerk für eine Warteschlangenübertragung von in Datenpaketen vorliegenden Informationen an, wobei das Netzwerk aufweist:
erste und zweite, entgegengerichtete unidirektionale Busleitungen; und
eine Mehrzahl von Zugriffseinheiten, welche zwischen den Busleitungen angeschlossen sind, wobei die Zugriffseinheiten Anforderungsmarken (REQ) auf den Busleitungen erzeugen, wenn sie Datenpakete zur Übertragung hierauf haben, wobei die Zugriffseinheiten umfassen:
(a) eine Einrichtung zur Bestimmung auf welche der Busleitungen das Datenpaket zu übertragen ist,
(b) eine Anforderungsmarken-Erzeugungseinrichtung zum Übertragen einer Anforderungsmarke (REQ) auf der anderen der Busleitungen, und
(c) eine logische Einrichtung zum Wählen eines unbelegten oder verfügbaren Datenpakets auf dieser einen Busleitung zur Übertragung des Datenpakets von der Zugriffseinheit unter Bezugnahme auf die Anzahl der unbelegten oder verfügbaren Datenpakete, die an den Zugriffseinheiten auf dieser Busleitung empfangen wurden und auf deren Zahl von Anforderungsmarken (REQ), welche an der Zugriffseinheit auf der anderen Busleitung empfangen wurden.
Vorzugsweise bestimmt die Bestimmungseinrichtung, auf welcher der Busleitungen das Datenpaket gemäß seiner Bestimmung zu übertragen ist und die Anforderungsmerker-Erzeugungseinrichtung erzeugt einen Anforderungsmerker auf der zweiten Busleitung, wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf der ersten Busleitung hat, und wobei die logische Einrichtung einen Anforderungsmerker-Zähler aufweist, welcher jedesmal dann inkrementiert wird, wenn ein Anforderungsmerker durch die Zugriffseinheit auf der zweiten Busleitung von den Zugriffseinheiten stromauf von der zweiten Busleitung detektiert wird, der Anforderungsmerker-Zähler jedesmal dann dekrementiert wird, wenn ein unbelegtes Datenpaket durch die Zugriffseinheit auf der ersten Busleitung detektiert wird und das Datenpaket auf der ersten Busleitung von der Zugriffseinheit nach Maßgabe des Zählerstands des Anforderungsmerker- Zählers übertragen wird.
Vorzugsweise umfaßt das Netzwerk erste und zweite Anforderungsmerker-Zähler, welche jeweils der einen oder der anderen Busleitung zugeordnet sind, wodurch sich gesonderte, dezentralisierte Warteschlangen für jede Busleitung erstellen lassen.
Die Erfindung gibt auch eine Zugriffseinheit zur Übertragung von Informationen in Form von Paketen auf einem Netzwerk welches erste und zweite entgegengerichtete unidirektionale Busleitungen umfaßt an, wobei die Zugriffseinheit umfaßt:
(a) Anforderungsmarkenerzeugungseinrichtungen zum Erzeugen einer Anforderungsmarke (REQ) zur Übertragung auf der zweiten Busleitung, wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf der ersten Busleitung hat;
(b) Überwachungseinrichtungen, welche auf die empfangenen Anforderungsmarken (REQ) und die unbelegten oder verfügbaren Datenpakete ansprechen;
(c) Zählereinrichtungen, welche auf die Überwachungseinrichtungen ansprechen, wobei die Zählereinrichtungen wenigstens erste und zweite Zähler umfassen, wobei der Zählerstand des ersten Zählers selektiv in Abhängigkeit von den empfangenen Anforderungsmarken (REQ) und unbelegten oder verfügbaren Datenpaketen geändert wird;
(d) logische Einrichtungen zur Übertragung des Zählerstands des ersten Zählers zu dem zweiten Zähler, wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf der ersten Busleitung hat und zum anschließenden Dekrementieren des Zählerstands des zweiten Zählers bei Empfang von Anforderungsmarken (REQ) auf der ersten Busleitung; und
(e) Steuereinrichtungen, welche auf den zweiten Zähler ansprechen und derart arbeiten, daß die Übertragung der Datenpakete von der Zugriffseinheit auf der ersten Busleitung nach Maßgabe des Wertes des Zählerstands im zweiten Zähler gesteuert wird.
Bevorzugte Ausführungsformen der Erfindung werden nachstehend als Beispiele unter Bezugnahme auf die beigefügte Zeichnung näher erläutert. Darin zeigt:
Fig. 1 eine schematische Darstellung eines Verteilers oder eines in Schleifen gelegten unidirektionalen Busnetzwerks,
Fig. 2 eine schematische Darstellung eines Schieberegisterbus,
Fig. 3 ein Blockdiagramm zur Verdeutlichung der Verbindung einer Station mit einer Zugriffseinheit (AU),
Fig. 4 eine dezentralisierte Netzwerkarchitektur,
Fig. 5 eine gebündelte Netzwerktopologie,
Fig. 6A bis D Zeitsteuerstrukturen für Pakete nach Maßgabe von bevorzugten Ausführungsformen nach der Erfindung,
Fig. 7 ein Zugriffssteuerfeld (ACF),
Fig. 8 ein Zustandsübergangsdiagramm für die Datenpaketübertragung des verteilten bzw. dezentralisierten Warteschlangenprotokolls bei den bevorzugten Ausführungsformen nach der Erfindung,
Fig. 9 eine schematische Ansicht zur Verdeutlichung eines Schrittes bei dem dezentralisierten Warteschlangenprotokoll,
Fig. 10 ein Flußdiagramm für einen Teil des dezentralisierten Warteschlangenprotokolls,
Fig. 11 ein vereinfachtes Blockdiagramm einer AU,
Fig. 12 ein detaillierteres Diagramm einer AU in Verknüpfung zwischen unidirektionalen Busleitungen,
Fig. 13 eine detailliertere Ansicht eines Teils des Blockdiagramms einer AU,
Fig. 14 ein Schaltungsdiagramm für ein Teil der Puffersteuerschaltung,
Fig. 15 ein Zeitablaufdiagramm für die Speicherlogik,
Fig. 16 ein Zeitablaufdiagramm für die Übertragungslogik,
Fig. 17 eine Ansicht für die Übertragungslogikschaltung,
Fig. 18 eine Ansicht zur Verdeutlichung der Logikschaltung zum Lesen aus dem Übertragungspuffer,
Fig. 19 eine Ansicht zur Verdeutlichung der dezentralisierten Warteschlangenlogik,
Fig. 20A und B welche an der Linie X-Y verknüpft sind, zur Verdeutlichung einer Schaltung zur Realisierung der dezentralisierten Warteschlangenlogik,
Fig. 21A und B welche an der Linie X-Y verknüpft sind, zur Verdeutlichung einer Schaltungsrealisierung für den Übertragungspuffer und die zugeordneten Schaltungen,
Fig. 22 ein logisches Ablaufdiagramm für die Empfangsseite der Zugriffseinheit,
Fig. 23 ein Schaltungsdiagramm für die Zählerlogik für die Paketspeicherung,
Fig. 24A und B welche an der Linie X-Y verknüpft sind, zur Verdeutlichung einer Schaltungsrealisierung für die Empfangsseite der Zugriffseinheit,
Fig. 25 ein vereinfachtes Blockdiagramm des zeitunterteilten Multiplexerteilers,
Fig. 26 ein vereinfachtes, schematisches Diagramm der zentralen Steuereinrichtung, und
Fig. 27 ein Schaltungsdiagramm für den Generator für unbelegte Pakete nach Fig. 26.
Eine vollständige QPSX Verteilerarchitektur ist in Fig. 1 gezeigt. Der Ausdruck QPSX bezeichnet einen Verteiler, welcher nach Maßgabe der Erfindung Warteschlangenpakete und einen synchronen Kommunikationsaustausch hat, so daß diese Bezeichnung ein Acronym für QPSX ist. Der Verteiler weist zwei unidirektionale Busleitungen, eine Busleitung A und eine Busleitung B auf, in welchen die Daten in Gegenrichtungen strömen, der Verteiler weist ferner eine zentrale Steuereinrichtung 2 und eine Anzahl von verteilten bzw. dezentralisierten Zugriffseinheiten (AUs) 4 auf, welche zwischen die Busleitungen A und B geschaltet sind. Obgleich jede Busleitung von der zentralen Steuereinrichtung 2 ausgeht und dort endet, gibt es keine Durchgangsverbindung unter normalen Umständen. Jede AU 4 hat Leseabgriffe (Taps) 6 und 8 von den zugeordneten Busleitungen und Leitungen 10 und 12, welche mit unidirektionalen Schreibkopplern und mit den zugeordneten Busleitungen verbunden sind. Die Schreibkoppler übertragen nur in die Übertragungsrichtung der zugeordneten Busleitungen. Die Leseverbindungen für jede AU sind an der Busleitung stromauf von den Schreibverbindungen angebracht und folglich ist jede durch die jeweilige AU gelesene Information unbeeinflußt von der durch dieselbe geschriebenen Information.
Der unidirektionale Informationsfluß auf den Busleitungen mit einer Vielzahl von Abgriffen ermöglicht, daß jede hiervon synchron betrieben werden kann, und hierdurch wird die erforderliche Basis für die Umschaltung der Gesamtschaltung auf Stimmübertragung bereitgestellt. Für jede AU ist eine Zweiweg-Kommunikationseinrichtung durch die geeignete Wahl der Busleitung verfügbar. Jede Busleitung kann von einer AU zur Kommunikation mit der zentralen Steuereinrichtung 2 genutzt werden.
Alle Synchronisationen von Bit bis Datenübertragungsblock und Mehrfachdatenübertragungsblöcken werden mit Hilfe der zentralen Steuereinrichtung 2 ermöglicht, wie dies in den Fig. 6A bis D verdeutlicht ist. Die zentrale Steuereinrichtung weist Synchronkanäle auf Anforderung von den AUs zu, welche an die Busleitungen angeschlossen sind. Diese Anforderungen werden dann über Pakete verteilt. Zusätzlich zu dieser Zuweisfunktion für die synchrone Schaltungsverbindung führt die zentrale Steuereinrichtung eine Busleitungs- und AU-Fehlerüberwachung und Steuerfunktion aus. Die unidirektionale Übertragung führt zu einer eindeutig definierten physikalischen Adresse für die Terminalanlage (nicht gezeigt) an einer Station 14, welche mit der AU über eine Stationsschnittstelle 16 oder 17 verbunden ist. Für eine Datenverarbeitungsstation wird die Schnittstelle als eine IP 16 bezeichnet, während für eine stationsmaßgebliche synchrone Verbindung, wie eine Telefonverbindung, die Schnittstelle als eine IF 17 bezeichnet ist.
Bezüglich der Datenübertragung steuert die AU den Zugriff ihres eigenen Datenpakets zu den Busleitungen. Da die Zeitsteuerung, welche von der zentralen Steuereinrichtung beherrscht wird, von einer anderen AU ausgeführt werden kann, ist die Steuerung der Paketverteilung in der QPSX vollständig dezentralisiert.
Die QPSX-Verteilung, welche in Fig. 1 gezeigt ist, kann in Gruppen in Form von Clustern gruppiert zusammengefaßt werden, welche über unidirektionale Übertragungsleitungen 26, wie optische Fasern, untereinander verbunden sind. Alternativ können die AUs individuell geschaltet werden und können über Übertragungsleitungen verbunden sein.
Fig. 2 zeigt eine besonders zweckmäßige Ausgestaltungsform zur Realisierung der Busleitungen A und B für gebündelte AUs, wobei die Auslegung ähnlich wie jene getroffen ist, die in der vorstehend genannten Veröffentlichung von Budrikis und Netravali beschrieben ist. Hier weisen die unidirektionalen Busleitungen A und B seriell geschaltete Schieberegister 18 mit einer Anzahl von Schieberegistern in jeder Busleitung gleich der Anzahl von AUs auf. Diese Auslegung hat den Vorteil, daß jedes Schieberegister ein gemeinsames Taktsignal CLK auf den Leitungen 20 und 22 nutzen kann. Die Leseabgriffe 6 und 8 für eine jeweilige AU sind mit den Ausgängen der Schieberegister der vorangehenden Stufe verbunden. Das Schreiben erfolgt unter Einsatz der Koppler in Form von ODER-Verknüpfungsgliedern 24, welche seriell zwischen die Schieberegister geschaltet sind und die Schreibleitungen 10 und 12 als Eingänge haben. Die Auslegung nach Fig. 2 ist insbesondere zweckmäßig, da die AUs und Teile der Busleitungen A und B integriert unter Einsatz von VLSI-Techniken ausgeführt werden können.
Fig. 4 zeigt ein vollständig dezentralisiertes Netzwerk, bei dem Teile der Busleitungen durch physikalische Übertragungsleitungen 26 dargestellt werden, welche für örtliche Bereiche mit der AU Verbindung, basierend auf einer Stationsstelle, bestimmt sind. Die Verbindungen mit der Übertragungsleitung können entweder aktiv oder passiv sein. Aktive Verbindungen würden einen Empfänger, einen Regenerator und einen Sender im Signalverlauf umfassen. Andererseits können passive Verbindungen für Kupferkabel mit einem Leseabgriff mit hoher Impedanz und einem Schreibabgriff mit Richtkopplung bereitgestellt werden. Für Lichtleitkabel können sowohl die Lese- als auch die Schreibverbindungen über Richtungskoppler bereitgestellt werden, welche an sich bekannt sind. Die Netzwerkauslegung mit den passiven Verbindungen kann ähnlich jener getroffen sein, welche in einer Anzahl von vorhandenen örtlichen Netzwerkbereichen, insbesondere jenen eingesetzt werden, bei denen implizite Einzeldurchlaufprotokolle eingesetzt und erstellt werden. Hierbei erfolgt die Übertragung im allgemeinen über ein Koaxialkabel, und die hierbei eingesetzte Technologie ist ähnlich wie jene für CATV.
Fig. 5 zeigt einen Cluster oder eine dezentralisierte Sterntopologie. Hier sind die AUs 4 in Gruppen verbunden, welche durch paarweise vorgesehene Übertragungsleitungen 26 wie bei dem dezentralisierten Netzwerk nach Fig. 4 verknüpft sind. Folglich können die Busleitungen A und B die Form annehmen, welche in Fig. 2 verdeutlicht ist, und zwar an den verbundenen Clustern von AUs, wobei die Übertragungsleitungen 26 zwischen den Clustern von AUs verlaufen. Die Busleitungen A und B sind Ringleitungen mit der zentralen Steuereinrichtung 2, wie dies in Fig. 1 verdeutlicht ist.
Die clusterartige Netzwerktopologie in Fig. 5 bringt viele vorteilhafte Wirkungen mit sich, und sie ist ideal für die Bedienung eines Ortsbereichs. Ein wesentliches Kennzeichen ist der effiziente und betriebssichere Einsatz eines Verbindungskabels, welches von Punkt zu Punkt zwischen den Mehrplatzsystemstellen verläuft. Diese Einrichtungen (nicht gezeigt) können beispielsweise in jedem Stockwerk eines Gebäudekomplexes untergebracht sein, wobei das Verbindungskabel in den Steigschächten und zwischen den Gebäuden eingesetzt werden. Die AUs werden in den Einzelplätzen angeordnet, und es erfolgt eine Verkabelung mittels einer Sternverschaltung mit geeigneter Kapazität von denselben mit den jeweiligen IPs oder Schnittstellen IFs. Das Verbindungskabel ist vorzugsweise ein Lichtleiterkabel, welches die Vorteile hinsichtlich kleiner physikalischer Abmessungen, geringer Kosten und hoher Kapazität hat und insbesondere für einen Punkt-zu-Punkt-Einsatz bzw. einen Zuwachseinsatz geeignet ist.
Da sich die AUs in den Clustern befinden, können die Taktsteuersignaldetektions- und Kabelübertragungseinrichtungen gemeinsam mit den Übertragungsleitungen 26 in dem clusterartig ausgelegten Netzwerk genutzt werden, und das Netzwerk hat keine dezentralisierten Abgriffspunkte und es ist daher mit einem Betrieb mit äußerst hoher Geschwindigkeit geeignet. Es wird in Betracht gezogen, daß eine integrierte AU mit unterschiedlichen Betriebsgeschwindigkeiten von beispielsweise 16.384 Mbps 500 Mbps und darüber eingesetzt werden könnte. Die Anforderungen an ein Netzwerk mit hoher Kapazität können entweder durch ein Wachsen der Anzahl von AUs größer werden, welche daran angeschlossen sind, wenn die Anzahl von Benutzern größer wird, oder dadurch größer werden, daß die Anlagen, die der jeweilige Benutzer einsetzt, komplizierter werden. Allgemein gesprochen ist die Erweiterung eines Netzwerks unter Einsatz der QPSX-Verteilung äußerst einfach, da sich eine zusätzliche Kapazität dadurch bereitstellen läßt, daß man die Bit-Rate vergrößert oder daß man parallele Busleitungen verlegt. Ferner können zusätzliche AUs auf einfache Weise gegebenenfalls hinzugefügt werden.
Die Fig. 6A bis D verdeutlichen die zeitlichen Ablaufstrukturen, welche bei der QPSX-Verteilung nach der Erfindung eingesetzt werden. Für schaltungsverteilte oder synchrone Kommunikationsverbindungen wird in bevorzugter Weise eine Basisrate von 64 kbps mit Digital-Kanälen für Stimmübertragung eingesetzt und synchrone Vielzweckkanäle eingesetzt, welche mit Raten größer oder kleiner als dieser Wert arbeiten. Kanäle mit sehr kleinen Bit-Raten könnten beispielsweise für solche Funktionen wie Sicherheits- und Feueralarmüberwachung, eingesetzt werden, während Kanäle mit hoher Bit-Rate für eine Klangübertragung mit hoher Klangwiedergabetreue, optische Signale u. dgl. eingesetzt werden könnten. Andererseits stellt für paketverteilte Datenkommunikationsverbindungen die Zeitablaufstruktur Pakete mit festen Längen bereit, und die Auslegung ist derart getroffen, daß alle Pakete, die momentan nicht für die Schaltungsnutzung reserviert sind, für Daten zur Verfügung stehen. Alle Kommunikationsverbindungen in der physikalischen Ebene eines Netzwerkes, welches in den Fig. 4 und 5 gezeigt ist, sind vollständig synchron, d. h. auf den Busleitungen sind die auf der Busleitung übertragenen Bits synchron an jeder Station bezüglich der Bit-Rate und des Datenübertragungsblocks gesperrt. Die synchronen Bit- Ströme auf jeder Busleitung sind in Datenübertragungsblöcken 30 und größeren Mehrfachdatenübertragungsblöcken 32 gruppiert, welche die Wiederholungszeitstruktur bereitstellen, die für die synchronen Schaltungen erforderlich ist. Die Datenübertragungsblockperiode beläuft sich vorzugsweise auf 125 us passend zu einer 8 KHz Abtastrate, welche bei PCM-Stimmkodierung eingesetzt wird.
Die Unterteilung der 125 us Datenübertragungsblöcke in Pakete 34 mit fester Länge ist für die Integration des synchronen Betriebs und des Datenübertragungsbetriebs geeignet. Die Pakete 34 können entweder durch die zentrale Steuereinrichtung 2 für die synchronen Schaltungen zugewiesen werden oder sie können für Datenübertragungsverbindungen freigehalten werden. Ein synchrones Paket 36 ist schematisch in Fig. 6C verdeutlicht und ein Datenpaket 38 ist schematisch in Fig. 6D verdeutlicht. Sowohl die synchronen Pakete 36 als auch die Datenpakete 38 haben ein Zugriffssteuerfeld (ACF) 40, welches ein TYPE Unterfeld 46 darin umfaßt, welches angibt, ob das folgende Paket ein synchrones Paket oder ein Datenpaket ist. Diese Auslegung ermöglicht eine dynamische Zuweisung von synchronen Paketen, basierend auf dem Bedarf, und es wird eine große Flexibilität beim Betreiben des Netzwerks bereitgestellt. Ferner sind keine Zwischenräume zwischen den Paketen vorhanden, und eine geringfügige Überlaufsteuerung bei jedem Paket ermöglicht eine äußerst effiziente Kapazitätsausnutzung.
Die synchronen Pakete 36 werden ferner durch die zentrale Steuereinrichtung 2 in 8-bit-Speicherzellen unterteilt, wobei jede eine Richtung einer Stimmschaltung aufnimmt. Die Rücklaufrichtung für jede Stimmschaltung nimmt eine Speicherzelle mit der identischen Position auf der anderen Busleitung ein. Diese Speicherzellenverwaltung der synchronen Pakete bedeutet, daß im örtlichen Bereich keine Verzögerung bei den Stimmschaltungen, abgesehen von der normalen Übertragungsverzögerung, auf der Verteilerbusleitung vorhanden ist. Die synchronen Kanäle mit Bit-Raten von größer als 64 kbps erhält man dadurch, daß man mehr als eine Speicherzelle pro Datenübertragungsblock hat. Die Mehrfach-Datenübertragungsblockstruktur 32 wird eingesetzt, um synchrone Kanäle mit niedriger Geschwindigkeit und einer Anzahl von Datenübertragungsblöcken pro Mehrfachdatenübertragungsblock N in Abhängigkeit von der minimal erforderlichen Rate bereitzustellen, wobei die Rate sich auf 64/N kbps beläuft.
Das bevorzugte Format von ACF hat acht Bits, von denen die ersten beiden für die Blocksynchronisation genutzt werden, die nächsten drei zur Angabe des Signalpakettyps genutzt werden und die restlichen drei Bits Steuerinformationen für die Paketverteilung darstellen. Da die Schaltungsverteilung von der zentralen Steuereinrichtung vorgenommen wird, ist kein Überlauf an den zugeordneten Quellen- und Bestimmungsadreßfeldern in den synchronen Paketen 36 vorhanden. Die Übertragungen erfolgen mit einer Geschwindigkeit, welche immer ein binäres Vielfaches von 64 kbps ist, wobei die Gesamtgeschwindigkeit bei der Auslegungsstufe nach Maßgabe der Anzahl von Teilnehmern und anzuschließenden Einrichtungen wählbar ist. Die eingesetzte Basisrate ist vorzugsweise 16.384 Mbps mit Raten bis zu 500 Mbps und darüber, welche möglich sind.
Das in Fig. 6D gezeigte Datenpaket 38 hat die ACF 40 in den ersten acht Bits. Angrenzende Felder, welche in typischer Weise sechzehn Bits lang sind, enthalten die Bestimmungsadresse DA und die Quellenadresse SA-Information jeweils Die Gesamtstruktur ist vorzugsweise in Übereinstimmung mit den Empfehlungen des IEEE 802 Normen-Komitees.
Die bevorzugte Form von ACF ist in Fig. 7 gezeigt und sie ist gemeinsam für die synchronen Pakete und die Daten-Pakete, wie dies vorstehend angegeben ist. Dieses Feld weist ein Block SYNC-Unterfeld 42, BUSY-Unterfeld 44, TYPE-Unterfeld 46 und REQUEST-Unterfeld 48 auf. Das Block SYNC-Unterfeld 42 wird durch die zentrale Steuereinrichtung 2 bestimmt und weist zwei Bits auf, welche zur Signalblockinformation genutzt werden. Eine mögliche Kodierung lautet wie folgt:
1,0 bezeichnet erstes Paket in einem Block 30;
1,1 bezeichnet erstes Paket in einer Mehrblockanordnung 32; und
0,1 bezeichnet ein anderes Paket als das erste in einem Block.
Das BUSY-Unterfeld besteht aus einem Einzelbit, welches gesetzt wird, wenn das Paket entweder zur synchronen Übertragung oder zur Datenübertragung genutzt wird. Das TYPE-Unterfeld ist drei Bits lang, wodurch acht Paketartenzustände bezeichnet werden können. Eines dieser Code-Worte wird von der zentralen Steuereinrichtung genutzt, um ein Paket als ein synchrones Paket zu kennzeichnen, wie beispielsweise durch 1,0,0. Wenn eine AU dieses Code-Wort detektiert, wird nicht versucht, das nächste Feld als eine Bestimmungsadresse DA zu dekodieren. Nicht-synchrone Pakete haben zu Beginn alle Null in dem TYPE-Unterfeld und dies ermöglicht, daß die AU das Paket nutzt, um die geeignete Paketart in signaltechnischer Form zu werten. Beispiele der Paketarten sind Steuerpakete, Fehlerrückgewinnungspakete und normale Datenübertragungspakete. Das REQUEST-Unterfeld 48 ist zwei Bits lang und stellt zwei Einzelbits als gemeinsame Anforderungsmerker (REQ) bereit, welche für das dezentralisierte Warteschlangenprotokoll genutzt werden, wie dies nachstehend noch näher beschrieben wird. Natürlich kann jeder REQ-Merker gegebenenfalls mehr als ein Bit nutzen.
Die vorstehend beschriebene Zeitablaufstruktur ist dahingehend am günstigsten, daß sie sehr flexibel bei der Handhabung von synchronen Paketen und Datenpaketen ist und daß man von Haus aus eine beträchtliche Reduzierung von Hardware- Anforderungen hat, da die gleichen integrierten AUs sowohl für synchrone Pakete als auch für Datenpakete und für die Übertragung mit hohen und niedrigen Bitraten eingesetzt werden können.
Bei der QPSX Verteilung kann unter der Steuerung der zentralen Steuereinrichtung 2 der Übertragung von Paketen 36 für den synchronen Einsatz eine Priorität zugeordnet werden, und die verbleibenden Pakete können zur Datenübertragung genutzt werden. Das Paketzugriffsprotokoll steuert den Zugriff zu dem Übertragungsunternetzwerk von Datenpaketen, die in einer Warteschlange bei jeder AU angeordnet sind. Das Protokoll funktioniert derart, daß eine einzige verteilte bzw. dezentralisierte Warteschlange von Paketen gebildet wird, welche auf die Übertragung an den AUs warten. Es ist auch möglich, Werte für die Priorität durch Durchlaufen einer Anzahl von simultanen, dezentralisierten Warteschlangen zu vergeben, wie dies nachstehend noch näher erläutert wird. Fig. 7 zeigt ein System mit zwei Prioritäten, welche Merker mit verschiedenen Prioritäten, REQ1 und REQ2 haben.
Das dezentralisierte Warteschlangenprotokoll ermöglicht den Zugriff zu jedem Paket in im wesentlichen der gleichen zeitlichen Reihenfolge wie dieses erzeugt wird. Dies wird mit einem vernachlässigbaren Überlauf bei der Netzwerkkapazität erzielt, und dies führt zu einer minimalen Zugriffsverzögerung in allen Ebenen beim Netzwerkeinsatz. Insbesondere leidet die dezentralisierte Warteschlangenbildung nicht an langen Zugriffszeiten gegenüber anderen, gesteuerten Zugriffsformen bei weniger starker Netzwerkausnutzung. Da jedoch der Zugriff bestimmend ist, werden hierdurch die Schwierigkeiten überwunden, die bei Kollisionen bei Zugriffsschemata mit wahlfreiem Zugriff unter einer starken Netzwerkbelastung auftreten. Weitere Merkmale des dezentralisierten Warteschlangenprotokolls sind darin zu sehen, daß die Effizienz unabhängig von der Systembitrate ist, die Steuerung dezentralisiert ist und die an jeder Station benötigte Logik einfach ausgelegt ist.
Der erste Schritt bei der asynchronen Datenübertragung ist die Paketierung der Daten zu Datenpaketen 38, welche in Fig. 6D verdeutlicht sind. Dies wird durch eine Pfadverteilungs-Software in der IP durchgeführt, welche das TYPE-Unterfeld in den Kopfteil der DA- und SA-in den Paketen einfügt. Da die Pakete in jeder Station 16 gebildet werden, können sie durch die Übertragungs AU in einer Warteschlange entweder als eine Warteschlange für die Busleitung A für die Übertragung in einer Richtung oder für die Busleitung B für die Übertragung in der anderen Richtung in Abhängigkeit von der Bestimmungsadresse DA angeordnet werden. Da das Zugriffsprotokoll für jede Busleitung identisch und unabhängig ist, ist es lediglich erforderlich, den Zugriff zu einer der Busleitungen, der Busleitung A zu beschreiten.
Das dezentralisierte Warteschlangenprotokoll nutzt zwei Bits der ACF 40, nämlich das BUSY-Unterfeld 44 und das REQ-Bit des REQUEST-Unterfelds 48 (für ein System mit einer einzigen Priorität) jedes Pakets, um die Rangfolge des Zugriffs auf die Pakete mit den Busleitungen A und B zu steuern. Die AU ist für ein BUSY-Bit zur Zuleitung zur Busleitung A ausgelegt, wodurch angegeben wird, daß ein Paket voll ist, und das REQ-Bit wird entlang der Busleitung B zurückgeleitet, wodurch angegeben wird, daß eine stromabwärts liegende Station ein Paket hat, welches sich in der Warteschlange zur Übertragung auf der Busleitung A befindet.
Fig. 8 zeigt das Zustandsdiagramm für die Logik eines AU-Steuerungszugriffs der Pakete von einer Station Si auf die Busleitung A. Ein ähnliches Zustandsübergangsdiagramm ergebe sich für den Zugriff auf die Busleitung B. In einem IDLE-Zustand 52 hat die AU keine in einer Warteschlange angeordneten Pakete zur Übertragung auf der Busleitung A. In diesem Zustand jedoch muß die AU auf dem Pfad der dezentralisierten Warteschlange bleiben. Sie macht dies mit Hilfe eines REQ-Bitzählers 54, welcher schematisch in Fig. 9 verdeutlicht ist. Der Zähler 54 wird jedesmal dann inkrementiert, wenn ein REQ-Bit auf der Busleitung B gelesen wird und er wird jedesmal dann dekrementiert, wenn ein ungenutztes Paket durch die Station Si auf der Busleitung A geht.
Jedes durch die AU überwachte REQ-Bit stellt ein einziges Paket in der Warteschlange zur Übertragung auf der Busleitung A an einer stromabwärts liegenden Station dar. In diesem Zusammenhang ist es von Bedeutung anzumerken, daß ein REQ-Bit nur das erste Paket in der Warteschlange bei einer AU und nicht für alle in der Warteschlange befindlichen Pakete abgegeben werden kann. Ein neues REQ-Bit kann jedesmal dann abgegeben werden, wenn ein neues Paket sich zu der ersten Position in der Warteschlange in einer AU bewegt. Der REQ-Bitzähler 54 wird jedesmal dann dekrementiert, wenn ein ungenutztes Paket die Station Si auf der Busleitung A passiert, da ein solches Paket von einer der stromabwärts liegenden Station zu dem Zugriff in der Warteschlange genutzt wird. Auf diese Weise ist der REQ-Bitzähler in der Lage, den Pfad der Anzahl von Stationen anschließend an Si zu verfolgen, welche sich in der Warteschlange befindliche Pakete zur Übertragung haben.
Die AU an der Station Si verläßt den IDLE-Zustand 52 sobald ein Paket sich in der Warteschlange zur Übertragung auf der Busleitung A befindet. AQ stellt die Anzahl von Paketen in der Warteschlange zur Übertragung an der AU dar. Wenn der Zählerstand im REQ-Bitzähler 54 zu diesem Zeitpunkt nicht gleich Null ist, d. h. wenn RC nicht gleich Null ist (wobei RC der Zählerstand des REQ-Bitzählers ist), dann wird der gegenwärtige bzw. laufende Wert des Zählers zu einem Abwärtszähler 56 übergeben, und der REQ-Bitzähler 54 wird auf Null zurückgesetzt. Die AU ist nunmehr in einem COUNTDOWN-Zustand 58, welcher in Fig. 8 verdeutlicht ist. Beim Eintritt in diesen Zustand überträgt die AU ein REQ-Bit in der ACF 40 des nächsten Pakets, das durch die Busleitung B geht. Hierdurch wird allen Stationen mitgeteilt, daß in der vorangehenden Station Si bei der Busleitung A ein zusätzliches Paket sich in der Warteschlange zur Übertragung befindet. Es besteht jedoch eine Möglichkeit, daß dieses REQ-Bit ein REQ-Bit überschreiten kann, welches bereits von einer der Station Si vorangehenden Station entlang der Busleitung B abgegeben wurde. Da die Station Si ihren Leseabgriff 8 vor dem Richtschreibkoppler 12 hat, wird diese feststellen, daß das REQ-Bit bereits vor dem Einschreiben des eigenen Bits gesetzt wurde. Die AU versucht dann, das überschriebene REQ-Bit in anschließenden ACF's zu übertragen, bis es einmal unbeabsichtigt geschrieben wird. Hierdurch wird sichergestellt, daß alle Paketanforderungen durch die Stationen gezählt werden, welche dieser auf der Busleitung A vorausgehen.
Zugleich wird in dem COUNTDOWN-Zustand 58 der Wert des Zählerstands in dem Abwärtszähler 56 dekrementiert oder um eins verkleinert für jedes unbelegte Paket, das die Station Si auf der Busleitung A durchlaufen hat. Diese Pakete werden durch stromabwärts liegende Stationen genutzt, welche REQ-Bits übertragen haben, bevor die Station Si in den COUNTDOWN-Zustand gegangen ist. Das Vorhandensein des COUNTDOWN-Zustands stellt sicher, daß die Station Si nicht auf die Busleitung A zugreift, bevor diese stromabwärts liegenden Stationen zugreifen,welche bereits in der Warteschlange angeordnet sind.
Im COUNTDOWN-Zustand 58 ist es nach wie vor erforderlich, daß der REQ-Zähler 54 die REQ-Bits weiterzählt, welche er auf der Busleitung B empfangen hat, da diese die neuen in der Warteschlange anzuordnenden Pakete darstellen. Der REQ-Zähler 54 wird nur im COUNTDOWN-Zustand 58 inkrementiert, da die unbelegten auf der Leitung A durchgegangenen Pakete genutzt werden, um den Abwärtszähler 56 zu dekrementieren.
Wenn der Zählerstand des Abwärtszählers 56 gleich Null ist (CD=0, wobei CD der Zählerstand im Abwärtszähler ist) gelangt die AU in einen WAIT-Zustand 60. Sie wartet dann auf das nächste freie Paket auf der Busleitung A, um ihr Datenpaket zu übertragen, wie dies in Fig. 10 gezeigt ist. Wenn ein Paket verfügbar wird, nimmt sie einen ACCESS-Zustand 62 ein, in welchem die AU das erste Paket in der Warteschlange für die Busleitung A überträgt und das nächste Paket auf dieser Busleitung frei wird. Bei der Beendigung der Übertragung prüft die AU, um festzustellen, ob noch irgendwelche verbleibenden Pakete der Warteschlange für die Busleitung A vorhanden sind. Wenn keine vorhanden sind, kehrt die AU in den IDLE-Zustand 52 zurück. Wenn noch einige vorhanden sind, geht sie entweder in den COUNTDOWN-Zustand 58, wenn RC nicht gleich Null ist oder in einen STANDBY-Zustand 64, wenn RC gleich Null ist.
Wie sich aus Fig. 8 ersehen läßt, ist der STANDBY-Zustand 64 nur ausgehend vom IDLE oder ACCESS-Zustand zugänglich: In diesen Zustand gelangt man, wenn sich ein neues Datenpaket zu der ersten Warteschlangenposition in AU bewegt hat und der REQ-Bit- Zählerstand Null ist. Dies impliziert, daß keine der auf die Station Si folgenden Stationen an der Busleitung A in der Warteschlange befindliche Pakete zur Übertragung haben. Daher gelangt man in diesen Zustand nur während eines Zeitraums einer weniger starken Netzwerknutzung. Der STANDBY-Zustand ist vorhanden, so daß die AU entscheiden kann, ob es erforderlich ist, ein REQ-Bit abzugeben oder nicht. In diesem Zustand liest und schreibt die AU gleichzeitig ein BUSY-Bit in das BUSY-Bit-Unterfeld 44 des ersten Pakets auf der Leitung A. Wenn das BUSY-Bit nicht gesetzt wird, gelangt die AU direkt in den ACCESS-Zustand 62 und überträgt das nächste Paket ohne Abgabe eines REQ-Bits. Hierdurch ist ein direkter Zugriff zu der Busleitung während den Zeiträumen einer geringen Netzwerknutzung möglich. Wenn andererseits das erste Paket ein BUSY-Bit hat, würde die AU versuchen, ein REQ-Bit auf der Leitung B auf die gleiche Weise wie dies voranstehend beschrieben wurde, zu übertragen. Die AU würde auch direkt in den WAIT-Zustand gelangen und auf das Netzwerk zugreifen, wenn das nächste freie Paket ankommt. Diese Abfolge ist schematisch im Flußdiagramm in Fig. 10 verdeutlicht.
Der Einsatz des STANDBY-Zustands beim Zugriff durch die dezentralisierte Warteschlange ist als Option anzusehen. Wenn dieser Zustand nicht eingesetzt wird, dann würden die Eingangsbedingungen, welche zu dem STANDBY-Zustand führen, zu dem COUNTDOWN-Zustand übergeben werden. Dies bedeutet, daß jedesmal dann, wenn ein neues Paket in die erste Warteschlangenposition in der AU kommt, die AU in den COUNTDOWN-Zustand überführt wird.
Für eine Station, die auf eine Übertragung eines Pakets auf der Busleitung A wartet, wird die Arbeitsweise der dezentralisierten Warteschlange durch die Ankunft von eiligen Paketen beeinflußt, welche von stromaufwärts liegenden Stationen mit höherer Priorität beim Zugriff kommen, d. h. es handelt sich hierbei um jene, welche zuerst in der Warteschlange eingereiht wurden und durch den Zählerstand im Abwärtszähler 56 gekennzeichnet sind, welcher die Anzahl von stromabwärts liegenden Stationen mit einem Zugriff höherer Priorität angibt. Das REQ- Bit markiert die Zeit, während der ein spezielles Paket in der Warteschlange in einer AU zur Übertragung sich befindet und es bestimmt als solches die Paketposition in der dezentralisierten Warteschlange.
Wenn keine Verzögerung bei der Übergabe der REQ-Bits bei dem Netzwerk auftritt, wäre die Arbeitsweise des dezentralisierten Warteschlangenprotokolls perfekt. In Wirklichkeit ist die einzige Auswirkung dieser Verzögerung darin zu sehen, daß man eine geringfügige Verschiebung der Fangfolge des Zugriffs unter bevorzugter Berücksichtigung von stromaufwärtigen Stationen erhält. Die Effizienz wird hierdurch aber nicht herabgesetzt.
Wie vorstehend angegeben ist, werden gesonderte, dezentralisierte Warteschlangen für den Zugriff zu der Busleitung B gestellt.
Eine unmittelbare Fortentwicklung des dezentralisierten Warteschlangenprotokolls ermöglicht die Zuweisung einer Priorität an die Pakete, so daß in der Warteschlange sich befindende Pakete mit einer höheren Priorität vor jenen beim Zugriff behandelt werden, welche Pakete mit niedriger Priorität haben. Dies wird einfach dadurch erreicht, daß man gesonderte, dezentralisierte Warteschlangen für den jeweiligen Prioritätswert betreibt. Diese sind im gleichen Sinne gekoppelt, daß in der Warteschlange sich befindende Pakete mit einem speziellen Wert einer Priorität nur dann zugegriffen werden können, wenn die Warteschlangen mit höherer Priorität unbelegt sind.
Die Implementierungsänderungen, die für einen Betrieb mit einer Struktur mit mehrrangigen Prioritäten erforderlich sind, sind minimal. Für ein System mit N-Werten müssen N gesonderte Anforderungskanäle in der ACF bereitgestellt werden und jede AU muß mit gesonderten Abwärtszählern 56 betrieben werden. Bei der in Fig. 7 verdeutlichten Auslegung sind im Anforderungsunterfeld 48 zwei REQ-Bits vorgesehen, welche mit REQ1 und REQ2 bezeichnet sind, und die einem Prioritätssystem mit zwei Werten zugeordnet sind (d. h. N=2). Für eine AU zur Übertragung eines Pakets mit einem I-Wert auf der Busleitung A wird folgende Prozedur benutzt: Wenn das Paket das vordere Ende des Paketpuffers für I-Wert bei der AU erreicht, wird eine Anforderung auf den REQ-Kanal mit dem I-Wert auf der Leitung B übertragen. Diese Anforderung wird von allen AUs auf der Leitung A stromauf von den anfordernden Stationen registriert. Diese Registrierung erfolgt dadurch, daß alle Anforderungszähler 54 der Priorität I und kleiner inkrementiert werden. Wie zuvor wird jeder Anforderungszähler einer AU bei jedem unbelegten Paket, welches durch die Leitung A geht, dekrementiert. Das Paket am vorderen Ende des Puffers mit dem I- Wert bewirkt nicht, daß die AU in den COUNTDOWN-Zustand 58 überführt wird, bis alle gepufferten Pakete höherer Priorität übertragen sind. Selbst wenn in dem COUNTDOWN-Zustand 58 mit dem I-Wert irgendwelche neue Anforderungen mit höherwertigen Prioritäten als I erfolgen, dann wird I den Abwärtszähler 56 inkrementieren. Daher gelangt das Paket mit dem Wert I nicht über den Zugriff zu dem Netzwerk solange noch in irgendeiner der AU-Pakete mit höherer Priorität in der Warteschlange sind. Anforderungen mit dem Wert I währenddem die AU in dem COUNTDOWN-Zustand mit I-Wert ist, inkrementieren den REQ-Zähler mit dem I-Wert. Anforderungen mit niedriger Priorität wirken nur auf die REQ-Zähler für niedrige Werte ein.
Abgesehen von der Notwendigkeit, den Abwärtszähler 56 zu inkrementieren, wenn Anforderungen mit höherer Priorität empfangen werden, arbeitet jede dezentralisierte Warteschlange in ihrem Grundzustand. Während Zeiträumen mit hoher Netzwerkausnutzung wird der Zugriff von Paketen aller Prioritäten so geordnet, daß Pakete mit niedriger Priorität die Zwischenräume ausfüllen, welche nicht von Paketen mit höherer Priorität ausgefüllt werden. Bei einer weniger starken Netzwerkausnutzung haben die Pakete wie zuvor nahezu einen unmittelbaren Zugriff.
Wenn ein Netzwerk mit einer Struktur mit zwei unterschiedlichen Prioritäten betrieben wird und hierbei ein Zugriff mit hoher Priorität weniger häufig erforderlich ist, ist es nicht erforderlich, die dezentralisierte Warteschlange mit höherer Priorität zu durchlaufen. Zwei REQ-Kanäle jedoch sind normalerweise erforderlich und es müssen Vorkehrungen für Anforderungen mit hoher Priorität getroffen werden, um die Abwärtszähler 56 zu inkrementieren. Ein unmittelbarer Zugriff wird durch ein Paket mit hoher Priorität unabhängig von der Länge der Warteschlangen niedriger Priorität erreicht, da eine Anforderung mit hoher Priorität dazu dient, ein freies Paket für einen Zugriff mit niederer Priorität zu sperren. Diese Verfahrensweise kann als ein Warteschlangenspringen bezeichnet werden und kann beispielsweise genutzt werden, um Fehlerbedingungen zu signalisieren. Die Warteschlangenspringtechnik kann natürlich auf Systeme mit mehreren unterschiedlichen Prioritäten erweitert werden.
Die zur Ausführung des dezentralisierten Warteschlangenprotokolls erforderliche Logik befindet sich in den AUs. Es wäre möglich, die AUs derart auszulegen, daß sie einen Mikrocomputer enthalten, um die Logik mit geeigneten Software-Programmen auszuführen. Dies wäre jedoch relativ hinsichtlich der Arbeitsgeschwindigkeit langsam, und daher wird es bevorzugt, daß die AUs spezielle Hardware enthalten, um die logischen Funktionen auszuführen. Natürlich kann oder können eine AU oder eine Gruppe von AU als ein einziger VLSI-Chip integriert werden. Bei der nachstehenden Beschreibung und der Erläuterung der Schaltung einer AU wird von standardisierten integrierten Schaltungen (IC's) ausgegangen.
Fig. 11 zeigt in schematischer Weise die Architektur für eine AU 4. Die AU weist einen Paketverteiler 66 auf, welcher den Zugriff und den Empfang von asynchronen Paketen 38 von den Busleitungen A und B steuert. Die AU umfaßt auch einen TDM- Verteiler 68, welcher den Zugriff und den Empfang von synchronen Paketen 36 von den Busleitungen A und B steuert. Bei der dargestellten Anordnung ist eine Verteilersteuereinrichtung 70 gezeigt, welche die Verteiler 66 und 68 steuert, wobei es sich aber um eine Option handelt. Wenn diese vorgesehen ist, so sollte sie das Arbeiten beider Verteilern steuern oder sie könnte zur Überwachung der Pakete durch die anderen Verteiler genutzt werden. Normalerweise hat eine AU beide Verteiler 66 und 68, da diese aber funktionell unabhängig sind, können einige AUs nur den einen oder den anderen Verteiler in Abhängigkeit von dem jeweils bestimmungsgemäßen Einsatzzweck haben. DER TDM-Verteiler 68 jedoch nutzt einige Funktionen der Paketverteiler zur Signalisierung während des Schaltungsaufbaus und der Trennung. Daher ist für jeden TDM-Verteiler 68 ein Paketverteiler erforderlich, wobei aber ein Einzelpaketverteiler gemeinsam für eine große Anzahl von AUs bei einer Gruppenanordnung genutzt werden kann, welche nur die TDM-Verteiler 68 hat. Wenn in ähnlicher Weise die Verteilersteuereinrichtung 70 vorgesehen ist, kann diese in Verbindung mit einer großen Anzahl von AUs in einer Gruppenanordnung genutzt werden.
Wie in Fig. 11 gezeigt ist, werden die Busverbindungen 6, 8, 10 und 12 für den Paketverteiler 66 und den TDM-Verteiler 68 gemeinsam genutzt. Dies ist möglich, da die Paketverbindungen und die Synchronverbindungen sich niemals überlappen, wie dies voranstehend beschrieben wurde. Es besteht nicht einmal ein Widerstreiten bei dem dezentralisierten Warteschlangenprotokoll abgesehen von dem BUSY und REQ-Kanälen; dies wird aber unter Einsatz von ODER-Verknüpfungsgliedern zum Beschreiben der Busleitungen gelöst, wie dies in Fig. 2 gezeigt ist.
Fig. 12 zeigt ein schematisches Blockdiagramm für den Paketverteiler 66. Die Komponenten auf der linken Seite der Kettenlinie 72 stellen im wesentlichen die Empfangslogik dar, und die Komponenten auf der rechten Seite der Kettenlinie 72 bzw. der gestrichelten Linie 72 stellen im wesentlichen die Übertragungslogik dar. Das Diagramm zeigt die Steuerbusleitungen 74 und 76 zu und von den IP 16, welche mit der AU verbunden sind. Die Schaltung oberhalb der Steuerbusleitungen 74 und 76 ist dem Lesen und Schreiben auf den Busleitungen A zugeordnet, während die Schaltung unterhalb der Steuerbusleitungen 74 und 76 in Relation zu der Busleitung B steht. Die Schaltung für die beiden Busleitungen A und B ist übereinstimmend ausgelegt und daher braucht nur jene für die Busleitung A nachstehend näher erläutert zu werden.
Die Empfangsseite der AU-Busleitung A umfaßt ein seriell zu parallel Schieberegister 78, welches mit dem Lesezugriff 6 zu der Busleitung A gekoppelt ist. Alle auf der Busleitung A durchgehenden Daten werden in das Register 78 geschoben, um einen 8 Bit breiten parallelen Datenstrom zu erzeugen, welcher an dem Eingang eines kleinen Puffers 80 und einer logischen Empfangsschaltung 90 anliegt. Die Umwandlung zu einem parallelen Datenstrom, welcher an ACF anliegt und die DA-Dekodierung erfolgen bei der langsameren 2 MHz, oder Byte-Rate. Der kleine Puffer 80 stellt Zeit für die Anfangskodierung von ACF und DA bereit, welche in der logischen Empfangsschaltung 90 vorgenommen wird. Der Ausgang des kleinen Puffers 80 kann an den Eingang eines größeren Empfangspuffers 82 angelegt werden, wenn die logische Empfangsschaltung 90 dekodiert, daß das Paket Daten enthält, welche für diese Station bestimmt sind. Daten in Paketen, welche im Puffer 82 gespeichert werden, werden zu der IP auf der Leitung 84 mit Hilfe von Steuersignalen von der IP auf der Leitung 76 zu einer Puffersteuerschaltung 86 übertragen. Die Puffersteuerschaltung 86 ermöglicht die Ausgabe von Daten aus dem Puffer 82 auf die Leitungen 84 in Abhängigkeit von Steuersignalen auf der Leitung 76 von der IP. Die Puffersteuerschaltung 86 steuert auch das Einlesen der Daten in den Puffer 82, wenn ein vorhandenes Paket, gekennzeichnet durch ein PV-Signal, durch die logische Empfangsschaltung 90 festgestellt wird. Die restliche Funktion der Puffersteuerschaltung ist darin zu sehen, einen Zählerstand für die Anzahl von in dem Puffer 82 gespeicherten Paketen bereitzustellen.
Die Empfangsseite der AU umfaßt eine Datenübertragungsblock- Synchronisierungsschaltung 88, welche einen Eingang vom Zugriff 6 hat und auch den Bit-Raten-Takt von der Busleitung A über die Leitung 20 erhält. Die Schaltung 88 erzeugt alle Zeitsteuersignale für die Logik auf der Busleitung A von dem seriellen Bitstrom auf die Busleitung A. Zu Beginn gelangt die Datenübertragungsblock-Synchronisierungsschaltung 88 in eine Suchbetriebsart, um das Datenübertragungsblock-Synchronisierungsmuster aufzufinden, welches durch die ersten Bits in der ACF des jeweiligen Pakets angegeben wird. Die Synchronisation wird angenommen, wenn für vier aufeinanderfolgende Datenübertragungsblöcke das korrekte Synchronisierungsmuster gelesen wird. Wenn man einmal die Synchronisation erreicht hat, geht diese nicht mehr verloren, bis das Synchronisierungsmuster über zwei aufeinanderfolgende Datenübertragungsblöcke hinweg nicht mehr korrekt ist. Diese Technik der Datenübertragungsblocksynchronisation ist an sich bekannt. Die Datenübertragungsblocksynchronisierungsschaltung 88 kann gemeinsam von einer Anzahl von AUs in einer Clusteranordnung genutzt werden.
Die logische Empfangsschaltung 90 hat als Eingang über 21 Zeitsteuersignale von der Datenübertragungsblock-Synchronisierungsschaltung 88, wodurch angegeben wird, wenn die ACF und DA in dem kleinen Puffer 80 gespeichert sind. Die Empfangslogik 90 erhält auch einen Eingang von dem kleinen Puffer 80 und daher ist ihre Hauptfunktion darin zu sehen, die ACF- und DA-Felder jedes Pakets zu interpretieren. Ein für ein Paket zutreffender Ausgang PV wird durch diese Schaltung 90 für eilige Pakete adressiert für diese Station gesetzt. Wenn der PV-Ausgang gesetzt ist, geht das Datenpaket durch den Puffer 80, um im Empfangspuffer 82 gespeichert zu werden. Die logische Empfangsschaltung 90 extrahiert auf Grund der Dekodierung von ACF die Zählerbits für das dezentralisierte Warteschlangenprotokoll REQ und BUSY, welche darin als separate Signale enthalten sind. Das REQ-Bit geht durch die Leitung 29 zu der dezentralisierten Warteschlangenlogik für die Busleitung B. Das BUSY-Bit geht durch die Leitung 93 zu der dezentralisierten Warteschlangenlogik der Schaltung 106 an der Busleitung A, um anzugeben, daß unbelegte Pakete durchgehen. Die in dem Empfangspuffer 82 gespeicherten Daten werden durch die IP 16 während geeigneter zeitlich gesteuerter Lesezeiträume gelesen. Diese Zyklen werden durch die Puffersteuerschaltung 86 unter der Steuerung der IP über die Leitung 96 erzeugt.
Das Arbeiten der Empfangslogik für die Busleitung B ist im wesentlichen gleich wie das Lesen der Daten über den Abgriff
8. REQ-Signale, welche von der logischen Empfangsschaltung 94 festgestellt werden, werden zu der Leitung 76 zur anschließenden Eingabe in die dezentralisierte Warteschlangenlogik für die Busleitung A ausgegeben.
Auf der Senderseite des Paketverteilers 66 werden Datenpakete von der IP, welche in einer Warteschlange auf den Zugriff zu der Busleitung A warten, im Übergabespeicher 98 gespeichert. Die Datenpakete werden zu dem Puffer 98 von der IP über die Leitung 100 übergeben. Der Steuerbus 74 von der IP führt Steuersignale, welche zu einer Puffersteuerschaltung 102 eingegeben werden, um anzugeben, wenn ein Paket übergeben wird und zu welchem Übergabespeicher (d. h. für die Busleitung A oder die Busleitung B) dieser zu speichern ist. Um die Pakete zu der korrekten Busleitung zu lenken, untersucht die IP die Bestimmungsadresse DA jedes Pakets und bestimmt, ob diese Adresse entlang der Busleitung A oder der Busleitung B erreicht werden kann, wobei diese Bestimmung in IP mit Hilfe von an sich bekannten Software-Techniken vorgenommen wird. Der Ausgang des Puffers 98 ist mit einem Eingang zu einem P/S- Register 194 verbunden. Die Daten werden von dem Puffer 97 zu dem Zeitpunkt übergeben, zu dem das Paket auf die Busleitung A übertragen werden kann. Dieser Zeitpunkt ist durch die logische Schaltung 106 der dezentralisierten Warteschlange und die Puffersteuerschaltung 102 bestimmt. Das Register 104 wandelt den parallelen Ausgang des Puffers 98 in einen seriellen Datenausgang auf der Leitung 10 um, welche mit der Busleitung A über das ODER-Verknüpfungsglied 24 gekoppelt ist. Das ODER-Verknüpfungsglied 24 hat Eingänge von der Verzögerungseinrichtung 18, bei der es sich um die bereits auf der Busleitung A befindlichen Daten handelt, sowie um die seriellen Paketdaten von der AU auf der Leitung 10. Eine Arbeitssteuerung, welche durch eine Steuerbit-Schreibschaltung 110 erzeugt wird, welche dazu genutzt wird, dieses Steuerbit zu setzen, wenn die AU ein Paket beschreibt, und das REQ-Bit als Eingang werden von der Steuerbit-Schreibschaltung an der Busleitung B erzeugt. Der REQ-Bit-Eingang stellt das Schreiben einer REQ auf die Gegenbusleitung dar, wenn ein Paket in der Warteschlange zur Übertragung ankommt.
Die Puffersteuerschaltung 102 führt drei Funktionen aus. Eine ist die Steuerung des Speichers der Daten von der IP auf der Leitung 100 im Puffer 98. Hier erzeugt die Puffersteuerschaltung ein Signal, um die Daten in den Puffer 98 in Abhängigkeit von der Steuerung von der IP auf der Leitung 74 einzuschreiben. Eine weitere Funktion der Puffersteuerung 102 ist darin zu sehen, Daten von dem Puffer 98 zur Übergabe zu dem Register 104 und eventuell zur Übertragung zu lesen. In diesem Fall erzeugt die Puffersteuerschaltung 32 Impulse, um alle Bytes eines Pakets aus dem Puffer 98 während der Zeit zu lesen, während der das Paket übertragen werden kann. Dieser Teil der Puffersteuerung 102 unterliegt einer Steuerung durch die Logikschaltung 106 für die dezentralisierte Warteschlange, welche nach Maßgabe des dezentralisierten Warteschlangenprotokolls bestimmt, wenn das gespeicherte Paket übertragen werden kann. Die verbleibende Funktion der Puffersteuerschaltung 102 ist darin zu sehen, ein Paket-Warteschlangensignal P2 zu erzeugen, welches der Logikschaltung 106 für die dezentralisierte Warteschlange angibt, wenn ein vollständiges Paket im Puffer 98 gespeichert ist.
Die Logikschaltung 106 für die dezentralisierte Warteschlange implementiert das dezentralisierte Warteschlangenprodukt voll in der AU. Sie hat einen Takteingang von der Datenübertragungsblock-Synchronisierungsschaltung 88. Das BUSY-Bit, gelesen auf der Busleitung A durch die logische Empfangsschaltung 90 und das REQ-Bit, gelesen auf der Busleitung B durch die logische Empfangsschaltung 94 werden ebenfalls in die dezentralisierte Logik 106 am Eingang angelegt. Jedes REQ- Bit in den ACFs auf der Busleitung B bewirkt, daß der REQ- Zählerstand im Zähler 54 inkrementiert wird. Das BUSY-Bit wird genutzt, um zu bestimmen, wenn unbelegte Pakete durch die Busleitung A gehen. Für jedes unbelegte Paket wird der REQ-Zählerstand in dem IDLE-Zustand dekrementiert und der Abwärtszählerstand im Abwärtszähler 56 wird im COUNTDOWN- Zustand dekrementiert. Der verbleibende Eingang an der logischen Schaltung 106 für die dezentralisierte Warteschlange ist das PQ-Signal, welches gesetzt wird, wenn ein Paket im Puffer 98 gespeichert wird. Das PQ-Signal bewirkt, daß die logische Schaltung 106 in den COUNTDOWN oder STANDBY-Zustand gelangt und einen Zugriffsversuch unternimmt. Der Ausgang der logischen Schaltung 106 ist in einem WAIT-Zustand im Anzeigemodus, welcher durch die Puffersteuerschaltung 102 zusammen mit dem BUSY-Bit genutzt wird, um zu bestimmen, wenn ein Zugriff möglich ist. Ein weiterer Ausgang von der logischen Schaltung 106 ist mit der Bitschreibschaltung 110 verbunden. Wenn ein AU in den COUNTDOWN-Zustand 58 ausgelöst durch das PQ-Signal gelangt, erzeugt die Steuerbitschreibschaltung 110 ein REQ-Signal, welches an die Busleitung B über ODER-Verknüpfungsglieder 24 angelegt wird. Diese Schreibschaltung 110 stellt sicher, daß REQ ohne Konflikt geschrieben wird. Wenn ein bereits gesetztes REQ überschrieben wird, wird es in der nächsten ACF wiederum geschrieben. Die Steuerbitschreibschaltung 110 gibt auch das BUSY-Bit in die Busleitung A über das ODER-Verknüpfungsglied 24 ein, wenn die AU im WAIT-Zustand ist und auf die Übertragung eines Pakets wartet.
Die Übertragungslogik für die Busleitung B ist gleich wie jene bei der Busleitung A und daher braucht die Arbeitsweise nicht nochmals näher beschrieben zu werden.
Fig. 13 zeigt in detaillierterer Weise die Übertragungslogik für die Busleitung A, welche in Fig. 12 gezeigt ist. Es ist aus dieser Figur zu ersehen, daß der Übertragungspuffer 98 ein FIFO mit der Serial-Nummer MK 4501N12 aufweist. Die Puffersteuerung 102 umfaßt eine FIFO-Managementschaltung 112, eine Speicherlogikschaltung 114 und eine logische Übertragungsschaltung 116. Die FIFO-Managementschaltung 112 erzeugt an einem ihrer Ausgänge das PQ-Signal, um anzugeben, wenn ein komplettes Paket im Puffer zur Übertragung gespeichert ist.
Das PQ-Signal verbleibt mit hohem Pegel,während ein komplettes Paket sich im Puffer 98 befindet. Die Schaltung 112 erzeugt ein Bereitsignal RDY, welches durch die IP über die Steuerbusleitung 74 geht, um anzugeben, daß die Übergabe zu dem Puffer 98 fortgesetzt werden kann. Das PQ-Signal kann nicht direkt von dem EF-Merker aus dem Puffer 98 abgeleitet werden, welches angibt, daß keine Bytes darin sind, da das EF-Signal den hohen Pegelwert annimmt, sobald das erste Byte eines Pakets im Puffer gespeichert wird.
Die Übertragungsfunktion kann nicht fortgesetzt werden, bis ein vollständiges Paket im Puffer 98 gespeichert ist. Es ist die Funktion der FIFO-Managementschaltung 112 anzugeben, wenn ein vollständiges Paket 4 in der FIFO gespeichert ist. Fig. 14 verdeutliche eine einfache Schaltung zur Realisierung der FIFO-Managementschaltung 112. Der wesentliche Teil der Schaltung ist ein Aufwärts/Abwärtszähler 122. Dieser Zähler 122 zeichnet genau die Anzahl der vollständigen Pakete in der FIFO auf. Ein OP-Verknüpfungsglied 126 am Zählerausgang nutzt den Zählerstand, um die Paketwarteschlange und das Signal PQ zu erzeugen. Wenn der Zählerstand Null ist, PQ=0, gibt dies an, daß sich kein Paket in der Warteschlange befindet. Wenn der Zählerstand irgendeinen beliebigen Wert größer als Null annimmt, ist der PQ-Ausgang wenigstens 1, wodurch angegeben wird, daß wenigstens ein Paket sich in der Warteschlange befindet. Der Wert im Zähler wird durch zwei Eingänge verändert. Einer ist das PTX-Signal für das übertragene Paket, welches durch die Übertragungslogik 116 erzeugt wird. Dieses Signal wird jedesmal in Impulsform ausgegeben, wenn ein Paket auf die Busleitung A übertragen wird. Immer wenn PTX in pulsierender Form vorliegt, wird der Zähler 122 dekrementiert. Das andere Signal ist das Paketendesignal PEND, welches von der IP abgegeben wird, um anzugeben, daß das Ende eines einzigen Pakets übertragen wurde. Jedesmal wenn dieses Signal gesetzt wird, wird der Zähler 122 inkrementiert.
Der Zähler 122 wird mit der Byterate getaktet, bei dem es sich um die Bit-Taktrate dividiert durch 8 handelt. Für den korrekten Betrieb des Zählers müssen die Eingänge PTX und PEND synchron mit dem Bytetakt vorhanden sein. Dies bedeutet, daß diese Eingänge hochpegelig nur für eine Taktperiode insbesondere nur bei einer steigenden Flanke des Taktsignals ist. Das PTX-Signal ist bereits synchron, so daß es direkt in den Zähler 122 eingegeben werden kann. Das PEND von der IP ist im allgemeinen nicht synchron mit dem Byteratentakt. Das PEND-Signal wird unter Nutzung von D Flipflops 118 und 120 synchronisiert. Das Flipflop 118 hat S- und Q-Eingänge, welche ständig einen hochpegeligen Wert annehmen. Das PEND-Signal wird an den Takteingang des Flipflops 118 angelegt. Wenn PEND gesetzt wird, wird der Q-Ausgang des Flipflops 118 gesetzt. Der Q-Ausgang des Flipflops 118 wird als der Q-Eingang des Flipflops 120 geschaltet. Das Flipflop 120 wird synchronisiert, d. h. mit der Byterate getaktet, so daß der Q-Ausgang des Flipflops 120 von einem synchronisierten PEND-Impuls gebildet wird. Der Q-Ausgang des Flipflops 120 wird zum Rücksetzanschluß R zurückgeführt, und an den Eingang des Flipflops 118 angelegt, um den Q-Ausgang zu löschen, um eine weitere Synchronisierung der PEND-Impulse, welche erzeugt werden, zu verhindern, bis die PEND von der IP wiederum abgegeben wird.
Das synchronisierte PEND und PTX werden in ein exklusives OP- Verknüpfungsglied 124 eingegeben, um den Zähler 122 zum Zählen zu aktivieren. Der Aufwärts/Abwärts-Steuereingang des Zählers 122 kommt von dem Q-Ausgang des Flipflops 120 und steuert die Zählrichtung.
Das RDY-Signal, d. h. das FIFO-Bereitsignal, ist ein weiterer Signalausgang von der Schaltung 112 und gibt der IP an, daß sie FIFO-Pakete empfangen kann. Das RDY-Signal kann direkt von der FF abgeleitet werden, d. h. von dem FIFO-Vollmerker-Ausgang des Puffers 98 abgeleitet werden.
Die Hauptfunktion der Speicherlogik 114 ist es, ein W-Signal für den Puffer 98 zu erzeugen, so daß das Schreiben der Daten von der IP in den Puffer 98 korrekt synchronisiert wird. Die Speicherlogik 114 hat einen Takteingang STROBE und einen Aktivierungssignaleingang von der IP. Die logische Speicherschaltung 114 braucht daher nur ein UND-Verknüpfungsglied (nicht gezeigt) aufzuweisen, um die STROBE und EN-Signal von der IP zu verknüpfen. Fig. 15 verdeutlicht eine typische Wellenform 128 für das STROBE-Signal von der IP und die Wellenform 130 zeigt ein Fenster, in welche die Wertedaten in den Puffer 98 eingeschrieben werden können.
Die Hauptfunktion der Übertragungslogik 116 ist darin zu sehen, Signale zu erzeugen, welche an den Leseeingang R des Puffers 98 angelegt werden, so daß Daten von dem Puffer 98 zu dem Parallel- zu -Seriell-Register 104 gelesen werden, wenn dies geeignet ist. Dies erfolgt, wenn ein niedrigpegeliges Signal an dem R-Eingang anliegt.
Fig. 16 zeigt eine typische Eingangswellenform 132, welche an dem R-Eingang des Puffers 98 anliegt. Sie weist eine quadratische Wellenform auf, deren niedrige Perioden sich auf 250 nsec. belaufen. Auf Grund der Charakteristika der Pufferausgänge tritt eine Verzögerung von etwa 120 ns auf, bevor gültige Ausgangsdaten gelesen werden können, und somit werden die gültigen Daten für etwa 130 nsec vor der ansteigenden Flanke des Taktsignals gesetzt und etwa 5 nsec lang nach der steigenden Flanke beibehalten.
Die IP bildet eine Paketvorverschiebung, wobei das ACF-Byte um drei Bits nach vorne geschoben wird. Dies ist erforderlich, wenn man drei Bitstellen in der ACF benötigt, bevor die AD das Recht auf den Zugriff zu der Busleitung bestimmen kann. Diese Vorverschiebung stellt sicher, daß die Bits in dem TYPE- Unterfeld in die korrekten Stellen geschnitten werden.
Die Übertragungslogik 116 erzeugt auch ein Signal PE für ein unbelegtes Paket, welches in das Register 104 eingegeben wird. Das PE-Signal ist normalerweise hochpegelig und nimmt einen niedrigen Pegelwert nur dann an, wenn ein unbelegtes Paket in dem WAIT-Zustand festgestellt wird, und die letzte Bitstelle jedes folgenden Bytes des Pakets wird aus dem Puffer 98 ausgelesen. Fig. 17 zeigt eine einfache Schaltung zur Erzeugung des PE-Signals. Sie weist ein NAND-Verknüpfungsglied 136 auf, welches das MT-Signal erzeugt, welches ein unbelegtes Paket auf der Busleitung A angibt, wenn die AU in den WAIT-Zustand sich befindet und auf den Zugriff wartet. Die Eingänge des NAND-Verknüpfungsgliedes 136 sind somit zwei Bit, welche gepulst sind, wenn das BUSY-Bit durch die Busleitung A geht. Der invertierte Eingang von der Leitung A über den Leseabgriff 6 und das WAIT-Zustandssignal liegen ebenfalls als Eingänge an. Das MT-Signal ist mit dem S-Eingang eines SR-Flipflops 138 verbunden, dessen R-Ausgang durch das letzte Byte, d. h. das Byte 31 des zu übertragenden Pakets, zurückgesetzt wird. Der Q-Ausgang des Flipflops 38 gibt den ACCESS-Zustand 62 an und ist mit einem Eingang eines NAND-Verknüpfungsgliedes 140 verbunden. Der andere Eingang des Verknüpfungsgliedes 140 ist Bit 7, das letzte Bit jedes Bytes, um sicherzustellen, daß das Register 104 mit dem nächsten Byte am Ende des vorausgehenden Bytes zu sehen ist. Der Ausgang des Verknüpfungsgliedes 140 ist mit dem Eingang eines UND-Verknüpfungsgliedes 142 verbunden, dessen anderer Eingang des MT-Signal vom dem Verknüpfungsglied 136 ist. Der Ausgang des Verknüpfungsgliedes 142 ist das PE-Signal. Hieraus folgt, daß der Ausgang des NAND-Verknüpfungsgliedes 140 bestätigt wird, wenn das MT-Signal am Beginn einer Paketübertragung bereitgestellt wird und dann 31 mal während Bit 7, das letzte Bit jedes Bytes, bis zum Ende des Pakets. Dies gilt für alle Bytes in dem Paket, abgesehen von dem letzten und nur dann, wenn ein Paket übertragen wird.
Die logische Übertragungsschaltung 116 erzeugt auch Lesesignale R, welche an den R-Eingang des Puffers 98 angelegt werden. Das R-Signal muß einen niedrigen Pegelwert annehmen, sobald das WAIT-Signal durch die Logik 106 für die dezentralisierte Warteschlange erzeugt wird. Hierdurch wird sichergestellt, daß zugegriffene Daten selbst dann, wenn das WAIT-Signal einen hohen Pegelwert zu Beginn des ersten Bytes eines leeren Pakets annimmt, ein Zugriff erfolgt. Das R-Signal muß eine Sequenz von niedrigen Impulsen erzeugen, um die Daten von dem Puffer 98 in das Register 104 einzulesen. Der erste niedrige Impuls in dem R-Signal bleibt niedrig, bis ein unbelegtes Paket gefunden wird. Das R-Signal muß dann auf einen hohen Pegelwert zu Beginn der vierten Bit-Periode zurückkehren. Es fällt dann über die Bits 5, 6, 7 und 8 hinweg ab, um das zweite Byte zu lesen. Einunddreißig derartige Impulse müssen während der Bytes 1 (aber nicht für das 32. Byte) erzeugt werden. Der TX-Ausgang an dem Q-Ausgang des Flipflops 138 kann in Verbindung mit den Bitwerten der zweiten Hälfte des Bytes genutzt werden. Fig. 18 verdeutlicht diese Technik zur Erzeugung der erforderlichen R-Impulse. Die Schaltung umfaßt ein NAND-Verknüpfungsglied 144 mit drei Eingängen, dessen Eingänge mit dem TX-Signal, dem WAIT-Signal und dem Bit 0 Zeit jedes Bytes verbunden sind, welches auf der Busleitung A durchgeht. Die Schaltung umfaßt auch ein NAND-Verknüpfungsglied 146 mit zwei Eingängen, von denen einer das TX-Signal ist, und die Zeit ist, zu der das Bit 3 jedes Pakets und der Busleitung A durchgeht. Der Ausgang von den Verknüpfungsgliedern 144 und 146 ist mit den S- und R-Eingängen eines Flipflops 148 verbunden. Die Schaltung umfaßt ferner ein NAND-Verknüpfungsglied 150 mit zwei Eingängen, welches wiederum einen Eingang von dem TX-Signal zusammen mit den Zeitbits 4, 5, 6 und 7 in jedem Byte hat. Der Q-Ausgang des Flipflops 148 ist ein Eingang eines UND-Verknüpfungsgliedes 152, dessen anderer Eingang mit dem Ausgang des Verknüpfungsgliedes 150 verbunden ist. Der Ausgang des Verknüpfungsgliedes 152 ist das erforderliche R-Signal. Der Teil des Signals, welcher durch das Flipflop 148 geht, erzeugt den ersten niedrigen Impuls zur Übertragung des ersten Bytes, während der Ausgang des Verknüpfungsgliedes 150 einunddreißig aufeinanderfolgende Impulse für die restlichen Bytes des Pakets erzeugt.
Die Übertragungslogik 116 erzeugt auch das PTX-Signal für die Paketübertragungssynchronisation. Das PTX-Signal ist ein Synchronsignal, welches an der ansteigenden Flanke des zweiten Bytes des Pakets gesetzt wird, welches in das Register 104 aus dem Puffer 98 eingeschrieben wird. Es kann einfach als der Ausgang eines UND-Verknüpfungsgliedes (nicht gezeigt) gebildet sein, dessen Eingänge mit dem TX-Signal und Byte O verbunden sind.
Fig. 19 verdeutlicht eine Schaltung zur Implementierung der logischen Schaltung 106 für die dezentralisierte Warteschlange. Wie vorstehend angegeben ist, umfaßt die Schaltung 106 den REQ-Zähler 54 und den Abwärtszähler 56. Allgemein gesprochen verfolgt der REQ-Bitzähler für die Übertragungen auf der Busleitung A den Pfad der Anzahl von REQ-Bits, die von der Zugriffseinheit auf der Busleitung B empfangen wurden. Der Zählerstand wird bei jedem REQ-Bit inkrementiert, welches an der Busleitung B empfangen wird, sowie bei jedem unbelegten Paket inkrementiert, das auf der Busleitung A durchgeht, während die Zugriffseinheit sich in dem IDLE-Zustand 52 befindet. Die Steuerung für den Zähler 54 erfolgt über einen Aktivierungseingang CET und einen U/D-Eingang. Wenn CET niedrig ist, kann der Zähler 54 die nächste Taktflanke zählen. Er führt eine Aufwärtszählung durch, wenn U/D hoch ist, und eine Abwärtszählung, wenn U/D niedrig ist. Der parallele Aktivierungseingang PE wird genutzt, um den Zähler zu löschen, nachdem sein Zählerstand zu dem Abwärtszähler 56 übergeben wurde, was auftritt, wenn die Zugriffseinheit ein Paket zur Übertragung hat, d. h. wenn das PQ-Signal zuerst hoch ist.
Der Abwärtszähler 56 wird von dem Zähler 54 belegt, wie dies voranstehend beschrieben ist. Der Zähler zählt immer abwärts, aber ist neoaktiv, um bei einem niedrigen Wert von dem CET- Eingang zu dekrementieren, wenn ein unbelegtes Paket auf der Busleitung A durchgeht und die AU ein Paket zur Übertragung hat. Der MT-Eingang von der logischen Schaltung 90 wird genutzt, um anzugeben, wenn ein unbelegtes Paket durchgeht. Hieraus folgt selbstverständlich, daß alle Eingangssignale zu den Zählern mit dem 2 MHZ-Taktsignal auf der Leitung 156 zu den Zählern synchronisiert sein müssen. Der 2 MHz-Takt wird durch Division der Taktsignale auf der Busleitung 8 bereitgestellt. Die Schaltung umfaßt ein D-Flipflop 158, dessen D-Eingang mit einer Gruppe von NAND-Verknüpfungsgliedern 157 verbunden ist. Der S-Ausgang dieses Flipflops gibt den IDLE-Zustand 52 an, welcher dann angegeben wird, wenn der S-Ausgang niedrig ist und die AUs im IDLE-Zustand sind. Bei allen anderen Zuständen ist der Ausgang hoch.
Die Gruppe 157 dekodiert verschiedene Eingänge, um die Funktion der Zähler und des Zustands des Flipflops 158 zu bestimmen. Die externen Eingänge zu der Gruppe 157 sind folgende:
(a) das PQ-Signal von der Übertragungslogik 116, und
(b) das REQ-Signal von der Steuerbitleseschaltung 108.
Die anderen Eingänge zu der Gruppe 157 sind intern in der Schaltung 106 erzeugt und sind wie folgt vorgegeben:
RCZ = 1, während REQ-Zähler 54 = 0;
CDZ = 1, während Abwärtszähler 56 = 0; und
RCOF = 1, REQ-Zähler 54 setzt auf Überlauf, wenn REQ- Zähler maximal ist.
Die externen Eingänge werden ebenfalls wie folgt belegt:
REQ = 1 für ein Byte pro Wort für jedes empfangene REQ-Bit;
MT = 1, für jedes unbelegte Paket, das auf der Busleitung A durchgeht,
PQ = 1, während ein volles Paket vorhanden ist.
Die Ausgänge werden wie folgt belegt:
RCU = 1, Inkrementieren REQ-Zähler 54;
RCE = 1, REQ-Zähler 54 aktivieren;
DCD = 1, Dekrementieren Abwärtszähler 56;
PL = 1, Parallelbelegung von Abwärtszähler 56;
MR = 1, Masterreset REQ-Zähler 54; und
WAIT = 1 WAIT-Zustand 60 als Anzeiger.
Es ist noch zu erwähnen, daß einige Ausgänge von den Zählern 54 und 56 zu der Verknüpfungsglied-Anordnung 157 zurückgeführt werden. Insbesondere gibt das RCZ-Signal an, daß der TEQ- Zähler 54 gleich Null ist. Dieser Eingang wird genutzt, um zu verhindern, daß der REQ-Zähler 54 weiter dekrementiert wird, wenn unbelegte Pakete auf der Busleitung A durchgehen. Das RCOF-Signal gibt ein Überlaufen des Zählers 54 an, wenn der Zähler seinen Maximalwert erreicht hat und verhindert ein weiteres Inkrementieren zum Überlaufen. Das CDZ-Signal zusammen mit dem S-Ausgang des Flipflops 158, wenn diese gesetzt sind, gibt an, daß es sich um den WAIT-Zustand handelt. Dies gibt an, daß alle REQ-Signale ausgezählt worden sind, und wenn daher ein Paket auf den Zugriff wartet, kann es zu dem nächsten freien Paket übertragen werden. In anderen Worten ausgedrückt bedeutet dies, daß das CDZ-Signal den ACCESS-Zustand 62 angibt.
Die Funktion der Gruppe 157 ist darin zu sehen, das Arbeiten des REQ-Zählers 54, des COUNTDOWN-Zählers 56 und des Flipflops 158 derart zu steuern, daß der Algorithmus für die dezentralisierte Warteschlangenbildung implementiert wird. Die Ausgänge, die diese Gruppe erzeugt, werden im allgemeinen für die interne Steuerung der Logik genutzt, und nur ein Eingang wird extern genutzt, bei dem es sich um die Anzeige des WAIT-Zustandssignals handelt. Der RCU-Ausgang der Gruppe wird genutzt, um zu steuern, ob der REQ-Zähler aufwärts oder abwärts zählt und dieser wird an den Aufwärts/Abwärts-Zähleingang des REQ-Zählers 54 angelegt. Dieser Eingang wird direkt von dem REQ-Biteingang abgeleitet. Wenn REQ gesetzt ist, zählt der Leitungszähler aufwärts und wenn dieses nicht gesetzt ist, wird der Zähler dekrementiert. In beiden Fällen ist der Zähler durch ein REQ-Zähleraktivierungssignal RCE aktiviert. Der REQ-Zähler wird aktiviert, wenn ein REQ empfangen wird, und wenn ein Paket während des IDLE-Zustands empfangen wird, aber nicht wenn beide Zustände auftreten. Wenn beide Zustände gleichzeitig auftreten, wird der Zählerstand nicht verändert. Der Zähler 54 wird ebenfalls nicht aktiviert, um über den Maximalwert oder den Minimalwert hinaus zu zählen. Ein DCD-Signal bewirkt beim Setzen, daß der COUNTDOWN-Zähler 56 um eins dekrementiert wird. Dieses Signal wird nur gesetzt, wenn der COUNTDOWN-Zustand vorliegt, ein unbelegtes Paket durchgeht und der Zählerstand nicht bereits Null ist. Der parallele Belegungsabwärtszähler PL und der Masterreset erfolgen, wenn REQ, MR jedesmal dann auftritt, wenn ein neues Paket in die erste Warteschlangenposition in der AU angekommen ist. MR löscht den REQ-Zählerstand vom Zähler 54 und PL belegt den Zählerstand mit jenem des COUNTDOWN-Zählers 56. Diese Signale können nur sichergestellt werden, wenn sich die AU im IDLE- Zustand befindet und das PQ-Signal gesetzt ist, d. h. REQ belegt ist, wenn PQ sicher im IDLE-Zustand ist. Der WAIT-Zustand- Anzeiger wird im COUNTDOWN-Zustand sichergestellt, wenn der Zählerstand des Zählers 56 Null ist.
Fig. 19 zeigt auch die Eingänge für die Steuerbitschreibschaltung 110, um das REQ-Signal für die Busleitung B zu erzeugen, wenn die AU ein Paket für die Übertragung auf der Busleitung A gespeichert hat.
Die Fig. 20A und B zeigen eine Schaltungsrealisierung für die Logik 106 für die dezentralisierte Warteschlange unter Einsatz von standardisierten, integrierten Schaltungen. Die Schaltung braucht nicht detailliert erläutert zu werden. Jedoch werden ICs 160 und 162 eingesetzt, um den Zähler 54 zu realisieren, und die IC 168 ist das Flipflop 158. Die IC 170 wird als ein Eingangssignalspeicher für die MT-Signale von der Busleitung A und die REQ-Signale von der Busleitung B genutzt. Die restlichen IC's werden zur Implementierung der Verknüpfungsgliedanordnung 157 eingesetzt. Die Schaltung nach Fig. 20 zeigt eine Triggerschaltung 172 zur Erzeugung von Rücksetzimpulsen zur Korrektur der Initialisierung der Komponenten.
Die Fig. 21A und B zeigen eine Schaltungsrealisierung unter Einsatz standardisierter ICs, abgesehen von dem restlichen Teil der Übertragungsseite der AU für die Busleitung A. Diese Schaltungsrealisierung braucht nicht näher erläutert zu werden.
Fig. 22 verdeutlicht in detaillierter Weise die Empfangslogik der AU zum Lesen von Daten von der Busleitung A. Wie vorstehend bereits erwähnt worden ist, ist die Empfangslogik dupliziert zum Empfangen der Daten von der Busleitung B. Es ist zu ersehen, daß der Puffer 80 vier Signalspeicher (latches) 174, 176, 178 und 180 aufweist, welche seriell geschaltet sind, wie dies dargestellt ist. Während des ersten Bytes jedes Pakets auf der Busleitung A wird das erste Byte auf dem Paket im Register 78 belegt. Während des zweiten Bytes wird das erste Byte zu dem Signalspeicher 174 übergeben, und die logische Empfangsschaltung 90 dekodiert den Inhalt des Signalspeichers, um den Inhalt des TYPE-Unterfelds 46 und des BUSY-Unterfelds zu prüfen. Während des dritten Bytes wird das zweite Byte des Pakets, welches die Bestimmungsadresse DA umfaßt, welche zwei Bytes lang ist, wie dies in Fig. 6D gezeigt ist, in den Signalspeicher 174 eingegeben und das hohe (erste) Byte der Adresse wird mit der logischen Empfangsschaltung 90 verglichen, um zu sehen, ob das Paket für die AU bestimmt ist. Während des vierten Bytes wird das dritte Byte des Pakets in den Signalspeicher 174 geladen und das niedrige (zweite) Byte der DA wird verglichen. Wenn allgemein gesprochen alle Bedingungen erfüllt sind, wird ein Gültigpaket PV-Signal durch die logische Schaltung 90 erzeugt. Das PV-Signal wird dann durch die Puffersteuerschaltung 86 geleitet, um zu bewirken, daß die vollständigen 32 Bytes des Pakets in den Empfangsspeicher 82 geladen werden. Es ist zu ersehen, daß der Puffer 80 eine Zwischenspeicherung der ersten drei Felder des Pakets ermöglicht, so daß Zeit für das Arbeiten der Empfangslogik 90 und der Puffersteuerung 86 bereitgestellt wird.
Während des zweiten Bytes wird die Bestimmungsadresse DA des Pakets in dem ersten Signalspeicher 174 bereitgehalten und wird an dem A-Eingang eines Komparators 182 angelegt. Der B- Eingang des Komparators ist mit einem Paar von Signalspeichern 184 und 186 mit drei Stufen gekoppelt, in welche die Adreßinformationen von dem IP eingegeben wurden, welche mit der AU gekoppelt ist. Wenn die Adresse paßt, wird der E-Ausgang des Komparators 182 hoch. Der Ausgang des Komparators 182 ist mit dem D-Eingang eines D-Flipflops 188 verbunden, dessen Q- Ausgang mit einem NAND-Verknüpfungsglied 190 verbunden ist. Die anderen Eingänge des NAND-Verknüpfungsgliedes 198 kommen vom Komparator 182 und der Adreßeingangsleitung zu dem Signalspeicher 186. Die Auslegung ist derart getroffen, daß ein Signal AV für eine gültige Adresse am Ausgang des Verknüpfungsgliedes 198 während des vierten Bytes auftritt, wenn eine korrekte Übereinstimmung der Adressen mit Hilfe des Komparators 182 festgestellt wurde.
Die Logikschaltung 90 umfaßt eine ACF-Dekodierungsschaltung 200, welche in effektiver Weise die BUSY- und TYPE-Unterfelder 44 und 46 dekodiert. Die Schaltung 200 weist ein NAND- Verknüpfungsglied 202 mit drei Eingängen auf, welches auf 1, 0, 0 im TYPE-Unterfeld 46 anspricht, welches festgestellt wird, daß ein Empfang von synchronen Paketen ausgeschlossen wird. Der Ausgang von dem Verknüpfungsglied 202 wird mit dem BUSY-Bit verknüpft, um ein Busy-Datenpaket BDP-Signal zu erzeugen, welches angibt, daß es sich um ein eiliges Datenpaket handelt, welches am Leseabgriff 6 empfangen wurde. Das BDP- Signal von der Dekodierungsschaltung 200 wird mit dem Ausgang des Verknüpfungsgliedes 198 verknüpft, um ein Paket gültig PV-Signal zu erzeugen, welches in die Speichersteuerschaltung 86 eingegeben wird. Die Speichersteuerschaltung ist derart ausgelegt, daß eine korrekte Synchronisierung der Datenübertragung von dem Signalspeicher 180 zu dem Empfangspuffer 82 erfolgt.
Die Speichersteuerschaltung umfaßt eine Zählerschaltung 206 zum Zählen der Anzahl von in dem Puffer 82 gespeicherter Pakete, so daß jeder Versuch verhindert wird, ein neues Paket im Puffer zu speichern, wenn dieser bereits voll ist, selbst dann, wenn das sechzehnte Paket zu diesem Zeitpunkt ausgelesen wird. Fig. 23 zeigt eine geeignete Zählerschaltung, welche einen Aufwärtszähler 208 aufweist, der die PV-Impulse während des vierten Bytes des empfangenen Pakets zählt. Der Zähler wird dekrementiert, wenn ein vollständiges Paket aus dem R- Anschluß des Puffers zu der IP ausgelesen wird. Das Dekrementierungssignal kann von einem Zähler abgeleitet werden, welcher R-Impulse zählt oder von einem expliziten Signal für diesen Zweck der IP. Der Zähler 208 empfängt PEND-Signale von der IP korrekt synchronisiert unter Einsatz eines Paars von Flipflops 210 und 212. Jeder Ausgang im Zähler 208 gibt an, daß ein Paket im Puffer 82 gespeichert ist und dies wird durch den Ausgang eines ODER-Verknüpfungsgliedes 214 angezeigt. Der Ausgang eines UND-Verknüpfungsgliedes 216 zeigt an, daß der Puffer voll ist. Der Ausgang von dem Verknüpfungsglied 216 kann genutzt werden, um den W-Eingang zu dem Puffer zu desaktivieren und um zu verhindern, daß versucht wird, irgendwelche weiteren Pakete in diesen einzugeben.
Das REQ-Signal, welches auf der Leitung 92 zum Einsatz durch die Übertragungslogik ausgegeben wird, welche der Bus-Leitung B zugeordnet ist, wird von dem logischen Empfangsblock 90 der Busleitung A abgeleitet. Insbesondere während des zweiten Bytes wird das ACF am Signalspeicher 174 des kleinen Puffers 80 gespeichert. In der siebten Bit-Position der acht Bits liegt das REQ-Bit. Das REQ-Bit für die Leitung 92 wird direkt von hier nur während des zweiten Bytes abgenommen und wird dann somit der Logik für die dezentralisierte Warteschlange übertragen, die der Busleitung B zugeordnet ist.
Die Fig. 24A und B zeigen eine Schaltungsrealisierung für die Empfangslogik, welche der Busleitung A zugeordnet ist und bei welcher standardisierte integrierte Schaltungen genutzt werden. Diese Schaltung braucht nicht näher erläutert zu werden. Die Schaltung wird für die Empfangslogik dupliziert, welche der Busleitung B zugeordnet ist.
Fig. 25 zeigt ein schematisches Diagramm für den TDM-Verteiler 68. Allgemein gesprochen ist der TDM-Verteiler eine Speicherzellenwähleinrichtung, bei der Speicherzellenadressen für den TDM-Verteiler vergeben werden, mittels denen dann diese Speicherzellen seriell mit einer vorbestimmten Rate gelesen werden, welche normalerweise beispielsweise 16 Mbps ist. Der TDM-Verteiler braucht keinen Pufferspeicher. Weitere wesentliche Funktionen des TDM-Verteilers sind eine Seriell- zu Parallelumwandlung und eine Geschwindigkeitsumwandlung, falls dies erforderlich sein sollte. Die schematisch in Fig. 25 dargestellte Auslegung zeigt die Komponenten, welche für das Empfangen und Übertragen von Daten zu und von der Busleitung A erforderlich sind. Diese Komponenten brauchen für die Busleitung B nur dupliziert zu werden, wie dies auch für den Paketverteiler 66 zutrifft.
Die Auslegung umfaßt eine Datenübertragungsblock-SYNC-Schaltung 218, welche Taktimpulse von der Busleitung A empfängt. Die Datenübertragungsblock-SYNC-Schaltung kann die gleiche wie die Datenübertragungsblock-SYNC-Schaltung 88 des Paketverteilers 66 sein. Daten von der Busleitung A werden am Abgriff 6 in ein Seriell-zu-Parallelregister 220 eingelesen und dann an eine Busleitung 22 zu dem IF 17 abgegeben, und zwar unter der Steuerung einer Speicherzellendetektions-Logikschaltung 224, welche die Synchronisierungssignale von der Datenübertragungsblock-SYNC-Schaltung 218 empfängt. Die Übertragungszeit ist analog hierzu und umfaßt eine Speicherzellen-Detektionslogikschaltung 226, welche Zeitsteuersignale von der Datenübertragungsblock-SYNC-Schaltung 218 empfängt. Die Schaltung 226 steuert ein Parallel-zu-Seriellregister 228, welches Daten von der Busleitung 230 von der IF empfängt. Der Ausgang von dem Register 228 ist mit der Busleitung A über einen Schreibkoppler 10 verbunden. Wiederum sind diese Komponenten für die Kommunikationsverbindungen zu und von der Busleitung B dupliziert. Die Speicherzellen-Detektionsschaltung 224 (und 226) ist einfach eine Zeitraster-Zuordnungsschaltung und kann eine Standard IC aufweisen, welche als eine TSAC- Schaltung bekannt ist, welche von einer Anzahl von Herstellern einschließlich MOTOROLA geliefert wird. Die kommerziell verfügbaren TSAC-Schaltungen arbeiten nur bei etwa 2 MHz und wenn höhere Geschwindigkeiten erforderlich werden, können schnellere Schaltungen unter Einsatz ähnlicher Techniken hergestellt werden. Ferner arbeitet die TSAC-Schaltung mit einer festen Rate von 64 kbps und daher wird es bevorzugt, eine ähnliche Schaltung, aber mit einer wählbaren Arbeitsgeschwindigkeit einzusetzen.
Fig. 26 zeigt in einem Blockdiagramm die wesentlichen Funktionen der zentralen Verarbeitungseinrichtung 2. Die Auslegung umfaßt einen Zeitsteuergenerator 240, welcher den Master- Netzwerktakt für die Busleitungen A und B erzeugt. Wenn das QPSX-Netzwerk mit einem öffentlichen Telefonsystem gekoppelt ist, ist dieser Takt synchron mit einem geeigneten Vielfachen des Taktes der PCM-Systeme des Telefonnetzwerkes ausgelegt. Die Taktübertragung von dem Zeitsteuergenerator 240 kann auf die Busleitungen A und B unter Einsatz einer geeigneten Leitungskodierung oder über einen gesonderten Multiplexkanal an den Netzwerkhauptleitungen erfolgen. Die Anordnung umfaßt einen Generator 50 für ein unbelegtes Paket, welcher beiden Busleitungen A und B zuführt, welche geeignete Synchronzeitsteuerinformationen in ihren zugeordneten ACF- Feldern haben. Wenn diese Pakete weder für den synchronen Einsatz noch durch die zentrale Steuereinrichtung 2 zur Signalgebung oder Steuerung benutzt werden, sind alle Bits in den Paketen, abgesehen von den Bits des Datenübertragungsblocks SYNC-Unterfelds 42 der ACF auf Null gesetzt. Bei der in Fig. 26 gezeigten Auslegung ist die Netzwerksteuereinrichtung 2 derart ausgelegt, daß sie Zugriffseinheiten 242 und 244 auf jeder Seite der Erzeugungseinrichtung für das unbelegte Paket hat. Diese AUs werden durch die Steuereinrichtung zur Signalgebung in Relation der Aufstellung und dem Ablauf der Synchronschaltungen angefordert. Diese Signalgebung erfolgt auf dem Netzwerk unter Einsatz von Paketen mit hoher Priorität, welche geeignete Prioritätsbits, z. B. REQ1, haben, welche durch die Steuereinrichtung in das REQUEST-Unterfeld 48 der Pakete auf den Leitungen durch diese AUs eingegeben wurden. Daher braucht die Steuereinrichtung nicht in der dezentralisierten Warteschlange zu arbeiten, da alle auf die Busleitungen A und B gegebenen Pakete normalerweise für eine hohe Priorität klassifiziert sind.
Die Netzwerksteuereinrichtung 2 kann gegebenenfalls Einzelheiten bereitstellen, welche mittels einer Software in einem zentralen Verarbeitungsspeicher 246 verwirklicht werden. Beispielsweise kann die zentrale Verarbeitungseinheit eine Arbeitstabelle von aktiven Telefongesprächen im Netzwerk betreiben, welche gegenwärtig im Zustand geführt werden oder es können die Gesprächsendezeiten oder gegebenenfalls vorhandene Zwischenzeiten oder Adressen bearbeitet werden. Eine weitere Möglichkeit besteht darin, die AUs aufzulisten, welche bevorzugt als Telefone genutzt werden und hier könnte ein Merker eingesetzt werden, um anzugeben, ob ein Telefon im Einsatz ist und wenn dies der Fall ist, wird ein Zeiger auf den relevanten Eingang in der Arbeitstabelle gesetzt. Eine ähnliche Tabelle für alle AUs könnte mit Zeigern belegt werden, wobei eine Tabelle erstellt werden könnte, welche die AUs aufführt, welche als Telefone dienen. Um eine Transportierbarkeit einer jeweils zugeordneten Telefonnummer einer AU zu einem Telefonnummernübersetzungsverzeichnis sicherzustellen, könnten auch diese bereitgehalten werden.
Der Generator 50 für ein unbelegtes Paket erzeugt Zeitsteuersignale für die Erzeugung von unbelegten Paketen für die Busleitungen A und B mit korrekt kodierten Unterfeldern in ihren ACFs und insbesondere mit den Bits des Datenübertragungsblock SYNC-Unterfelds 42. Der Generator 50 kann ohne Überwachung arbeiten, aber eine acht Bit-Parallelverbindung ermöglicht, daß ein externer Computer die Zuweisung der Pakete steuert.
Eine Schaltungsrealisierung für den Generator 50 unter Nutzung von standardisierten ICs ist in Fig. 27 verdeutlicht. Die Zeitsteuerbasis unter Einsatz durch den Generator 50 ist ein 32.768 MHz Kristaloszillator 248, dessen Ausgang durch einen Inverter gepuffert ist, welcher eine Zählerkette antreibt, die die Zähler 250, 252, 254 und 256 aufweist. Alle Zähler sind Modulo-16-Zähler, abgesehen von dem Zähler 256, welcher ein Modulo-10-Zähler ist. Die Schaltung umfaßt einen Datenfestspeicher ROM 264, welcher genutzt wird, um die zur Erzeugung der aus unbelegt markierten Pakete erforderlichen Daten bereitzuhalten, während ein zweiter Festspeicher ROM 266 zur Steuerung für den ROM 264 genutzt wird. Beide ROM 264 und 266 sind direkt durch die Ausgänge von der Zählerkette adressiert, wobei alle 500 ns mit einer neuen Adresse erscheint. Die Schaltung umfaßt Signalspeicher (latches) 268 und 270, welche Daten von den ROMs 264 und 266 empfangen. Der TC-Ausgang von dem ersten Zähler 250 erscheint etwa 30 ns vor jeder jeweils neu erzeugten Adresse und dieser wird eingesetzt, um effektiv die ROM-Ausgänge zu sperren, bevor sie sich zu ändern beginnen.
Die zweiunddreißig Bits gezählt durch die serielle Verbindung der Zähler 250 und 252 definieren die Anzahl von Bits in jedem Paket. Der Zähler 254 definiert die Anzahl der Pakete in jedem Datenübertragungsblock und somit den Beginn eines Datenübertragungsblocksignals BOF, welcher in der Endstufe erzeugt wird. Der Zähler 256 wird eingesetzt, um die Datenübertragungsblöcke in einer Mehrfachdatenübertragungsblockanordnung zu zählen, wenn eine solche vorliegt.
Die Schaltung umfaßt ein Parallel-zu-Seriell-Schieberegister 274, welches eingesetzt wird, um die Daten einzugeben, welche das Datenübertragungsblock SYNC-Unterfeld 42 aufweisen, um diese auf die Datenübertragungsleitungen A und B von den Signalspeichern 268 und 270 zu übertragen. Der S/P-Eingang des Registers 274 wird durch ein D-Flipflop 376 erzeugt, welches seinerseits das verzögerte und invertierte TC-Ausgangssignal von dem Zähler 250 empfängt.
Da nur 256 Bytes der Daten zur Erzeugung eines vollständigen Datenübertragungsblockes erforderlich sind, kann der Datenfestspeicher ROM 264 derart ausgelegt sein, daß er acht mögliche Datenübertragungsblöcke enthält. Beispielsweise enthalten die verfügbaren Datenübertragungsblöcke eines von sieben synchronen Paketen, während der restliche Teil jeweils für Daten bestimmt ist. Ein weiterer Signalspeicher 378 ist vorgesehen, um drei Adreßbits höherer Ordnung von den Daten- und Steuer ROM 264 und 266 bereitzustellen und um unterschiedliche Übertragungsblöcke auszuwählen. Die Bits sind von der Steuerung der zentralen Verarbeitungseinheit CPU 246 der zentralen Steuereinrichtung 2 zu Beginn jedes Datenübertragungsblockes gespeichert bzw. gesperrt. Ein Signal wird zu der CPU zurückgeführt, um zu ermöglichen, daß die Ausgänge zu der geeigneten Zeit beschrieben werden können und um eine Auswahl eines inkorrekten Datenübertragungsblockformates zu vermeiden. Unterbrechungen bei der CPU sollten während des Prüfens und Schreibens dieser Informationen zur Vermeidung von Fehlern unmöglich gemacht werden. Eine einfache Rücksetzschaltung 380 ist vorgesehen, um die Zähler und Schieberegister bei der Einschaltung zurückzusetzen oder über die Steuerung der CPU zurückzusetzen.
Modifikationen bei den beschriebenen bevorzugten Ausführungsformen sind für den Fachmann möglich, ohne von dem Schutzgedanken nach der Erfindung abzuweichen. Beispielsweise könnte die Implementierung des Warteschlangenprotokolls abgeändert werden und man könnte die gleichen Ergebnisse erzielen. An Stelle des Zurücksetzens des Anforderungsmerkerzählers 54 bei Beginn des Abwärtszählerzustandes könnte der Zählerstand darin unverändert bleiben, aber anschließend werden dann sowohl der Anforderungsmerkerzähler als auch der Abwärtszähler 56 jedesmal dann dekrementiert, wenn ein unbelegtes Datenpaket auf der Busleitung durchgeht, welche eine Warteschlange für Pakete zum Zugriff hat.

Claims

1. Verfahren zur Warteschlangenbildung für Datenpakete (38) zur Übertragung von Zugriffseinheiten (4) in einem Netzwerk, welches erste und zweite, entgegengerichtete Busleitungen (A, B) mit einer Mehrzahl von zwischen den Busleitungen angeschlossenen Zugriffseinheiten hat, wobei das Verfahren die folgenden Schritte umfaßt, wenn eine Zugriffseinheit ein Datenpaket zur Übertragung hat:

(a) Bestimmen auf welcher der Busleitungen das Datenpaket zu übertragen ist,

(b) Übertragen einer Anforderungsmarke (REQ) auf der anderen der Busleitungen, und

(c) Wählen eines unbelegten oder verfügbaren Datenpakets auf dieser Busleitung zur Übertragung des Datenpakets von der Zugriffseinheit unter Bezugnahme auf die Anzahl der unbelegten oder verfügbaren Pakete, die an der Zugriffseinheit an dieser Busleitung empfangen wurden, und der Anzahl von Anforderungsmarken (REQ), die an der Zugriffseinheit der anderen Busleitung empfangen wurden.

2. Verfahren nach Anspruch 1, welches den Schritt umfaßt, gemäß dem ein Wert (RC) gespeichert wird, welcher den Anzahlwerten zugeordnet ist.

3. Verfahren nach Anspruch 2, bei dem der Wert (RC) der Differenz zwischen den Anzahlwerten zugeordnet ist.

4. Verfahren nach Anspruch 3, bei dem der Wert als Zählerstand (RC) eines Anforderungsmarkenzählers (54) gespeichert wird, welcher in Abhängigkeit von empfangenen Anforderungsmarken (REQ) an der Zugriffseinheit auf der anderen Busleitung inkrementiert wird, und der in Abhängigkeit von empfangenen, unbelegten oder verfügbaren Datenpaketen an der Zugriffseinheit auf der anderen Busleitung dekrementiert wird.

5. Verfahren nach Anspruch 4, bei dem der Schritt zum Wählen eines unbelegten oder verfügbaren Datenpakets eine Ermittlung der Größe des Zählerstands (RC) des Anforderungsmarkenzählers umfaßt, wenn die Zugriffseinheit ein Datenpaket für die Übertragung empfängt.

6. Verfahren nach Anspruch 5, bei dem der Schritt zum Wählen eines unbelegten oder verfügbaren Datenpakets den Schritt umfaßt, gemäß dem eine Verzögerung zwischen der Zeit, wenn eine Zugriffseinheit ein Datenpaket für die Übertragung empfängt und der Zeit der Übertragung desselben auf der einen Busleitung bewirkt wird, wobei die Verzögerung auf die Größe des Zählerstands (RC) des Anforderungsmarkenzählers bezogen ist.

7. Verfahren nach Anspruch 6, bei welchem beim Empfang eines Datenpakets zur Übertragung an der Zugriffseinheit der Zählerstand (RC) des Anforderungsmarkenzählers (54) zu einem Abwärtszähler (56) übergeben wird und der Zählerstand des Abwärtszählers in Abhängigkeit von dem Empfang von unbelegten oder verfügbaren Datenpaketen an der Zugriffseinheit dekrementiert wird, und bei dem das Datenpaket auf dieser einen Busleitung übertragen wird, wenn der Zählerstand des Abwärtszählers (56) einen vorbestimmten Wert erreicht.

8. Verfahren nach Anspruch 7, bei dem der Zählerstand (RC) des Anforderungsmarkenzählers (54) auf einen vorbestimmten Wert zurückgesetzt wird, nachdem der Zählerstand (RC) zu dem Abwärtszähler (56) übergeben wurde.

9. Verfahren nach Anspruch 8, bei dem beide vorbestimmten Werte Null sind.

10. Verfahren nach Anspruch 8 oder 9, bei dem nach dem Rücksetzen des Anforderungsmarkenzählers (54) und vor der Übertragung des Datenpakets von der Zugriffseinheit der Anforderungsmarkenzähler in Abhängigkeit von den Anforderungsmarken inkrementiert wird, die an der Zugriffseinheit auf der anderen Busleitung empfangen wurden, und dieser nicht in Abhängigkeit von unbelegten oder verfügbaren Datenpaketen dekrementiert wird, die an der Zugriffseinheit auf dieser Busleitung empfangen wurden.

11. Verfahren nach einem der Ansprüche 2 bis 8, welches den Schritt umfaßt, gemäß dem ein zweiter Wert (RC) gespeichert wird, welcher der Anzahl von unbelegten oder verfügbaren Datenpaketen zugeordnet ist, die an der Zugriffseinheit auf der anderen Leitung empfangen wurden und der Anzahl von Anforderungsmarken zugeordnet ist, die auf dieser Busleitung empfangen wurden, wodurch eine gesonderte, verteilte Warteschlange zur Übertragung von Datenpaketen auf der anderen Busleitung erstellt wird.

12. Verfahren nach einem der Ansprüche 1 bis 11, bei dem die Datenpakete Bestimmungsfelder (DA) unfassen, und bei dem der Schritt zur Bestimmung, auf welcher der Busleitungen das Datenpaket zu übertragen ist, unter Bezugnahme auf eine Bestimmungsadresse im Bestimmungsadreßfeld (DA) erfolgt.

13. Verfahren nach Anspruch 12, bei dem die Datenpakete Zugriffssteuerfelder (40) umfassen, welche wenigstens ein Anforderungsunterfeld (48) haben, und bei dem die Anforderungsmarken (REQ) in die Anforderungsunterfelder übertragen werden.

14. Verfahren nach Anspruch 13, bei dem zwei der Anforderungsunterfelder (REQ1, REQ2) in jedem Zugriffssteuerfeld unterschiedliche Prioritäten für die Übertragung der Datenprodukte angeben.

15. Verfahren nach Anspruch 1, welches die folgenden Schritte umfaßt:

Inkrementieren des Zählerstands (RC) der ersten Zählereinrichtung (54) jeder der Zugriffseinheit in Abhängigkeit von dem Empfangen von Anforderungsmarken (REQ) auf der zweiten Busleitung (B) von den Zugriffseinheiten stromaufwärts der zugeordneten Zugriffseinheiten;

Dekrementieren des Zählerstands (RC) der ersten Zählereinrichtung (54) der jeweiligen Zugriffseinheiten in Abhängigkeit von dem Empfangen von unbelegten oder verfügbaren Paketen auf der ersten Busleitung (A) von den Zugriffseinheiten stromauf von den zugeordneten Zugriffseinheiten;

Übergeben des Zählerstandes (RC) der ersten Zählereinrichtung (54) zur zweiten Zählereinrichtung (56) einer Zugriffseinheit, wenn die Zugriffseinheit ein Paket in eine Warteschlange zur Übertragung auf der ersten Busleitung (A) eingereiht hat;

Dekrementieren des Zählerstands der zweiten Zählereinrichtung (54) in Abhängigkeit von dem Empfang von unbelegten oder verfügbaren Paketen auf der ersten Busleitung (A) von den Zugriffseinheiten stromauf von dieser Zugriffseinheit; und

Übertragen von Datenpaketen von den Zugriffseinheiten auf der ersten Busleitung (A) nach Maßgabe der Zählerstände der zweiten Zählereinrichtung (56).

16. Verfahren nach Anspruch 15, bei dem die Übertragung der Datenpakete auf der ersten Busleitung erfolgt, wenn unbelegte oder verfügbare Datenpakete an den Zugriffseinheiten empfangen werden, deren zweite Zähler auf Null dekrementiert wurden.

17. Verfahren nach Anspruch 14 oder 15, bei dem die ersten Zähler (54) der zugeordneten Zugriffseinheiten zurückgesetzt werden, nachdem der Zählerstand (RC) der ersten Zählereinrichtung zu dem zweiten Zähler übergeben wurde.

18. Verfahren nach Anspruch 14 oder 15, bei dem die ersten Zähler (54) der zugeordneten Zugriffseinheiten jedesmal auf Null zurückgesetzt werden, nachdem der Zählerstand der ersten Zählereinrichtung zum zweiten Zähler übergeben wurde.

19. Verfahren nach Anspruch 14 oder 15, bei dem die ersten Zähler der zugeordneten Zugriffseinheiten auf gewählte Werte zurückgesetzt werden, nachdem die Zählerstände derselben übertragen wurden.

20. Verfahren nach einem der Ansprüche 15 bis 18, bei dem nach der Übergabe des Zählerstands (RC) der ersten Zählereinrichtung (54) auf die zweite Zählereinrichtung (56) und vor der Übertragung des sich in der Warteschlange befindenden Datenpakets an der Zugriffseinheit und dessen Übertragung auf der ersten Busleitung die erste Zählereinrichtung (54) nicht in Abhängigkeit von dem Empfang von unbelegten oder verfügbaren Datenpaketen auf der ersten Busleitung dekrementiert wird.

21. Verfahren nach Anspruch 1, welches die folgenden Schritte umfaßt:

Inkrementieren der Zählerstände (RC) der ersten Anforderungsmarkenzählereinrichtung (54) der Zugriffseinheiten (4) in Abhängigkeit von dem Empfang von Anforderungsmarken (REQ) auf der zweiten Busleitung (B) von den Zugriffseinheiten stromauf der zugeordneten Zugriffseinheiten;

Dekrementieren der Zählerstände (RC) der ersten Anforderungsmarkenzählereinrichtung (54) der Zugriffseinheiten in Abhängigkeit von dem Empfang von unbelegten oder verfügbaren Datenpaketen auf der ersten Busleitung (A) von den Zugriffseinheiten stromauf von den zugeordneten Zugriffseinheiten;

Inkrementieren der Zählerstände (RC) der zweiten Anforderungsmarkenzählereinrichtung (54) der Zugriffseinheiten in Abhängigkeit von dem Empfang von Anforderungsmarken (REQ) auf der ersten Busleitung (A) von den Zugriffseinheiten stromauf der zugeordneten Zugriffseinheiten;

Dekrementieren der Zählerstände (RC) der zweiten Anforderungsmarkenzählereinrichtung (54) der Zugriffseinheiten in Abhängigkeit von dem Empfang von unbelegten oder verfügbaren Datenpaketen auf der zweiten Busleitung (B) von den Zugriffseinheiten stromauf der entsprechenden Zugriffseinheiten;

Übergeben des Zählerstands (RC) der ersten Anforderungsmarkenzählereinrichtung (54) zu der ersten Abwärtszählereinrichtung einer Zugriffseinheit, wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf der ersten Busleitung hat;

Dekrementieren der Zählerstände der ersten Abwärtszählereinrichtungen (56) in Abhängigkeit von dem Empfang von unbelegten oder verfügbaren Datenpaketen auf der ersten Busleitung (A) von den Zugriffseinheiten stromauf dieser Zugriffseinheit;

Übergeben des Zählerstands (RC) der zweiten Anforderungsmarkenzählereinrichtung (54) zu zweiten Abwärtszählereinrichtungen (56) einer Zugriffseinheit, wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf der zweiten Busleitung hat;

Dekrementieren des Zählerstands der zweiten Abwärtszählereinrichtung (56) in Abhängigkeit von dem Empfang von unbelegten oder verfügbaren Datenpaketen auf der zweiten Busleitung (B) von den Zugriffseinheiten stromauf dieser Zugriffseinheit; und

Übertragen der Datenpakete von den Zugriffseinheiten auf den ersten und zweiten Busleitungen jeweils nach Maßgabe der Zählerstände der ersten und zweiten Abwärtszählereinrichtungen (56, 56).

22. Verfahren nach Anspruch 21, bei dem die Übertragung der Daten auf der ersten Busleitung (A) erfolgt, wenn unbedingte oder verfügbare Datenpakete auf der ersten Busleitung (A) an dem Zugriffseinheiten empfangen werden, deren erste Abwärtszähleinrichtungen (56) auf Null dekrementiert wurden, und daß die Übertragung der Datenpakete auf der zweiten Busleitung (B) erfolgt, wenn unbelegte oder verfügbare Datenpakete auf der zweiten Busleitung (B) an den Zugriffseinheiten empfangen werden, deren zweiter Abwärtszähleinrichtung (56) auf Null dekrementiert wurde.

23. Verfahren nach Anspruch 21 oder 22, bei dem die ersten und zweiten Anforderungsmarkenzählereinrichtungen (54, 54) der Zugriffseinheit jeweils zurückgesetzt werden, nachdem ihre Zählerstände (RC, RC) zu den ersten und zweiten Abwärtszählereinrichtungen (56, 56) übergeben wurden.

24. Verfahren nach Anspruch 21 oder 22, bei dem die ersten und zweiten Anforderungsmarkenzählereinrichtungen (54, 54) der Zugriffseinheiten jeweils nach der Übergabe der Zählerstände derselben zu den ersten und zweiten Abwärtszählereinrichtungen (56, 56) auf Null zurückgesetzt werden.

25. Verfahren nach Anspruch 21 oder 22, bei dem die ersten und zweiten Anforderungsmarkenzählereinrichtungen (54, 54) der Zugriffseinheiten auf ausgewählte Werte jeweils nach der Übergabe der Zählerstände derselben zurückgesetzt werden.

26. Verfahren nach Anspruch 1, welches die folgenden Schritte umfaßt:

Inkrementieren des Zählerstands einer ersten Anforderungsmarkenzählereinrichtung (54) an der jeweiligen Zugriffseinheit (4) in Abhängigkeit von dem Empfangen einer Anforderungsmarke (REQ) auf der zweiten Busleitung (B) von den Zugriffseinheiten stromauf der entsprechenden Zugriffseinheiten;

Dekrementieren des Zählerstands (RC) der ersten Anforderungsmarkenzählereinrichtung (54) bei jeder Zugriffseinheit in Abhängigkeit von dem Empfangen von unbelegten oder verfügbaren Datenpaketen auf der ersten Busleitung (A) von den Zugriffseinheiten stromauf der jeweiligen Zugriffseinheiten;

Inkrementieren des Zählerstands (RC) einer zweiten Anforderungsmarkenzählereinrichtung (54) an jeder Zugriffseinheit in Abhängigkeit von einer Anforderungsmarke (REQ) auf der ersten Busleitung (A) von den Zugriffseinheiten stromauf von den jeweiligen Zugriffseinheiten;

Dekrementieren des Zählerstands (RC) der zweiten Anforderungsmarkenzählereinrichtung (54) an der jeweiligen Zugriffseinheit in Abhängigkeit von dem Empfangen von unbelegten oder verfügbaren Datenpaketen auf der zweiten Busleitung (B) von den Zugriffseinheiten stromauf der entsprechenden Zugriffseinheiten;

Übergeben des Zählerstands (RC) der ersten Anforderungsmarkenzählereinrichtung (54) zu einer ersten Abwärtszählereinrichtung (56) einer Zugriffseinheit, wenn die Zugriffseinheit ein in eine Warteschlange eingereihtes Datenpaket zur Übertragung auf der ersten Busleitung hat;

Dekrementieren des Zählerstands der ersten Abwärtszählereinrichtung (54) in Abhängigkeit von dem Empfangen unbelegter oder verfügbarer Datenpakete auf der ersten Busleitung von Zugriffseinheiten stromauf dieser Zugriffseinheit;

Übergeben des Zählerstands (RC) der zweiten Anforderungsmarkenzählereinrichtung (54) zu der zweiten Abwärtszählereinrichtung (56) einer Zugriffseinheit, wenn die Zugriffseinheit ein in eine Warteschlange eingereihtes Datenpaket zur Übertragung auf der zweiten Busleitung hat;

Dekrementieren des Zählerstands der zweiten Abwärtszählereinrichtung (56) in Abhängigkeit von dem Empfangen von unbelegten oder verfügbaren Datenpaketen auf der zweiten Busleitung von den Zugriffseinheiten stromauf von dieser Zugriffseinheit; und

Steuern der Übertragung der Datenpakete von den Zugriffseinheiten auf den ersten und zweiten Busleitungen jeweils nach Maßgabe der Zählerstände der ersten und zweiten Abwärtszählereinrichtungen (56, 56).

27. Kommunikationsnetzwerk für eine Warteschlangenübertragung von Informationen für Datenpakete (38), wobei das Netzwerk aufweist:

erste und zweite, entgegengerichtete unidirektionale Busleitungen (A,B); und

eine Mehrzahl von Zugriffseinheiten (4) welche zwischen den Busleitungen angeschlossen sind, wobei die Zugriffseinheiten Anforderungsmarken (REQ) auf den Busleitungen erzeugen, wenn sie Datenpakete zur Übertragung hierauf haben, wobei die Zugriffseinheiten umfassen:

(a) eine Einrichtung (IP) zur Bestimmung auf welche der Busleitungen das Datenpaket zu übertragen ist,

(b) eine Anforderungsmarken-Erzeugungseinrichtung (110) zum Übertragen einer Anforderungsmarke (REQ) auf der anderen der Busleitungen, und

(c) eine logische Einrichtung (106) zum Wählen eines unbelegten oder verfügbaren Datenpakets auf dieser einen Busleitung zur Übertragung des Datenpakets von der Zugriffseinheit unter Bezugnahme auf die Anzahl (RC) der unbelegten oder verfügbaren Datenpakete, die an den Zugriffseinheiten auf dieser Busleitung empfangen wurden und auf deren Zahl von Anforderungsmarken (REQ), welche an der Zugriffseinheit auf der anderen Busleitung empfangen wurden.

28. Netzwerk nach Anspruch 14, bei dem die logische Einrichtung eine Zählereinrichtung (54) umfaßt, deren Zählerstand in Abhängigkeit von dem Empfang von empfangenen Anforderungsmarken (REQ) inkrementiert und in Abhängigkeit von unbelegten oder verfügbaren Paketen dekrementiert wird, und bei dem die Übertragungseinrichtung auf den Zählerstand (RC) der Zählereinrichtung anspricht.

29. Netzwerk nach Anspruch 27, bei dem die logische Einrichtung folgendes umfaßt:

(a) Überwachungseinrichtungen (94,108), welche auf die empfangenen Anforderungsmarken (REQ) und die unbelegten oder verfügbaren Datenpakete ansprechen;

(b) Zählereinrichtungen, welche mit den Überwachungseinrichtungen gekoppelt sind, wobei die Zählereinrichtungen wenigstens erste und zweite Zähler (54,56) umfassen, wobei der Zählerstand (RC) des ersten Zählers selektiv in Abhängigkeit von empfangenen Anforderungsmarken (REQ) und unbelegten oder verfügbaren Datenpaketen geändert wird;

(c) eine Steuereinrichtung (106) zur Übertragung des Zählerstands des ersten Zählers (54) zu dem zweiten Zähler (56), wenn die Zugriffseinheit ein Datenpaket für die Übertragung auf der ersten Busleitung (A)hat, und anschließend der Zählerstand des zweiten Zählers (56) beim Empfang von Anforderungsmarken (REQ) auf der ersten Busleitung (A) dekrementiert wird; und

wobei die Zugriffseinheit arbeitet, um Datenpakete auf der ersten Busleitung (A) nach Maßgabe der Größe des Zählerstands im zweiten Zähler (56) zu übertragen.

30. Netzwerk nach Anspruch 29, bei dem die logische Einrichtung (106) den ersten Zähler (54) zurücksetzt, nachdem sein Zählerstand zum zweiten Zähler (56) übergeben wurde.

31. Netzwerk nach Anspruch 29, bei dem die logische Einrichtung (106) den ersten Zähler (54) jedesmal dann auf Null setzt, wenn der Zählerstand zum zweiten Zähler (56) übergeben wurde.

32. Netzwerk nach Anspruch 29, bei dem die logische Einrichtung (106) den ersten Zähler (54) auf einen gewählten Wert zurücksetzt, nachdem der Zählerstand zum zweiten Zähler (56) übergeben wurde.

33. Netzwerk nach Anspruch 27, bei dem die Zugriffseinheiten folgendes umfassen:

(a) erste Überwachungseinrichtungen (90,94,108,108), welche auf die empfangenen Anforderungsmarken (REQ) und die unbelegten oder verfügbaren Datenpakete ansprechen;

(b) erste Abwärtszählereinrichtungen (56) und erste Anforderungsmarkenzählereinrichtungen (54), welche auf die ersten Überwachungseinrichtungen ansprechen, wobei der Zählerstand (RC) der ersten Anforderungsmarkenzählereinrichtungen beim Empfang von Anforderungsmarken auf der zweiten Busleitung (B) von den Zugriffseinheiten stromauf von dieser Zugriffseinheit inkrementiert wird und beim Empfang von unbelegten oder verfügbaren Datenpaketen auf der ersten Busleitung (A) von den Zugriffseinheiten stromauf dieser Zugriffseinheit dekrementiert wird;

(c) erste Anforderungsmarkenerzeugungseinrichtungen (106,110) zum Erzeugen einer Anforderungsmarke (REQ) auf der zweiten Busleitung (B), wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf der ersten Busleitung (A) hat;

(d) zweite Überwachungseinrichtungen (90,94,108, 108), welche auf die empfangenen Anforderungsmarken (REQ) und unbelegte oder verfügbare Datenpakete ansprechen;

(e) zweite Abwärtszählereinrichtung (56) und zweite Anforderungsmarkenzählereinrichtungen (54), welche auf die zweiten Überwachungseinrichtungen ansprechen, wobei der Zählerstand (RC) der zweiten Anforderungsmarkenzählereinrichtung beim Empfang von Anforderungsmarken auf der ersten Busleitung (A) von den Zugriffseinheiten stromauf von dieser Zugriffseinheit inkrementiert wird und beim Empfang von unbelegten oder verfügbaren Datenpaketen auf der zweiten Busleitung von den Zugriffseinheiten stromauf von dieser Zugriffseinheit dekrementiert wird;

(f) zweite Anforderungsmarkenerzeugungseinrichtungen (106,110) zum Erzeugen einer Anforderungsmarke auf der ersten Busleitung (A), wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf der zweiten Busleitung (B) hat;

(g) Steuereinrichtungen (106,106) zur Übergabe der jeweiligen Zählerstände (RC,RC) der ersten und der zweiten Anforderungsmarkenzähler (54,54) zu den ersten und zweiten Abwärtszählers (56,56), wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf den ersten und zweiten Busleitungen (A,B) jeweils hat und zum anschließenden Dekrementieren der Zählerstände (RC, RC) der ersten und zweiten Abwärtszähler beim Empfang von Anforderungsmarken (REQ) auf den ersten und zweiten Busleitungen (A,B) jeweils, wobei die Zugriffseinheit so betrieben wird, daß Datenpakete auf den ersten und zweiten Busleitungen (AB) nach Maßgabe der Werte der Zählerstände in den ersten und zweiten Abwärtszählereinrichtungen (56,56) jeweils übertragen werden.

34. Netzwerk nach Anspruch 33, bei dem die logische Einrichtung (106) jeweils die ersten und zweiten Anforderungsmarkenzählereinrichtungen (54,54) zurücksetzt, wenn ihre Zählerstände (RC,RC) zu den ersten und zweiten Abwärtszählereinrichtungen (56,56) übergeben wurden.

35. Netzwerk nach Anspruch 33, bei dem die logische Einrichtung (106) die jeweiligen ersten und zweiten Anforderungsmarkenzählereinrichtungen (54,54) jedesmal dann auf Null zurücksetzt, wenn die Zählerstände (RC,RC) zu den ersten und zweiten Abwärtszählereinrichtungen (56,56) übergeben wurden.

36. Netzwerk nach Anspruch 33, bei dem die logische Einrichtung (106) die ersten und zweiten Anforderungsmarkenzählereinrichtungen (54,54) jeweils auf gewählte Werte zurücksetzt, nachdem ihre Zählerstände zu den ersten und zweiten Abwärtszählereinrichtungen (56,56) übergeben wurden.

37. Zugriffseinheit (4) zur Übertragung von Informationen n Form von Paketen (38) auf einem Netzwerk, welches erste und zweite entgegengerichtete unidirektionale Busleitungen (AB) umfaßt, wobei die Zugriffseinheit umfaßt:

(a) Anforderungsmarkenerzeugungseinrichtungen (106,110) zum Erzeugen einer Anforderungsmarke (TEQ) zur Übertragung auf der zweiten Busleitung (B), wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf der ersten Busleitung (A) hat;

(b) Überwachungseinrichtungen (94,108), welche auf die empfangenen Anforderungsmarken (REQ) und die unbelegten oder verfügbaren Datenpakete ansprechen;

(c) Zählereinrichtungen, welche auf die Überwachungseinrichtungen ansprechen, wobei die Zählereinrichtungen wenigstens erste und zweite Zähler (54,56) umfassen, wobei der Zählerstand (RC) des ersten Zählers selektiv in Abhängigkeit von den empfangenen Anforderungsmarken (REQ) und unbelegten oder verfügbaren Datenpaketen geändert wird;

(d) logische Einrichtungen (106) zur Übertragung des Zählerstands (RC) des ersten Zählers (54) zu dem zweiten Zähler (56), wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf der ersten Busleitung (A) hat und zum anschließenden Dekrementieren des Zählerstands des zweiten Zählers (56) bei Empfang von Anforderungsmarken (REQ) auf der ersten Busleitung (A); und

(e) Steuereinrichtungen (106,110), welche auf den zweiten Zähler (56) ansprechen und derart arbeiten, daß die Übertragung der Datenpakete von der Zugriffseinheit auf der ersten Busleitung (A) nach Maßgabe des Wertes des Zählerstands im zweiten Zähler (56) gesteuert wird.

38. Zugriffseinheit nach Anspruch 37, bei der die logischen Einrichtungen den ersten Zähler (54) zurücksetzen, nachdem der Zählerstand (RC) zum zweiten Zähler (56) übergeben wurde.

39. Zugriffseinheit nach Anspruch 37, bei der die logischen Einrichtungen (106) den ersten Zähler (54) jedesmal dann auf Null zurücksetzen, wenn sein Zählerstand zu dem zweiten Zähler (56) übergeben wurde.

40. Zugriffseinheit nach Anspruch 37, bei der die logischen Einrichtungen (106) den ersten Zähler (54) auf einen gewählten Wert zurücksetzen, nachdem sein Zählerstand zum zweiten Zähler (56) übergeben wurde.

41. Zugriff nach Anspruch 37, bei dem erste und zweite Anforderungsmarkenerzeugungseinrichtungen (106,110), erste und zweite Überwachungseinrichtungen (94,108) und die erste und zweite Zählereinrichtungen (54,54,56,56) vorhanden sind, und bei dem folgendes vorgesehen ist:

die erste Abwärtszählereinrichtung (56) und die erste Anforderungsmarkenzählereinrichtung (54), welche auf die ersten Überwachungseinrichtungen (94,108) ansprechen, wobei der Zählerstand (RC) der ersten Anforderungsmarkenzählereinrichtung (54) beim Empfang von Anforderungsmarken (REQ) auf der zweiten Busleitung (B) inkrementiert wird und beim Empfang von unbelegten oder verfügbaren Datenpaketen auf der ersten Busleitung (A) dekrementiert wird;

die erste Anforderungsmarkenerzeugungseinrichtung (136,110) auf eine Anforderungsmarke (REQ) zur Übertragung auf der zweiten Busleitung (B) anspricht, wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf der ersten Busleitung (A) hat;

die zweite Überwachungseinrichtung auf die empfangenen Anforderungsmarken (REQ) und die unbelegten oder verfügbaren Datenpakete anspricht:

die zweite Abwärtszählereinrichtung (56) und die zweite Anforderungsmarkenzählereinrichtung (54) auf die zweiten Überwachungseinrichtungen ansprechen, wobei der Zählerstand (RC) der zweiten Anforderungsmarkenzählereinrichtung (54) beim Empfang von Anforderungsmarken (REQ) auf der ersten Busleitung (A) inkrementiert wird und beim Empfang von unbelegten oder verfügbaren Datenpaketen auf der zweiten Busleitung (B) dekrementiert wird;

die zweite Anforderungsmarkenerzeugungseinrichtung (106,110) eine Anforderungsmarke (REQ) zur Übertragung auf der ersten Busleitung (A) erzeugt, wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf der zweiten Busleitung (B) hat;

logische Einrichtungen (106) jeweils die Zählerstände (RC,RC) der ersten und der zweiten Anforderungsmarkenzähler (54,54) zu den ersten und zweiten Abwärtszählern (56,56) übergeben, wenn die Zugriffseinheit ein Datenpaket zur Übertragung auf den ersten und zweiten Busleitungen (A,B) jeweils hat, wobei anschließend die Zählerstände der ersten und zweiten Abwärtszähler (56,56) beim Empfang von Anforderungsmarken (REQ) auf den ersten und zweiten Busleitungen (A,B) jeweils dekrementiert werden; und

die Steuereinrichtung (106,110) auf die ersten und zweiten Abwärtszählereinrichtungen (56,56) anspricht und derart arbeitet, daß die Übertragung der Datenpakete von der Zugriffseinheit auf die ersten und zweiten Busleitungen (A,B) nach Maßgabe der Werte der Zählerstände in den ersten und zweiten Abwärtszählereinrichtungen (56,56) jeweils gesteuert wird.

42. Zugriffseinheit nach Anspruch 41, bei der die logische Einrichtung (106,106) jeweils die ersten und zweiten Anforderungsmarkenzählereinrichtungen (54,54) zurücksetzt, nachdem ihre Zählerstände zu den ersten und zweiten Abwärtszählereinrichtungen (56,56) übergeben wurden.

43. Zugriffseinheit nach Anspruch 41, bei der die logische Einrichtung (106,106) jeweils die ersten und zweiten Anforderungsmarkenzählereinrichtungen (54,54) jedesmal dann auf Null zurücksetzt, wenn ihre Zählerstände zu den ersten und zweiten Abwärtszählereinrichtungen (56,56) übergeben wurden.

44. Zugriffseinheit nach Anspruch 41, bei der die logische Einrichtung (106,106) die ersten und zweiten Anforderungsmarkenzählereinrichtungen (54,54) auf gewählte Werte zurücksetzt, nachdem die zugeordneten Zählerstände zu den ersten und zweiten Abwärtszählereinrichtungen (56,56) übergeben wurden.