DE3538584C2 - - Google Patents
Info
- Publication number
- DE3538584C2 DE3538584C2 DE19853538584 DE3538584A DE3538584C2 DE 3538584 C2 DE3538584 C2 DE 3538584C2 DE 19853538584 DE19853538584 DE 19853538584 DE 3538584 A DE3538584 A DE 3538584A DE 3538584 C2 DE3538584 C2 DE 3538584C2
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- source
- controlled
- effect transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
Die Erfindung betrifft eine Anordnung gemäß dem Oberbegriff
des Patentanspruchs 1. Eine solche Anordnung ist aus
US 36 75 114 bekannt mit dem Unterschied, daß Bipolartransi
storen anstelle von Feldeffekttransistoren eingesetzt sind.
Für Leistungsanwendungen müssen oft mehrere Feldeffekttran
sistoren parallel geschaltet werden. Gemäß "Power Conversion
International", Heft 4, April 1981, Seiten 22 bis 44 werden die Drain-
Source-Strecken der Feldeffekttransistoren direkt (Fig. 18)
parallel geschaltet, bzw. unter Zwischenschaltung von Ent
kopplungselementen (Fig. 19 und 20). Die Gateanschlüsse sind
alle mit einem externen Steuersignal - im Bedarfsfall über
Entkopplungselemente - beaufschlagt. Diese Betriebsart ist
problematisch, da die Leistungsverteilung auf die parallel
geschalteten Feldeffekttransistoren durch unterschiedliche
Parameter - Schwellspannungen Bahnwiderstände, Verstärkungs
faktoren - unterschiedlich sein kann und so leicht zur Zer
störung des schwächsten der Feldeffekttransistoren führen
kann.
Stromquellen in Form eines Feldeffekttransistors, eines
Differenzverstärkers, dessen einer Eingang mit der Drain-
bzw. Source-Elektrode des Feldeffekttransistors verbunden
ist und dessen anderer Eingang mit einer Spannung beauf
schlagt ist, sowie eines dazugehörigen Sourcewiderstandes
sind aus Tietze-Schenk "Halbleiterschaltungstechnik"
1980, 5. Auflage, Springer Verlag, S. 246-255 bekannt.
Der Erfindung liegt die Aufgabe zugrunde, die Anordnung ge
mäß Oberbegriff des Patentanspruchs 1 so auszugestalten, daß
die Leistungsverteilung auf die parallelgeschalteten Feldef
fekttransistoren gleichmäßiger bzw. in Anpassung auf ihre
unterschiedlichen Parameter erfolgen kann.
Diese Aufgabe wird durch die kennzeichnenden Merkmale des
Patentanspruchs 1 gelöst. Der Anspruch 2 betrifft eine Aus
gestaltung der Erfindung.
Die Anordnung gemäß der Erfindung weist folgende Vorteile
auf:
Da die externe Steuerung nur an einem Feldeffekttransistor
erfolgt, ergeben sich sichere und zuverlässige Betriebszu
stände. Sämtliche weiteren Feldeffekttransistoren werden
durch den Spannungsabfall am Sourcewiderstand eines bereits
nachgeführten weiteren Feldeffekttransistors geregelt. Der
Strom durch die weiteren Feldeffekttransistoren kann auf
einfache Weise durch die den Drain-Source-Strecken in Serie
geschalteten Sourcewiderstände eingestellt werden. Dadurch
kann eine genau definierte Symmetrierung bezüglich der Lei
stung der Feldeffekttransistoren erfolgen.
Anhand der Zeichnungen wird die Erfindung nun beispielhaft
erläutert. Es zeigt
Fig. 1 eine Schaltung der Anordnung gemäß der Erfindung,
Fig. 2 eine Anwendung der Anordnung für einen Längsregler.
In Fig. 1 sind drei parallel arbeitende Feldeffekttransi
storen F 1, F 2, F 3, . . . dargestellt, zu denen beliebig viele
weitere Feldeffekttransistoren parallel geschaltet werden
können. Der erste Feldeffekttransistor F 1 wird an seinem Ga
teanschluß von einem externen Steuersignal St gesteuert. Der
Feldeffekttransistor F 2 wird nicht unmittelbar von diesem
Steuersignal St gesteuert, sondern vom Spannungsabfall am
Sourcewiderstand R 1 des ersten Feldeffekttransistors F 1.
Die weiteren Feldeffekttransistoren F 2, F 3 werden über eine
eigene Regelung nachgeführt und stellen jeweils Stromquellen
dar. Die Beschaltung ist folgendermaßen:
Die Serienschaltungen von jeweils einer Drain-Source-Strecke
eines Feldeffekttransistors mit zugehörigem Sourcewiderstand
R 1, bzw. R 2, R 3 liegen parallel zueinander. Über diese
Parallelschaltung kann, wie anschließend in Verbindung mit
Fig. 2 noch genauer erläutert wird, ein Laststrom fließen.
An den Verbindungspunkt der Sourceelektrode des ersten
Feldeffekttransistors F 1 mit zugehörigem Sourcewiderstand R 1
ist eine Leitung Ltg 1 angeschlossen, an die der nichtinver
tierende Eingang des Differenzverstärkers V 1 angeschlossen
ist. Die Differenzverstärker V 1, V 2 sind jeweils den weite
ren Feldeffekttransistoren F 2, F 3 zugeordnet und steuern
diese am Gateanschluß über ihr Ausgangssignal. Die invertie
renden Eingänge der Differenzverstärker V 1, V 2 sind jeweils
an den Verbindungspunkt zwischen der Drain-Source-Strecke
ihres Feldeffekttransistors mit dem zugehörigen Sourcewider
stand angeschlossen.
Natürlich ist es möglich, die Feldeffekttransistoren anstatt
mit Sourcewiderständen mit Drainwiderständen zu beschalten
und die Differenzverstärker V 1 und V 2 an die entsprechenden
Verbindungspunkte zwischen diesen Drainwiderständen und den
zugehörigen Drain-Source-Strecken anzuschließen.
Wie Fig. 1 weiter zeigt ist der Feldeffekttransistor F 2 auf
den extern gesteuerten Feldeffekttransistor F 1 nachgeführt
(Verbindungsleitung Ltg 1: Nichtinvertierender Eingang des
Differenzverstärkers V 1 /Verbindungspunkt F 1 mit zugehörigem
Sourcewiderstand R 1). Der Feldeffekttransistor F 3 ist jedoch
nicht direkt auf den externen gesteuerten Feldeffekttransistor
F 1 nachgeführt, sondern auf den von F 1 nachgeführten weite
ren Feldeffekttransistor F 2 (Verbindungsleitung Ltg 2:
Nichtinvertierender Eingang des Differenzverstärkers V 2 / Verbindungspunkt F 2 mit zugehörigen Sourcewiderstand R 2).
Nichtinvertierender Eingang des Differenzverstärkers V 2 / Verbindungspunkt F 2 mit zugehörigen Sourcewiderstand R 2).
Fig. 2 zeigt eine beispielhafte Anwendung der Anordnung
gemäß der Erfindung für einen Längsregler zur Gleichstromver
sorgung. Der Eingang des Längsreglers, an dem die zu regeln
den Gleichspannung U E ansteht, wird über die Anordnung gemäß
Fig. 1 (parallelgeschaltete Drain-Source-Strecken der
Feldeffekttransistoren) mit dem Ausgang, an dem die geregel
te Gleichspannung U A abgreifbar ist, verbunden. Über einen
Spannungsteiler R 4, R 5 wird eine zur Ausgangsspannung U A
proportionale Spannung mittels des Differenzverstärkers DV
mit einer Referenzspannung U ref verglichen. Das Ausgangssi
gnal des Differenzverstärkers DV kann direkt als Steuersignal
St zur Steuerung des ersten Feldeffekttransistors F 1 verwen
det werden.
Entsprechend läßt sich die Anordnung der Erfindung auch an
stelle des Ausgangstransistors / der Ausgangstransistoren
einer Verstärkerschaltung einsetzen, bei der es auf eine ge
naue Strom-Leistungssymmetrierung ankommt.
Die Feldeffekttransistoren F 1, F 2, F 3 . . . können PN-FETs
oder IG-FETs, beispielsweise MOS-FETs vom selbstleitenden
oder selbstsperrenden Typ, sein.
Claims (2)
1. Anordnung, bestehend aus mindestens drei parallel arbeitenden Feldeffekttran
sistoren, bei der nur einer der
Feldeffekttransistoren (F 1, F 2, F 3, . . .) an seinem
Gateanschluß von einem externen Steuersignal (St) ge
steuert ist und bei der die weiteren Feldeffekttransisto
ren (F 2, F 3, . . .) über eine eigene Regelung nachgeführt
sind, in dem Sinne, daß sie jeweils auf einen gesteuerten
Feldeffekttransistor (F 1) nachgeführte parallele Strom
quellen darstellen, dadurch gekennzeichnet, daß die Nach
führung jedes weiteren Feldeffekttransistors (F 3 . . .)
immer in Abhängigkeit jenes Stromes erfolgt, der den un
mittelbar vorangehenden Feldeffekttransistor (F 2) durch
fließt.
2. Anordnung nach Anspruch 1, wobei jeder Gatenanschluß der
weiteren Feldeffekttransistoren (F 2, F 3, . . .) jeweils mit
dem Ausgang eines Differenzverstärkers (V 1, V 2, . . .) ver
bunden ist, wobei bei dem Feldeffekttransistor (F 2) der
direkt auf den extern gesteuerten Feldeffekttransistor
(F 1) nachgeführt ist, der nichtinvertierende Eingang des
ihm zugeordneten Differenzverstärkers (V 1) an den Ver
bindungspunkt der Serienschaltung bestehend aus der
Drain-Source-Strecke des extern gesteuerten Feldeffek
transistors (F 1) und dessen Sourcewiderstand (R 1) ange
schlossen ist, dadurch gekennzeichnet, daß bei den Fel
deffekttransistoren (F 3 . . .), die auf einen zuvor ge
steuerten, nicht direkt mit dem externen Steuersignal
(St) beaufschlagten Feldeffekttransistor (F 2 . . .) nachge
führt sind, die nichtinvertierenden Eingänge der ihnen zu
geordneten Differenzverstärker (V 2, . . .) an den Verbin
dungspunkt der Serienschaltung, bestehend aus der Drain-
Source-Strecke des sie nachführenden Feldeffekttransi
stors (F 2) und dessen Sourcewiderstand (R 2) angeschlossen
sind, und daß die invertierenden Eingänge der Differenz
verstärker (V 1, V 2, . . .) jeweils mit dem Verbindungs
punkt der Serienschaltung, gebildet aus dem ihnen zuge
ordneten weiteren Feldeffekttransistor (F 2, F 3, . . .) so
wie jeweils seinem Sourcewiderstand (R 2, R 3, . . ), ver
bunden sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853538584 DE3538584A1 (de) | 1985-10-30 | 1985-10-30 | Anordnung bestehend aus mehreren parallel arbeitenden feldeffekttransistoren sowie anwendungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853538584 DE3538584A1 (de) | 1985-10-30 | 1985-10-30 | Anordnung bestehend aus mehreren parallel arbeitenden feldeffekttransistoren sowie anwendungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3538584A1 DE3538584A1 (de) | 1987-05-07 |
DE3538584C2 true DE3538584C2 (de) | 1989-02-09 |
Family
ID=6284817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853538584 Granted DE3538584A1 (de) | 1985-10-30 | 1985-10-30 | Anordnung bestehend aus mehreren parallel arbeitenden feldeffekttransistoren sowie anwendungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3538584A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19905078C1 (de) * | 1999-02-08 | 2000-10-12 | Siemens Ag | Verfahren und Vorrichtung zur Symmetrierung der Verlustleistung mehrerer parallel geschalteter Kaskodenschaltungen |
DE10355509A1 (de) * | 2003-11-27 | 2005-07-07 | Infineon Technologies Ag | Schaltung und Verfahren zum verzögerten Einschalten einer elektrischen Last |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2656537B2 (ja) * | 1988-04-13 | 1997-09-24 | 株式会社日立製作所 | 電力用半導体装置 |
FR2634916B1 (fr) * | 1988-08-01 | 1990-09-14 | Marchal Equip Auto | Circuit de commande de variation de puissance avec plusieurs transistors de puissance en parallele |
US5200692A (en) * | 1991-09-23 | 1993-04-06 | The Boeing Company | Apparatus for limiting current through a plurality of parallel transistors |
DE19738857A1 (de) * | 1997-09-05 | 1999-04-15 | Abb Patent Gmbh | Dimmersystem |
ITTO20020995A1 (it) * | 2002-11-15 | 2004-05-16 | Btm S R L | Sistema per il pilotaggio di un carico, in particolare di un motore in corrente continua |
EP2063521B1 (de) | 2007-11-20 | 2011-11-09 | ELMOS Semiconductor AG | Vorrichtung zum Treiben einer Last |
EP2196887B1 (de) | 2008-12-04 | 2016-04-20 | Elmos Semiconductor Aktiengesellschaft | Vorrichtung zum Treiben einer Last |
US9256239B2 (en) | 2011-03-17 | 2016-02-09 | Watlow Electric Manufacturing Company | Voltage controlling circuit |
DE102018116669B4 (de) * | 2018-07-10 | 2021-03-04 | Elmos Semiconductor Se | Verfahren zum Betrieb eines stützkondensatorfreien Low-Drop-Spannungsreglers mit großem Spannungsbereich |
DE102019116700B4 (de) | 2018-07-10 | 2021-03-04 | Elmos Semiconductor Se | Stützkondensatorfreier Low-Drop-Spannungsregler mit großem Spannungsbereich mit einem DIMOS Transistor und Verfahren zu dessen Betrieb |
DE102018116667B4 (de) * | 2018-07-10 | 2021-03-04 | Elmos Semiconductor Se | Stützkondensatorfreier Low-Drop-Spannungsregler mit großem Spannungsbereich mit einem DIMOS- und einem NMOS-Transistor als Lasttransistor und Spannungsreglersystem |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3675114A (en) * | 1971-06-14 | 1972-07-04 | Forbro Design Corp | High current voltage/current regulator employing a plurality of parallel connected power transistors |
DE2442228A1 (de) * | 1974-09-04 | 1976-03-18 | Bosch Gmbh Robert | Schaltanordnung zur speisung eines elektrischen verbrauchers |
DE3121754C1 (de) * | 1981-06-01 | 1982-12-09 | Siemens AG, 1000 Berlin und 8000 München | Leistungsschalter mit einem Feldeffekttransistor |
-
1985
- 1985-10-30 DE DE19853538584 patent/DE3538584A1/de active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19905078C1 (de) * | 1999-02-08 | 2000-10-12 | Siemens Ag | Verfahren und Vorrichtung zur Symmetrierung der Verlustleistung mehrerer parallel geschalteter Kaskodenschaltungen |
DE10355509A1 (de) * | 2003-11-27 | 2005-07-07 | Infineon Technologies Ag | Schaltung und Verfahren zum verzögerten Einschalten einer elektrischen Last |
US7183816B2 (en) | 2003-11-27 | 2007-02-27 | Infineon Technologies Ag | Circuit and method for switching an electrical load on after a delay |
Also Published As
Publication number | Publication date |
---|---|
DE3538584A1 (de) | 1987-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0747713B1 (de) | Schaltungsanordnung zum Erfassen des Laststroms eines Leistungshalbleiterbauelementes mit source- oder drainseitiger Last | |
DE3789662T2 (de) | Schaltung zur linearen Messung eines in einer Last fliessenden Stromes. | |
DE3538584C2 (de) | ||
EP0557850B1 (de) | Schaltungsanordnung zur Laststrombegrenzung eines Leistungs-MOSFET | |
DE69023061T2 (de) | Pufferverstärker mit niedrigem Ausgangswiderstand. | |
DE19706946A1 (de) | Battierüberwachungseinheit | |
DE102010006865B4 (de) | Stromquelle, Stromquellenanordnung und deren Verwendung | |
DE3136780A1 (de) | Integrierte halbleiterschaltung | |
DE3402891A1 (de) | Spannungs-stromkonverter hoher genauigkeit, insbesondere fuer niedrige versorgungsspannungen | |
DE102004041886B4 (de) | Verfahren und Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements | |
DE19533768C1 (de) | Stromtreiberschaltung mit Querstromregelung | |
DE102015110102A1 (de) | Strommessung in einer Leistungshalbleiter-Anordnung | |
DE102010033433B4 (de) | Schaltungsanordnung und Verfahren zur Simulation eines Sensors sowie entsprechende Simulatoreinrichtung | |
EP0523266B1 (de) | Integrierbarer Stromspiegel | |
DE3102398A1 (de) | Spannungs- und temperaturstabilisierte konstantstromquellenschaltung | |
DE3019761A1 (de) | Anordnung zum zufuehren von signalen an eine fernsprechleitung | |
DE10314514B4 (de) | Leistungsvorrichtungssteuerschaltung | |
EP1189349A1 (de) | Parallelschaltung einer Mehrzahl von IGBTs | |
DE2014786B2 (de) | Digital analog umsetzer | |
EP0014351B1 (de) | Monolithisch integrierbares NAND-Glied | |
DE68917867T2 (de) | Stromteiler mit einem Digital-Analog-Wandler. | |
DE4326282C2 (de) | Stromquellenschaltung | |
DE102004052795B3 (de) | Messbrückenschaltung in mindestens Dreileitertechnik mit Ausregelung der Leitungseinflüsse | |
DE2947663A1 (de) | Verstaerker mit auf o v bezogenem gleichspannungseingang und auf o v bezogenem gleichstromausgang | |
DE2360651C3 (de) | Schaltung zur MeBwerterfassung gleichgerichteter Wechselspannungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |