DE3518827C2

DE3518827C2 -

Info

Publication number: DE3518827C2
Application number: DE3518827A
Authority: DE
Inventors: Herbert 8212 Uebersee De Keller
Original assignee: WILHELM RUF KG 8000 MUENCHEN DE
Current assignee: WILHELM RUF KG 8000 MUENCHEN DE
Priority date: 1985-05-24
Filing date: 1985-05-24
Publication date: 1990-04-19
Also published as: US4719461A; DE3518827A1; EP0202684A3; EP0202684A2; DE3684172D1; EP0202684B1

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zum selektiven Ansteuern von in einem integrierten Schaltkreis angeordneten Funktionsgruppen, die eine Anzahl von 3ⁿ auswählbaren Funktionen haben, wobei "n" eine ganze Zahl ist.The invention relates to a method and a circuit arrangement for the selective control of function groups arranged in an integrated circuit, which have a number of 3 ⁿ selectable functions, "n" being an integer.

Bei hochintegrierten Schaltkreisen erreicht man heute eine derart hohe Packungsdichte, daß es problematisch wird, das Schaltkreisgehäuse noch mit der benötigten Anzahl von "Anschlußbeinchen" zu versehen. So ist beispielsweise aus dem Datenblatt der Firma INTERSIL ICM 7226 A/B, 3/79 ein integrierter Schaltkreis bekannt, in welchem mehrere unterschiedliche Funktionsgruppen integriert sind, von denen im normalen Betrieb jedoch nur ausgewählte aktiv sein sollen. Die Funktionsauswahl erfolgt dort durch zeitlich zueinander versetzte Impulse an Ausgängen D₀ bis D₇, die je einem separaten Eingang eines Schalters zugeführt werden und von dort über eine gemeinsame Sammelleitung für alle Schalter einem Steuereingang des integrierten Schaltkreises rückgeführt werden. An den genannten Ausgängen wird jeweils ein einziger Impuls ausgegeben, der gegenüber den Impulsen auf den anderen Leitungen phasenverschoben ist. In einem internen Referenzzähler, der beispielsweise durch die Anstiegsflanke des ersten Impulses (D₀) getriggert wird, kann ermittelt werden, welcher der Ausgänge soeben einen Impuls abgegeben hat.In the case of highly integrated circuits, such a high packing density is achieved today that it becomes problematic to provide the circuit housing with the required number of “connection legs”. For example, an integrated circuit is known from the data sheet from INTERSIL ICM 7226 A / B, 3/79, in which several different function groups are integrated, of which only selected ones should be active in normal operation. The function selection takes place there by time-staggered pulses at outputs D ₀ to D ₇, which are supplied to each a separate input of a switch and returned from there via a common bus for all switches to a control input of the integrated circuit. A single pulse is output at the outputs mentioned, which is phase-shifted with respect to the pulses on the other lines. An internal reference counter, which is triggered, for example, by the rising edge of the first pulse (D ₀), can be used to determine which of the outputs has just given a pulse.

Die DE-OS 26 38 208 zeigt ebenfalls einen integrierten Schaltkreis mit mehreren individuell auswählbaren Funktionsgruppen. Der integrierte Schaltkreis besitzt im konkreten Falle zwei Steuerleitungen, die mit parallel anliegenden binären Signalen beaufschlagt werden. Bei zwei Steuerleitungen erhält man hierdurch vier unterscheidbare Zustände, durch die eine von vier verschiedenen internen Funktionen ausgewählt werden kann. Hierzu sind logische Gatter an diese Steuerleitungen angeschlossen, die Datensignale von einer weiteren Datenleitung jeweils nur zu dem ausgewählten Schaltkreis durchlassen. Verallgemeinert kann man sagen, daß bei dieser bekannten Schaltungsanordnung mit einer Anzahl "n" von Anschlußbeinchen eine Anzahl von 2ⁿ Auswahlmöglichkeiten realisiert werden kann.DE-OS 26 38 208 also shows an integrated circuit with several individually selectable function groups. In the specific case, the integrated circuit has two control lines which are supplied with binary signals which are present in parallel. In the case of two control lines, this gives four distinguishable states through which one of four different internal functions can be selected. For this purpose, logic gates are connected to these control lines, which only pass data signals from a further data line to the selected circuit. In general it can be said that in this known circuit arrangement with a number "n" of connection pins a number of 2 ⁿ selection options can be realized.

Aus einer Firmendruckschrift der Firma Spezial-Elektronik KG, FU 7226B, 4/80 ist ein Zähler mit einem integrierten Bauelement bekannt, das verschiedene Funktionen ausführen kann, die mit einem externen BCD-Schalter in Kombination mit BCD-Decodern ausgewählt werden können. Die Decoder fragen dabei die statische Stellung der Schalter ab und schalten dann in Abhängigkeit der Stellung dieser Schalter eine ausgewählte Leitung durch.From a company brochure by Spezial-Elektronik KG, FU 7226B, 4/80 is a meter with an integrated Known component that perform various functions can be combined with an external BCD switch can be selected with BCD decoders. The decoders query the static position of the switches and then switch depending on the position of these switches selected line.

Aufgabe der Erfindung ist es, das Verfahren und die Schaltungsanordnung des oben abgehandelten Standes der Technik dahingehend zu verbessern, daß bei gleicher Anzahl von Ansteueranschlüssen eine größere Anzahl von Auswahlmöglichkeiten geschaffen wird oder umgekehrt bei gleicher Anzahl von Auswahlmöglichkeiten eine geringere Anzahl von Ansteueranschlüssen benötigt wird.The object of the invention is the method and Circuit arrangement of the above dealt with To improve technology so that the same Number of control connections a larger number of Choices are created or vice versa same number of options a smaller Number of control connections is required.

Diese Aufgabe wird hinsichtlich des Verfahrens durch die im Patentanspruch 1 angegebenen Merkmale und hinsichtlich der Schaltungsanordnung durch die im Patentanspruch 4 angegebenen Merkmale gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.With regard to the procedure, this task is performed by the features specified in claim 1 and with regard the circuit arrangement by the in claim 4 specified features solved. Advantageous configurations and developments of the invention are the subclaims refer to.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen im Zusammenhang mit der Zeichnung ausführlicher erläutert. Es zeigtIn the following, the invention is based on exemplary embodiments more detailed in connection with the drawing explained. It shows

Fig. 1 ein Blockschaltbild einer Schaltungsanordnung nach der Erfindung; Fig. 1 is a block diagram of a circuit arrangement according to the invention;

Fig. 2 eine Auswahltabelle der mit der Schaltungsanordnung nach Fig. 1 realisierbaren Schaltungszustände; FIG. 2 shows a selection table of the circuit states that can be achieved with the circuit arrangement according to FIG. 1;

Fig. 3 ein detaillierteres Blockschaltbild der Schaltungsanordnung nach der Erfindung; Fig. 3 is a more detailed block diagram of the circuit arrangement according to the invention;

Fig. 4 ein Blockschaltbild ähnlich Fig. 3, jedoch in anderer Darstellungsweise zur Verdeutlichung der innerhalb und außerhalb des integrierten Schaltkreises angeordneten Baugruppen und Fig. 4 is a block diagram similar to Fig. 3, but in a different representation to illustrate the components arranged inside and outside the integrated circuit and

Fig. 5 ein Blockschaltbild ähnlich Fig. 4 gemäß einer Variante der Erfindung. Fig. 5 is a block diagram similar to Fig. 4 according to a variant of the invention.

Gleiche Bezugszeichen in den einzelnen Figuren bezeichnen gleiche bzw. einander entsprechende Teile.Identify the same reference numerals in the individual figures same or corresponding parts.

Alle Ausführungsbeispiele beziehen sich auf eine Schaltungsanordnung mit n=3 Ansteueranschlüssen, mit der 3ⁿ=27 Auswahlmöglichkeiten realisierbar sind. Selbstverständlich kann die Anzahl n beliebig gewählt werden.All the exemplary embodiments relate to a circuit arrangement with n = 3 control connections, with which 3 ⁿ = 27 selection options can be implemented. Of course, the number n can be chosen arbitrarily.

In Fig. 1 sind drei Schalter SA, SB und SC vorgesehen, die jeweils drei verschiedene Schaltstellungen einnehmen können, die mit 0, 1 bzw. 2 bezeichnet sind. Alle mit 0 bezeichneten Anschlüsse liegen auf Masse; alle mit 1 bezeichneten Anschlüsse sind potentialfrei; alle mit 2 bezeichneten Anschlüsse sind mit einem gemeinsamen Ansteueranschluß 10 verbunden, auf den weiter unten eingegangen wird. In Fig. 1, three switches SA , SB and SC are provided, each of which can assume three different switching positions, which are designated 0, 1 and 2, respectively. All connections labeled 0 are grounded; all connections labeled 1 are potential-free; all connections designated by 2 are connected to a common control connection 10 , which will be discussed further below.

Die mit dem Schaltarm der Schalter SA, SB bzw. SC verbundenen Anschlüsse der Schalter sind mit Ansteuerleitungen bzw. Ansteueranschlüssen 11, 12 bzw. 13 des anzusteuernden integrierten Schaltkreises verbunden. Weiterhin sind diese Ansteueranschlüsse bzw. -leitungen 11, 12 und 13 jeweils mit einem Eingang A, B bzw. C eines ersten Decoders 14 verbunden, der drei (bzw. allgemein n) Eingänge und acht (bzw. allgemein 2ⁿ) Ausgänge aufweist, die hier die Ziffern 0 bis 7 tragen. Dieser Decoder 14 decodiert die in einem Binärcode vorliegenden, von den Schaltern SA, SB bzw. SC ankommenden Signale zu einem einzigen Ausgangssignal auf einer der Ausgangsleitungen. Somit fragt dieser Decodierer 14 parallel die Zustände der Schalter ab.The connections of the switches connected to the switching arm of the switches SA , SB or SC are connected to control lines or control connections 11 , 12 or 13 of the integrated circuit to be controlled. Furthermore, these control connections or lines 11 , 12 and 13 are each connected to an input A , B or C of a first decoder 14 which has three (or generally n) inputs and eight (or generally 2 ⁿ ) outputs, which have the numbers 0 to 7 here. This decoder 14 decodes the signals in a binary code that arrive from the switches SA , SB or SC into a single output signal on one of the output lines. Thus, this decoder 14 queries the states of the switches in parallel.

Er wird daher in der Zeichnung als "S-Decoder" bezeichnet, wobei "S" für "Schalter" steht.It is therefore referred to in the drawing as an "S decoder", where "S" stands for "switch".

Weiterhin können auf die Anschlüsse 11, 12 und 13 Impulse TA, TB bzw. TC gemäß den im unteren Teil der Fig. 1 abgebildeten Impulsfolgen gegeben werden. Hierbei werden zeitlich gestaffelt den einzelnen Anschlüssen 11, 12 bzw. 13 unterschiedliche Anzahlen von negativen Impulsen zugeführt, wobei im dargestellten Ausführungsbeispiel dem Anschluß 11 ein Impuls, dem Anschluß 12 zwei Impulse und dem Anschluß 13 vier Impulse zugeführt werden.Furthermore, pulses TA , TB and TC can be given to the connections 11 , 12 and 13 in accordance with the pulse sequences shown in the lower part of FIG. 1. In this case, different numbers of negative pulses are supplied to the individual connections 11 , 12 and 13 in a staggered manner, with one pulse, connection 12 two pulses and connection 13 four pulses being supplied to connection 11 .

Will man Mehrdeutigkeiten vermeiden, so ist es bei einem eindeutigen Code zweckmäßig, die Anzahl der Impulse, die den einzelnen Anschlüssen zugeführt werden, gleich dem Gewicht der Bitstellen des entsprechenden Codes zu machen. Allgemein wird also die n-te Leitung 2ⁿ Impulse führen. Diese Impulse stammen aus Impulserzeugern, die weiter unten erläutert werden. Wichtig ist, daß die Impulse für die einzelnen Anschlüsse zeitlich zueinander versetzt sind, sich also nicht überlappen. Im dargestellten Ausführungsbeispiel werden "negative" Impulse verwendet, was bedeutet, daß der Ruhestand eine logische 1 bzw. hohes Potential führt, während ein einzelner Impuls durch den logischen Zustand "0" bzw. durch niedriges Potential gekennzeichnet ist. Diese Impulse gelangen nun über die Anschlüsse bzw. Leitungen 11, 12 und 13 und die Schalter SA, SB bzw. SC - je nach Schaltzustand der Schalter - an den gemeinsamen Ansteueranschluß 10, und zwar nur dann, wenn der zugeordnete Schalter in der mit "2" bezeichneten Stellung steht. Im Ausführungsbeispiel der Fig. 1 ist dies der Schalter SC, so daß vier Impulse (TC) auf die Leitung 10 gelangen. Die Leitung 10 ist an einen Zähleingang eines Zählers 15 angeschlossen, der im konkreten Ausführungsbeispiel ein Binärzähler ist. Dementsprechend hat der Zähler 15 n=3 Ausgänge, die mit drei Eingängen A, B und C eines zweiten Decoders 16 verbunden sind. Dieser Decoder decodiert die Zählerausgänge; in der Zeichnung wird er daher als Z-Decoder bezeichnet, wobei "Z" für "Zähler" steht. Dieser Decoder entspricht von seinem Aufbau und seiner Funktion her dem ersten Decoder 14.If one wants to avoid ambiguities, it is useful for a unique code to make the number of pulses that are fed to the individual connections equal to the weight of the bit positions of the corresponding code. In general, the nth line will carry 2 ⁿ pulses. These pulses come from pulse generators, which are explained below. It is important that the pulses for the individual connections are staggered in time, i.e. they do not overlap. In the illustrated embodiment, "negative" pulses are used, which means that the retirement carries a logic 1 or high potential, while a single pulse is characterized by the logic state "0" or by a low potential. These impulses now pass through the connections or lines 11 , 12 and 13 and the switches SA , SB and SC - depending on the switching state of the switches - to the common control connection 10 , and only when the assigned switch in the " 2 "designated position. In the exemplary embodiment in FIG. 1, this is the switch SC , so that four pulses (TC) reach the line 10 . The line 10 is connected to a counter input of a counter 15 , which is a binary counter in the specific exemplary embodiment. Accordingly, the counter 15 has n = 3 outputs, which are connected to three inputs A , B and C of a second decoder 16 . This decoder decodes the counter outputs; in the drawing it is therefore referred to as a Z decoder, where "Z" stands for "counter". The structure and function of this decoder correspond to that of the first decoder 14 .

Bei allen möglichen Stellungen der Schalter SA, SB und SC führen die beiden Decoder 14 und 16 an jeweils nur einem ihrer jeweils acht Ausgängen eine logische "1". Da gewisse Paarungen logischer 1en an den Ausgängen der beiden Decoder 14 und 16 nicht auftreten können, ergeben sich insgesamt 3ⁿ=27 mögliche Paarungen von logischen 1en. (So kann beispielsweise folgende Paarung von logischen 1en nicht auftreten: erster Decoder 14=1 und zweiter Decoder 16=7. Damit der zweite Decoder 16 im Zustand "7" ist, müßten alle drei Schalter SA, SB und SC in der Schaltstellung "2" sein; damit würde aber auch der erste Decoder 14 den Zustand "7" haben usw. Allgemein kann beim Ausführungsbeispiel der Fig. 1 die Dezimalzahl der vom zweiten Decoder 16 decodierten Zahl nur kleiner oder gleich der entsprechenden Zahl des ersten Decoders sein, dagegen nie größer.)In all possible positions of the switches SA , SB and SC , the two decoders 14 and 16 each have a logic "1" on only one of their eight outputs. Since certain pairings of logical 1s cannot occur at the outputs of the two decoders 14 and 16 , a total of 3 ⁿ = 27 possible pairings of logical 1s result. (For example, the following pairing of logical 1s cannot occur: first decoder 14 = 1 and second decoder 16 = 7. For the second decoder 16 to be in the "7" state, all three switches SA , SB and SC should be in the switch position "2 ", but the first decoder 14 would also have the state" 7 "etc. In general, in the exemplary embodiment in FIG. 1, the decimal number of the number decoded by the second decoder 16 can only be less than or equal to the corresponding number of the first decoder, but never greater.)

Entsprechend den möglichen Kombinationen gemäß der Tabelle der Fig. 2 sind nun die 2ⁿ Ausgänge der beiden Decoder 14 und 16 in einer Auswahllogik 17 verknüpft, die hier durch 27 UND-Gatter 18, 19 realisiert ist. Die Auswahllogik 17 hat also 27 Ausgänge, die mit a 0 bis a 26 bezeichnet sind. Je nach Schalterstellung der Schalter SA, SB und SC führt also ein einziger dieser Ausgänge eine logische 1, womit dann eine bestimmte Funktionsgruppe oder Funktion des integrierten Schaltkreises ausgewählt werden kann.According to the possible combinations according to the table in FIG. 2, the 2 ⁿ outputs of the two decoders 14 and 16 are now linked in a selection logic 17 , which is implemented here by 27 AND gates 18 , 19 . The selection logic 17 thus has 27 outputs, which are labeled a 0 to a 26 . Depending on the switch position of the switches SA , SB and SC , a single one of these outputs has a logic 1, with which a specific function group or function of the integrated circuit can then be selected.

Die in Fig. 2 dargestellte Tabelle zeigt alle möglichen Kombinationen der Schaltstellungen der drei Schalter SA, SB und SC, die dabei von den beiden Decodern 14 und 16 eingenommenen Zustände sowie den dabei aktivierten Ausgang a der Auswahllogik 17. Auch hieraus ist ohne weiteres ersichtlich, daß mit n Schaltern, die jeweils drei Zustände einnehmen können, 3ⁿ mögliche Zustände realisiert werden können.The table shown in FIG. 2 shows all possible combinations of the switch positions of the three switches SA , SB and SC , the states assumed by the two decoders 14 and 16 and the output a of the selection logic 17 activated in the process. From this it is also readily apparent that 3 ⁿ possible states can be realized with n switches, each of which can assume three states.

Fig. 3 zeigt ein detaillierteres Blockschaltbild der Schaltungsanordnung nach Fig. 1. FIG. 3 shows a more detailed block diagram of the circuit arrangement according to FIG. 1.

Zusätzlich zu den in Fig. 1 dargestellten Funktionsblöcken zeigt Fig. 3 eine Ablaufsteuerung 20, die hier fünf Ausgangsleitungen 21 bis 25 hat. Auf diesen Ausgangsleitungen erscheiden zeitlich nacheinander jeweils Steuersignale Φ 1 bis Φ 5, wodurch der zeitliche Ablauf der einzelnen Funktionen gesteuert wird. Die Ausgangsleitung 21 ist mit einem Rücksetzeingang des Zählers 15 verbunden. Die Ausgangsleitungen 22, 23 und 24 sind jeweils mit einem Steuereingang eines Impulserzeugers 26, 27 bzw. 28 verbunden, wobei diese Impulserzeuger die beschriebene Anzahl von (negativen) Impulsen TA, TB bzw. TC zu den Schaltern SA, SB bzw. SC liefern. Die Ablauffolge der Signale Φ 2, Φ 3 und Φ 4 ist so, daß zuerst der Impulserzeuger 26, dann der Impulserzeuger 27 und schließlich der Impulserzeuger 28 seine vorgegebene Anzahl von Impulsen erzeugt. Auch aus dem Blockschaltbild der Fig. 3 ist erkennbar, daß der erste Decoder 14 im Parallelbetrieb und sozusagen statisch die Zustände der Schalter SA, SB und SC abfragt. Es ist noch darauf hinzuweisen, daß die Impulserzeuger 26, 27 und 28 in ihrem "Ruhezustand" eine logische 1 führen, so daß an den Anschlüssen 11, 12 und 13 auch dann eine logische 1 anliegt, wenn die Schalter SA, SB bzw. SC im Schaltzustand "1" oder "2" sind. Weiterhin ist zu erkennen, daß die Ausgangsimpulse der Impulserzeuger 26, 27 bzw. 28 nur über solche Schalter zu dem Zähler 15 gelangen, die im Schaltzustand "2" sind.In addition to the functional blocks shown in FIG. 1, FIG. 3 shows a sequence control 20 , which here has five output lines 21 to 25 . Control signals Φ 1 to Φ 5 appear in succession on these output lines, thereby controlling the timing of the individual functions. The output line 21 is connected to a reset input of the counter 15 . The output lines 22 , 23 and 24 are each connected to a control input of a pulse generator 26 , 27 and 28 , respectively, these pulse generators delivering the described number of (negative) pulses TA , TB and TC to the switches SA , SB and SC . The sequence of the signals Φ 2 , Φ 3 and Φ 4 is such that first the pulse generator 26 , then the pulse generator 27 and finally the pulse generator 28 generates its predetermined number of pulses. It can also be seen from the block diagram in FIG. 3 that the first decoder 14 queries the states of the switches SA , SB and SC in parallel and, so to speak, statically. It should also be pointed out that the pulse generators 26 , 27 and 28 carry a logic 1 in their "idle state", so that a logic 1 is present at the connections 11 , 12 and 13 even when the switches SA , SB and SC are in the switching state "1" or "2". Furthermore, it can be seen that the output pulses of the pulse generators 26 , 27 and 28 only reach the counter 15 via switches which are in the switching state "2".

Zur Ablaufsteuerung 15 ist noch anzumerken, daß die Signale Φ 1 bis Φ 5 in der Reihenfolge ihrer Numerierung auftreten, d. h. zuerst wird der Zähler 15 auf 0 zurückgesetzt, dann werden aufeinanderfolgend die Impulsgeber 26, 27 und 28 aktiviert und schließlich wird über das Signal Φ 5 auf der Leitung 25 die Auswahllogik 17 freigegeben. Damit führt die Auswahllogik 17 erst dann ein Ausgangssignal, wenn sichergestellt ist, daß der Zähler 15 alle ihn betreffenden Impulse gezählt hat. Während der Aktivität der Impulserzeuger 26, 27 und 28 ändern sich natürlich auch die Zustände des ersten Decoders 14. Sobald aber die Zählimpulse beendet sind, fragt der Decoder nach Beendigung des Signales Φ 4 die Zustände der Schalter SA, SB und SC ab und gibt sie dann an die Auswahllogik 17 in decodierter Form weiter.Regarding the sequence control 15 it should also be noted that the signals Φ 1 to Φ 5 occur in the order of their numbering, ie first the counter 15 is reset to 0, then the pulse generators 26 , 27 and 28 are activated in succession and finally the signal wird 5 on line 25, the selection logic 17 released. The selection logic 17 thus only carries an output signal when it has been ensured that the counter 15 has counted all the pulses relating to it. The states of the first decoder 14 naturally also change during the activity of the pulse generators 26 , 27 and 28 . However, as soon as the counting pulses have ended, the decoder queries the states of the switches SA , SB and SC after the end of the signal Φ 4 and then forwards them to the selection logic 17 in decoded form.

Fig. 4 zeigt im Prinzip das gleiche Blockschaltbild wie Fig. 3, lediglich in etwas geänderter Anordnung. Hiermit soll verdeutlicht werden, daß alle Baugruppen 14 bis 28 innerhalb eines integrierten Schaltkreises angeordnet sind, während lediglich die Schalter SA, SB und SC außerhalb desselben als "externe Beschaltung" liegen. Die eigentlichen Ansteueranschlüsse sind lediglich die Anschlüsse 11, 12 und 13, während der ebenfalls für die Ansteuerung verwendete Anschluß 10 bei Mikroprozessoren meistens als Takt- bzw. Zähleingang vorhanden ist, so daß für ihn kein zusätzliches Ansteuer-"Beinchen" erforderlich ist. Weiterhin ist aus Fig. 4 deutlicher zu erkennen, daß die binär codierten, parallel anliegenden Signale an den Anschlüssen 11, 12 und 13 extern erzeugt werden und damit dem integrierten Schaltkreis 29 von außen zugeführt werden, während die zeitlich aufeinanderfolgenden Impulse intern im integrierten Schaltkreis 29 erzeugt werden, an den Anschlüssen 11, 12 bzw. 13 ausgegeben werden und über die externe Beschaltung (Schalter SA, SB und SC) an den gemeinsamen Ansteueranschluß 10, der dann als "Eingangs-Anschluß" dient, zurückgegeben werden. Fig. 4 shows in principle the same block diagram as Fig. 3, only in a slightly different arrangement. This is intended to clarify that all modules 14 to 28 are arranged within an integrated circuit, while only the switches SA , SB and SC are outside the same as "external circuitry". The actual control connections are only the connections 11 , 12 and 13 , while the connection 10 , which is also used for the control, is usually present in microprocessors as a clock or count input, so that no additional control "leg" is required for it. Furthermore, it can be seen more clearly from FIG. 4 that the binary-coded, parallel signals at the terminals 11 , 12 and 13 are generated externally and are thus supplied to the integrated circuit 29 from the outside, while the successive pulses internally in the integrated circuit 29 are generated, are output at the connections 11 , 12 and 13 and are returned via the external circuitry (switches SA , SB and SC) to the common control connection 10 , which then serves as the "input connection".

Fig. 5 zeigt eine Modifikation des Blockschaltbildes der Fig. 4. Die im Inneren des integrierten Schaltkreises 29 der Fig. 5 im Zusammenhang mit der Erfindung benötigten Bauteile sind identisch mit denen der Fig. 4. Fig. 5 shows a modification of the block diagram of FIG. 4. FIG 29 inside the integrated circuit. 5 in connection with the invention required components are identical to those of Fig. 4.

Lediglich die "externe Beschaltung" der Anschlüsse 10, 11, 12 und 13 wurde geändert. Statt drei Schaltern mit jeweils drei Schaltstellungen werden sechs Schalter mit zwei möglichen Schaltstellungen verwendet. Die Schalter SA, SB und SC der Fig. 4 wurden hier in jeweils zwei Schalter SA 1, SA 2; SB 1, SB 2 und SC 1, SC 2 aufgeteilt, die wirkungsmäßig in Reihe geschaltet sind, und zwar so, daß der Schaltarm des Schalters mit dem Index 2 an den mit "1" bezeichneten Anschluß des jeweiligen Schalters mit dem Index 1 angeschlossen ist. Die mit einer "0" bezeichneten Anschlüsse der Schalter mit dem Index 1 liegen auf Masse, so daß die Ausgänge der hieran angeschlossenen Impulsgeber 26, 27 bzw. 28 dann kurzgeschlossen sind. Selbst wenn die Ablaufsteuerung 20 einen entsprechenden Impulsgeber aktiviert, gelangen dessen Impulse dann nicht zum Eingang des Zählers 15. Dies ist vielmehr nur über einen solchen der Schalter mit dem Index 1 möglich, der im Zustand "1" steht. Erst dann sind die Schalter mit dem Index 2 hinsichtlich ihrer Schaltstellung für die zum Zähler gelangenden Impulse relevant. Sie lassen die entsprechenden Impulse durch, wenn sie im Schaltzustand "1" sind. Im Schaltzustand "0" gelangen dagegen die Impulse nicht zu dem Anschluß 10. Die Schaltstellung "0" der Schalter SA 2, SB 2 und SC 3 ist eine "offene Schaltstellung". Eine Erdung ist nicht erlaubt, da ansonsten sich unabhängig von der Stellung des zugewandten Schalters mit dem Index 1 der Schaltzustand "0" am entsprechenden Anschluß 11, 12 bzw. 13 einstellen würde. Untersucht man unter Beachtung der obigen Regeln die möglichen erlaubten Schaltstellungen, so ergeben sich bei n Schalterpaaren wiederum 3 mögliche Schaltkombinationen. Diese möglichen Schaltkombinationen sind der nachfolgenden Tabelle zu entnehmen, wobei ein waagerechter Strich invariante Schaltzustände bezeichnet, die keinen Einfluß auf eine mögliche Auswahl haben:Only the "external wiring" of connections 10 , 11 , 12 and 13 has been changed. Instead of three switches with three switch positions each, six switches with two possible switch positions are used. The switches SA , SB and SC of FIG. 4 were each in two switches SA 1 , SA 2 ; SB 1 , SB 2 and SC 1 , SC 2 divided, which are connected in series, so that the switching arm of the switch with index 2 is connected to the connection labeled "1" of the respective switch with index 1 . The connections of the switches with the index 1, denoted by "0", are connected to ground, so that the outputs of the pulse generators 26 , 27 and 28 connected thereto are then short-circuited. Even if the sequence controller 20 activates a corresponding pulse generator, its pulses then do not reach the input of the counter 15 . Rather, this is only possible via one of the switches with index 1, which is in state "1". Only then are the switches with index 2 relevant with regard to their switching position for the pulses reaching the counter. They let the corresponding pulses pass when they are in the switching state "1". In the switching state "0", however, the pulses do not reach the terminal 10 . Switch position "0" of switches SA 2 , SB 2 and SC 3 is an "open switch position". Earthing is not permitted since otherwise the switching status "0" would occur at the corresponding connection 11 , 12 or 13 regardless of the position of the switch facing index 1. If one examines the possible permitted switch positions while observing the above rules, there are 3 possible switch combinations for n switch pairs. These possible switching combinations can be found in the table below, with a horizontal line indicating invariant switching states that have no influence on a possible selection:

Abschließend sei darauf hingewiesen, daß die Erfindung sowohl zur Eingabe als auch zur Ausgabe von Daten, Befehlen, Schaltzuständen etc. bei integrierten Schaltkreisen anwendbar ist. In den Ausführungsbeispielen der Fig. 1 bis 5 wurde davon ausgegangen, daß die Auswahllogik 17 den weiteren, nicht dargestellten Funktionsgruppen des integrierten Schaltkreises 29 bestimmte Steuerbefehle, Adressen etc. zuführt.In conclusion, it should be pointed out that the invention can be used both for inputting and for outputting data, commands, switching states, etc. in integrated circuits. In the exemplary embodiments in FIGS. 1 to 5, it was assumed that the selection logic 17 feeds certain control commands, addresses etc. to the further function groups, not shown, of the integrated circuit 29 .

Es ist nun genauso möglich, die Anschlüsse 10, 11, 12 und 13 mit Ausgängen eines integrierten Schaltkreises zu verbinden, der analog zu den Schaltern SA, SB und SC codierte Signale erzeugt, so daß die Schaltungsanordnung nach der Erfindung als Ausgangsdecodierer arbeitet, der dann 3 Ausgänge hat, von denen jeweils nur einer aktiviert ist. Hierbei ist es auch möglich, die Ablaufsteuerung 20 und die Impulsgeneratoren 26, 27 und 28 in den integrierten Schaltkreis zu verlegen, welcher dann n+3 Ausgänge hat, nämlich die den Ausgängen 22, 23 und 24 der Ablaufsteuerung 20 entsprechenden codierten Ausgänge (Anzahl n), die Steuerausgänge entsprechend den Ausgängen 21 und 25 der Ablaufsteuerung 20 sowie den Zählausgang entsprechend dem Anschluß 10.It is now also possible to connect the connections 10 , 11 , 12 and 13 to outputs of an integrated circuit which generates coded signals analogous to the switches SA , SB and SC , so that the circuit arrangement according to the invention works as an output decoder which then Has 3 outputs, of which only one is activated. It is also possible to relocate the sequencer 20 and the pulse generators 26 , 27 and 28 to the integrated circuit, which then has n +3 outputs, namely the coded outputs corresponding to the outputs 22 , 23 and 24 of the sequencer 20 (number n ) , the control outputs corresponding to the outputs 21 and 25 of the sequence control 20 and the counting output corresponding to the connection 10 .

Claims

1. Verfahren zum selektiven Ansteuern von in einem integrierten Schaltkreis angeordneten Funktionsgruppen, die eine Anzahl von 3ⁿ auswählbaren Funktionen haben, wobei "n" eine ganze Zahl ist, mit folgenden Merkmalen:

a) im integrierten Schaltkreis werden zeitlich nacheinander n Impulsfolgen mit jeweils unterschiedlichen Anzahlen von Impulsen erzeugt,
b) jede der Impulsfolgen wird über jeweils einen von n externen Ansteueranschlüssen zu einem von n extern angeordneten Schaltelementen, die jeweils die drei Schaltstellungen "0", "1" und "2" haben, ausgegeben,
c) in jeweils der Schaltstellung "0" werden die externen Ansteueranschlüsse geerdet, in jeweils der Schaltstellung "1" werden die externen Ansteueranschlüsse mit einem potentialfreien Anschluß des extern angeordneten Schaltelementes verbunden, in jeweils der Schaltstellung "2" werden die Impulsfolgen über einen weiteren, gemeinsamen Ansteueranschluß des integrierten Schaltkreises diesem zurückgeführt, woraufhin im integrierten Schaltkreis die Anzahl der zurückgeführten Impulse gezählt wird,
d) zeitlich versetzt zu den Impulsfolgen werden im integrierten Schaltkreis die Stellungen der n extern angeordneten Schaltelemente dahingehend abgefragt, ob sie die externen Ansteueranschlüsse erden,
e) das Zählergebnis nach c) und das Abfrageergebnis nach d) werden jeweils separat im integrierten Schaltkreis dekodiert und
f) die dekodierten Signale werden im integrierten Schaltkreis logisch verknüpft, wobei dann nur auf einer von 3ⁿ internen Leitungen ein Signal erscheint, das die gewünschte Funktionsgruppe des integrierten Schaltkreises ansteuert.

1. Method for the selective control of function groups arranged in an integrated circuit, which have a number of 3 ⁿ selectable functions, where "n" is an integer, with the following features:

a) n pulse sequences with different numbers of pulses are generated in succession in the integrated circuit,
b) each of the pulse sequences is output via one of n external control connections to one of n externally arranged switching elements, each having the three switching positions "0", "1" and "2",
c) in the switching position "0", the external control connections are grounded, in the switching position "1", the external control connections are connected to a potential-free connection of the externally arranged switching element, in the switching position "2" the pulse trains are connected via a further, common drive connection of the integrated circuit is fed back to the latter, whereupon the number of returned pulses is counted in the integrated circuit,
d) the positions of the n externally arranged switching elements are queried in the integrated circuit at a time offset from the pulse sequences as to whether they ground the external control connections,
e) the counting result according to c) and the query result according to d) are each decoded separately in the integrated circuit and
f) the decoded signals are logically linked in the integrated circuit, a signal then only appearing on one of 3 ⁿ internal lines, which controls the desired functional group of the integrated circuit.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zunächst die Impulsfolgen nach den Merkmalen a) bis c) gezählt und darauffolgend die Stellung der Schaltelemente gemäß Merkmal d) abgefragt wird.2. The method according to claim 1, characterized in that that first the pulse trains counted according to the features a) to c) and subsequently the position of the switching elements according to the feature d) is queried.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Anzahl der Impulse gemäß Merkmal a) dem Gewicht (z. B. 1, 2, 4, 8, 16) der Stellen eines Binärcodes entspricht.3. The method according to claim 1 or 2, characterized in that the number of Impulse according to characteristic a) the weight (e.g. 1, 2, 4, 8, 16) corresponds to the digits of a binary code.

4. Schaltungsanordnung zum selektiven Ansteuern von in einem integrierten Schaltkreis angeordneten Funktionsgruppen mit einer Anzahl von 3ⁿ verschiedenen Funktionen, wobei "n" eine ganze Zahl ist, mit folgenden Merkmalen:

a) die Schaltungsanordnung zur Ansteuerung ist mit der anzusteuernden Funktionsgruppe integriert,
b) es ist eine Anzahl von n externen Schaltelementen (SA, SB, SC) vorgesehen, die jeweils die drei unterschiedlichen Schaltstellungen "0", "1" und "2" einnehmen können,
c) die Schaltungsanordnung hat folgende externe Ansteueranschlüsse:
eine Anzahl n externer Ansteueranschlüsse (11, 12, 13), die jeweils mit einem der n Schaltelemente (SA, SB, SC) verbunden sind und einen weiteren gemeinsamen Ansteueranschluß (10), über den serielle, binär codierte Signale gegeben werden, wobei dieser weitere gemeinsame Ansteueranschluß (10) mit je einem der n Schaltelemente verbunden ist, wobei die drei Schaltstellungen "0", "1", "2" der n externen Schaltelemente (SA, SB, SC) jeweils die folgenden Verbindungen herstellen:
die Ansteueranschlüsse (11, 12, 13) werden zwangsweise geerdet (Schaltstellung 0);
die Ansteueranschlüsse (11, 12, 13) werden nicht weiter verbunden (Schaltstellung "1");
die Ansteueranschlüsse (11, 12, 13) werden mit dem weiteren, gemeinsamen Ansteueranschluß (10) verbunden (Schaltstellung "2");
d) die Schaltungsanordnung besitzt eine Anzahl von n Impulserzeugern (26, 27, 28), die jeweils mit einem der n Ansteueranschlüsse (11, 12, 13) verbunden sind,
e) die Impulserzeuger erzeugen jeweils eine unterschiedliche Anzahl von seriellen Impulsen (TA, TB, TC) und führen in ihrem Ruhestand ein hohes Potential,
f) eine Ablaufsteuerung (20) steuert die Impulserzeuger (26, 27, 28) so an, daß die seriellen Impulse (TA, TB, TC) zeitlich nacheinander auftreten,
g) an den weiteren gemeinsamen Ansteueranschluß (10) ist im integrierten Schaltkreis ein Zähler (15) angeschlossen, der die Anzahl der von den durchgeschalteten Impulserzeugern stammenden Impulse (TA, TB bzw. TC) zählt,
h) an die Ansteueranschlüsse (11, 12, 13) ist im integrierten Schaltkreis ein erster Decoder (14) angeschlossen, der die Schaltstellungen der externen Schaltelemente (SA, SB, SC) dahingehend abfragt, ob sie die externen Ansteueranschlüsse erden,
i) an den Zähler (15) ist ein zweiter Decoder (16) angeschlossen und
j) die Ausgänge beider Decoder (14, 16) sind mit einer Auswahllogik (17) verbunden, deren 3ⁿ Ausgänge mit den Ansteuereingängen der 3ⁿ anzusteuernden Funktionsgruppen verbunden sind.

4. Circuit arrangement for the selective actuation of function groups arranged in an integrated circuit with a number of 3 ⁿ different functions, "n" being an integer with the following features:

a) the circuit arrangement for activation is integrated with the function group to be activated,
b) a number of n external switching elements (SA , SB , SC) are provided, each of which can assume the three different switching positions "0", "1" and "2",
c) the circuit arrangement has the following external control connections:
a number n of external control connections ( 11 , 12 , 13 ), each of which is connected to one of the n switching elements (SA , SB , SC) and a further common control connection ( 10 ) via which serial, binary-coded signals are given, this further common control connection ( 10 ) is connected to each of the n switching elements, the three switching positions "0", "1", "2" of the n external switching elements (SA , SB , SC) each producing the following connections:
the control connections ( 11 , 12 , 13 ) are forcibly earthed (switch position 0);
the control connections ( 11 , 12 , 13 ) are no longer connected (switch position "1");
the control connections ( 11 , 12 , 13 ) are connected to the further, common control connection ( 10 ) (switch position "2");
d) the circuit arrangement has a number of n pulse generators ( 26 , 27 , 28 ), each of which is connected to one of the n drive connections ( 11 , 12 , 13 ),
e) the pulse generators each generate a different number of serial pulses (TA , TB , TC) and have a high potential in their retirement,
f) a sequence controller ( 20 ) controls the pulse generators ( 26 , 27 , 28 ) so that the serial pulses (TA , TB , TC) occur one after the other in time,
g) a counter ( 15 ) is connected to the further common control connection ( 10 ) in the integrated circuit, which counts the number of pulses (TA , TB or TC) originating from the connected pulse generators,
h) a first decoder ( 14 ) is connected to the control connections ( 11 , 12 , 13 ) in the integrated circuit, which queries the switching positions of the external switching elements (SA , SB , SC) to determine whether they ground the external control connections,
i) a second decoder ( 16 ) is connected to the counter ( 15 ) and
j) the outputs of both decoders ( 14 , 16 ) are connected to a selection logic ( 17 ), the 3 ⁿ outputs of which are connected to the control inputs of the 3 ⁿ function groups to be controlled.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die n Schaltelemente jeweils zwei Schalter (SA 1, SA 2; SB 1, SB 2; SC 1, SC 2) aufweisen, die in Reihe geschaltet sind und jeweils zwei Schaltzustände aufweisen.5. Circuit arrangement according to claim 4, characterized in that the n switching elements each have two switches (SA 1 , SA 2 ; SB 1 , SB 2 ; SC 1 , SC 2 ), which are connected in series and each have two switching states.

6. Schaltungsanordnung nach einem der Ansprüche 4 bis 5, dadurch gekennzeichnet, daß die Impulserzeuger (26, 27, 28) jeweils eine Anzahl von Impulsen erzeugen, die dem Gewicht (z. B. 1, 2, 4, 8, 16) der Stellen eines Binär-Codes entspricht.6. Circuit arrangement according to one of claims 4 to 5, characterized in that the pulse generator ( 26 , 27 , 28 ) each generate a number of pulses, the weight (z. B. 1, 2, 4, 8, 16) Places a binary code corresponds.

7. Schaltungsanordnung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Ablaufsteuerung (20) zusätzliche Rücksetzsignale (Φ 1) für den Zähler (15) und Freigabesignale (Φ 5) für die Auswahllogik (17) erzeugt.7. Circuit arrangement according to one of claims 4 to 6, characterized in that the sequence controller ( 20 ) generates additional reset signals (Φ 1 ) for the counter ( 15 ) and release signals (Φ 5 ) for the selection logic ( 17 ).

8. Schaltungsanordnung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die beiden Decoder (14, 16) jeweils "n zu 2ⁿ"-Decoder sind, die also n Eingangsanschlüsse und 2ⁿ Ausgangsanschlüsse aufweisen, wobei bei jeder Signalkombination an den Eingangsanschlüssen nur ein einziger Ausgangsanschluß ein Ausgangssignal führt.8. Circuit arrangement according to one of claims 4 to 7, characterized in that the two decoders ( 14 , 16 ) are each "n to 2 ⁿ " decoders, ie having n input connections and 2 ⁿ output connections, with each signal combination to the Input connections only a single output connection carries an output signal.

9. Schaltungsanordnung nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß der Zähler (15) ein n-Bit-Binärzähler ist.9. Circuit arrangement according to one of claims 4 to 8, characterized in that the counter ( 15 ) is an n- bit binary counter.

10. Schaltungsanordnung nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, daß die Auswahllogik (17) 3ⁿ UND-Gatter (18, 19) aufweist, deren Eingänge mit je einem Ausgang der beiden Decoder (14, 16) verbunden sind.10. Circuit arrangement according to one of claims 4 to 9, characterized in that the selection logic ( 17 ) has 3 ⁿ AND gates ( 18 , 19 ), the inputs of which are connected to an output of each of the two decoders ( 14 , 16 ).