DE3507130A1

DE3507130A1 - Treiberstromkreis fuer eine magnetspule

Info

Publication number: DE3507130A1
Application number: DE19853507130
Authority: DE
Inventors: Arnold D. Wayne Mich. Nielsen
Original assignee: Ford Werke GmbH
Current assignee: Ford Werke GmbH
Priority date: 1984-03-02
Filing date: 1985-02-28
Publication date: 1985-09-12
Also published as: GB8503074D0; DE3507130C2; GB2155265B; GB2155265A; US4536818A; JPS60201044A

Description

Müller, Schupfner & Gauger ■ Postfach 801369 ■ D-8000 München 80

^erftard 1^"S©nupf ner Hans-Peter Gauger ο 0 U / I ο U Patentanwälte European Patent Attorneys Mandataires en brevets europeens

Dr.-Ing. Robert Poschenrieder

(1931 -1972) t
Dr.-Ing. Elisabeth Boettner

(1963-1975)

Dipl.-Ing. Hans-Jürgen Müller
Dipl.-Chem. Dr. Gerhard Schupfner* Dipl.-Ing. Hans-Peter Gauger

Postfach 8013 69 Lucite-Grahn-StraBe 38 D-8000 München 80

Telefon: (0 89) 4 70 60 55/56 Telex: 05 23016 Telegramm / cable: Zetapatent München

Ihr Zeichen/Your ref.

Unser Zeichen /Our ref.

GPK-2796

München/Munich,

28. Februar 1935

Betrifft:/Ref.: Anwaltsakte: GFK-2796

FORD-WERKE AKTIENGESELLSCHAFT
OTTOPLATZ 2, 5000 KÖLN-DEUTZ (DE)

Treiberstromkreis für eine Magnetspule

Konten:

Stadtsparkaese München: 29 -16 73 50 (BLZ 701 500 00) Postscheck München: 27 66 88 - 808 (BLZ 700100 80)

* Büro/ Office Hamburg
Kartetraße5, D-2110Bucltiolz
Telefon:(04118)4457 Telex:02189330

Die Erfindung bezieht sich auf einen transistorisierten Treiberstromkreis für eine Magnetspule der durch den Oberbegriff des Patentanspruches 1 angegebenen Gattung.

Für den Strombetrieb einer Magnetspule ist allgemein bekannt, daß dafür in der Regel ein Versorgerstrom kleiner als ein anfänglicher Spitzenstrom benötigt wird, der mithin für eine entsprechende Kleinhaltung des Stromverbrauchs durch einen an die Magnetspule angeschlossenen Treiberstromkreis eine zeitabhängig gesteuerte Erniedrigung auf den Versorgerstrom erfahren kann. Aus der US-PS 4 180 026 ist ein transistorisierter Treiberstromkreis bekannt, bei dem diese Stromerniedrigung mittels zweier Transistoren gesteuert wird, von denen nur der eine Transistor eine Einschaltung für einen Stromdurchgang durch d^e Magnetspule erfährt. Weitere Beispiele solcher trän-' sistorisierter Treiberstromkreise sind in den US-PS'en 3 581 156, 4 327 394, 4 347 544 und 4 360 855 für unterschiedliche Verwendungsmöglichkeiten beschrieben. Allen diesen bekannten Treiberstromkreisen ist jedoch der Nachteil laehr oder weniger gemeinsam, daß die durch sie gesteuerte Stromerniedrigung des anfänglichen Spitzenstromes auf den Versorgerstrom unter Berücksichtigung des Hysterese-Verhaltens der Magnetspule verlängerte Zeiten und damit einen entsprechend höheren Stromverbrauch beansprucht, was in der aus Figur 7 der Zeichnung beispielhaft ersichtlichen Kennlinie für eine mittels dieser bekannten Treiberstromkreise gesteuerte Stromerniedrigung mit einem zwischen dem Spitzenstrom und dem Versorgerstrom flach verlaufenden Abschnitt verdeutlicht ist, der über die Gesamtlänge der Kennlinie etwa 20 bis 30% beträgt.

Ein TreiberStromkreis für eine Magnetspule kann derart geschaltet sein, daß bei einer Verbindung von deren einer Seite mit einer Stromquelle ein in deren geerdeter anderen Seite angeordneter Schalter für jede Stromerniedrigung eine Einschaltung erfährt. Alternativ kann der Treiberstromkreis auch derart geschaltet sein, daß der Stromdurchgang durch die Magnetspule mit einem in deren Anschlußleitung an die Stromquelle angeschlossenen Schalter gesteuert wird, was unter dem Gesichtspunkt vorteilhafter ist, daß damit ein in der Verdrahtung des Treiberstromkreises evtl. auftretender Kurzschluß ohne nachteilige Auswirkungen auf die Magnetspule bleibt und dann also die Magnetspule sofort zu der Stromquelle hin ausgeschaltet wird. Beiden Schaltungsarten ist der Vorteil gemeinsam, daß bei ihnen nur eine Anschlußleitung des Treiberstromkreises an die Magnetspule benötigt wird. In diesem Zusammenhang ist aus einer jüngeren Veröffentlichung "SGS-ATES Semiconductor Corporation", Juni 1982 noch ein dabei nur für die eine Schaltungsart beschriebener Treiberstro^ikreis der angegebenen Gattung bekannt, bei dem die Stromerniedrigung der Magnetspule mittels eines dabei mit einem Prufwiderstand in Reihe geschalteten ersten Transistor und einem zweiten Transistor gesteuert wird, der eine Parallelschaltung zu der Magnetspule aufweist.

Die durch die Patentansprüche gekennzeichnete Erfindung löst die Aufgase, einen transistorisierten Treiberstromkreis der angegebenen Gattung derart auszubilden, daß für eine damit an einer Magnetspule gesteuerte Stromerniedrigang von einem anfänglichen Spitzenstrom auf einen Versorgerstrom ein zeitabgängig geringerer Stromverlust erhalten und damit also der für die Kennlinie der Figur 7 ausgewiesene flache Verlauf längs eines Abschnittes der Kennlinie vermieden oder zumindest weitgehend verkleinert wird.

Die mit dem erfindungsgemäßen Treiberstromkreis erreichten Vorteile liegen im wesentlichen darin, daß mit einem durch die Kennlinien der Figuren 1B, 2B und 6A ausgewiesenen

nichtlinearen Verlauf der Stromerniedrigung als Folge von jeweils mit einer momentanen Stromerhöhung periodisch gesteuerten Unterbrechungen eine verbesserte Strombilanz für die Magnetspule erhalten wird. Damit werden aoer auch entsprechende Vorteile für deren Verwendung beispielsweise bei einer Einspritzpumpe für Brennkraftmaschinen oder auch bei Servovorrichtungen von Automatikgetrieben für Kraftfahrzeuge erhalten, wo die mit einem solchen Treiberstromkreis gesteuerten Einschaltzeiten der Magnetspule häufig wechseln. Der Treiberstromkreis ist außerdem für beide Schaltungsarten geeignet und benötigt dafür nur relativ wenige Bauteile.

Ein Ausführungsbeispiel des Treiberstromkreises nach der Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Es zeigt

Figuren 1A, 1ß und 1C

Schaubilder zur Veranschaulichung der Verhältnisse bei
einem Treiberstromkreis, bei
dem eine Stromerniedrigung mit einer an die Erdleitung der Magnetspule angeschlossenen Schaltungsanordnung gesteuert wird.

Figuren 2A, 2B und 2C

Schauuilder zur Veranschaulichung der Verhältnisse bei einem Treiberstromkreis, bei dem eine die Stromerniedrigung steuernde Schaltungsanordnung an die Verbindungsleitung der Magnetspule mit einer Stromquelle angeschlossen ist,

Figur 3 ein Schaltbild des Treiberstromkrei-

ses gemäß der durch die Schaubilder der Figur 1 ausgewiesenen einen Variante,

Figur 4 ein Schaltbild des Treiberstrom

kreises gemäß der durch die Schaubilder der Figur 2 ausgewiesenen zweiten Variante,

Figur 5 ein Schaltbild der Logikschaltung,

die den beiden Varianten des Treiberstrorakreises gemäß den Figuren 3 und 4 gemeinsam ist,

Fig. 6A bis 6F Schaubilder zur Veranschaulichung

der zeitabhängigen Kennlinien der einzelnen Bauteile der Logikschaltung gemäß Figur 5 und

Figur 7 ein Schaubild zur Darstellung der

Kennlinie einer mit einem bekannten Treiberstromkreis gesteuerten Stromerniedrigung .

Die in den Fig. 3 und 4 gezeigten Treiberstromkreise umfassen für eine transistorisierte Ausbildung jeweils eine Logikschaltung 50, die an einem Eingang mit einem Rechteckimpuls 21 versorgt wird. Wenn der Eingang der Logikschaltung 50 einen logischen Hochwert erhält, dann wird dadurch eine mit ihr verbundene Magnetspule 22 oder 42 zu einer an sie angeschlossenen Stromquelle durchgeschaltet, um für ihren Stromdurchgang einen Spitzenstrom zu erhalten, bei dessen Erreichen dann durch einen Treiberstromkreis 20 oder 40 während einer Zeitdauer T~ gemäß Figur 1B oder gemäß Figur 2B eine Stromerniedrigung gesteuert wird. Die Stromerniedrigung während dieser Zeitdauer T- wird dabei auf einen so bezeichneten "Halte-

strom"vorgenommen, der niedriger ist als ein so bezeichneter "Versorgerstrom" durch die Magnetspule 22 oder 42, der dann nachfolgend durch den TreiberStromkreis 20 oder 40 angesteuert wird. Bei dieser zeitabhängig gesteuerten Erniedrigung des anfänglichen Spitzenstromes ergeben die Stromsättigung der Magnetspule, deren Stromhysteres.e und die Schaltzeiten der verschiedenen Transistoren die maßgeblichen Einflußgrößen, denen der die Steuergröße bildende Rechteckimpuls 21 unterworfen ist, so daß es mit einer veränderlichen relativen Einschaltdauer desselben bei konstanter Frequenz möglich ist, für jede Magnetspule entsprechend ihrer Verwendung, so beispielsweise der Verwendung bei einer Einspritzpumpe für Brennkraftmaschinen, den spezifisch benötigten Versorgerstrom mit einer entsprechenden Steuerung durch den Treiberstromkreis 20 oder 40 zur Verfügung zu stellen.

Bei dem Treiberstromkreis 20 der Figur 3 ist die Magnetspule 22 über einen ersten Transistor 24 mit einem geerdeten Prüfwiderstand 26 verbunden. Ein zweiter Transistor ist parallel zu der Magnetspule 22 geschaltet und über eine Diode 88 und eine Zenerdiode 27 geerdet. Die Zenerdiode 27 ist an den Kollektorkreis des ersten Transistors 24 und über ihre Reihenschaltung mit der Diode 88 an den Emitterkreis des zweiten Transistors 25 angeschlossen. An den Knotenpunkt zwischen dem Transistor 24 und dem Prüfwiderstand 26 ist der positive eingang eines Verstärkers angeschlossen, der dabei gleichzeitig mit einem Widerstand 28 an die Basiselektrode des Transistors 24 angeschlossen ist. Der Transistor 24 wird erstmals bis zum Erreichen des anfänglichen Spitzenstromes I_c eingeschaltet und bleibt dann über eine Zeitdauer T_A (Figur 1C) ausgeschaltet, so daß daun die von der Magnetspule 22 erhaltene Spannung nicht an den positiven Eingang des Verstärkers 29, sondern stattdessen an den Knotenpunkt zwischen der Zenerdiode 27 und der Diode 88 weitergeleitet wird. Bei ausgeschaltetem Transistor 24 findet kein Stromdurchgang durch den Prüfwiderstand 26 statt.

An den Verstärker 2 9 des Treiberstromkreises 20 ist eine Vergleichseinrichtung angeschlossen, die aus drei Komparatoren 31,32 und 33 gebildet ist. Durch den ersten Komparator 31 wird der Strom durch den Prüfwiderstand 26 mit einem ersten Steuerstrom entsprechend dem anfänglichen Spittzehstrom durch die Magnetspule 22 zur Lieferung eines entsprechenden Steuersignals I_g an die Logikschaltung 50 verglichen. Durch den Komparator 32 erfolgt ein entsprechender Vergleich mit einem zweiten Steuerstrom entsprechend dem gegenüber dem Versorgerstrom niedrigeren Haltestrom zur Lieferung eines entsprechenden Steuersignals I„ an die Logikschaltung 50,und durch den Komparator 33 wird schließlich ein dritter Steuerstrom entsprechend dem Versorgerstrom zur Lieferung eines Steuersignals I„ an die Logikschaltung 50 verglichen. Sobald nach erfolgter Ausschaltung des Transistors 24 durch den Komparator 32 das Steuersignal I„ an die Logikschaltung 50 geliefert wird, wird dieser Transistor 24 dann wieder eingeschaltet, wobei diese Einschaltung dann gemeinsam mit einer Einschaltung auch des zweiten Transistors 25 erfolgt, so daß dann wieder ein Stromdurchgang durch den Prüfwiderstand 26 stattfindet. Weil zu diesem Zeitpunkt der Spitzenstrom bereits eine gewisse Erniedrigung auf eine gegenüber dem Versorgerstrom allerdings immer noch größere Stromhöhe erfahren hat, so daß durch den Komparator 33 noch nicht das Steuersignal I geliefert werden kann, wird dann aber der Transistor 24 sofort wieder durch die Logikschaltung 50 ausgeschaltet, so daß über eine vorbestimmte Zeitdauer T₁ (Figur 1B) der Stromabfall der Magnetspule 22 dann wieder durch die Zenerdiode 27 gesteuert wird. Nach der Zeitdauer T wird der Transistor 24 wieder eingeschaltet und dann sofort wieder ausgeschaltet, sofern bis dahin immer noch nicht der Versorgerstrom erreicht ist, und dieser Vorgang wiederholt sich periodisch so lange, bis schließlich durch den Komparator 3 3 das Steuersignal I_v geliefert wird. Sobald die Lieferung dieses Steuersignals I erfolgt ist, wird dann unter Vermittlung der Logikschaltung 50 ein

konstanter Versorgerstrom für die Magnetspule 22 gesteuert.

Die drei Komparatoren 31,32 und 33 der Vergleichseinrichtung sind jeweils mit ihrem negativen Eingang an den Ausgang des Verstärkers 29 angeschlossen. Der positive Eingang des zur Lieferung des Steuersignals I_g vorgesehenen !Comparators ist mit einem Regelwiderstand 34 verbunden, um damit in Abhängigkeit von bestimmten Kenngrößen der Magnetspule 22 die für den anfänglichen Spitzenstrom gewünschte Größe regeln zu können. In entsprechender Weise sind die positiven Eingänge der beiden weiteren Komparatoren 32 und 33 ebenfalls mit je einem Regelwiderstand 35 und 36 verbunden, um damit die spezifische Höhe des Haltestromes und des Versorgerstromes regeln zu können. Andererseits sind in den an die beiden Transistoren 24 und 25 angeschlossenen Schaltleitungen der Logikschaltung 50 ein Widerstand 94 bzw. eine mit einem Transistor 90 und zwei Widerständen 93 und 95 gebildete Reihenschaltung angeordnet, wodurch für den Transistor 25 in Verbindung mit dessen Parallelschaltung zu der Magnetspule 22 ein niedriger Widerstand zur Verfügung gestellt wird, um damit nach dem Erreichen des anfänglichen Spitzenstromes den Stromabfall der Magnetspule 22 zu verlangsamen.

Aus dem Verlauf der in Figur 1B für die mit dem Treiberstromkreis 20 gesteuerte Stromerniedrigung dargestellten Kennlinie ist mithin ersichtlich, daß diese Stromerniedrigung mit einer periodisch oszillierenden Unterbrechung durch momentane Stromerhöhungen gesteuert wird. Die maßgeblichen Einflußgrößen für diesen Verlauf ergeben dabei die Ansprechzeit des Transistors 2 4 sowie die Sättigungsdauer der Magnetspule 22 und deren Hysterese. Weil während jeder Ausschaltdauer T₁ des Transisotors 24 der zweite Transistor 25 eingeschaltet bleibt, kann wegen dessen Parallelschaltung zu der Magnetspule 22 davon ausgegangen werden, daß folglich während jeder erneuten Ausschaltung des Tran-

_v *^:"'* *""^:" ^507130

sistors 24 die Zeitkonstante vergrößert wird, mit der die Stromerniedrigung in der Magnetspule 22 stattfindet. Die für die Stromerniedrigung eines induktiven Widerstandskreises maßgebliche Zeitkonstante ist bekanntlich umgekehrt proportional zu der Größe des Widerstandes und wird bei dem vorbeschriebenen Treiberstromkreis 20 durch die Reihenschaltung des Transistors 25 mit der Diode 88 derart beeinflußt, daß nur bei eingeschaltetem Transistor 25 |. ein Stromdurchgang durch die Magnetspule 22. und dann .auch durch den Transistor 25 stattfindet. Durch die mit dem ;'. wiederholten Ein- und Ausschalten des Transistors 24 pe- , riodisch gesteuerten Stromerhöhungen wird mithin für die i gesamte Stromerniedrigung eine nichtlineare Kennlinie er- | halten, welche in ihrer Gesamtheit nicht die charakteri- j stische Abflachung aufweist, die ausweislich der Figur 7 I der Kennlinie der bisher bekannten Tr eiber Stromkreise ge- »^f meinsam ist, so daß wegen der Vermeidung dieser Abflachung .1 der Treiberstromkreis 20 eine entsprechend verbesserte Strom- ε

bilanz liefert. J

j Der in Figur 4 dargestellte Treiberstromkreis 40 läßt aus- >

weislich des Schaubildes der Figur 2B den gleichen nicht- j

linearen Verlauf der Kennlinie der mit ihm gesteuerten ;

Stromerniedrigung erzielen. Die mit der Logikschaltung 50 ,

verbundene Schaltungsanordnung umfaßt eine übereinstimmende \ Vergleichseinrichtung mit den drei Komparatoren 31,32 und ; 33, die aber hier wegen einer für einen Abgriff des Spannungsabfalls an einem mit der Magnetspule 42 entsprechend ^! in Reihe geschalteten Prüfwiderstand 46 verwirklichten Schaltungsanordnung eine mit einem Differenzverstärker 49 in der Zusammenschaltung mit einem Steuertransistor 91 und einem Stromfühler-Widerstand 93 gebildete Anschlußverbindung aufweisen. Für den Spannungsabgriff ist der Prufwiderstand 46 an die beiden Eingänge des Differenzverstärkers 49 angeschlossen, an dessen mit einem Widerstand R„ versehenen positiven Eingang der Kollektorkreis des Steuertransistors 91 angeschlossen ist, mit dessen

3ETÖ7T30

Emitterkreis der Stromfühler-Widerstand 93 verbunden ist. Ein entsprechender erster Transistor 44 weist eine Reihenschaltung mit der Magnetspule 42 und dem Prüfwiderstand 46 auf. Ein entsprechender zweiter Transistor 45 ist entsprechend mit einer Zenerdiode 47 und einer Diode 48 in Reihe und gleichzeitig zu der Magnetspule 42 parallel geschaltet. In den zu diesen Transistoren 44 und 45 führenden Schaltleitungen der Logikschaltung 50 sind eine Reihenschaltung aus einem Transistor 89 und einem Widerstand 89' bzw. nur ein Widerstand 89'' angeordnet, wobei die Schaltleitung zu dem Transistor 44 über einen weiteren Widerstand zusammen mit der Reihenschaltung der Zenerdiode 47 und der Diode 48 auch über den Umkehrverstärker 49 geerdet ist. Durch die ausführliche Beschreibung des Treiberstromkreises 20 kann auf eine ebenso detaillierte Beschreibung des Treiberstromkreises 40 verzichtet werden, da die funktionelle Übereinstimmung aus einem Vergleich der Schaubilder gemäß den Figuren 2A, 2B und 2C mit denjenigen der Figuren 1A, 1B und 1C ohne weiteres ableitbar ist.

In Figur 5 ist das Schaltbild der den beiden Treiberstromkreisen 20 und 40 gemeinsamen Logikschaltung 50 dargestellt. Gemäß diesem Schaltbild sind die Ausgänge der Komparatoren 31,32 und 33 der Vergleichseinrichtung an die Eingänge von drei handelsüblichen D-Typ-Flip-Flops 51,52 und 53 angeschlossen, welche auf die entsprechend der Darstellung in den Figuren 6C, 6D und 6F gelieferten Steuersignale I_c für den anfänglichen Spitzenstrom, I

o ri

für den Haltestrom und I_y für den Versorgerstrom ansprechen. Der digitale Eingang der Logikschaltung 50, über welchen der Rechteckimpuls 21 zugeleitet wird, umfaßt deshalb weiterhin einen üblichen Taktgeber-Eingang, einen Löscheingang, einen D-Eingang und einen Stelleingang zum Einstellen der Anfangsbedingungen. Wenn der Löscheingang einen logischen Nullwert annimmt, dann wird an den Q-Ausgängen dieser drei Flip-Flops 51,52,53 sowie eines noch vorgesehenen vierten Flip-Flops 54 ein logischer Nullwert

und an einem Umkehr-Ausgang Q ein logischer Einerwert erhalten. Wenn der Stelleingang einen logischen Nullwert erhält, dann erfährt andererseits der Q-Ausgang der Flip-Flops 51 bis 54 einen Einerwert und der Q-Ausgang einen _; logischen Nullwert. Wenn der über den Taktgeber-Eingang angelieferte Impuls ansteigend positiv verläuft, dann wird der an einem D-Eingang erfaßte logische Eingang an den Q-Ausgang und seine Umkehrgröße an den Q-Ausgang geliefert.

Jeder logische Nullwert des digitalen Eingangs der Logikschaltung 50 wird an den Eingang 1 eines UND-Gatters 7 geliefert, dessen zweiter Eingang 2 an den Ausgang 3 eines ODER-Gatters 6 angeschlossen ist. Der Ausgang 3 des UND- |

Gatters 7 ist 0, wenn einer seiner beiden Eingänge 1 und 2 ? ebenfalls 0 ist. Der Ausgang 3 des UND-Gatters 7 liefert |

das Steuersignal Q₁ zum Einschalten des Transistors 24 bei dem Treiberstromkreis 20 bzw. des Transistors 44 bei dem TreiberStromkreis 40. Ein Steuersignal Q, zum Einschalten des Transistors 25 bei dem Treiberstromkreis 20 bzw. des Transistors 45 bei dem Treiberstromkreis 40 wird anderer-

seits durch den Q-Ausgang des Flip-Flops 52 bereit gestellt, ! der eine Nullwertstellung erhält, wenn an dessen Löschein- ;* gang ein logischer Nullwert angeliefert wird. Wenn ein lo- \: gischer Nullwert an den Stelleingang des Flip-Flops 53 an- ;; geliefert wird, dann wird an dessen Q-Ausgang ein logi- \

scher Einerwert erhalten. Wenn ein logischer Nullwert an den zweiten Eingang 2 eines noch vorgesehenen UND-Gatters 11 i angelegt wird, dann wird durch den Anschluß von dessen Aasgang 3 an den Löscheingang des Flip-Flops 54 dessen mit dem ' zweiten Eingang 2 des ODER-Gatters 6 verbundener Q-Ausgang < auf einen logischen Nullwert eingestellt. j

Wenn der digitale Eingang der Logikschaltung 50 einen !

logischen Einerwert annimmt, dann wird an dem Q-Ausgang j

des Flip-Flops 51 ein logischer Einerwert erhalten, der an den einen Eingang 1 des ODER-Gatters 6 geliefert wird.

350713D

An dem Ausgang 3 des ODER-Gatters 6 wird daher ebenfalls ein logischer Einerwert erhalten, so daß dann an dem Ausgang 3 des UND-Gatters 7 das Steuersignal Q₁ zum Einschalten des einen Transistors 24 bzw. 44 geliefert wird. Der zweite Transistor 25 bzw. 45 bleibt dann noch ausgeschaltet, weil zu diesem Zeitpunkt durch den Q-Ausgang des Flip-Flops 52 noch nicht das Steuersignal Q„ geliefert wird.

vfenn das von dem Komparator 32 gelieferte Steuersignal I„

entsprechend der Darstellung in Figur 6D zu einem Zeitpunkt A von einem logischen Hochwert auf einen logischen Tiefwert aofällt,dann wird damit für den Q-Ausgang des Flip-Flops keine Veränderung erhalten. Der an den Ausgang 3 eines ODER-Gatters 9 angeschlossene Taktgeber-Eingang des Flip-Flops 53 bleibt dann ebenfalls unverändert. Wenn zu einem Zeitpunkt B das von dem Komparator 33 entsprechend der Darstellung in Figur 6F gelieferte Steuersignal I„ von einem Hochwert auf einen Tiefwert abfällt, also eine Änderung von einem logischen Einerwert auf einen logischen Nullwert stattfindet, dann erfährt der Ausgang 3 eines ODER-Gatters 10, dasmit seinem einen Eingang 1 an den Q-Ausgang des Flip-Flops 53 angeschlossen ist, ebenfalls keine Änderung, weil dann an dessen zweitem Eingang 2 ein logischer Einerwert anliegt. Wenn schließlich zu einem Zeitpunkt C das von dem Komparator 31 entsprechend der Darstellung in Figur 6C gelieferte Steuersignal I_g von einem Hochwert auf einen Tiefwert abfällt, also eine Änderung von einem logischen Einerwert auf einen logischen Nullwert stattfindet, dann wird an dem Q-Ausgang des Flip-Flops 51 ein logischer Nullwert erhalten und damit auch an dem Ausgang 3 des ODER-Gatters 6, so daß an dem Ausgang 3 des UND-Gatters 7 die Lieferung des Steuersignals Q₁ unterbleibt und folglich der eine Transistor 24 bzw. 44 ausgeschaltet wird. Das von dem Komparator 31 gelieferte Steuersignal Ig löst folglich erst dann wieder eine Schaltfunktion aus, wenn an dem digitalen Eingang der Logikschaltung 50 wieder ein Nullwert erscheint.

Wenn zu einem Zeitpunkt D das von dem Komparator 33 gelieferte Steuersignal I^ von einem logischen Nullwert auf einen logischen Einerwert überwechselt, dann ergeben sich dadurch keine Veränderungen, weil an dem Ausgang 3 des ODER-Gatters 10 der logische Einerwert erhalten bleibt. Wenn zu einem Zeitpunkt E das von dem Komparator 32 gelieferte Steuersignal I„ von einem logischen Nullwert

JtI

auf einen logischen Einerwert überwechselt, dann wird dadurch das Flip-Flop 52 gekippt, so daß an seinem Q-Ausgang ein logischer Einerwert solange erhalten wird, bis eine Löschung über den digitalen Eingang der Logikschaltung vorgenommen wird. Wegen der dann feststellbaren Anwesenheit des Steuersignals Q- bleibt deshalb über den gleichen Zeitraum auch der zweite Transistor 25 bzw. 45 eingeschaltet. Gleichzeitig damit wird durch den Ausgang 3 des UND-Gatters 8, der mit dem Taktgeber-Eingang des Flip-Flops 54 verbanden ist, auch dieses Flip-Flop gekippt, so daß an seinem Q-Ausgang ein Einerwert zur Lieferung an den zweiten Eingang 2 des ODER-Gatters 6 erhalten wird.

Mit dem Q-Ausgang des Flip-Flops 54 ist nun ein weiteres Flip-Flop 55 verbunden, das eine Zeitsteuerung übernimmt. Zu dem Zeitpunkt E ist dieses Flip-Flop 55 noch nicht ausgelöst, da zu seiner Auslösung ein logischer Nullwert benötigt wird. Wenn zu einem Zeitpunkt F die Umkehrgröße des von dem Komparator 32 gelieferten Steuersignals I„ entsprechend der Darstellung in Figur 6E von einem logischen Nullwert auf einen logischen Einerwert überwechselt und dabei dann also an dem einen Eingang 1 des ODER-Gatters 9 ein logischer Nullwert erhalten wird, was den Ausgang des ODER-Gatters 9 von einem Nullwert auf einen Einerwert überwechseln läßt, dann wird dadurch mit dem durch den Komparator 33 gelieferten Steuersignal I_v ein Löschsignal an den Löscheingang des Flip-Flops 5 4 geliefert. Das Flip-Flop 5 3 und die Gatter 9,10 und 11 verhindern mithin ein vorzeitiges Löschen des Flip-Flops 54 bis zu dem Zeitpunkt, in welchem das Flip-Flop 53 einen Löschung erfahren hat. Diese Vorkehrung ist unter dem Gesichtspunkt vorteil-

haft, daß bei manchen für die Magnetspule 22 oder 42 vorgesehenen Verwendungen eine Vergleichseinrichtung mit Komparatoren realisiert werden muß, die zur Abschirmung gegenüber Geräuschen eine größere Hysterese aufweisen. Auch kann das Zeitintervall zwischen den Zeitpunkten E und G relativ klein sein, nämlich beispielsweise 10 ms, so daß auch deshalb ein vorzeitiges Löschen des Flip-Flops 54 zur Vermeidung eines Ausschaltens des Transistors 24 oder 44 bis zum nächsten Wechsel von einem Nullwert auf einen Einerwert verhindert werden muß.

Wenn das von dem Komparator 33 gelieferte Steuersignal I zu einem Zeitpunkt G entsprechend der Darstellung in Figur 6F von einem Einerwert auf einen Nullwert überwechselt, dann wird wegen der Anwesenheit eines logischen Nullwertes an dem Eingang 1 des ODER-Gatters 10 an dem Ausgang 3 des UND-Gatters ein logischer Nullwert erhalten, so daß das Flip-Flop 54 gelöscht und an seinem Q-Ausgang ein logischer Nullwert erhalten wird. Unter Vermittlung des ODER-Gatters 6 und des UND-Gatters 7 wird daher dann wegen der Abwesenheit des Steuersignals Q₁ der Transistor 24 oder 44 ausgeschaltet.

In dem Zeitintervall T₁, das sich periodisch widerholt, wird jeweils eine Erniedrigung des anfänglichen Spitzenstromes bzw. eines Zwischenwertes davon auf einen niedrigeren Haltestrom gesteuert. Die Zeitdauer T₁ ist dabei unter Mitwirkung des Flip-Flops 55 festgelegt, wobei dessen Auslösung durch den Wechsel eines logischen Nullwertes auf einen logischen Einerwert an dem Q-Ausgang des Flip-Flops 54 erfolgt. Die Länge dieser Zeitdauer T₁ wird durch einen Widerstand 56 und einen Kondensator 57 in der Zusammenschaltung mit dem Flip-Flop 55 bestimmt. Danach wird wieder das Flip-Flop 54 durch das UND-Gatter 8 umgekippt, so daß dann der Transistor 24 oder 44 wieder durch das Steuersignal Q₁ eingeschaltet wird. Wenn schließlich zu einem Zeitpunkt H das von dem Komparator 33 gelieferte Steuersignal I_v entsprechend der Darstellung in Figur 6F von einem

. ή.

logischen Einerwert auf einen logischen Nullwert überwechselt, dann wird damit das Flip-Flop 54 gelöscht und folglich der Transistor 24 oder 44 wieder ausgeschaltet. Dies führt wieder zur Ansteuerung des nächsten Zeitintervalls T₁, nach dessen Ablauf dann der Transistor 24 oder 44 wieder eingeschaltet wird.

Abschließend sei noch darauf hingewiesen, daß im Vergleich mit einem Treiberstromkreis, der für die Stromerniedrxgung einer Magnetspule mit einem Widerstand von 1,5 Ohm und einer Länge von 4~mh längs einer linear verlaufenden Kennlinie eine Leistung von 12 Watt verbraucht, der einen nichtlinearen Verlauf derselben Kennlinie steuernde Treiberstromkreis nur eine Leistung von 2 Watt verbraucht. Mit dem vorbeschriebenen Treiberstromkreis wird daher eine wesentlich verbesserte Leistungsbilanz erhalten.

Claims

Patentansprüche

Transistorisierter Treiberstromkreis für eine Magnetspule, insbesondere in der Verwendung bei einer Einspritzpumpe für Brennkraftmaschinen, dadurch gekennzeichnet , daß mit der Magnetspule (22, 42) ein erster Transistor (24,44) zusammen mit einem ihren Stromdurchgang prüfenden Widerstand (26,46) in Reihe und ein zweiter Transistor (25,45) zusammen mit einer zu diesem Prüfwiderstand (26,46) parallel geschalteten Zenerdiode (27,47) parallel geschaltet ist, an welche über eine Vergleichseinrichtung (31,32,33) eine zum Ein- und Ausschalten der beiden Transistoren (24,25; 44,45) in Abhängigkeit von dem Spannungsabfall des Prüfwiderstandes (26,46) derart eingerichtete Logikschaltung (50) angeschlossen ist, daß nach einem anfänglichen Spitzenstrom durch die Magnetspule (22,42) ein Stromabfall zum Erreichen eines niedrigeren Versorgerstromes der Magnetspule mit einer periodisch oszillierenden Unterbrechung durch momentane Stromerhöhungen gesteuert wird.
2. Treiberstromkreis nach Anspruch 1, dadurch gekennzeichnet , daß die Vergleichseinrichtung aus drei Komparatoren (31,32,33) gebildet ist, von denen der erste Komparator (31) den Strom durch den Prüfwiderstand (26,46) mit einem ersten Steuerstrom entsprechend dem anfänglichen Spitzenstrom durch die Magnetspule (22,42), der zweite Komparator (32) den Strom durch den Prufwiderstand (26,46)

mit einem zweiten Steuerstrom entsprechend einem gegenüber dem Versorgerstrom niedrigeren Haltestrom durch die Magnetspule (22,42) und der dritte Komparator (33) den Strom durch den Prüfwiderstand (26, 46) mit einem dritten Steuerstrom entsprechend dem Versorgerstrom durch die Magnetspule (22,42) vergleicht, wobei die Logikschaltung (50) den zweiten Transistor (25,45) am Ende einer ersten Stromerniedrigung des anfänglichen Spitzenstromes einschaltet und den ersten Transistor (24,44) für jede nachfolgende Stromerniedrigung ausschaltet und für jede nachfolgende Stromerhöhung einschaltet.
3. Treiberstromkreis nach den Ansprüchen 1 und 2, dadurch gekennzeichnet , daß die Zenerdiode (27,47) an den Kollektorkreis des ersten Transistors (24,44) und über eine Diode (88,48) an den Emitterkreis des zusammen mit dieser Diode zu der Magnetspule (22,42) parallel geschalteten zweiten Transistors (25,45) angeschlossen ist, wobei die Logikschaltung (50) den ersten Transistor (24,44) erstmals bis zuu Erreichen des anfänglichen Spitzenstromes und dann erst wieder gemeinsam mit dem zweiten Transistor (25,45) nach dessen Erniedrigung auf den Haltestrom einschaltet und ihn danach bei eingeschalbetem zweiten Transistor (25,45) bis zum Erreichen des Versorgerstromes wiederholt aus- und einschaltet.
4. Treiberstromkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß die Vergleichseinrichtung (31,32,33) mit einem Anschluß der Magnetspule (22) an eine Spannungsquelle mit einem Knotenpunkt zwischen dem ersten Transistor (24) und dem dabei geerdeten Prüfwiderstand (26) verbunden ist (Figur 3).
5. Treiberstromkreis nach Anspruch 4, dadurch gekennzeichnet , daß in der Anschlußverbindung der Vergleichseinrichtung (31,32,33) ein Verstärker (29) angeordnet ist.
6. Treiberstromkreis nach Anspruch 4 oder 5, dadurch gekennzeichnet , daß in der an den ersten Transistor (24) angeschlossenen Schaltleitung der Logikschaltung (50) ein Widerstand (94) und in deren an den zweiten Transistor (25) angeschlossener Schaltleitung ein mit wenigstens einem Widerstand (93,95) in Reihe geschalteter Transistor (90) angeordnet sind.
7. Treiberstromkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß der Prüfwiderstand (46) bei einem geerdeten Anschluß der Magnetspule (42) an eine Spannungsquelle angeschlossen ist und durch die Vergleichseinrichtung (31,32,33) der Spannungsabfall an dem Prüfwiderstand (46) abgegriffen wird (Figur 4).
8. Treiberstromkreis nach Anspruch 7, dadurch gekennzeichnet , daß in der Anschlußverbindung der Vergleichseinrichtung (31,32,33) ein mit einem Steuertransistor (91) und mit einem Stromfühler-Widerstand (93) zusammengeschalteter Differenzverstärker (49) angeordnet ist.
3. Treiberstromkreis nach Anspruch 7 oder 8, dadurch gekennzeichnet , daß in der zu dem ersten Transistor (44) angeschlossenen Schaltleitung der Logikschaltang (50) ein mit wenigstens einem Widerstand (89') in Reihe geschalteter Transistor (89) und in deren an den zweiten Transistor (45) angeschlossener Schaltleitung ein Widerstand (89*') angeordnet sind.
10. Treiberstromkreis nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet , daß die Logikschaltung (5 0) für eine Taktung der beiden Halbleiter (24,25; 44,45) mit einem Rechteckimpuls aus mit der Vergleichseinrichtung (31,32,33) verbundenen D-Typ-Flip-Flops (51,52,53,54) gebildet ist (Figur 5).