DE3485831T2 - Integrierte leistungshalbleiterschaltanordnungen mit igt- und mosfet-strukturen. - Google Patents

Integrierte leistungshalbleiterschaltanordnungen mit igt- und mosfet-strukturen.

Info

Publication number
DE3485831T2
DE3485831T2 DE8484114414T DE3485831T DE3485831T2 DE 3485831 T2 DE3485831 T2 DE 3485831T2 DE 8484114414 T DE8484114414 T DE 8484114414T DE 3485831 T DE3485831 T DE 3485831T DE 3485831 T2 DE3485831 T2 DE 3485831T2
Authority
DE
Germany
Prior art keywords
gate
region
igt
conductivity type
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8484114414T
Other languages
English (en)
Other versions
DE3485831D1 (de
Inventor
Bantval Jayant Baliga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE3485831D1 publication Critical patent/DE3485831D1/de
Application granted granted Critical
Publication of DE3485831T2 publication Critical patent/DE3485831T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Thyristors (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Hybrid-Leistungshalbleiter-Schaltanordnungen, die vorteilhaft einen Transistor mit isoliertem Gate (IGT), der in der Vergangenheit manchmal als Gleichrichter mit isoliertem Gate (IGR) bezeichnet wurde, und einen Metalloxid-Halbleiter Feldeffekt-Leistungstransistor (MOSFET) integrieren. (Ein MOSFET kann allgemeiner als ein Feldeffekt-Transistor mit isoliertem Gate (IGFET) bezeichnet werden, und die beiden Bezeichnungen, MOSFET und IGFET, werden in der vorliegenden Anmeldung austauschbar benutzt).
  • Es sind verschiedene Arten von Leistungshalbleiter- Schaltanordnungen bzw. -elementen mit drei Anschlüssen bekannt. Die verschiedenen Anordnungsarten haben in vielen Fällen unterschiedliche Betriebseigenschaften, und sie sind geeignet für verschiedene unterschiedliche spezifische Schaltungsanwendungen. In Bemühungen, ihre unterschiedlichen Eigenschaften vorteilhaft zu kombinieren, sind Schaltungen vorgeschlagen worden, die zwei diskrete Anordnungen bzw. Elemente verschiedener Arten einschließen, die üblicherweise parallelgeschaltet sind. Als eine geeignete Ausführungsform solcher Schaltungen sind auch Hybridanordnungen, die zwei unterschiedliche Anordnungsstrukturen auf einem einzigen Halbleiterchip integrieren, vorgeschlagen worden.
  • Als zutreffendes Beispiel wird eine integrierte Schaltanordnung aus MOSFET und bipolarem Junctiontransistor (BJT) in der folgenden Literaturstelle offenbart: N. Zommer, "The Monolithic HV BIPOS", Nummer der Veröffentlichung 11.5, IEDM 1981, Seiten 263-266. Die von Zommer beschriebene Anordnung erzielt in einer einzigen Struktur die relativ geringen Leitungsverluste des bipolaren Junctiontransistors und die relativ höhere Geschwindigkeit und geringen Energie-Antriebseigenschaften eines MOSFET. Die von Zommer beschriebene integrierte Anordnung aus MOSFET und bipolarem Junctiontransistor erfordert jedoch zwei verschiedene, aber synchronisierte Gatesignale für die beiden Teile der Anordnung. Im einzelnen erfordert das MOSFET eine Spannungs-Antriebsquelle für sein Gate, und der bipolare Junctiontransistor erfordert eine Strom-Antriebsquelle für seine Basis. Die Anordnung ist daher tatsächlich eine Schaltanordnung mit vier Anschlüssen, die spezialisierte Gate-Antriebs- bzw. -Steuersignale erfordert. Darüber hinaus werden üblicherweise unterschiedliche Herstellungsstufen für MOSFETs und bipolare Junctiontransistoren angewendet, so daß die Herstellung eines bipolaren Junctiontransistors und eines MOSFET auf dem gleichen Chip schwieriger ist als die Herstellung jedes Elementes allein.
  • Um das Verstehen der vorliegenden Erfindung zu unterstützen, ist es hilfreich, die Strukturen und Eigenschaften von Leistungs-MOSFETs und -IGTs zu betrachten, die beide Halbleiterelemente mit drei Anschlüssen sind. MOSFETs können mit relativ hoher Geschwindigkeit schalten, doch haben sie eine relativ geringe Leitfähigkeit. IGTs weisen eine relativ hohe Leitfähigkeit (größenordnungsmäßig 5 mal mehr als bipolare Junctiontransistoren und 20 mal mehr als Leistungs-MOSFETs), ein rasches Anschalten sowie die Fähigkeit auf, einer hohen Änderung des Stromes mit der Zeit (di/dt) während des Anschaltens zu widerstehen, doch haben sie eine relativ langsame Ausschaltgeschwindigkeit, was die maximale Betriebsfrequenz einschränkt und zu einem "Stromnachziehen" ("current tailing") führen kann, einem Zustand, bei dem das Element momentan hohem Strom und hoher Spannung gleichzeitig zusammen mit dem dazugehörigen hohen Leistungsverbrauch des Elementes ausgesetzt ist.
  • Ein typischer N-Kanal Leistungs-MOSFET weist einen N&spplus; (oder hochdotierten N-Leitungstyp)-Sourcebereich und einen N&supmin; (oder N-Leitungstyp mit hohem spezifischen Widerstand)-Drift- oder Drainbereich auf, die voneinander durch einen P-Basisbereich getrennt sind, der eine Kanaloberfläche aufweist. Eine isolierte Gateelektrode, die üblicherweise aus Polysilizium gebildet ist, ist über der Kanaloberfläche angeordnet. Beim Betrieb führt das Anlegen einer ausreichend großen positiven Gateelektroden- Vorspannung (mit Bezug auf die Sourceregion) zur Bildung einer Inversionsschicht vom N-Leitungstyp im P-Basisbereich gerade unterhalb der Kanaloberfläche. Die Inversionsschicht umfaßt so einen induzierten Kanal, der die Leitung elektrischen Stromes zwischen Source und Drain gestattet. Beispiele solcher Elemente sind in US-A- 4,072,975 und in US-A-4,145,703 offenbart, auf die hinsichtlich weiterer Einzelheiten Bezug genommen werden kann.
  • MOSFETs sind hauptsächlich unipolar leitende Elemente, in denen in erster Linie ein Majoritätsträger (z. B. Elektronen)-Strom zwischen Source und Drain fließt. Überschüssige Ladungsträger (Elektronen und Löcher) sammeln sich im N-Driftbereich nicht an, was ein relativ rasches Abschalten des Elementes gestattet. Leistungs-MOSFETs haben daher relativ hohe Schaltgeschwindigkeiten von mehr als 100 MHz. Weil der Stromfluß durch die Konzentration der Majoritätsträger (Elektronen) im induzierten Kanal des N- Leitungstyp und in den Driftregionen vom N-Leitungstyp begrenzt ist, hat der Leistungs-MOSFET einen relativ hohen Widerstand in Durchlaßrichtung. In MOSFETs, die für den Betrieb bei mehr als 100 Volt vorgesehen sind, wird der Widerstand der Driftregion groß, weil die Majoritätsträger-Konzentration im Driftbereich klein sein muß und die Breite des Driftbereiches groß sein muß um die Sperrspannungen des Elementes zu ermöglichen.
  • Ein IGT verwendet ein isoliertes Gate zum Steuern des Stromflusses zwischen seinen Hauptanschlüssen, d. h. zwischen seinem Kollektor- und Emitter-Anschluß. Gate und Leitungskanal eines IGT sind strukturell ähnlich den entsprechenden Elementen eines MOSFET. Verschiedene Formen von IGT-Elementen sind in der DE-A-31 47 075 von B. J. Baliga mit dem Titel "Gate-unterstützter Gleichrichter" offenbart. (Es ist zu bemerken, daß ein "Gate-unterstützter Gleichrichter" oder "GERECT" in der vorliegenden Anmeldung alternativ als ein "Transistor mit isoliertem Gate" oder "IGT" bezeichnet ist. Die beiden Bezeichnungen "GERECT" und "IGT" sollen das gleiche Element bezeichnen).
  • Früher offenbarte IGTs unterscheiden sich von MOSFETs mit vertikalem Kanal darin, daß bei einem IGT mit N-Kanal, ein P&spplus;-Kollektorbereich, der sich nicht in einem MOSFET mit N-Kanal findet, in einem Vier-Schicht-Element, d. h. einem PNPN, eingeschlossen ist. Darüber hinaus hat ein IGT ein relativ hohes di/dt und eine sehr viel höhere Leitfähigkeit als ein MOSFET. Während der Leitung in Durchlaßrichtung injiziert der P&spplus;-Kollektorbereich eines IGT Minoritätsträger (z. B. Löcher) in die Basisregion mit N-Leitungstyp, die der Driftregion eines MOSFET entspricht. Im IGT kombinieren sich jedoch Löcher, die vom IGT Kollektorbereich in den N&supmin;-Basisbereich eingeführt werden, mit Elektronen, die vom IGT-Emitter eingeführt werden, was die Leitfähigkeit des Elementes, verglichen mit einem MOSFET, erhöht.
  • Der IGT schaltet nicht in einer idealen Weise ab, wenn der Gateantrieb entfernt wird, da überschüssige Majoritätsträger, z. B. Elektronen, in dem N-Basisbereich eingefangen werden, so daß der IGT weiter leitet, bis die überschüssigen Elektronen entfernt sind. Während des Abschaltens des IGT können hohe Spannung und hoher Strom gleichzeitig auftreten, was zu einem hohen Leistungsverbrauch im Element führt. Während es Maßnahmen gibt, die man ergreifen kann, um das Abschalten des Elementes zu beschleunigen, und so den Leistungsverbrauch beim Abschalten in einem IGT zu verringern, wie das Schaffen von Kurzschlüssen vom Emitter zur Basis oder durch Einführen von Rekombinationszentren im N-Basisbereich, um Überschußelektronen einzufangen, befaßt sich die vorliegende Erfindung mit alternativen Wegen, um einen hohen Leistungsverbrauch bzw. -verlust während des Abschaltens des IGT zu vermeiden.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist demgemäß eine primäre Aufgabe der Erfindung, Kornbinationshalbleiter-Schaltanordnungen mit nur drei Anschlüssen einschließlich eines einzigen Gatesteueranschlusses mit hoher Eingangsimpedanz zu schaffen.
  • Es ist eine andere Aufgabe der Erfindung, ein Leistungshalbleiter-Schaltelement bzw. eine solche Schaltanordnung mit geringen Verlusten im stationären Zustand und geringen Schaltverlusten zu schaffen, wenn sie bei relativ geringen Schaltfrequenzen betrieben wird und die zum Schalten mit relativ hoher Geschwindigkeit in der Lage ist.
  • Noch eine weitere Aufgabe der Erfindung ist die Schaffung von integrierten Leistungshalbleiter-Schaltanordnungen mit zwei verschiedenen Halbleiterelementstrukturen, die einfach gleichzeitig hergestellt werden können.
  • Gemäß der vorliegenden Erfindung ist eine integrierte Leistungshalbleiter-Anordnung, wie in Anspruch 1 definiert, ausgebildet. Im besonderen umfaßt sie eine IGT- Struktur und eine MOSFET-Struktur (oder allgemeiner, eine IGFET-Struktur), die innerhalb einer einzigen Halbleiteranordnung integriert sind. Die IGT- und MOSFET-Abschnitte des Gesamtelementes bzw. der Gesamtanordnung schließen jeweilige Gatestrukturen ein, und die Hybridanordnung schließt ein Widerstandselement ein, das zwischen dem IGT- und dem MOSFET-Gate verbunden ist. Es ist nur ein einziger Gateanschluß der Anordnung vorgesehen, der sich entweder nahe dem IGT- oder MOSFET-Gate befindet. Die elektrische Verbindung zum anderen Gateanschluß erfolgt indirekt durch das Widerstandselement.
  • Gemäß der Erfindung werden zwei verschiedene Arten von Leistungsschaltfunktionen erhalten in Abhängigkeit davon, ob der Gateanschluß des Elementes bzw. der Anordnung näher am IGT-Gate oder näher am MOSFET-Gate verbunden ist. In jedem Falle muß nur ein Gatesignal angelegt werden-und die Eigenschaften der beiden Elemente werden in vorteilhafter Weise kombiniert.
  • Vorzugsweise werden Gateelektroden-Strukturen aus Polysilizium (polysilicon) benutzt, deren Herstellungstechnologie im Zusammenhang mit Leistungs-MOSFETs gut entwickelt ist. Die isolierte Gateelektroden-Struktur aus Polysilizium für den IGT und die isolierte Gateelektroden-Struktur aus Polysilizium für den MOSFET werden gleichzeitig hergestellt, und sie sind koplanar. Das Widerstandselement umfaßt in einer bevorzugten Ausführungsform eine Brücke aus Polysilizium, die die beiden Gateelektroden- Strukturen verbindet und zur gleichen Zeit wie die Gateelektroden-Strukturen hergestellt wird.
  • In einer ersten besonderen Ausführungsform wird die Gateelektroden-Verbindung des Elementes bzw. der Anordnung am direktesten zum IGT-Gate hergestellt, und die Elektrodenverbindung zum MOSFET-Gate wird indirekt durch das Widerstandselement hergestellt. Das erhaltene Element hat relativ geringe Verluste im stationären Zustand und beim Schalten. Ein beispielhafter Einsatz erfolgt in Antriebsschaltungen für Motoren, die üblicherweise bei relativ geringen Schaltfrequenzen betrieben werden, d. h. nicht mehr als 20 kHz. Wenn ein Gatesignal auftritt, dann beginnt der IGT zuerst zu leiten, und es werden die relativ hohe di/dt- und die rasche Anschalt-Fähigkeit des IGT genutzt. Die Anschalt-Verluste sind so relativ gering. Da das Widerstandselement in Reihe mit dem MOSFET liegt und mit der Kapazität der Gateelektrode des MOSFET kombiniert ist, schaltet das MOSFET nach dem IGT an. Nachdem die Gesamtanordnung angeschaltet ist, ist der Verlust im stationären Zustand auf Grund der hervorragenden Stromleitfähigkeit des IGT in Durchlaßrichtung gering.
  • Wird das Gatesignal entfernt, dann schaltet der IGT wieder als erster und schaltet somit als erstes Element ab. Während des "Stromnachziehens" des IGT bleibt der IGFET- Teil der Anordnung jedoch angeschaltet, was die Spannung über die Gesamtanordnung gering hält, um den Leistungsverbrauch der Anordnung zu minimieren. Die Gesamtanordnung ist daher nicht gleichzeitig hoher Spannung und hohem Strom ausgesetzt, und der IGFET schaltet mit minimalen Schaltverlusten ab.
  • In einer zweiten besonderen Ausführungsform ist der Gateanschluß der Anordnung am direktesten mit der Gateelektrode des MOSFET verbunden, wobei die elektrische Verbindung zur Gateelektrode des IGT nur indirekt durch das Widerstandselement hergestellt wird. Diese Konfiguration führt zu geringen Leistungsverlusten während des Schaltens mit geringer Frequenz, während eine hohe Schaltgeschwindigkeit beibehalten wird. So wird zum Beispiel bei einer besonderen Schaltung zum Betreiben einer Gasentladungslampe die Lampe anfänglich mit einer Schaltfrequenz von 120 Hz gezündet. Wenn die Lampe dann den stationären Betrieb beginnt, wird ein Bogenmodus initiiert, bei dem ein Schalten mit 100 kHz stattfindet.
  • In dieser zweiten besonderen Ausführungsform gibt es bei geringen Betriebsfrequenzen genügend Zeit, um die Gatekapazität des IGT während jedes Zyklus zu laden und so den IGT während jedes Zyklus trotz des Gatewiderstandes in Reihe in den Leitungszustand zu überführen. Obwohl der MOSFET zuerst leitet, hält der geringe Leitungsverlust des IGT die Gesamtverluste gering. Bei höheren Frequenzen erfolgt das Schalten ausschließlich durch den MOSFET, was dem IGT auf Grund der RC-Zeitverzögerung, die durch das Widerstandselement und die Gatekapazität des IGT eingeführt wird, nur ungenügend Zeit läßt, um mit dem Leiten zu beginnen. Das Schalten des MOSFET mit hoher Geschwindigkeit erfolgt daher ohne Einwirkung vom IGT.
  • Diese beiden besonderen Ausführungsformen sind in ihrer Gesamtstruktur recht ähnlich, sie unterscheiden sich nur in der Anordnung des Gatekontaktes. In jeder Ausführungsform umfaßt die Anordnung ein Paar von Hauptanschlüssen. Die IGT-Struktur schließt weiter Kollektor- und Emitter- Anschlußbereiche ein, die mit den Hauptanschlüssen der Anordnung verbunden sind. Das IGT-Gate regelt die Leitung zwischen den Kollektor- und Emitter-Anschlußbereichen. Die IGFET-Struktur schließt weiter Drain- und Source- Anschlußbereiche ein, die ebenfalls mit den Hauptanschlüssen der Anordnung verbunden sind. Das IGFET-Gate regelt die Leitung zwischen den Drain- und Source-Anschlußbereichen.
  • Zur Schaffung sowohl der IGT- als auch der IGFET-Struktur innerhalb des gleichen Halbleiterkörpers und innerhalb der gleichen aktiven Fläche der Anordnung, können die Techniken benutzt werden, die in der EP-A-0 118 007 (die unter Artikel 54(3) EPC fällt) offenbart sind. In einer spezifischen Technik, die dort beschrieben und beansprucht ist, ist eine vergrabene Schicht (buried layer) vom N&spplus;-Leitungstyp nur im IGFET-Teil der Anordnung vorhanden und dient zur Vermeidung einer bipolaren Wirkung und so zur Aufrechterhaltung der IGFET-Charakteristika.
  • In der vorliegenden Erfindung umfaßt eine integrierte Leistungshalbleiter-Schaltanordnung einen Körper aus Halbleitermaterial, der sowohl einen IGT-Teil als auch einen IGFET-Teil einschließt. Der Körper hat erste und zweite (z. B. untere und obere) gegenüberliegende Hauptoberflächen auf gegenüberliegenden Seiten. Der Körper schließt eine erste Basisschicht eines Leitungstyps ein, z. B. eine N&supmin;-Basis (leicht dotiert zum N-Leitungstyp), die sowohl dem IGT-Teil als auch dem IGFET-Teil gemeinsam ist. Der Körper schließt auch einen ersten Hauptanschlußbereich ein, der sowohl dem IGT- als auch dem IGFET-Teil gemeinsam ist und sich zur ersten Hauptoberfläche der Anordnung erstreckt, wo er mit der Metallisierung der Kollektorelektrode in Berührung steht.
  • Mindestens ein Abschnitt des Bereiches des ersten Hauptanschlusses ist stark zum entgegengesetzten Leitungstyp dotiert, um als ein P&spplus;-Kollektor des IGT zu dienen, und er bildet einen PN-Übergang mit der ersten N&supmin;-Basisschicht innerhalb des IGT-Teiles. Die erste Basisschicht und der erste Hauptanschlußbereich schließen auch eine Struktur zur Vermeidung bipolarer Leitung innerhalb des IGFET-Teiles ein. Vorzugsweise ist der gesamte erste Hauptanschlußbereich vom P&spplus;-Leitungstyp, und um bipolare Leitung innerhalb des IGFET-Teiles zu vermeiden, ist eine vergrabene Schicht stark zu dem einen Leitungstyp dotiert, z. B. einem N&spplus;-Bereich, der sich zwischen der ersten Basisschicht und dem ersten Hauptanschlußbereich befindet. Diese vergrabene N&spplus;-Schicht befindet sich nur im IGFET-Teil der Anordnung.
  • Im Halbleiterkörper befindet sich auch ein zweiter Basisbereich des entgegengesetzten Leitungstyps, d. h. ein P- Bereich, der mindestens zwei Abschnitte aufweist- die in die erste Basisschicht eingebettet sind. Ein Teil des P- Basisbereiches ist in den IGT-Teil der Anordnung eingeschlossen, und ein anderer Teil des P-Basisbereiches ist in den IGFET-Teil der Anordnung eingeschlossen.
  • Der Körper schließt auch in einem zweiten Hauptanschlußbereich erste und zweite Teile des einen Leitungstyps ein, z. B. einen N&spplus;-Emitterbereich des IGT und einen N&supmin;- Sourcebereich des IGFET. Der N&spplus;-Emitterbereich des IGT befindet sich im IGT-Teil der Anordnung angrenzend an den einen Abschnitt des zweiten Basisbereiches, und der N&spplus;- Sourcebereich des IGFET befindet sich in dem IGFET-Teil der Anordnung benachbart zum anderen Abschnitt des zweiten Basisbereiches.
  • Um die Leitung der Anordnung zu unterstützen, gibt es Kanalabschnitte des IGT und des IGFET. Mehr im besonderen befindet sich der Kanalabschnitt des IGT innerhalb des IGT-Teiles des zweiten Basisbereiches und erstreckt sich von der Oberfläche des Körpers aus in den zweiten Basisbereich. Der N&spplus;-Emitterbereich des IGT und die erste N&supmin;- Basisschicht haben einen Abstand voneinander, um das Ausmaß des IGT-Kanalabschnittes dazwischen zu definieren.
  • In ähnlicher Weise befindet sich der Kanalabschnitt des IGFET in dem IGFET-Teil des zweiten Basisbereiches und erstreckt sich von der Oberfläche des Körpers aus in den zweiten Basisbereich. Der N&supmin;-Sourcebereich und die erste N&supmin;-Basisschicht des IGFET haben einen Abstand voneinander, um das Ausmaß des zweiten Kanalabschnittes dazwischen zu definieren.
  • Die isolierten Gateelektroden von IGT und IGFET, wie solche aus Polysilizium, sind jeweils über den Kanalabschnitten des IGT und IGFET angeordnet, so daß bei Anlegen der Gatespannung an die Gateelektroden Leitungskanäle des einen Leitungstyps, die sich zwischen dem IGT-Emitter- und dem IGFET-Source-Abschnitt des zweiten Hauptanschlußbereiches und entsprechenden Abschnitten der ersten N&supmin;-Basisschicht erstrecken, in den jeweiligen Kanalabschnitten induziert werden.
  • Schließlich wird ein Widerstandselement, das eine Brücke aus Polysilizium umfaßt, die die beiden Gateelektroden aus Polysilizium verbindet, vorzugsweise zur gleichen Zeit wie die Gateelektroden gebildet. Ein Gateanschluß der Anordnung wird relativ direkt mit einer der Gateelektroden aus Polysilizium verbunden und indirekt durch das Widerstandselement mit der anderen Gateelektrode aus Polysilizium.
    • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Während die neuen Merkmale der Erfindung insbesondere in den beigefügten Ansprüchen enthalten sind, wird die Erfindung sowohl hinsichtlich ihrer Organisation als auch ihres Inhaltes auf Grund der folgenden detaillierten Beschreibung unter Bezugnahme auf die Zeichnung besser verstanden und eingeschätzt werden. Im einzelnen zeigen:
  • Fig. 1 eine seitliche Schnittansicht einer integrierten Leistungshalbleiter-Schaltanordnung gemäß der Erfindung;
  • Fig. 2 ein schematisches Ersatzschaltbild der Anordnung nach Fig. 1, das alternative Gateverbindungsanschlüsse der Anordnung zeigt;
  • Fig. 3 ein schematisches Ersatzschaltbild vergleichbar der Fig. 2, aber von einer integrierten Leistungsschaltanordnung, bei der der Gateanschluß der Anordnung relativ nahe am IGT-Gate verbunden ist;
  • Fig. 4 ein Diagramm der AN- und AUS-Schalt-Wellenformen als Funktion der Zeit, die den Betrieb der Schaltung nach Fig. 3 veranschaulichen, wenn der Gateanschluß der integrierten Leistungshalbleiter-Schaltanordnung relativ nahe dem IGT-Gate verbunden ist;
  • Fig. 5 ein schematisches Ersatzschaltbild ähnlich Fig. 2, aber von einer integrierten Leistungsschaltanordnung, bei dem der Gateanschluß der Anordnung relativ nahe dem IGFET-Gate verbunden ist und
  • Fig. 6 ein Diagramm der AN- und AUS-Schalt-Wellenformen sowohl geringer als auch hoher Frequenzen als Funktion der Zeit, die den Betrieb der Schaltung nach Fig. 5 veranschaulichen, wenn der Anschluß der intergrierten Leistungshalbleiter-Schaltanordnung relativ nahe dem IGFET-Gate verbunden ist.
    • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN
  • In Fig. 1 ist eine intergrierte Leistungshalbleiter- Schaltanordnung, die allgemein mit 10 bezeichnet ist, schematisch abgebildet. Die Anordnung 10 ist beispielhaft als eine Anordnung mit einem vertikalen Kanal dargestellt, die durch die doppelt diffundierte Metalloxid- Halbleiter (DMOS)-Technologie hergestellt ist. Es wird jedoch klar sein, daß andere Formen der Anordnung hergestellt werden können, z. B. durch Anwenden der "V"-Rillen MOS (VMOS)-Technologie. Weitere Beschreibungen der DMOS- und VMOS-Strukturen finden sich in S.M. Sze, Physics of Semiconductor Devices, 2. Auflage, New York; John Wiley & Sons, Inc., (1981), Seiten 489-90 und 494-95 sowie in den oben genannten US-A-4,072,975 und 4,145,703.
  • Die Anordnung 10 schließt auf dem gleichen Halbleiterchip einen IGT-Teil 12 und einen MOSFET-Teil 14 ein, der allgemeiner als ein IGFET-Teil beschrieben werden kann. Die spezielle Geometrie der Anordnung 10 der Fig. 1 ist nur repräsentativ, da eine Vielfalt von unterschiedlichen Anordnungsgeometrien benutzt werden kann, wie verschiedene Ringgeometrien und verschiedene ineinandergreifende Strukturen.
  • Strukturell umfaßt die Anordnung 10 einen Körper 16 aus Halbleitermaterial, wie Silizium, der untere und obere Hauptoberflächen 18 und 20 auf gegenüberliegenden Seiten des Körpers aufweist. Zwischen den Hauptoberflächen 18 und 20 schließt die Anordnung 10 separate IGT- und MOSFET-Teile 12 bzw. 14 ein.
  • Der Körper 16 schließt eine erste Basisschicht 22 eines Leitungstyps, z. B. eine N&supmin;-Basisschicht ein, die sowohl dem IGT-Teil 12 als auch dem MOSFET-Teil 14 gemeinsam ist. Der Körper 16 schließt weiter einen ersten Hauptanschluß-Bereich 28 ein, der sowohl dem IGT-Teil 12 als auch dem MOSFET-Teil 14 gemeinsam ist. Der erste Hauptanschluß-Bereich 28 ist stark zum entgegengesetzten Leitungstyp (P&spplus;) dotiert. Der Bereich 28 erstreckt sich bis zur unteren Hauptoberfläche 18 in Ohmschem Kontakt mit einer Anoden/Drain-Elektrodenmetallisierung 30, die ihrerseits einen der beiden Hauptanschlüsse der Anordnung umfaßt.
  • Innerhalb des IGT-Teiles 12 grenzt die P&spplus;-Anschlußbereichsschicht 28 an die erste N&supmin;-Basisschicht 22 an einer Grenzfläche 32 an, und ein Teil 34 der Anschlußbereichsschicht 28 umfaßt einen IGT-Kollektor. Während der Leitung des IGT-Teiles 12 der Anordnung in Durchlaßrichtung werden Löcher vom P&spplus;-Kollektorbereichsabschnitt 34 in den ersten N&supmin;-Basisbereich 22 injiziert. Bei einer bipolaren Leitung rekombinieren diese Löcher innerhalb des N&supmin;-Basisbereiches mit Elektronen.
  • Um bipolare Leitung im ersten Basisbereich 22 innerhalb des MOSFET-Teiles 14 der Anordnung zu vermeiden, grenzt der erste P&spplus;-Hauptanschlußbereich 28 nicht an die N&supmin;-Basis 22 innerhalb des Teiles 14. Es ist vielmehr eine stark dotierte vergrabene Schicht 36 des einen Leitungstyps (N&spplus;) innerhalb des Teiles 14 des Körpers 16 zwischen der ersten N&supmin;-Basisschicht 22 und dem P&spplus;-Anschlußbereich 28 vorhanden. Während des Betriebes der Anordnung verhindert die vergrabene N&spplus;-Schicht 36 die Injektion von Löchern vom P&spplus;-Elektrodenbereich 28 in die erste N&supmin;-Basisschicht 22 innerhalb des MOSFET-Teiles 14, wodurch die Ansammlung überschüssiger Ladungsträger in diesem Teil der N&supmin;-Basisschicht 22 verhindert und ihr Charakter als einem MOSFET-N&supmin;-Driftbereich erhalten wird. Diese Technik sowie eine alternative Technik sind detaillierter in der oben genannten EP-A-0 118 007 beschrieben.
  • Da sowohl der P&spplus;-Anschlußbereich 28 als auch die vergrabene N&spplus;-Schicht 36 stark dotiert sind, ist der Übergang an ihrer Grenzfläche 38 im wesentlichen ein Tunnelübergang, über den eine Leitung mittels eines Tunnelmechanismus, wie er auf diesem Gebiete gut bekannt ist, leicht stattfindet. Die Verbindung ist daher im wesentlichen ohmsch.
  • Die vergrabene Schicht 36 kann durch Anwenden konventioneller Techniken hergestellt werden. So beginnt ein typischer Herstellungsprozeß mit der P&spplus;-Anschlußbereichsschicht 28 als einem Substrat. Geeignete Verunreinigungen, d. h. Dotierungsatome, werden durch eine (nicht gezeigte) geeignete Maske eingeführt, um den Ort der vergrabenen Schicht 36 zu definieren. Danach wird die Maske entfernt und die erste N&supmin;-Basisschicht 22 epitaxial über dem P&spplus;-Substrat 28 aufgewachsen. Die vergrabene Schicht 36 erstreckt sich leicht nach oben bis in die N&supmin;-Basisschicht 22 auf Grund einer Diffusion während des epitaxialen Aufwachsens aus der Dampfphase und der anschließenden Bearbeitung bzw. Behandlung der Anordnung.
  • Obwohl hier nicht speziell veranschaulicht, kann als eine Alternative zum Herstellen der vergrabenen N&spplus;-Schicht 36 zur Vermeidung bipolarer Leitung im MOSFET-Teil 14 der Anordnung die Substratschicht 28 in einen P&spplus;-Kollektorbereich 34 im IGT-Teil 12 der Anordnung und einen N&spplus;-Drainbereich im MOSFET-Teil 14 unterteilt werden, wozu man eine Technik anwendet, die detaillierter in der oben genannten EP-A-0 118 007 offenbart ist. Dies vermeidet bipolare Leitung im MOSFET-Teil 14 der Anordnung. Die Herstellung dieser alternativen Anordnungsstruktur erfordert, daß diffundierte Bereiche sowohl an der oberen als auch der unteren Hauptoberfläche der Anordnung gebildet werden.
  • Übersichtsmäßig umfaßt die übrige obere Struktur der Anordnung 10 eine IGT-Emitter- und obere Polysilizium- Gatestruktur, die allgemein mit 40 bezeichnet ist, eine obere MOSFET-Struktur, die allgemein mit 42 bezeichnet ist und ein Widerstandselement aus Polysilizium, das allgemein RG bezeichnet ist und das IGT- und MOSFET-Gate elektrisch miteinander verbindet. In der oberen IGT- Struktur 40 und der oberen MOSFET-Struktur 42 sind Zellen (oder wiederholte Struktur) 40' und 42' üblicherweise mehrmals in den jeweiligen Teilen 12 und 14 der Anordnung 10 wiederholt, doch sind sie, der einfacheren Beschreibung wegen, nur in einer verminderten Anzahl gezeigt. Die obere IGT-Emitterstruktur 40 ist im wesentlichen identisch der oberen MOSFET-Struktur 42, so daß die beiden Strukturen 40 und 42 gleichzeitig hergestellt werden können, wozu man genau die gleichen Herstellungstechniken benutzt. Zusätzlich kann das Widerstandselement RG gleichzeitig hergestellt werden, da das Widerstandselement RG in der Struktur ähnlich der Gateelektrode aus Polysilizium ist.
  • Mehr im besonderen schließt die Anordnung 10 zusätzlich einen zweiten Basisbereich 45 des entgegengesetzten Leitungstyps (P) ein. In der abgebildeten Geometrie umfaßt der P-Basisbereich 45 die Abschnitte 46 und 48, wobei der Abschnitt 46 Teil der oberen IGT-Struktur 40 und der Abschnitt 48 Teil der oberen MOSFET-Struktur 42 ist. Die P- Basisabschnitte 46 und 48 sind in die N&supmin;-Basisschicht 22 eingebettet. In der dargestellten Struktur umfassen die Abschnitte 46 und 48 des P-Basisbereiches 45 einzelne inselartige P-Basisbereiche, die in dem IGT-Teil bzw. MOSFET-Teil der Anordnung eingeschlossen sind.
  • Die Anordnung 10 weist einen ersten und zweiten Abschnitt 50 bzw. 52 des einen Leitungstyps (N&spplus;) auf, spezifisch den Emitterbereich 50 und den stark dotierten N&spplus;-Sourcebereich 52 des MOSFET, die Abschnitte der oberen Strukturen 40 und 42 im zweiten Hauptanschlußbereich umfassen. Der Körper 16 weist auch einen ersten und zweiten Kanalabschnitt 54 und 56 auf, die Bereiche innerhalb der P- Basisabschnitte 46 und 48 sind, wo die Majoritätsträger (Löcher) selektiv verarmt sind und Inversionsbereiche mit N-Leitungstyp gebildet werden können, wenn die Anordnung über das Gate angesteuert wird.
  • Der erste Kanalabschnitt 54 umfaßt den regelbaren Leitungskanal eines IGT, und er erstreckt sich von der zweiten (oberen) Hauptoberfläche 20 des Körpers 16 in den P- Basisabschnitt 46. Der Emitterbereich 50 und die N&supmin;-Basisschicht 22 des IGT haben einen Abstand voneinander, um das Ausmaß der ersten Kanalabschnitte 54 dazwischen zu definieren.
  • Zweite Kanalabschnitte 56 sind im wesentlichen identisch mit den ersten Kanalabschnitten 54, und sie umfassen den regelbaren Leitungskanal eines MOSFET. Die Kanalabschnitte 56 erstrecken sich von der zweiten (oberen) Hauptoberfläche 20 des Körpers 16 in den P-Basisabschnitt 48. Der N&spplus;-Sourcebereich 52 und die N&supmin;-Basisschicht 22 haben einen Abstand voneinander, um das Ausmaß des zweiten Kanalabschnittes 56 dazwischen zu definieren.
  • Obwohl in der Anordnung 10 der Fig. 1 die zweite (obere) Hauptoberfläche 20 des Halbleiterkörpers 16 planar ist, sind Variationen möglich, wie in einer VMOS-Form der Anordnung.
  • Die isolierten Gateelektroden 70 der oberen Struktur 40 des IGT sind über dem Kanal 54 angeordnet, und die isolierten Gateelektroden 72 der Source- und Gatestruktur 42 des MOSFET sind über dem Kanal 56 angeordnet. Die Gateelektroden 70 und 72 sind durch entsprechende darunterliegende (und einhüllende) Gate-Oxidschichten 74 und 75, die z. B. Siliziumdioxid oder Siliziumnitrid umfassen können, vom Halbleiterkörper 16 isoliert. Die Gateelektroden 70 und 72 umfassen vorzugsweise hochdotiertes polykristallines Silizium beider Leitungstypen, wie dies an sich bekannt, und sie sind konfiguriert, um durch einen Inversionsprozeß, wenn die Gatespannung angelegt wird, Leitungskanäle des N-Leitungstyps in den entsprechenden Kanalabschnitten 54 oder 56, die sich zwischen dem jeweiligen N&spplus;-Anschlußbereich (N&spplus;-Emitter 50 oder N&spplus;- Source 52) und der N&supmin;-Basisschicht 22 erstrecken, zu induzieren.
  • Gateelektroden 70 und 72 aus Polysilizium können durch geeignete Kontaktfenster in den isolierenden Schichten mit den entsprechenden Gateelektroden-Anschlüssen oder leitenden Kissen G&sub1; und G&sub2; (die schematisch dargestellt sind) verbunden werden. Auf Grund der Anwesenheit des Widerstandselementes RG ist nur einer der Gateelektroden- Anschlüsse G&sub1; und G&sub2; zum Betrieb mit Energie versehen, entweder der Gateelektroden-Anschluß G&sub1; im IGT-Teil 12 der Anordnung oder der Gateelektroden-Anschluß G&sub2; im MOSFET-Teil 14 der Anordnung. Vorzugsweise umfaßt das Widerstandselement RG eine Brücke aus Polysilizium, die die Gateelektrodenstrukturen 70 und 72 aus Polysilizium verbindet. Wie der Fachmann erkennt, ist mit jeder der Elektroden 70 und 72 eine Gateelektroden-Kapazität verbunden. So wird zum Beispiel eine (nicht dargestellte) Gateelektroden-Kapazität für die Gateelektrode 70 durch die Leiter-Isolator-Halbleiter-Struktur gebildet, die die Gateelektrode 70, die Gate-Oxidschicht 74 und den N&spplus;- Emitterbereich 50 umfaßt. Diese Gateelektroden-Kapazitäten, in Kombination mit dem Widerstand RG, umfassen zeitbestimmende RC-Netze. Diese zeitbestimmenden Netzwerke spielen eine wichtige Rolle beim Betrieb der Erfindung, wie unter Bezugnahme auf die Fig. 3 bis 6 beschrieben.
  • Um die Anordnung mit einer zweiten Anschlußelektrode zu versehen, wird die obere Elektrodenmetallisierung 80 über den eingehüllten Gateelektroden 70 und 72 aus Polysilizium in ohmschem Kontakt mit den N&spplus;-Emitterbereichen 50 und den N&spplus;-Sourcebereichen 52 angeordnet. Die Metallisierung 80 umfaßt vorzugsweise eine einzige Schicht aus Aluminium, die geeignet gemustert ist.
  • In Übereinstimmung mit den üblichen Anforderungen an Kurzschlüsse der N&spplus;-Katode zur P-Basis in IGTs und an Kurzschlüsse der N&spplus;-Source zur P-Basis in Leistungs- MOSFETs, sind kurzschließende Erstreckungen 82 und 84 der zweiten Basisbereiche 46 bzw. 48 vorgesehen, und sie befinden sich in ohmschem Kontakt mit der Emitter- und Source-Metallisierung 80 der Anordnung. Ein gemeinsamer Schutzring 88 des P&spplus;-Leitungstyps schließt sowohl den IGT-Teil 12 als auch den MOSFET-Teil 14 an der zweiten Hauptoberfläche 20 der Anordnung ein.
  • Fig. 2 ist ein schematisches Ersatzschaltbild der Anordnung 10 der Fig. 1. In Fig. 2 sind zwei Hauptanschlüsse der Anordnung, ein Kollektor/Drain-Anschluß, der mit C/D bezeichnet ist und ein Emitter/Source-Anschluß, der mit E/S bezeichnet ist, mit der unteren Elektrodenmetallisierung 18 bzw. der oberen Metallisierung 80 der Anordnung verbunden dargestellt. Für Darstellungszwecke sind zwei Gateelektroden-Anschlüsse G&sub1; und G&sub2; gezeigt, obwohl in der Praxis nur einer der Anschlüsse tatsächlich mit Energie versehen wird, was von den erwünschten Eigenschaften der Gesamtanordnung abhängt. Es können unterschiedliche Anordnungscharakteristika realisiert werden, in Abhängigkeit davon, ob der Anschluß G&sub1;, der relativ direkt mit dem IGT-Gate 70 verbunden ist oder der Anschluß G&sub2;, der relativ direkt mit dem MOSFET-Gate 72 verbunden ist, mit Energie versehen wird.
  • Wie oben erwähnt, ist mit jedem der Gates 70 und 72 eine Gateelektroden-Kapazität verbunden, die in Fig. 2 gestrichelt durch die Kondensatoren 90 und 92 dargestellt ist. Diese Kondensatoren arbeiten mit dem Widerstand RG unter Bildung zeitgebender RC-Netzwerke zusammen. Wenn der Gateanschluß G&sub1;, der relativ direkt mit der IGT-Gateelektrode 70 verbunden ist, mit Energie versehen wird, dann wird das Gatesignal zur Gateelektrode 72 des MOSFET durch die zeitverzögernde Wirkung des RC aus Widerstand RG und Kapazität 92 verzögert. Umgekehrt wird das Gatesignal zur IGT-Elektrode 70 mit Bezug auf das MOSFET- Gatesignal verzögert, wenn der Gateelektrodenanschluß G&sub2;, der relativ direkt mit der MOSFET-Gateelektrode 72 verbunden ist, als der Gateanschluß der Anordnung benutzt wird. Nur beispielhaft ist ein repräsentativer Wert für die Gate-Kapazitäten 90 und 92 1000 pF, und ein repräsentativer Wert für den Widerstand RG ist 5000 Ohm.
  • Fig. 3 ist ein schematisches Ersatzschaltbild für den speziellen Fall, bei dem nur das Gate G&sub1;, das relativ direkt mit der Gateelektrode 70 des IGT verbunden ist, benutzt wird. Der Widerstand RG liegt dann in Reihe mit dem Gate 72 des MOSFET. Die resultierende Anordnung weist geringe Verluste im stationären Zustand und beim Schalten auf, und sie ist besonders geeignet zum Einsatz in Motorantriebsschaltungen.
  • Fig. 4 zeigt Schalt-Wellenformen für die Schaltung der Fig. 3. Für diese Anordnung ist nur ein einziges MOS- Gateantriebssignal geringer Spannung und geringen Stromes erforderlich. In der oberen Darstellung der Gatespannung als einer Funktion der Zeit ändert sich die IGT-Gatespannung beträchtlich und augenblicklich mit dem Anlegen des Gate-Antriebssignals zu den Zeiten t&sub1; und t&sub2;, und sie kreuzt rasch die Schalt-Schwellenspannung VTH, während sich die Spannung an der MOSFET-Gateelektrode 72 auf Grund der RC-Zeitkonstanten relativ langsam ändert.
  • In Fig. 4 wird davon ausgegangen, daß die Anordnung bei der Zeit t&sub0; mit angelegtem Gatesignal anfänglich angeschaltet ist. Danach wird bei der Zeit t&sub1; die Gatespannung auf 0 verringert (das Potential des Katoden/Source- Anschlusses E/S). Die IGT-Struktur 12 (Fig. 1) hört unmittelbar auf zu leiten (relativ zu der geringen angewendeten Frequenz), während der MOSFET 14 (Fig. 1) weiterleitet, zumindest teilweise, bis zur Zeit t&sub2;, wenn seine Gatevorspannung unter die Schwellenspannung VTH absinkt. Während des Zeitintervalls (t&sub2;-t&sub1;) läßt man das "Stromnachziehen" des IGT während des Abschaltens vorteilhafterweise geschehen, während dessen der Strom im Nebenfluß durch den MOSFET verläuft, und der IGT sehr geringe Schaltverluste aufweist. Während des Zeitintervalls (t&sub2;- t&sub1;) bleibt die Spannung über die Gesamtanordnung 10 gering, weil der MOSFET noch angeschaltet ist. Wenn dann danach der MOSFET bei der Zeit t&sub2; abschaltet, treten relativ geringe Schaltverluste auf.
  • Während des Anschaltens dieser Anordnung zur Zeit t&sub3; schaltet der IGT schnell an, gefolgt vom MOSFET. Da der IGT inhärent ein hohes di/dt handhaben kann und rasch anschaltet, sind die Anschalt-Schaltverluste ebenfalls gering. Darüber hinaus sind die Leitungsverluste im stationären Zustand recht gering, da der IGT mit hohen Stromdichten und geringem Spannungsabfall in Durchlaßrichtung leitet, wobei er in der Größenordnung der 5- fachen Stromdichte eines bipolaren Junctiontransistors und der 20-fachen des MOSFET zu leiten in der Lage ist.
  • Fig. 5 zeigt ein schematisches Ersatzschaltbild für den Fall, daß der Gateanschluß G&sub2;, der sich relativ nahe dem MOSFET befindet, benutzt wird. Dies führt zu einer Schaltanordnung mit relativ geringen Leistungsverlusten während des Schaltens mit geringer Frequenz, die doch in der Lage ist, bei hohen Frequenzen mit großer Geschwindigkeit zu schalten. Dies ist in gewissen Schaltungen wichtig, bei denen eine Leistungs-Schaltanordnung sowohl bei niedrigen Frequenzen (wie 120 Hz) als auch bei hohen Frequenzen (wie 100 kHz) effizient arbeiten muß und wo in der Vergangenheit zwei separate Anordnungen traditionell benutzt wurden.
  • Fig. 6 zeigt Schalt-Wellenformen für die Struktur der Fig. 5 bei niedrigen und hohen Frequenzen. In dieser Struktur wird die Gatespannung direkt an das Gate 72 des MOSFET gelegt und durch den Gate-Widerstand RG an das Gate 70 des IGT. Bei niedrigen Frequenzen gibt es genügend Zeit, so daß die Spannung des IGT-Gate im Wert auf oberhalb seiner Schwellenspannung VTH zunehmen kann. Bei diesem Betriebsmodus sind daher sowohl der MOSFET als auch der IGT aktiv. Bei geringen Frequenzen zeigt der IGT einen geringen Leistungsverlust im stationären Zustand während des Zeitintervalls (t&sub2;-t&sub1;). Weil der IGT aktiv ist, schaltet er jedoch mit dem Stromnachziehen, das bei der Zeit t&sub3; angedeutet ist, nur langsam aus. Dies gestattet kein Schalten des IGT in der in Fig. 5 gezeigten Schaltung mit hohen Frequenzen, da die RC-Zeitkonstante zum Laden der Gatekapazität des IGT groß ist und es verhindert, das die Gatespannung des IGT über ihre Schwellenspannung VTH steigt. Dies ist in Fig. 6 während des Zeitintervalls (t&sub5;-t&sub4;) angezeigt. Während des Betriebes mit hoher Frequenz leitet der IGT entsprechend nicht, während der MOSFET das erforderliche Leistungsschalten auf Grund der Gatesignale mit hoher Frequenz ausführt.
  • Vorstehend ist eine kombinierte Leistungshalbleiter- Schaltanordnung mit drei Anschlüssen, einschließlich eines einzelnen Gate-Antriebsanschlusses, beschrieben. Die Anordnung weist geringe Verluste im stationären Zustand und geringe Schaltverluste auf, wenn sie bei relativ geringen Schaltfrequenzen betrieben wird, und sie ist trotzdem in der Lage, mit relativ hoher Geschwindigkeit zu schalten. Die Anordnung umfaßt zwei verschiedene Halbleiterstrukturen, die leicht gleichzeitig hergestellt werden können.

Claims (5)

1. Integriertes Leistungsschalter-Halbleiterbauelement (10) umfassend:
einen Körper (16) aus Halbleitermaterial mit einem Transistorteil (12) mit isoliertem Gate und einem Feldeffekt-Transistorteil (14) mit isoliertem Gate, wobei der Körper eine erste und zweite gegenüberliegende Hauptoberfläche (18, 20) auf den gegenüberliegenden Seiten aufweist;
eine erste Basisschicht (22) eines Leitfähigkeitstyps, die sowohl dem Transistorteil mit isoliertem Gate als auch dem Feldeffekt-Transistorteil mit isoliertem Gate gemeinsam ist;
eine erste Haupt-Anschlußzone (28) benachbart der genannten ersten Basisschicht, die sich bis zur ersten Hauptoberfläche (18) erstreckt, wobei diese erste Haupt- Anschlußzone mindestens eine Zone (34) einschließt, die stark bis zu einem Leitfähigkeitstyp dotiert ist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist und einen PN- Übergang (32) mit der ersten Basisschicht (22) innerhalb des Transistorteils (12) mit isoliertem Gate bildet und die erste Basisschicht und die erste Haupt-Anschlußzone eine vergrabene Schicht (36) einschließt, die zum ersten Leitfähigkeitstyp stark dotiert ist, um eine bipolare Leitung innerhalb des Feldeffekt-Transistorteiles (14) mit isoliertem Gate zu verhindern;
eine zweite Basiszone (45) des entgegengesetzten Leitfähigkeitstyps und mit zwei getrennten Abschnitten (46, 48), die in der ersten Basisschicht (22) eingebettet sind, wobei einer dieser Abschnitte (46) der zweiten Basiszone in dem Transistorteil (12) mit isoliertem Gate und der andere dieser Abschnitte (48) der zweiten Basiszone in dem Feldeffekt-Transistorteil (14) mit isoliertem Gate eingeschlossen ist;
eine erste Zone (50) des einen Leitfähigkeitstyps, die in dem Transistorteil (12) mit isoliertem Gate eingeschlossen ist, eingebettet in dem einen Abschnitt (46) der zweiten Basiszone (45);
eine zweite Zone (52) des einen Leitfähigkeitstyps, die in dem Feldeffekt-Transistorteil (14) mit isoliertem Gate eingeschlossen ist, eingebettet in dem anderen Abschnitt (48) der zweiten Basiszone (45);
eine Anschlußzone, die zumindest teilweise über der zweiten Basiszone (45) und der ersten und zweiten Zone (50) liegt und in Kontakt damit steht;
eine erste Kanalzone (54), die in dem Transistorteil (46) mit Isoliertem Gate innerhalb der zweiten Basiszone (45) des entgegengesetzten Leitfähigkeitstyps eingeschlossen ist und eine zweite Kanalzone (56), die in dem Feldeffekt-Transistorteil (48) mit isoliertem Gate innerhalb der zweiten Basiszone (45) des entgegengesetzten Leitfähigkeitstyps eingeschlossen ist, wobei-die erste und zweite Zone (50, 52) des einen Leitfähigkeitstyps einen Abstand von den jeweiligen Abschnitten der ersten Basisschicht haben, um das Ausmaß der jeweiligen Kanalzonen dazwischen zu definieren;
erste und zweite Gateelektroden (70, 72), die jeweils über der ersten beziehungsweise zweiten Kanalzone (54, 56) isolierend im Abstand davon angeordnet sind, wobei diese Gateelektroden so konfiguriert sind, daß sie bei Anlegen einer Gatespannung jeweilige leitende Pfade des einen Leitfähigkeitstyps in den jeweiligen Kanalzonen unter den jeweiligen mit Energie versehenen Gateelektroden induzieren;
ein Widerstandelement (RG), das zwischen der ersten und zweiten Gateelektrode (70, 72) verbunden ist und einen Element-Gateleiter (G&sub1;; G&sub2;), der direkt mit einer der Gateelektroden und mit der anderen durch das Widerstandselement (RG) verbunden ist.
2. Leistungsschalter-Halbleiterbauelement gemäß Anspruch 1, bei dem der Element-Gateleiter (G&sub1;) mit der ersten Gateelektrode (70) verbunden ist, um das Bauelement (10) mit relativ geringen Verlusten im stationären Zustand und beim Schalten zu versehen.
3. Leistungsschalter-Halbleiterbauelement gemäß Anspruch 1, bei dem der Element-Gateleiter (G&sub2;) mit der zweiten Gateelektrode (72) verbunden ist, um das Bauelement (10) während des Schaltens mit geringer Frequenz mit einem relativ geringen Leistungsverlust und mit einer relativ hohen Schaltgeschwindigkeit zu versehen.
4. Leistungsschalter-Halbleiterbauelement nach Anspruch 1, worin die Gateelektroden (70, 72) Polysilizium umfassen und worin das Widerstandselement (RG) eine Brücke aus Polysilizium umfaßt, die die Polysilizium-Gateelektroden verbindet.
5. Leistungsschalter-Halbleiterbauelement nach Anspruch 4, worin die Polysilizium-Gateelektroden (70, 72) und die genannte Brücke (RG) koplanar ausgebildet sind.
DE8484114414T 1983-12-05 1984-11-28 Integrierte leistungshalbleiterschaltanordnungen mit igt- und mosfet-strukturen. Expired - Fee Related DE3485831T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/558,403 US4618872A (en) 1983-12-05 1983-12-05 Integrated power switching semiconductor devices including IGT and MOSFET structures

Publications (2)

Publication Number Publication Date
DE3485831D1 DE3485831D1 (de) 1992-08-27
DE3485831T2 true DE3485831T2 (de) 1993-03-11

Family

ID=24229409

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8484114414T Expired - Fee Related DE3485831T2 (de) 1983-12-05 1984-11-28 Integrierte leistungshalbleiterschaltanordnungen mit igt- und mosfet-strukturen.

Country Status (4)

Country Link
US (1) US4618872A (de)
EP (1) EP0144909B1 (de)
JP (1) JPS60191518A (de)
DE (1) DE3485831T2 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158264A (ja) * 1984-08-29 1986-03-25 Internatl Rectifier Corp Japan Ltd 半導体装置
IT1204243B (it) * 1986-03-06 1989-03-01 Sgs Microelettronica Spa Procedimento autoallineato per la fabbricazione di celle dmos di piccole dimensioni e dispositivi mos ottenuti mediante detto procedimento
US4714876A (en) * 1986-04-14 1987-12-22 Ncr Corporation Circuit for initiating test modes
GB2190539A (en) * 1986-05-16 1987-11-18 Philips Electronic Associated Semiconductor devices
US4896196A (en) * 1986-11-12 1990-01-23 Siliconix Incorporated Vertical DMOS power transistor with an integral operating condition sensor
US4860080A (en) * 1987-03-31 1989-08-22 General Electric Company Isolation for transistor devices having a pilot structure
DE3856173D1 (de) * 1987-10-21 1998-06-10 Siemens Ag Verfahren zum Herstellen eines Bipolartransistors mit isolierter Gateelektrode
US4827321A (en) * 1987-10-29 1989-05-02 General Electric Company Metal oxide semiconductor gated turn off thyristor including a schottky contact
US4926074A (en) * 1987-10-30 1990-05-15 North American Philips Corporation Semiconductor switch with parallel lateral double diffused MOS transistor and lateral insulated gate transistor
US4939566A (en) * 1987-10-30 1990-07-03 North American Philips Corporation Semiconductor switch with parallel DMOS and IGT
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
DE58905355D1 (de) * 1988-04-22 1993-09-30 Asea Brown Boveri Abschaltbares Leistungshalbleiterbauelement.
US5155568A (en) * 1989-04-14 1992-10-13 Hewlett-Packard Company High-voltage semiconductor device
JPH0396282A (ja) * 1989-09-08 1991-04-22 Fuji Electric Co Ltd 絶縁ゲート型半導体装置
JP2708596B2 (ja) * 1990-01-31 1998-02-04 キヤノン株式会社 記録ヘッドおよびインクジェット記録装置
KR0127282B1 (ko) * 1992-05-18 1998-04-02 도요다 요시또시 반도체 장치
US5439841A (en) * 1994-01-12 1995-08-08 Micrel, Inc. High value gate leakage resistor
DE69432407D1 (de) * 1994-05-19 2003-05-08 Cons Ric Microelettronica Integrierte Leistungsschaltung ("PIC") mit vertikalem IGB und Verfahren zur Herstellung derselben
JPH08227999A (ja) * 1994-12-21 1996-09-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法
US5777510A (en) * 1996-02-21 1998-07-07 Integrated Device Technology, Inc. High voltage tolerable pull-up driver and method for operating same
JPH10284729A (ja) * 1997-02-07 1998-10-23 Sony Corp 絶縁ゲートトランジスタ素子及びその駆動方法
US5925910A (en) * 1997-03-28 1999-07-20 Stmicroelectronics, Inc. DMOS transistors with schottky diode body structure
US6133591A (en) * 1998-07-24 2000-10-17 Philips Electronics North America Corporation Silicon-on-insulator (SOI) hybrid transistor device structure
US6213869B1 (en) * 1999-05-10 2001-04-10 Advanced Micro Devices, Inc. MOSFET-type device with higher driver current and lower steady state power dissipation
FR2800515B1 (fr) * 1999-11-03 2002-03-29 St Microelectronics Sa Procede de fabrication de composants de puissance verticaux
US6930473B2 (en) 2001-08-23 2005-08-16 Fairchild Semiconductor Corporation Method and circuit for reducing losses in DC-DC converters
US6573461B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
US6573460B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
JP4815885B2 (ja) * 2005-06-09 2011-11-16 トヨタ自動車株式会社 半導体装置の制御方法
US8183892B2 (en) 2009-06-05 2012-05-22 Fairchild Semiconductor Corporation Monolithic low impedance dual gate current sense MOSFET
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
WO2013088544A1 (ja) * 2011-12-15 2013-06-20 株式会社日立製作所 半導体装置および電力変換装置
KR101986090B1 (ko) 2012-04-06 2019-06-05 삼성전자 주식회사 가드링을 포함하는 반도체 장치 및 이를 포함하는 반도체 시스템
US9911838B2 (en) * 2012-10-26 2018-03-06 Ixys Corporation IGBT die structure with auxiliary P well terminal
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
US9991379B1 (en) * 2016-11-17 2018-06-05 Sanken Electric Co., Ltd. Semiconductor device with a gate insulating film formed on an inner wall of a trench, and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52132684A (en) * 1976-04-29 1977-11-07 Sony Corp Insulating gate type field effect transistor
US4145703A (en) * 1977-04-15 1979-03-20 Supertex, Inc. High power MOS device and fabrication method therefor
US4260908A (en) * 1978-08-30 1981-04-07 Texas Instruments Incorporated Microelectronic remote switching circuit
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
SE8107136L (sv) * 1980-12-02 1982-06-03 Gen Electric Styrelektrodforsedd likriktaranordning
US4402003A (en) * 1981-01-12 1983-08-30 Supertex, Inc. Composite MOS/bipolar power device
JPS58212173A (ja) * 1982-04-01 1983-12-09 株式会社東芝 制御装置を備えたバイポ−ラ・トランジスタ装置
US4417385A (en) * 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts
EP0118007B1 (de) * 1983-02-04 1990-05-23 General Electric Company Elektrische Schaltung eine hybride Leistungsschalthalbleiteranordnung mit SCR-Struktur enthaltend

Also Published As

Publication number Publication date
DE3485831D1 (de) 1992-08-27
JPS60191518A (ja) 1985-09-30
EP0144909B1 (de) 1992-07-22
EP0144909A3 (en) 1987-05-27
US4618872A (en) 1986-10-21
JPH0312783B2 (de) 1991-02-21
EP0144909A2 (de) 1985-06-19

Similar Documents

Publication Publication Date Title
DE3485831T2 (de) Integrierte leistungshalbleiterschaltanordnungen mit igt- und mosfet-strukturen.
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE3856480T2 (de) MOS-Feldeffekt-Transistor mit Leitfähigkeitsmodulation
DE69616013T2 (de) Halbleiteranordnung vom hochspannungs-ldmos-typ
DE69329242T2 (de) Siliciumcarbid-leistungs-mosfet mit schwebendem feldring und schwebender feldplatte.
DE2858191C2 (de)
DE3443854C2 (de) Halbleiteranordnung mit isoliertem Gate
DE3689680T2 (de) Mittels Steuerelektrode abschaltbarer Thyristor mit unabhängigen Zünd-/Lösch-Kontrolltransistoren.
DE3816002C2 (de)
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE3821459C2 (de) Halbleiterelement, insbesondere mit MOS-Gate abschaltbarer Thyristor
DE69321642T2 (de) MOS-kontrollierter Thyristor
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE69428894T2 (de) Bipolartransistor mit isolierter Steuerelektrode
DE3919978A1 (de) Feldeffekthalbleitervorrichtung und -schaltung
DE3689782T2 (de) Anordnung mit isoliertem Gate.
EP0043009A2 (de) Steuerbarer Halbleiterschalter
DE3787484T2 (de) Verdrahtungsentwurf für bipolare und unipolare Transistoren mit isoliertem Gate.
DE19914697A1 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE4207187A1 (de) Halbleiter-schaltvorrichtung mit verringertem schaltverlust
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
EP0520355B1 (de) Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
DE3526826C2 (de)
EP0507974B1 (de) Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement
EP0331892B1 (de) Mos-gesteuerter Thyristor (MCT)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee