DE3431770A1 - Verfahren und anordnung zur sicherung von wichtigen informationen in speichereinheiten mit wahlweisem zugriff, insbesondere solchen aus ram-bausteinen - Google Patents

Description

• Verfahren und Anordnung zur Sicherung von wichtigen Informationen in Speichereinheiten mit wahlweisem Zugriff, insbesondere solchen aus RAM-Bausteinen Die Erfindung betrifft ein Verfahren und Anordnung zur Sicherung von wichtigen, nicht doppelt vorhandenen Informationen in aus Registern oder Speicherfeldern bestehenden Speichereinheiten mit wahlweisem Zugriff, insbesondere solchen aus RAM-Bausteinen, entsprechend dem Oberbegriff des Patentanspruches 1.
• Die Sicherung von wichtigen Daten oder Informationen durch einen fehlerkorrigierenden Code ist allgemein bekannt. Wichtige Daten sind zum Beispiel die in einem dem Arbeitsspeicher einer Datenverarbeitungsanlage vorgeschalteten Pufferspeicher als Cache-Speicher gespeicherten Daten des Arbeitsspeichers, wenn nur diese Daten geändert und geänderte Daten nur dann in den Arbeitsspeicher übertragen werden, wenn der zugehörige Speicherbereich im Cache-Speicher für andere Daten benötigt wird (~Copy-back"-Verfahren). In diesem Falle sind die geänderten Daten nämlich nicht doppelt vorhanden, und vor allem würden Speicherfehler bei der jeweils in Verbindung mit den eigenen Daten gespeicherten Arbeitsspeicheradresse eine richtige Einordnung der Daten in den Arbeitsspeicher verhindern. Die auszulagernden Daten würden vielmehr aufgrund der verfälschten Adresse an eine falsche Stelle im Arbeitsspeicher übertragen, und außerdem ginge bei Verwendung mehrerer Cache-Speicher die Übereinstimmung der Daten verloren. Die ordnungsgemäße Arbeitsweise der Datenverarbeitungsanlage würde dadurch erheblich beeinträchtigt.
• Es ist daher üblich, solche Daten mit einem fehlerkorrigierenden Code zu sichern und im Fehlerfall entsprechend zu korrigieren - man siehe zum Beispiel Computing Surveys, Vol.14, Nr.3, September 1982, Seiten 473 bis 530, insbesondere Seite 501, rechte Spalte, Abschnitt 6).
• Eine derartige Sicherung anstelle der beispielsweise sonst üblichen Paritätssicherung bedingt zusätzlichen Speicheraufwand und in der Regel zusätzliche Laufzeiten, wenn beim Auslesen aus dem Speicher immer erst die Korrekturlogik durchlaufen wird, so daß sich die Dauer des Speicherzyklus entsprechend vergrößert. Der größere Speicherbedarf erfordert mehr Platz zur Unterbringung und bedingt wegen der zwangsläufig größeren Verbindungsentfernungen ebenfalls zusätzliche, den Speicherzyklus beeinflussende Laufzeiten. Durch den insgesamt größeren Hardwareumfang für die Korrektureinrichtung steigt außerdem auch die Wahrscheinlichkeit zusätzlicher Fehler, die zu einem Programmabbruch führen können.
• Es ist daher Aufgabe der Erfindung, Verfahren und Anordnung der eingangs genannten Art zu schaffen, bei dem bzw. der eine Sicherung und Fehlerkorrektur in herkömmlicher weise ohne wesentliche Beeinflussung der Dauer des normalen Speicherzyklus möglich ist.
• Diese Aufgabe wird gemäß der Erfindung durch die kennzeichnenden Merkmale des Patentanspruches 1 gelöst.
• Danach werden zwar wie bisher die zu speichernden Informationen durch einen fehlerkorrigierenden Code gesichert und die erhaltenen Sicherungszeichen abgespei- chert. Die Speicherung der Sicherungszeichen erfolgt aber getrennt von den zugehörigen Informationen, und beim Lesen aus dem Speicher wird die Korrektureinrichtung nur wirksam, wenn ein Fehler festgestellt worden ist. Die dazu notwendige Fehlerüberwachung erfolgt durch ein anderes, einfacheres Sicherungsverfahren, z.B. durch herkömmliche Paritätssicherung, was weniger Speicherauf wand für die Prüfzeichen erfordert und ohne wesentlichen Zeitverzug durchführbar ist. Im Regelfall, d.h. bei fehlerfreien Informationen, ist die Fehlerkorrektur ohne Einfluß auf die Dauer des Speicherarbeitszyklus, wobei durch die abgesetzte Speicherung der Sicherungszeichen auch die Verbindungsentfernungen im eigentlichen Informationsspeicherbereich optimal klein bleiben.
• Die Verwendung getrennter Speicher für Informationen und zugehörige Sicherungszeichen ist zwar an sich bekannt -man siehe IBM Technical Disclosure Bulletin, Vol. 16, No.lO, March 1974, Seite 3280/3281. Die Trennung der Speicherung erfolgt hierbei jedoch nicht unter dem Ge sichtspunkt, für den eigentlichen Informationsspeicherbereich geringere Verbindungsentfernungen zu schaffen und um damit infolge der geringeren Laufzeiten die notwendige Dauer des Speicherzyklus möglichst klein zu halten, sondern um beide Speicher gegeneinander zeitverzögert ansteuern zu können. Außerdem erfolgt die Fehlerüberprüfung anhand der Sicherungszeichen und nicht anhand gesonderter Prüfzeichen, so daß nur durch einen entsprechend langen Speicherzyklus sichergestellt ist, daß fehlerhafte und bereits vor Abschluß der Prüfung provisorisch freigegebenen Informationen sich durch rechtzeitigen Widerruf derselben nicht ausbreiten können.
• Weiterbildungen des erfindungsgemäßen Verfahrens er- geben sich aus den Patentansprüchen 2 und 3, die auf die Einbettung des Verfahrens in einen speicherprogrammier ten Funktionsablauf und auf die Anwendung bei einem Cache-Speicher Bezug nehmen. Die entsprechende Anordnung zur Durchführung des Verfahrens gemäß der Erfindung ergibt sich aus dem Merkmal des Patentanspruches 4.
• Einzelheiten der Erfindung seien nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert. Das Blockschaltbild entsprechend der einzigen dargestellten Figur bezieht sich auf einen Cache-Speicher und beschränkt sich auf eine prinzipielle Darstellung.
• Es sind zwei getrennte Speichereinheiten dargestellt, nämlich die Einheit D-SP für die Informationen TAG/DAT und die Einheit SI-SP für die Sicherungszeichen ECC des fehlerkorrigierenden Codes. Beide Speicher D-SP und SI-SP können in an sich bekannter Weise aus RAM-Bausteinen zusammengesetzt sein, und sie werden in einheitlicher Weise über die zugehörigen Schreib-/Lesesteuerungen S/L-ST1 bzw. S/L-ST2 angesteuert, so daß Informationen und zugehöriges Sicherungszeichen jeweils mit einheitlicher Adresse AD1 gleichzeitig geschrieben oder gelesen werden.
• Wenigstens die Informationen TAG/DAT im Datenspeicher D-ST sind durch ein oder zwei Paritätsbits P für die Fehlererkennung gesichert, je nachdem welcher Fehlererkennungsgrad sichergestellt sein soll. Auch die Sicherungszeichen ECC im zweiten Speicher SI-SP können in gleicher Weise gesichert sein.
• Die Paritätszeichen P werden beim Lesen jeweils von einer mit dem Speicherausgang gekoppelten Prüfeinrich- tung P-PE kontrolliert. Im Fehlerfall wird die übergeordnete allgemeine Speichersteuerung SP-ST informiert, die dann die übliche Fehlerbehandlung und -korrektur veranlaßt, bevor der allgemeine Funktionsablauf fortgesetzt wird.
• Mit dem Eingang für den Datenspeicher ist der Sicherunszeichengenerator SI-GEN für den Fehlerkorrekturcode gekoppelt, der den Sicherungsspeicher SI-SP speist.
• Die Ein- bzw. Ausgänge beider Speicher D-SP und SI-SP sind bei Bedarf über Auswahlschalter MUX1 bzw. MUX2 mit der Korrektureinrichtung KE verbindbar, so daß aus dem Datenspeicher D-SP ausgelesene fehlerhafte Informationen und das zugehörige Sicherungszeichen ECC nacheinander der Korrektureinrichtung KE zugeführt und die korrigierten Informationen wieder in den Datenspeicher D-SP und das neu erzeugte zugehörige Sicherungszeichen ECC in den Sicherungsspeicher SI-SP eingespeichert werden können.
• In Auswirkung des gewählten Ausführungsbeispieles in Form eines Cache-Speichers ist mit dem Adressenbereich TAG des Informationsspeichers D-SP eine an sich bekannte Überwachungseinrichtung HIT/MISS gekoppelt, die überwacht, ob ein dem Adressenteil AD2 entsprechener Adresseneintrag TAG im angesteuerten Speicherabschnitt vorliegt, der durch den Adressenteil AD1 der Gesamtadresse AD bestimmt ist, die wiederum bei einer Anfrage an den nicht dargestellten Arbeitsspeicher von einer der anfragenden Einrichtungen der Datenver arbeitungsanlage geliefert wird.
• Die Funktion von Cache-Speichern und deren tatsächli- cher Aufbau ist allgemein geläufig - man siehe beispielsweise den genannten Aufsatz aus Computing Surveys mit den gegebenen Literaturhinweisen - und soll daher nicht näher erörtert werden, da dies für das Verständnis der Erfindung nicht erforderlich ist. Beim gezeigten Ausführungsbeispiel ist daher der eigentliche Dateninformationsteil DAT neben dem Adresseninformationsteil TAG im Speicher D-SP nur gestrichelt angedeutet. Dieser Dateninformationsteil braucht auch nicht in gleicher Weise durch einen Fehlerkorrekturcode gesichert zu sein, da der Schutz der Adressen TAG aus naheliegenden Gründen Vorrang genießt. Der Datenteil kann aber in gleicher Weise gesichert sein, und zwar getrennt für sich oder aber auch jeweils einheitlich zusammen mit dem zugehörigen Adressenteil.
• Damit ergibt sich folgende Arbeitsweise: Informationen TAG/DAT für den Speicher D-SP werden in an sich bekannter Weise nach Bedarf über den Auswahlschalter MUX1 angeliefert und in einen zugewiesenen Abschnitt eingespeichert. Gleichzeitig wird durch den Generator SI-GEN das Sicherungszeichen ECC gebildet und in den zweiten Speicher SI-SP an entsprechender Stelle abgespeichert.
• Beim Lesen eines der Speicherabschnitte anhand der gelieferten Adresse AD wird entweder nur die Information aus dem Speicher D-SP oder gleichzeitig auch das zugehörige Sicherungszeichen ECC aus dem Speicher SI-SP gelesen. Das gelesene Sicherungszeichen bleibt aber auf jeden Fall zunächst ohne Einfluß. Die Prüfeinrichtung P-PE prüft die gelesene Information auf Fehlerfreiheit.
• Bei einer fehlerfreien Information wird von der Speichersteuerung SP-ST der Auswahlschalter MUX2 für den Eingang 0 freigegeben und damit die Information auf das Leitungssystem BUSl durchgeschaltet, von wo sie zu der betroffenen anfragenden Einrichtung weitergeleitet wird.
• Bei einer gelesenen fehlerbehafteten Information wird, beispielsweise durch Übergang auf eine entsprechende Fehlerbehandlungsroutine in der Ablaufsteuerung der Speichersteuerung SP-ST die Information der Korrektureinrichtung KE zugeleitet, der anschließend über den Eingang 1 des Auswahlschalters MUX2 auch das zugehörige Sicherungszeichen ECC aus dem Speicher SI-SP zugeleitet wird. Ist der Fehler korrigierbar, wird die korrigierte Information über das Leitungssystem BUS2 und den Eingang 1 des Auswahlschalters MUXl in den beim Lesen angesteuerten Abschnitt des Speichers D-SP als neue Information eingespeichert sowie gleichzeitig erneut ein Sicherungszeichen ECC gebildet und abgespeichert. Die Fehlerbehandlungsroutine ist damit erledigt und der Lesevorgang kann wiederholt und damit der ursprüngliche Funktionsablauf fortgesetzt werden.
• Diese Art des Informationsflusses in Form von gesteuerten Registertransfers ist einerseits durch einen speicherprogrammierten Funktionsablauf, beispielsweise in Verbindung mit Mikroprozessoren, steuerbar und eröffnet andererseits die Mehrfachausnutzung der Fehlerkorrektureinrichtung KE für andere an die Leitungssysteme BUSl und BUS2 angeschaltete Funktionseinheiten.

Claims (4)

Patentansprüche

1. Verfahren zur Sicherung von wichtigen, nicht doppelt vorhandenen Informationen in aus Registern oder Speicherfeldern bestehenden Speichereinheiten mit wahlweisem Zugriff, insbesondere solchen aus RAM-Bausteinen, durch einen fehlerkorrigierenden Code und Speicherung der entsprechenden Sicherungszeichen (ECC) in Verbindung mit den zu sichernden Informationen (TAG/DAT) d a d u r c h g e k e n n z e i c h n e t , daß die vom fehlerkorrigierenden Code abgeleiteten Sicherung zeichen (ECC) in einen gesonderten Speicher (SI-SP) in derselben Reihenfolge wie die Informationen (TAG/DAT) gespeichert werden, daß die Informationen selbst zusammen mit einem nach einem einfachen Sicherungsverfahren gebildeten Prüfzeichen (z.B. Paritätsbit P) gespeichert und anhand dieses Prüfzeichens (P) beim Ausspeichern überprüft werden und daß lediglich bei einem anhand dieses Prüfzeichens (P) festgestellten Fehler das zugehörige, im gesonderten Speicher (SI-SP) abgespeicherte Sicherungszeichen (ECC) gelesen und die Fehlerkorrektur durchgeführt wird.

2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß bei speicherprogrammierten Funktionsabläufen infolge des Feststellens eines Fehlers durch das Prüfzeichen (P) in eine Fehlerbehandlungsroutine übergeleitet wird, die die notwendige Korrektur der gelesenen fehlerhaften Informationen (TAG/DAT) veranlaßt und die korrigierte Information anstelle der fehlerhaften Information in den Informationsspeicher (D-SP) einschreibt, so daß der unterbrochene Funktionsablauf mit Lesen der korrigierten Information fortgeführt werden kann.

3. Verfahren nach Anspruch 1 oder 2 in Anwendung auf #einen Pufferspeicher in Datenverarbeitungsanlagen, in denen der Pufferspeicher als Cache-Speicher einem langsameren Arbeitsspeicher vorgeschaltet ist, wobei nur im Cache-Speicher enthaltene Daten geändert und geänderte Daten nur in den Arbeitsspeicher übertragen werden, wenn der zugehörige Speicherbereich im Cache-Speicher für andere Daten benötigt wird ("Copy-back"-Verfahren) d a d u r c h g e k e n n z e i c h -n e t , daß wenigstens die gespeicherten Adressen (TAG) der getrennten Sicherung unterzogen werden, während die von der getrennten Sicherung nicht erfaßten zugehörigen weiteren Daten (z.B. DAT) jeweils der einfachen Sicherung unterliegen.

4. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3 mit einer Speichereinheit (D-SP) für die Informationen (TAG/DAT) und einer Korrektureinrichtung (KE) für fehlerbehaftete Informationen, d a d u r c h g e k e n n z e i c h n e t daß für die Sicherungszeichen (ECC) eine eigenständige Speichereinheit (SI-SP) vorgesehen ist, dessen Schreib-/Lesesteuerung (S/L-ST2) zu der (S/L-ST1) der Informationsspeichereinheit (D-SP) parallelgeschaltet ist und dessen Informationsausgang mit dem Ausgang der die Sicherungszeichen (ECC) liefernden Sicherungseinrich tung (SI-GEN) am Eingang des Informationsspeichers (D-SP) verbunden ist, daß die Ausgänge beider Speichereinheiten (D-SP und SI-SP) wahlweise über einen Auswahlschalter (MUX2) mit einem gemeinsamen Ausgangsleitungssystem (BUS1) verbindbar sind, an das die Fehlerkorrektureinrichtung (KE) anschaltbar ist, deren Ausgang wiederum mit dem Eingang des Informationsspeichers (D-SP) verbindbar ist, und daß wenigstens mit dem Ausgang des Informationsspeichers (D-SP) eine nach ei- nem einfacheren Sicherungsverfahren arbeitende Prüfeinrichtung (P-PE) zur Erkennung von Fehlern anhand der zusammen mit den Informationen (z.B. TAG) gespeicherten Prüfzeichen (P) gekoppelt ist, durch die in Verbindung mit der allgemeinen Speichersteuerung (SP-ST) die Korrektur gelesener fehlerhafter Informationen auslösbar ist.