DE3428318C2

DE3428318C2 -

Info

Publication number: DE3428318C2
Application number: DE19843428318
Authority: DE
Inventors: Horst Dr.-Ing. 7531 Eisingen De Moll
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1984-08-01
Filing date: 1984-08-01
Publication date: 1992-07-23
Also published as: DE3428318A1

Description

Die Erfindung bezieht sich auf einen Empfänger gemäß dem Oberbegriff des Anspruchs 1. Ein derartiger Empfänger ist aus dem Aufsatz von K.R. Fink und F. Hölzel im ntz Archiv, Bd. 5 (1983), H. 12, S. 353-358 bekannt.The invention relates to a receiver according to the preamble of claim 1. Such Receiver is from the essay by K.R. Fink and F. Hölzel in the ntz archive, vol. 5 (1983), H. 12, pp. 353-358.

Diesem Aufsatz ist zu entnehmen, daß eine Digitalisierung eines Funkempfängers erst ab dem ZF-Bereich mit den heutigen digitalen Bauteilen möglich ist. Die Digitalisierung erfolgt durch Abtasten und A/D-Wandlung des mit einem Tiefpaß bandbegrenzten Signals. Je nach Lage der ZF muß der A/D-Wandler eine große Bandbreite verarbeiten können, obwohl die Bandbreite des Nachrichtensignals erheblich kleiner ist.This article shows that digitization of a radio receiver only from the ZF range with the today's digital components is possible. Digitization is done by scanning and A / D converting the with a Low pass band limited signal. Depending on the location of the ZF must the A / D converter can process a wide range, although the bandwidth of the message signal is considerable is smaller.

Der Erfindung liegt die Aufgabe zugrunde, einen Empfänger mit einem hohen Anteil an Digitaltechnik zu schaffen, der breitbandige Empfangssignale verarbeiten kann.The invention has for its object a receiver with a high proportion of digital technology that can process broadband received signals.

Die Lösung der Aufgabe erfolgt mit den in Anspruch 1 angegebenen Mitteln. Weiterbildungen und vorteilhafte Ausgestaltungen sind in den Unteransprüchen enthalten. The problem is solved with the in claim 1 specified means. Further training and advantageous Refinements are contained in the subclaims.

Ein Vorteil des erfindungsgemäßen Empfängers liegt in seiner universellen Verwendbarkeit. Da der HF- und der ZF-Teil in analoger Technik realisiert ist, kann der Empfänger für praktisch alle Frequenzbereiche ausgelegt werden. Die Senderfeinabstimmung und Demodulation erfolgt im digitalen Teil des Empfängers. Dies verein facht den analogen Teil und bietet die Möglichkeit, durch entsprechende Programmierung des Demodulators und Einstellung der Bandbreite des digitalen Tiefpasses unterschiedlich modulierte Signale mit demselben Empfänger verarbeiten zu können. Ferner wird die Bandbreite des A/D- Wandlers voll für entsprechend breitbandige Empfangssignale ausgenutzt.An advantage of the receiver according to the invention is its universal usability. Since the HF and the ZF part in analog Technology is realized, the receiver can be used for practically everyone Frequency ranges are designed. The transmitter tuning and Demodulation takes place in the digital part of the receiver. This unite folds the analog part and offers the possibility by appropriate Programming the demodulator and setting the bandwidth of the digital low pass differently modulated signals with the same To be able to process recipients. Furthermore, the bandwidth of the A / D Converter fully used for corresponding broadband reception signals.

Der erfindungsgemäße Empfänger wird nun anhand eines Ausführungs beispiels erläutert. Es zeigtThe receiver according to the invention is now based on an embodiment explained for example. It shows

Fig. 1 ein Blockschaltbild des Empfängers, Fig. 1 is a block diagram of the receiver,

Fig. 2 schematisch die Umsetzung des Empfangssignals anhand der Spektren, wobei die Periodizität der abgetasteten Signale zur Vereinfachung der Darstellung nicht berück sichtigt ist, Fig. 2 shows schematically the conversion of the received signal based on the spectra, wherein the periodicity of the sampled signals is not taken into taken into to simplify the illustration,

Fig. 3 und Fig. 4 je eine andere Realisierung des Empfängers nach Fig. 1. Fig. 3 and Fig. 4 depending on a different realization of the receiver of FIG. 1.

Weitere Ausführungsbeispiele sind in der Beschreibung offenbart.Further exemplary embodiments are in the description disclosed.

Der Eingang des Empfängers nach Fig. 1 ist mit einer Selektions schaltung S verbunden. Dieser ist ein Mischer M nachge schaltet, der außerdem mit einem Synthesizer SYN verbunden ist. Dem Mischer M folgen hintereinander ein Verstärker V, ein analoger Bandpaß BP, ein regelbarer Verstärker RV und ein A/D-Wandler zur Abtastung AT und Digitalisierung AD des analogen Signals. An den A/D-Wandler sind zwei digitale Signalprozessoren S 1 und S 2 angeschlossen. Der Signal prozessor S 1 enthält eine Parallelschaltung aus zwei digitalen Multipli zierern MD und MD′ mit je einem nachgeschalteten digitalen Tiefpaß T 1 oder T 1′ mit einstell barer Bandbreite B 1. Der Signalprozessor S 2 ist wie der Signalprozessor S 1 aufgebaut und mit den entsprechenden Bezugszeichen versehen. Jedem Signal prozessor ist je ein digitaler Demodulator D 1 oder D 2 nachgeschaltet. Zur Taktversorgung des A/D-Wandlers und eines digitalen Oszillators OSZ ist ein Takt generator TG vorhanden. Der Oszillator OSZ ist mit den Multiplizierern der Signalprozessoren und dem Synthesizer SYN verbunden. Jedem Signalprozessor ist je ein digitaler Kanalwähler K 1 oder K 2 zugeordnet, mit dem die Bandbreite der Tiefpässe (T) und die Frequenz des zu empfangenden Nachrichtensignals einstellbar ist.The input of the receiver of Fig. 1 is connected to a selection circuit S. This is a mixer M downstream, which is also connected to a synthesizer SYN . The mixer M is followed in succession by an amplifier V , an analog bandpass BP , a controllable amplifier RV and an A / D converter for sampling AT and digitizing AD of the analog signal. Two digital signal processors S 1 and S 2 are connected to the A / D converter. The signal processor S 1 contains a parallel circuit consisting of two digital multiplicators MD and MD ' , each with a downstream digital low-pass filter T 1 or T 1' with adjustable bandwidth B 1 . The signal processor S 2 is constructed like the signal processor S 1 and provided with the corresponding reference numerals. Each signal processor is followed by a digital demodulator D 1 or D 2 . A clock generator TG is provided for the clock supply of the A / D converter and a digital oscillator OSZ . The oscillator OSZ is connected to the multipliers of the signal processors and the synthesizer SYN . Each signal processor is assigned a digital channel selector K 1 or K 2 , with which the bandwidth of the low-pass filters (T) and the frequency of the message signal to be received can be set.

In Fig. 2 ist die Signalverarbeitung des erfindungs gemäßen Empfängers anhand der Spektren der dabei auftretenden Signale dargestellt. Fig. 2a zeigt das Spektrum des analogen Empfangssignals mit einer Mitten frequenz f _c und einer Bandbreite B. Es enthält zwei Nachrichtensignale, deren Spektren durch zwei unter schiedlich schraffierte Dreiecke dargestellt sind. Die Bandbreiten der Nachrichtensignale betragen B ₁ und B ₂ mit den jeweils zugehörigen Mittenfrequenzen f ₁ oder f ₂. Durch Mischen mit einem reellen Synthesizersignal der Frequenz f _c-f _z wird das Empfangssignal auf eine Zwischenfrequenz f _z umgesetzt (Fig. 2b). Der Bandpaß BP besitzt die Mittenfrequenz f _z und die Bandbreite B′ B. Er filtert unerwünschte Mischprodukte und störende Signal anteile aus. Das durch den regelbaren Verstärker RV in den Aussteuer bereich des A/D-Wandlers gebrachte, bandbegrenzte ZF-Signal wird abgetastet. Dadurch wird das Spektrum gemäß Fig. 2b in den niederfrequenten Bereich verschoben (Fig. 2c). In Fig. 2, the signal processing of the receiver according to the Invention is shown based on the spectra of the signals occurring. Fig. 2a shows the spectrum of the analog received signal with a center frequency f _c and a bandwidth B. It contains two message signals, the spectra of which are represented by two differently hatched triangles. The bandwidths of the message signals are B ₁ and B ₂ with the associated center frequencies f ₁ or f ₂ . By mixing with a real synthesizer signal of frequency f _c - f _z , the received signal is converted to an intermediate frequency f _z ( FIG. 2b). The bandpass filter BP has the center frequency f _z and the bandwidth B ' B. It filters out unwanted mixed products and interfering signal components. The band-limited IF signal brought into the modulation area of the A / D converter by the controllable amplifier RV is sampled. This shifts the spectrum according to FIG. 2b into the low-frequency range ( FIG. 2c).

Die Abtastfrequenz f _A, die Mittenfrequenz f _Z und die Bandbreite B′ müssen dabei folgenden Bedingungen genügen:The sampling frequency f _A , the center frequency f _Z and the bandwidth B ' must meet the following conditions:

f _A 4B′, f _z = k · f _A + B′, k ∈ f _A 4 B ′ , f _z = k · f _A + B ′ , k ∈

Das niederfrequente ZF-Signal wird A/D-gewandelt und in die digitalen Signalprozessoren S 1, S 2 eingespeist.The low-frequency IF signal is A / D converted and fed into the digital signal processors S 1 , S 2 .

Im Prozessor S 1 wird das niederfrequente ZF-Signal (Fig. 2c) mit einem komplexen Oszillatorsignal der Frequenz f _1′ - f _Z + B′ (Fig. 2d) digital multipliziert. Dadurch entstehen die im Basisband befindlichen Quadraturkomponenten Q 1, I 1 des einen Nachrichtensignals. Die Filterung durch die Tiefpässe T 1 und T 1′, deren Bandbreite auf den Wert B ₁ eingestellt ist, unterdrückt alle anderen Signale (Fig. 2e). Parallel dazu wird im Prozessor S 2 das niederfrequente ZF-Signal digital mit einem komplexen Oszillatorsignal der Frequenz f′ ₂ - f _z + B′ (Fig. 2f) multipliziert. Die Bandbreite der Tiefpässe T 2 und T 2′ sind auf den Wert B ₂ eingestellt. Dadurch erhält man die im Basisband befindlichen Quadraturkomponenten Q 2, I 2 des anderen Nachrichtensignals (Fig. 2g).In processor S 1 , the low-frequency IF signal ( FIG. 2c) is digitally multiplied by a complex oscillator signal of frequency f _{1 '} - f _Z + B' ( FIG. 2d). This results in the quadrature components Q 1 , I 1 of the one message signal that are in the baseband. The filtering through the low passes T 1 and T 1 ' , the bandwidth of which is set to the value B ₁ , suppresses all other signals ( Fig. 2e). In parallel, the low-frequency IF signal is digitally multiplied in the processor S 2 by a complex oscillator signal of frequency f ' ₂ - f _z + B' ( Fig. 2f). The bandwidth of the low passes T 2 and T 2 ' are set to the value B ₂ . The quadrature components Q 2 , I 2 of the other message signal ( FIG. 2 g) which are in the baseband are thereby obtained.

Fig. 3 zeigt eine andere Realisierung des Digitalteils des erfindungsgemäßen Empfängers. Der Signalprozessor S 1′ enthält eine Hintereinanderschaltung aus einem Multiplizierer MD und einem Tiefpaß. Er enthält ferner einen ersten Umschalter über den dem Multiplizierer abwechselnd der Realteil (cos) und der Imaginärteil (sin) des komplexen Oszillatorsignals zugeführt wird, und am Ausgang des Tiefpasses einen zweiten Umschalter, der mit dem ersten Umschalter synchron umgeschaltet wird, so daß dem dem Signalprozessor S 1′ nachgeschalteten Demodulator D 1 analog wie in Fig. 1 die Quadratur - Q 1 und In-Phase-Komponente I 1 des ersten Nachrichten signals parallel zugeführt wird. Die Steuerung der Umschalter erfolgt durch eine Logikschaltung L, die mit dem Taktgenerator TG und dem Oszillator OSZ verbunden ist. Die Logikschaltung leitet außerdem die dem Oszillator gelieferten komplexen Oszillatorsignale taktrichtig an die Signalprozessoren S 1′ und S 2′ weiter. Aufbau und Wirkungsweise des Signalprozessors S 2′ entspricht dem des Signalprozessors S 1′. Fig. 3 shows a different implementation of the digital portion of the receiver according to the invention. The signal processor S 1 ' contains a series connection of a multiplier MD and a low pass. It also contains a first switch via which the multiplier alternately receives the real part (cos) and the imaginary part (sin) of the complex oscillator signal, and at the output of the low-pass filter a second switch, which is switched synchronously with the first switch, so that the Signal processor S 1 ' downstream demodulator D 1 analog as in Fig. 1, the quadrature - Q 1 and in-phase component I 1 of the first message signal is supplied in parallel. The switch is controlled by a logic circuit L , which is connected to the clock generator TG and the oscillator OSZ . The logic circuit also forwards the complex oscillator signals supplied to the oscillator to the signal processors S 1 ' and S 2' with the correct clock. Structure and operation of the signal processor S 2 ' corresponds to that of the signal processor S 1' .

Bei einem anderen Ausführungsbeispiel kann anstelle der parallelen Übertragung des komplexen Oszillator signals und der Quadraturkomponenten eine serielle Signalübertragung erfolgen. Dann können die Umschalter in den Signalprozessoren entfallen.In another embodiment, instead of the parallel transmission of the complex oscillator signals and the quadrature components a serial Signal transmission take place. Then the switch can omitted in the signal processors.

Fig. 4 zeigt eine weitere Realisierung des Digitalteils des Empfängers. Dem A/D-Wandler ist ein schneller Multiplizierer MD nachgeschaltet, der nacheinander das digitalisierte Empfangssignal mit den Real- und Imaginärteilen der komplexen Oszillatorsignale mit den Frequenzen f ₁′ - f _z + B′ und f′ ₂ - f _z + B′ multipliziert. Die Oszillatorsignale werden analog zu der Realisierung nach Fig. 3 über die Logikschaltung L und dem ersten Umschalter dem Multiplizierer MD zugeführt. Die Logikschaltung L steuert außerdem den bereits bekannten Umschaltern einen weiteren Umschalter zur abwechselnden Einstellung der Bandbreite des dem Multiplizierer MD nachgeschalteten Tiefpasses auf die unterschiedlichen Bandbreiten des ersten und zweiten Nachrichtensignals. Fig. 4 shows a further realization of the digital portion of the receiver. The A / D converter is followed by a fast multiplier MD , which successively multiplies the digitized received signal by the real and imaginary parts of the complex oscillator signals with the frequencies f ₁ '- f _z + B' and f ' ₂ - f _z + B' . Analogously to the implementation according to FIG. 3, the oscillator signals are fed to the multiplier MD via the logic circuit L and the first switch. The logic circuit L also controls the already known switches another switch for alternately adjusting the bandwidth of the low-pass filter downstream of the multiplier MD to the different bandwidths of the first and second message signals.

Der digitale Oszillator OSZ erzeugt die zur Bildung der Quadraturkomponenten Q, I benötigten digitalen komplexen Schwingungen. Die Schwingungen werden beispielsweise durch Auslesen von gespeicherten sin-(cos-)Werten aus einem Speicher erzeugt. Eine andere Möglichkeit ist die Berechnung der Werte mit einem Prozessor oder die Interpolation benötigter Zwischenwerte aus den im Speicher abgelegten Werten.The digital oscillator OSZ generates the digital complex vibrations required to form the quadrature components Q, I. The vibrations are generated, for example, by reading stored sin (cos) values from a memory. Another possibility is the calculation of the values with a processor or the interpolation of required intermediate values from the values stored in the memory.

Die Frequenz der Schwingungen und der Bandbreite der zu empfangenden Nachrichtensignale ist über zwei Kanalwähler K 1 oder K 2 einstellbar. In Abhängigkeit von diesen Einstellungen erzeugt der Oszillator OSZ außerdem ein Signal, das den Synthesizer SYN auf die erforderliche Frequenz f _c - f _z einstellt.The frequency of the vibrations and the bandwidth of the message signals to be received can be set via two channel selectors K 1 or K 2 . Depending on these settings, the oscillator OSZ also generates a signal that sets the synthesizer SYN to the required frequency f _c - f _z .

Bei einem anderen Ausführungsbeispiel ist der erfindungs gemäße Empfänger mit weiteren digitalen Signalprozessoren ausgerüstet, die parallel zu den oben beschriebenen betrieben werden. Damit können weitere, im Empfangssignal vorhandene Nachrichtensignale gleichzeitig verarbeitet werden, die jeweils dieselbe oder unterschiedliche Band breiten besitzen können. Die Anzahl der gleichzeitig verarbeitbaren Nachrichtensignale ist durch die Band breite B′ des analogen Bandpasses BP begrenzt, die wieder um von der Leistungsfähigkeit des A/D-Wandlers ab hängt.In another exemplary embodiment, the receiver according to the invention is equipped with further digital signal processors which are operated in parallel with those described above. This means that further message signals present in the received signal can be processed simultaneously, each of which can have the same or different bandwidths. The number of simultaneously processable message signals is limited by the bandwidth B 'of the analog bandpass BP , which again depends on the performance of the A / D converter.

Bei einem dritten Ausführungsbeispiel ist der erfindungs gemäße Empfänger als Radioempfänger ausgelegt. Er enthält in diesem Fall nur einen digitalen Signalprozessor und nur einen Kanalwähler. Durch Wahl der gewünschten Empfangs frequenz erfolgt automatisch die Einstellung der erforderlichen Bandbreite des digitalen Tiefpasses und des zur Demodulation benötigten Algorithmus im digitalen Demodulator. Ein bei den heutigen Radioempfängern üblicher Bandumschalter (insbesondere FM/AM) kann somit entfallen.In a third embodiment, the invention appropriate receivers designed as radio receivers. It contains in this case only one digital signal processor and only a channel selector. By choosing the reception you want frequency is set automatically required bandwidth of the digital low pass and of the algorithm required for demodulation in digital Demodulator. One with today's radio receivers Usual band switch (especially FM / AM) can thus omitted.

Claims

1. Empfänger, bei dem ein analoges Empfangssignal in seine im Basisband befindlichen digitalen Quadratur komponenten umgesetzt und demoduliert wird, indem es in einem ersten Schritt durch Mischen mit einem reellen, analogen Synthesizersignal in ein ZF-Signal überführt wird, dadurch gekennzeichnet, daß die weitere Umsetzung folgende Schritte enthält:

a) Bandbegrenzung des ZF-Signals mit einem analogen Bandpaß (BP) der Bandbreite B′
b) Abtastung (AT) des bandbegrenzten ZF-Signals derart, daß ein zweites, niederfrequentes ZF-Signal entsteht, dessen ZF mindestens gleich der Bandbreite B′ des analogen Bandpasses (BP) ist
c) A/D-Wandlung (AD) des niederfrequenten ZF-Signals in ein digitales Signal
d) Multiplikation (MD) des digitalen Signals in mindestens einem digitalen Signalprozessor (S 1, S 2) mit einem komplexen Signal eines Oszillators (OSZ), wodurch die im Basisband befindlichen Quadraturkomponenten (Q, I) entstehen.

1. Receiver, in which an analog received signal is converted into its baseband digital quadrature components and demodulated by converting it into a IF signal by mixing with a real, analog synthesizer signal, characterized in that the further Implementation includes the following steps:

a) Band limitation of the IF signal with an analog bandpass (BP) of bandwidth B '
b) sampling (AT) of the band-limited IF signal in such a way that a second, low-frequency IF signal is produced, the IF of which is at least equal to the bandwidth B 'of the analog bandpass (BP)
c) A / D conversion (AD) of the low-frequency IF signal into a digital signal
d) Multiplication (MD) of the digital signal in at least one digital signal processor (S 1 , S 2 ) with a complex signal from an oscillator (OSZ) , which results in the quadrature components (Q, I) in the baseband.

2. Empfänger nach Anspruch 1, dadurch gekennzeichnet, daß mehrere digitale Signalprozessoren (S 1, S 2) vorhanden sind, die gleichzeitig verschiedene, im Empfangssignal enthaltene Nachrichtensignale verarbeiten.2. Receiver according to claim 1, characterized in that a plurality of digital signal processors (S 1 , S 2 ) are present which simultaneously process different message signals contained in the received signal.

3. Empfänger nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein oder mehrere digitale Tiefpässe (T) vorhanden sind, durch die die Qudraturkomponenten (Q, I) gefiltert werden.3. Receiver according to claim 1 or 2, characterized in that one or more digital low-pass filters (T) are present, through which the Qudratur components (Q, I) are filtered.

4. Empfänger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Empfänger durch Einstellen des analogen Synthesizers abgestimmt wird.4. Receiver according to one of the preceding claims, characterized in that the receiver by setting of the analog synthesizer.

5. Empfänger nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Abstimmung des Empfängers auf ein oder mehrere Nachrichtensignale durch Feineinstellung der Frequenz des dem jeweiligen digitalen Signalprozessors zugeführten digitalen Oszillatorsignals und durch Grobeinstellung des analogen Synthesizers erfolgt.5. Receiver according to one of claims 1 to 3, characterized characterized in that the recipient's vote on one or more message signals through fine tuning the frequency of the respective digital signal processor supplied digital oscillator signal and by coarse adjustment of the analog synthesizer.

6. Empfänger nach Anspruch 5, dadurch gekennzeichnet, daß die Einstellung des analogen Synthesizers automatisch in Abhängigkeit der Einstellung der Oszillatorsignale erfolgt.6. Receiver according to claim 5, characterized in that the setting of the analog synthesizer automatically in Dependence of the setting of the oscillator signals he follows.

7. Empfänger nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß jeder digitale Signalprozessor (S 1, S 2) eine Parallelschaltung je einer Hintereinander- Schaltung aus einem digitalen Multiplizierer (MD) und einem digitalen Tiefpaß (T) enthält, so daß die Berechnung der Quadratur- (Q) und der In-Phase-Komponenten (I) eines Nachrichtensignals gleichzeitig erfolgt (Fig. 1). 7. Receiver according to one of the preceding claims, characterized in that each digital signal processor (S 1 , S 2 ) contains a parallel connection of a series connection of a digital multiplier (MD) and a digital low-pass filter (T) , so that the calculation the quadrature (Q) and the in-phase components (I) of a message signal occur simultaneously ( Fig. 1).

8. Empfänger nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jeder digitale Signalprozessor (S 1′, S 2′) einen digitalen Multiplizierer (MD) mit einem nachgeschalteten digitalen Tiefpaß (T) enthält, so daß die Berechnung der Quadratur (Q)- und der In-Phase-Komponen ten (I) eines Nachrichtensignals nacheinander erfolgt, (Fig. 3).8. Receiver according to one of claims 1 to 6, characterized in that each digital signal processor (S 1 ' , S 2' ) contains a digital multiplier (MD) with a downstream digital low-pass filter (T) , so that the calculation of the quadrature ( Q) - and the in-phase component (I) of a message signal takes place in succession ( Fig. 3).

9. Empfänger nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß dem A/D-Wandler ein digitaler Multiplizierer (MD) und diesem ein digitaler Tiefpaß (T) nachgeschaltet ist, so daß die Berechnung der Quadratur komponenten (Q, I) verschiedener Nachrichtensignale nacheinander erfolgt (Fig. 4).9. Receiver according to one of claims 1 to 6, characterized in that the A / D converter is followed by a digital multiplier (MD) and this a digital low-pass filter (T) , so that the calculation of the quadrature components (Q, I) different message signals takes place in succession ( Fig. 4).

10. Empfänger nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Erzeugung der digitalen, komplexen Signale des Oszillators (OSZ) direkt durch Berechnung oder durch Auslesen aus einem Speicher oder durch Interpolation zwischen gespeicherten Werten er folgt.10. Receiver according to one of the preceding claims, characterized in that the generation of the digital, complex signals of the oscillator (OSZ) is carried out directly by calculation or by reading from a memory or by interpolation between stored values.