DE3428318A1 - Digital synchrodyne receiver - Google Patents

Digital synchrodyne receiver

Info

Publication number
DE3428318A1
DE3428318A1 DE19843428318 DE3428318A DE3428318A1 DE 3428318 A1 DE3428318 A1 DE 3428318A1 DE 19843428318 DE19843428318 DE 19843428318 DE 3428318 A DE3428318 A DE 3428318A DE 3428318 A1 DE3428318 A1 DE 3428318A1
Authority
DE
Germany
Prior art keywords
digital
signal
receiver according
analog
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843428318
Other languages
German (de)
Other versions
DE3428318C2 (en
Inventor
Horst Dr.-Ing. 7531 Eisingen Moll
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19843428318 priority Critical patent/DE3428318A1/en
Publication of DE3428318A1 publication Critical patent/DE3428318A1/en
Application granted granted Critical
Publication of DE3428318C2 publication Critical patent/DE3428318C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/22—Homodyne or synchrodyne circuits
    • H03D1/2245—Homodyne or synchrodyne circuits using two quadrature channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

A receiver is described with an analog RF and IF component and a digital AF component. In the analog component, a received signal is converted to an intermediate frequency by mixing with a synthesiser signal, is band-restricted with a bandpass filter and bandpass-sampled following amplification. The digital component contains an A/D converter and one or more digital signal processors and demodulators, and also an oscillator. Each signal processor supplies the digital quadrature components present in the baseband of a data signal contained in the received signal. <IMAGE>

Description

H.MoU-1H.MoU-1

Digitaler Synchrodyn EmpfängerDigital synchrodyn receiver

Die Erfindung bezieht sich auf einen Empfänger gemäß dem Oberbegriff des Anspruchs 1. Ein derartiger Empfänger ist aus dem Aufsatz von K.R. Fink und F.Hölzel im ntz Archiv Bd. 5 (1983) H. 12 s. 353 - 358 bekannt.The invention relates to a receiver according to the preamble of claim 1. Such a receiver is from the article by K.R. Fink and F.Hölzel in the ntz archive vol. 5 (1983) H. 12 pp. 353 - 358 known.

Diesem Aufsatz ist zu entnehmen, daß eine Digitalisierung eines Funkempfängers erst ab dem ZF-Bereich mit den heutigen digitalen Bauteilen möglich ist. Die Digitalisierung erfolgt durch Abtasten und A/D- Wandlung des mit einem Tiefpaß bandbsgrenzten Signals. Je nach Lage der ZF muß der A/D-Wandler eine große Bandbreite verarbeiten können, obwohl die Bandbreite des Nachrichtensignals erheblich kleiner ist.This article shows that digitization of a radio receiver only from the IF range with the today's digital components is possible. The digitization is done by sampling and A / D conversion of the with a Low-pass band-limited signal. Depending on the position of the ZF the A / D converter can process a large bandwidth, although the bandwidth of the message signal is significant is smaller.

Der Erfindung liegt die Aufgabe zugrunde einen Empfänger mit einem hohen Anteil an Digitaltechnik zu schaffen, der breitbandige Empfangssignale verarbeiten kann.The invention is based on the object of a receiver with a high proportion of digital technology to create the can process broadband received signals.

Die Lösung der Aufgabe erfolgt mit den in Anspruch 1 angegebenen Mitteln. Weiterbildungen und vorteilhafte Ausgestaltungen sind in den Unteransprüchen enthalten.The object is achieved with the means specified in claim 1. Further training and advantageous Refinements are contained in the subclaims.

ZT/Pi-Jt/St, 10.07.84 -5-ZT / Pi-Jt / St, 07/10/84 -5-

H.Mo 11-1H.Mo 11-1

Ein Vorteil des erfindungsgemäßen Empfängers Liegt in seiner universellen Verwendbarkeit. Da der HF- und der ZF-TeiI in analoger Technik realisiert ist, kann der Empfänger für praktisch alle Frequenzbereiche ausgelegt werden. Die Senderfeinabstimmung und Demodulation erfolgt im digitalen Teil des Empfängers. Dies vereinfacht den analogen Teil und bietet die Möglichkeit, durch entsprechende Programmierung des Demodulators und Einstellung der Bandbreite des digitalen Tiefpasses unterschiedlich modulierte Signale mit demselben Empfänger verarbeiten zu können. Ferner wird die Bandbreite des kfD" Wandlers voll für entsprechend breitbandige Empfangssignale ausgenutzt.One advantage of the receiver according to the invention lies in its universal applicability. Since the HF and IF parts are implemented using analog technology, the receiver can be designed for practically all frequency ranges. The transmitter fine-tuning and demodulation takes place in the digital part of the receiver. This simplifies the analog part and offers the possibility of processing differently modulated signals with the same receiver by appropriately programming the demodulator and setting the bandwidth of the digital low-pass filter. Furthermore, the bandwidth of the kfD converter is fully used for corresponding broadband received signals.

Der erfindungsgemäße Empfänger wird nun anhand eines Ausführungsbeispiels erläutert. Es zeigt: The receiver according to the invention will now be explained using an exemplary embodiment. It shows:

Fig.1 ein Blockschaltbild des Empfängers Fig.2 schematisch die Umsetzung des Empfangssignals anhand der Spektren, wobei die Periodizität der abgetasteten ' Signale zur Vereinfachung der Darstellung nicht berück-Fig. 1 is a block diagram of the receiver 2 schematically the implementation of the received signal based on of the spectra, where the periodicity of the scanned ' Signals are not taken into account to simplify the representation.

sichtigtist.
Fig.3 und Fig.4 je eine andere Realisierung des Empfängers nach Fig.1.is sighted.
FIG. 3 and FIG. 4 each show a different implementation of the receiver according to FIG.

Weitere Ausführungsbeispiele sind in der Beschreibung offenbart.Further exemplary embodiments are in the description disclosed.

ι Der Eingang des Empfängers nach Fig.1 ist mit einer Selektions-j schaltung S verbunden. Dieser ist ein Mischer M nachgeschaltet, der außerdem mit einem Synthesizer SYN verbunden ist. Dem Mischer M folgen hintereinander ein Verstärker V, ein analoger Bandpaß BP, ein regelbarer Verstärker RV und ein A/D-Wandler zur Abtastung AT und Digitalisierung AD des analogen Signals. An den A/D-Wandler sind zwei digitale Signalprozessoren S1 und S2 angeschlossen. Der Signalprozessor S1 enthält eine Parallelschaltung aus zwei digitalen Multiplizierern MD und MD1 mit je einem nachgeschalteten digitalen Tiefpaß T1 oder T1' mit einstell-The input of the receiver according to FIG. 1 is connected to a selection circuit S. This is followed by a mixer M, which is also connected to a synthesizer SYN. The mixer M is followed in succession by an amplifier V, an analog bandpass filter BP, a controllable amplifier RV and an A / D converter for sampling AT and digitization AD of the analog signal. Two digital signal processors S1 and S2 are connected to the A / D converter. The signal processor S1 contains a parallel connection of two digital multipliers MD and MD 1 , each with a downstream digital low-pass filter T1 or T1 'with adjustable

-6--6-

H.MoLL-1 "6"H.MoLL-1 " 6 "

barer Bandbreite B1. Der Signalprozessor S2 ist wie der SignaLprozessor S1 aufgebaut und mit den entsprechenden Bezugszeichen versehen. Jedem Signalprozessor ist je ein digitaler Demodulator D1 oder D2 nachgeschaltet. Zur Taktversorgung des A/D-Wandlers und eines digitalen Oszillators OSZ ist ein Taktgenerator TG vorhanden. Der Oszillator OSZ ist mit den Multiplizierern der Signalprozessoren und dem Synthesizer SYN verbunden. Jedem Signalprozessor ist je einbandwidth B1. The signal processor S2 is like the signal processor S1 and with the provided with corresponding reference numerals. Each signal processor has a digital demodulator D1 or D2 downstream. A clock generator is used to supply clocks to the A / D converter and a digital oscillator OSZ TG available. The oscillator OSZ is with the multipliers of the signal processors and the synthesizer SYN connected. Each signal processor has one

<IQ digitaler Kanalwähler K1 oder K2 zugeordnet, mit dem die Bandbreite7 der Tiefpässe (T) und die Frequenz des zu empfangenden Nachrichtensignals einstellbar ist.<IQ assigned to digital channel selector K1 or K2, with which the bandwidth 7 of the low-pass filters (T) and the frequency of the message signal to be received can be set.

In Fig. 2 ist die Signalverarbeitung des erfindungsgemäßen Emofängers anhand der Spektren der dabei auftretenden Signale dargestellt. Fig.2a zeigt dasIn Fig. 2 is the signal processing of the invention Emofängers based on the spectra of this occurring signals are shown. Figure 2a shows this

Spektrum des analogen Empfangssignals mit einer Mittenfrequenz f und einer Bandbreite B. Es enthält zwei cSpectrum of the analog received signal with a center frequency f and a bandwidth B. It contains two c

Nachrichte η sign, ale, deren Spektren durch zwei unterschiedlich schraffierte Dreiecke dargestellt sind.Messages η sign, ale whose spectra are different by two hatched triangles are shown.

Die Bandbreiten der Nachrichtensignale betragen B.. u η dThe bandwidths of the message signals are B .. u η d

B? mit den jeweils zugehörigen Mittenfrequenzen f.. oder fp. Durch Mischen mit einem reellen Synthesizersignal der Frequenz f -f wird das Empfangssignal auf eine Zwischenfrequenz f umgesetzt (Fig. 2b ) . Der Bandpaß BP besitzt die Mittenfrequenz f und die Bandbreite B1 _> B. Er filtert unerwünschte Mischprodukte und störende Signalanteile aus. Das durch den regelbaren Verstärker RV in den Aussteuerbereich des A/D-Wandlers gebrachte, bandbegrenzte ZF-Signal wird bandpaßabgetastet. Dadurch wird das Spektrum gemäß Fig. 2b in den niederfrequenten Bereich verschoben (Fig.2c),B ? with the respective associated center frequencies f .. or fp. By mixing with a real synthesizer signal of frequency f -f, the received signal is converted to an intermediate frequency f (FIG. 2b). The bandpass filter BP has the center frequency f and the bandwidth B 1 _> B. It filters out unwanted mixed products and interfering signal components. The band-limited IF signal brought into the modulation range of the A / D converter by the controllable amplifier RV is bandpass sampled. As a result, the spectrum according to FIG. 2b is shifted into the low-frequency range (FIG. 2c),

-7-H.Moll-1 -7-H.Moll-1

Die Abtastfrequenz fA, die Mittenfrequenz f^ und die Bandbreite B1 müssen dabei folgenden Bedingungen genügen:
fA> 4B1, fz = k · fA + B1 , kfÄThe sampling frequency f A , the center frequency f ^ and the bandwidth B 1 must meet the following conditions:
f A > 4B 1 , f z = k · f A + B 1 , kfÄ

Das niederfrequente ZF-Signal wird A/D-gewandelt und in die digitalen Signalprozessoren S1 , S2 eingespeist.The low-frequency IF signal is A / D converted and converted into fed into the digital signal processors S1, S2.

Im Prozessor S1 wird das niederfrequente ZF-Signal (Fig.2c) mit einem komplexen Oszillato rsjgnal der Frequenz fi'. - ίχ * B1 In the processor S1, the low-frequency IF signal (FIG. 2c) is rsjgnal with a complex oscillator of the frequency fi '. - ίχ * B 1

■]Q ( F i g . 2 d) digital multipliziert.Dadurch entstehen die im Basisband befindlichen Quadraturkomponenten Q1,.X1 des einen Nachrichtensignals. Die Filterung durch die Tiefpässe T1 und TV, deren Bandbreite auf den Wert B1 eingestellt ist, unterdrückt alle anderen Signale ( Fig. 2e ). Parallel dazu wird im Prozessor S2 das niederfrequente ZF-Signal digital mit einem komplexen Oszi I latorsigna I der Frequenz f'p" f + B1 (Fig.2f ) multipliziert. Die Bandbreite der Tiefpässe T2 und T21 sind auf den Wert B- eingestellt. Dadurch erhält man die im Basisband befindlichen Quadraturkomponenten Q2 . , 12 des anderen Nachrichtens ■> gnals C F ig.2g). ■] Q (Fig. 2d) digitally multiplied. This results in the quadrature components Q1, .X1 of the one message signal, which are in the baseband. The filtering through the low-pass filters T1 and TV, the bandwidth of which is set to the value B 1 , suppresses all other signals (FIG. 2e). In parallel with this, the low-frequency IF signal is digitally multiplied by a complex oscillator signal I of the frequency f'p "f + B 1 (FIG. 2f) in the processor S2. The bandwidth of the low-pass filters T2 and T2 1 are set to the value B- This gives the baseband quadrature components Q2., 12 of the other message ■> gnals CF ig.2g).

Fig. 3 zeigt eine andere Realisierung des Digitalteils des erfindungsgemäßen Empfängers. Der Signalprozessor S1;enthält eine Hintereinanderschaltung aus einem Multiplizierer HD und einem Tiefpaß. Er enthält ferner einen ersten Umschalter über den dem Multiplizierer abwechselnd der Realteil (cos) und der Imaginärteil (sin) des komplexen Oszillatorsignals zugeführt wird,Fig. 3 shows another implementation of the digital part of the receiver according to the invention. The signal processor S1 ; contains a series connection of a multiplier HD and a low-pass filter. It also contains a first changeover switch via which the real part (cos) and the imaginary part (sin) of the complex oscillator signal are fed alternately to the multiplier,

-8-H.MoL 1-1-8-H.MoL 1-1

und am Ausgang des Tiefpasses einen zweiten Umschalter, der mit dem ersten Umschalter synchron umgeschaltet wird, sodaß dem dem Signalprozessor Si' nachgeschalteten Demodulator D1 analog wie in Fig. 1 die Quadratur- Q1 und In-Phase-Komponente 11 des ersten Nachrichtensignals parallel zugeführt wird. Die Steuerung der Umschalter erfolgt durch eine Logikschaltung L, die mit dem Taktgenerator TG und dem Oszillator OSZ verbunden ist. Die Logikschaltung leitet außerdem die vom Oszillator gelieferten komplexen Oszillatorsignale taktrichtig an die Signalprozessoren S-?' und S2 weiter. Aufbau und Wirkungsweise des Si gna Iproz'es sor s S21 entspricht dem ■' des Signalprozessors S1'.and at the output of the low-pass filter a second switch which is switched synchronously with the first switch so that the quadrature Q1 and in-phase components 11 of the first message signal are fed in parallel to the demodulator D1 connected downstream of the signal processor Si ' . The switch is controlled by a logic circuit L , which is connected to the clock generator TG and the oscillator OSZ. The logic circuit also forwards the complex oscillator signals supplied by the oscillator to the signal processors S-? 'With the correct timing. and S2 continue. The structure and mode of operation of the signal processor S2 1 corresponds to that of the signal processor S1 '.

Bei einem anderen Ausführungsbeispiel kann anstelle der parallelen übertragung des komplexen Oszillatorsignals und der Quadraturkomponenten eine serielle Signalübertragung erfolgen. Dann können die Umschalter in den Signalprozessoren entfallen.In another embodiment, instead of the parallel transmission of the complex oscillator signal and the quadrature components is a serial one Signal transmission take place. Then the toggle switches omitted in the signal processors.

Fig.4 zeigt eine weitere Realisierung des Digitalteils des Empfängers. Den A/ D-Wandler ist ein schneller Multiplizierer MD nachgeschaltet, der nacheinander das digitalisierte Empfangssignal mit den Real- und Imaginärteilen der komplexen Oszillatorsignale mit den Frequenzen f^ '""^2 +B ' und f 1^ -f„ + B1 multipliziert. Die Oszillatorsignale werden analog zu der Realisierung nach Fig. 3 über die Logikschaltung L und dem ersten Umschalter dem Multiplizierer MD zugeführt. Die Logikschaltung L steuert außerdem den bereits bekannten Umschaltern einen weiteren Umschalter zur abwechselnden Einstellung der Bandbreite des dem Multiplizierer MD4 shows a further implementation of the digital part of the receiver. The A / D converter is followed by a fast multiplier MD, which successively converts the digitized received signal with the real and imaginary parts of the complex oscillator signals with the frequencies f ^ '"" ^ 2 + B' and f 1 ^ -f " + B 1 multiplied. The oscillator signals are fed to the multiplier MD via the logic circuit L and the first switch in a manner analogous to the implementation according to FIG. 3. The logic circuit L also controls the already known changeover switches, a further changeover switch for alternately setting the bandwidth of the multiplier MD

-9-EPO COPY-9-EPO COPY

H.Mo 11-1H.Mo 11-1

nachgeschalteten Tiefpasses auf die unterschiedlichen Bandbreiten des ersten und zweiten Nachrichtensignals.downstream low-pass filter to the different bandwidths of the first and second message signals.

Der digitale Oszillator OSZ erzeugt die zur Bildung der Quadraturkomponenten Q,I benötigten digitalen komplexen Schwingungen. Die Schwingungen werden beispielsweise durch Auslesen von gespeicherten sin-(cos-) Werten aus einem Speicher erzeugt. Eine andere Möglichkeit ist die Berechnung der Werte mit einem Prozessor oder dieThe digital oscillator OSZ generates the to form the Quadrature components Q, I required digital complex oscillations. The vibrations are generated, for example, by reading out stored sin (cos) values from a memory. Another possibility is the calculation of the values with a processor or the

Interpolation benötigter Zwischenwerte aus den im Speicher abgelegten Werten.Interpolation of required intermediate values from those stored in the memory Values.

Die Frequenz der Schwingungen und die Bandbreite der zu empfar senden ■ Nachrichtensignale ist über zwei Kanalwähler K1 oder K2 einstellbar. In Abhängigkeit von diesen Einstellungen erzeugt der Oszillator OSZ außerdem ein Signal, das den Synthesizer SYN auf die erforderliche Frequenz fc ~ fz einstellt.The frequency of the vibrations and the bandwidth of the receivable ■ Message signals can be set using two channel selectors K1 or K2. Depending on these settings, the oscillator generates OSZ also a signal that the synthesizer SYN to the required Adjusts frequency fc ~ fz.

Bei einem anderen Ausführungsbeispiel ist der erfindungsge^äße Empfänger mit weiteren digitalen SignaIprozessorenIn another embodiment, it is according to the invention Receiver with additional digital signal processors

ausgerüstet, die parallel zu den oben beschriebenenequipped in parallel with those described above

betrieben werden. Damit können weitere, im Empfangssignal vorhandene Nachrichtensignale gleichzeitig verarbeitet werden, die jeweils dieselbe oder unterschiedliche Bandbreiten besitzen können. Die Anzahl der gleichzeitig verarbeitbaren Nachrichtensignale ist durch die Bandbreite B1 des analogen Bandpasses BP begrenzt, die wiederum von der Leistungsfähigkeit des A/D-Wandlers abhängt. operate. This means that other message signals that are present in the received signal can be processed at the same time, each of which can have the same or different bandwidths. The number of message signals that can be processed simultaneously is limited by the bandwidth B 1 of the analog bandpass filter BP, which in turn depends on the performance of the A / D converter.

Bei einem dritten Ausführungsbeispiel ist der erfindurgs- ^ gemäße Empfänger als Radioempfänger ausgelegt. Er enthältIn a third embodiment, the inventive ^ appropriate receivers designed as radio receivers. He contains

-10--10-

EPOCOPV JEPOCOPV J

H.MoLL-1H.MoLL-1

-10--10-

in diesem FaLL nur einen digitalen SignaLprozessor und nur einen Kanalwähler. Durch Wahl der gewünschten Empfangsfrequenz erfolgt automatisch die Einstellung der erforderlichen Bandbreite des digitalen Tiefpasses und des zur Demodulation benötigten Algorithmus1 im digitalen Demodulator. Ein bei den heutigen Radioempfängern üblicher Bandumschalter ( insbesondere FM/AM) kann somit entfallen.in this case only one digital signal processor and only one channel selector. By selecting the desired reception frequency, the required bandwidth of the digital low-pass filter and the algorithm 1 required for demodulation in the digital demodulator are automatically set. A band switch (especially FM / AM) common in today's radio receivers can thus be omitted.

- Leerseite- Blank page

copycopy

Claims (10)

STANDARD ELEKTRIK LORENZ AKTIENGESELLSCHAFT STUTTGART H. MoLL-1 PatentansprücheSTANDARD ELEKTRIK LORENZ AKTIENGESELLSCHAFT STUTTGART H. MoLL-1 Patent Claims 1. Empfänger, bei dem ein analoges Empfangssignal in seine im Basisband befindlichen digitalen Quadraturkomponenten umgesetzt und demoduliert wird, indem es in einem ersten Schritt·durch Mischen mit einem reellen, analogen Synthesizersignal in ein ZF-Signal überführt wird,dadurch gekennzeichnet,daß die weitere Umsetzung folgende Schritte enthält:1. Receiver with an analog received signal in its baseband digital quadrature components is implemented and demodulated by it in a first step by mixing with a real, analog synthesizer signal converted into an IF signal is characterized in that the further implementation includes the following steps: a) Bandbegrenzung des ZF-Signals mit einem analogen 'BandpaßCBF)der Bandbreite B1 a) Band limitation of the IF signal with an analog 'bandpass filter CBF) of bandwidth B 1 b) Bandpaßabtastung (AT) des bandbegrenzten ZF-Signals derart, daß ein zweites, niederfrequentes ZF-Signal entsteht, dessen ZF mindestens gleich der Bandbreite B! des analogen Bandpasses (BP) istb) Bandpass scanning (AT) of the band-limited IF signal in such a way that a second, low-frequency IF signal is produced, the IF of which is at least equal to the bandwidth B ! of the analog bandpass filter (BP) c) A/D-Wandlung (AD) des niederfrequenten ZF-Signals in ein digitales Signalc) A / D conversion (AD) of the low-frequency IF signal in a digital signal d) Multiplikation (MD) des digitalen Signals in mindestens einen digitalen Signalprozessor ( S1, S2) mit einem komplexen Signal eines Oszillators (OSZ), wodurch ■ «1 i e im Basisband befind lic hen Quadraturkoinponenten ( Q,I) entstehen.d) Multiplication (MD) of the digital signal in at least a digital signal processor (S1, S2) with a complex signal of an oscillator (OSZ), whereby ■ «1 i e quadrature components located in the baseband (Q, I) arise. ZT/PI-Jt/St, 10.07.1984 BAD ORIQfWAL M ~2~ZT / PI-Jt / St, 07/10/1984 BAD ORIQfWAL M ~ 2 ~ BADORlQiWAL M BADORlQiWAL M £P0 COPY£ P0 COPY H.MoL 1-1H.MoL 1-1 2. Empfänger nach Anspruch 1 dadurch gekennzeichnet, da ß mehrere digitale Signalprozessoren '( S 1 , S 2) vorhanden sind, die gleichzeitig verschiedene , im Empfangssignal enthaltene Nachrichtensignale verarbeiten.2. Receiver according to claim 1 characterized in that ß more digital signal processors' (S 1, S 2) are present simultaneously process the various contained in the received signal message signals. 3. Empfänger nach Anspruch 1 oder 2 dadurch gekennzeichnet daß ein oder mehrere digitale Tiefpässe (T). vorhanden sind, durch die die Quadraturkomponenten (Q,I) gefiltert3. Receiver according to claim 1 or 2, characterized that one or more digital low-pass filters (T). available through which the quadrature components (Q, I) are filtered 4. Empfänger- nach einem der vorhergehenden Ansprüche4. Receiver according to one of the preceding claims dadurch gekennzeichnet, daß der Empfänger durch Einstellen des analogen Synthesizers abgestimmt wird.characterized in that the receiver is set by setting of the analog synthesizer. 5. Empfänger nach einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, daß die Abstimmung des Empfängers auf ein oder mehrere Nachrichtensignale durch Feineinstellung der Frequenz des dem jeweiligen digitalen Signalprozessors züge führten -Tqitalen Oszillatorsignals und durch Grobeinstellung des analoger. Synthesizers erfolgt.5. Receiver according to one of claims 1 to 3, characterized in that the tuning of the receiver to one or more message signals by fine-tuning the frequency of the respective digital signal processor trains led -Tqitalen oscillator signal and by coarse adjustment of the analog. Synthesizer takes place. — - 6. Empfänger nach Anspruch 5 dadurch gekennzeichnet, daß6. Receiver according to claim 5, characterized in that die Einstellung des analogen Synthesizers automatisch inthe setting of the analog synthesizer automatically in Abhängigkeit der Einstellung der Oszillatorsignale erfolgt.Dependency on the setting of the oscillator signals he follows. 7. Empfanger nach einem der vorangehenden Ansprüche dadurch gekennzeichnet, daß jeder digitale Signalprozessor (S1,S2 ) eine Parallelschaltung je einer Hintereinander- 5 Schaltung au3 einem digitalen Multiplizierer (MD) und einem digitalen Tiefpaß (T) enthält,sodaß die Berechnung der Quadratur-(Q) und der In-Phase-Komponenten (I) eines Nach rieht en signals gleichzeitig erfolgt (Fig.1)7. Receiver according to one of the preceding claims, characterized in that each digital signal processor (S1, S2) contains a parallel connection each of a series 5 circuit au3 a digital multiplier (MD) and a digital low-pass filter (T), so that the calculation of the quadrature (Q) and the in-phase components (I) of a message signal takes place simultaneously (Fig. 1) -3--3- j) - -3- j) - -3- H.Moll-1H. minor-1 8. Empfänger nach einem der Ansprüche 1 bis 6 dadurch gekennzeichnet, daß jeder digitale Signalprozessor C Si',S2') einen digitalen Multiplizierer ( MD) mit einem nachgeschalteten digitalen Tiefpaß (T) enthält, sodaß die Berechnung dsr Quadratur (P)- und der In-Phase-Komponenten (I) eines Nacnrichtensianats nacheinander erfolgt. (Fig.3)8. Receiver according to one of claims 1 to 6 thereby characterized in that each digital signal processor C Si ', S2') with a digital multiplier (MD) contains a downstream digital low-pass filter (T), so that the computation of the quadrature (P) and the in-phase components (I) a follow-up study takes place in succession. (Fig. 3) 9. Empfänger nach einem der Ansprüche 1 bis 6 dadurch gekennzeichnet, daß dem A/D-Wandler ein digitaler Multiplizierer (MD) und diesem ein digitaler Tiefpaß (T) nachgescha Ii et ist, sodaß die Berechnung der Quadraturkomponenten ( Q , I ) verschiedener Nachrichtensignale nacheinander erfolgti Fig. 4 ).9. Receiver according to one of claims 1 to 6, characterized in that the A / D converter is a digital one Multiplier (MD) and this a digital low-pass filter (T) nachgescha Ii et is, so that the calculation of the quadrature components (Q, I) of different message signals takes place one after the other (FIG. 4). 10.Empfänger nach einem der vorangehenden Ansprüche dadurch gekennzeichnet, daß die Erzeugung der digitalen/ .,£ komplexen Signale des Oszillators (OSZ) direkt durch Berechnung oder durch Auslesen aus einem Speicher oder durch Interpolation zwischen gespeicherten Werten erfolgt. 10. Receiver according to one of the preceding claims characterized in that the generation of the digital / ., £ complex signals of the oscillator (OSZ) directly through Calculation or by reading out from a memory or is done by interpolation between stored values. -4--4-
DE19843428318 1984-08-01 1984-08-01 Digital synchrodyne receiver Granted DE3428318A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843428318 DE3428318A1 (en) 1984-08-01 1984-08-01 Digital synchrodyne receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843428318 DE3428318A1 (en) 1984-08-01 1984-08-01 Digital synchrodyne receiver

Publications (2)

Publication Number Publication Date
DE3428318A1 true DE3428318A1 (en) 1986-02-13
DE3428318C2 DE3428318C2 (en) 1992-07-23

Family

ID=6242083

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843428318 Granted DE3428318A1 (en) 1984-08-01 1984-08-01 Digital synchrodyne receiver

Country Status (1)

Country Link
DE (1) DE3428318A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0245532A1 (en) * 1986-05-10 1987-11-19 Deutsche ITT Industries GmbH Digital circuit arrangement for processing a colour television signal
FR2633128A1 (en) * 1988-06-17 1989-12-22 Trt Telecom Radio Electr Method of demodulating a single side band signal and demodulator by which the method is implemented
DE4237692C1 (en) * 1992-11-07 1994-03-03 Grundig Emv Receiver for a digital broadcast signal

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FINK,K.-R., HÖLZEL,F., "Empfangskonzept für einen digitalen Empfänger" in ntz Archiv, 1983, H.12, S.353-358 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0245532A1 (en) * 1986-05-10 1987-11-19 Deutsche ITT Industries GmbH Digital circuit arrangement for processing a colour television signal
FR2633128A1 (en) * 1988-06-17 1989-12-22 Trt Telecom Radio Electr Method of demodulating a single side band signal and demodulator by which the method is implemented
DE4237692C1 (en) * 1992-11-07 1994-03-03 Grundig Emv Receiver for a digital broadcast signal

Also Published As

Publication number Publication date
DE3428318C2 (en) 1992-07-23

Similar Documents

Publication Publication Date Title
DE69729347T2 (en) Apparatus and method for digital demodulation
DE19910904B4 (en) Measuring device receiver for digitally modulated radio frequency signals
EP0486554B1 (en) Process and device for converting digitally modulated high-frequency reception signals
DE69031160T2 (en) Homodyne receiver for cable television converters
DE69320868T2 (en) Receiver with a combined AM-FM demodulator
DE19639237C2 (en) Dual TV Tuner
DE19835418B4 (en) Messaging device for digital messaging
DE69107247T2 (en) Electronic arrangement for receiving a modulated carrier signal.
DE60124234T2 (en) METHOD FOR COMPENSATING PHASE ERRORS IN MULTIPLE SIGNALS
EP0080014A2 (en) Digital demodulator for frequency-modulated signals
DE69604648T2 (en) LARGE WIDTH TELEVISION TURNTUNER WITH A SINGLE OVERLAY OSCILLATOR
DE3305918C3 (en) Circuit arrangement for processing a carrier-modulated analog signal
EP0255553B1 (en) Method for receiving frequency-modulated stereo-multiplex signals
EP0701746B1 (en) Terrestrial and satellite television reception tuner
DE69830228T2 (en) MULTISTANDARD RECEPTION
DE69332216T2 (en) Carrier wave recovery processor for a QAM television signal
EP0308520B1 (en) Digital-demodulator
DE69212214T2 (en) Discrete-time stereo decoder
EP0936744B1 (en) Carrier generating device for a digital demodulator of MPX signals
DE69530435T2 (en) Demodulation arrangement for a high-definition television receiver
DE69809384T2 (en) RECEIVED MODULAR CARRIER WITH ASYMMETRIC SIDEBANDS
EP0683608B1 (en) Device for the digital demodulation of the picture and sound signal of a television signal
DE69826943T2 (en) Receiver for digital broadcasting
WO1996010290A1 (en) Amplitude demodulator
DE4417723A1 (en) Device for processing a modulated real-valued analog television signal

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted
8327 Change in the person/name/address of the patent owner

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE

8339 Ceased/non-payment of the annual fee