DE3405936A1 - Einrichtung zur ansteuerung eines leistungs-feldeffekt-schalttransistors - Google Patents

Description

• Einrichtung zur Ansteuerung eines Leistungs-
• Feldeffekt-Schalttransistors Die Erfindung betrifft eine Einrichtung zur Ansteuerung eines Leistungs-Feldeffekt-Schalttransistors gemäß dem Oberbegriff des Patentanspruchs 1. Eine solche Einrichtung ist bekannt aus EP 39 952 Al.
• Die Schaltzeiten von Leistungs-Feldeffekt-Schalttransistoren, im folgenden kurz L-FET genannt, hängen im wesentlichen von der Auf- bzw. Entladezeit der Gate-Source-Kapazität ab.
• Man benötigt, um die Verluste beim Ein- und Ausschalten des L-FET klein zu halten, Ansteuerschaltungen, die hohe Impulsströme liefern. Aus der DE 31 08 385 C2 wie auch aus "Elektronik", 1978, Heft 4, Seiten 108 bis 111, insbesondere Bild 4, ist es bekannt, die Pulsleistung zur Ansteuerung eines L-FET durch einen Kondensator aufzubringen, der zuvor an der Eingangsspannungsquelle geladen wurde. Insbesondere eignen sich solche Ansteuerungen für L-FET, deren Sourceanschlüsse nicht mit dem Minuspotential der Eingangsspannungsquelle verbunden sind.
• Werden nun solche Ansteuerungskonzepte bei L-FET verwendet, die insbesondere in Schaltreglern eingesetzt sind, so ist nicht immer gewährleistet, daß die L-FET sicher abschalten.
• Durch Streuinduktivitäten im Leistungskreis (Zuleitungen, induktiven Verbrauchern o.ä.) kann das Sourcepotential des L-FET weit negativer werden als die Flußspannung einer Freilaufdiode im Leistungskreis eines Drosselwandlers.
• Das nicht eindeutig festgelegte Sourcepotential und damit die Gate-Source-Spannung kann dazu führen, daß beim Ausschaltvorgang des L-FETs Schwingvorgänge auftreten, die ein sicheres Abschalten des L-FET nicht gewährleisten.
• Durch das Laden, bzw. Nachladen, des Kondensators direkt aus der Eingangsspannungsquelle ist dieses Konzept bei schwankender Eingangsspannung nicht brauchbar.
• Beim Ansteuerkonzept gemäß der EP 39 952 Al wird zum Abschalten des L-FET die Gate-Source-Kapazität kurzgeschlossen, was zu einem schnellen Entladen der Gate-Source-Kapazität führt. Verzögerungen beim Abschalten sind aber durch die Einschaltverzögerung jenes Transistors gegeben, der diesen Kurzschluß ermöglicht. Der Kondensator benötigt hier zum Laden, bzw. Nachladen, eine zusätzliche Hilfsspannungsquelle. Ein- und Ausschaltpulse für den L-FET werden nur verzögert weitergegeben.
• Aufgabe der Erfindung ist es daher, die Einrichtung gemäß dem Oberbegriff des Patentanspruchs 1 so auszubilden, daß ein sicheres Betriebsverhalten auch bei Schwankungen der Eingangsspannung gegeben ist und keine zusätzlichen Ein-und Ausschaltverzögerungen durch Steuerelemente auftreten.
• Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst. Die Patentansprüche 2 und 3 beinhalten vorteilhafte Weiterbildungen.
• Dadurch, daß sowohl der Kondensator wie auch die Hilfstransistoren und der weitere Transistor an der geregelten Eingangsspannung betrieben werden, liegt ein sicheres Betriebsverhalten für den L-FET vor. Durch diese Maßnahme ist es außerdem möglich, Hilfstransistoren mit steilen Schaltflanken zu verwenden, die als integrierte CMOS Schaltkreise erhältlich sind. Das Ein- und Ausschaltverhalten des L-FET wird dadurch wesentlich verbessert. Ein niederohmiges Ansteuern des L-FET ist außerdem gewährleistet. Der weitere Transistor wird über die pulsgesteuerte Konstantstromquelle so betrieben, daß er nicht in die Sättigung kommt. Auch hierdurch ergibt sich eine Beschleunigung des Ein- und Ausschalten des L-FET. Bei Anwendung der Einrichtung für einen Schaltregler, insbesondere für einen Drosselwandler, ist eine zusätzliche Hilfsspannungsquelle für die Versorgung der Transistoren und das Laden bzw. Nachladen des Kondensators nicht nötig, da eine geregelte Spannung für die Erzeugung der Schaltpulse sowieso erzeugt werden muß. Bei Sperren des L-FET fließt ein Energieabgabestrom von der Speicherdrossel durch die Freilaufdiode und deren Katodenpotential springt um eine Diodenschwelle tiefer als das Minuspotential der Eingangsspannungsquelle. Der Kondensator wird während dieser Zeit über den Spannungsregler und das Katodenpotential der Freilaufdiode nachgeladen.
• Anhand der Zeichnungen wird die Erfindung nun näher erläutert. Es zeigen Fig. 1 ein Prinzipschaltbild für die Einrichtung gemäß der Erfindung und Fig. 2 einen ausführlichen Stromiaufplan.
• In Fig. 1 ist die erfindungsgemäße Einrichtung bei einem Drosselwandler eingesetzt. Die Eingangsspannungsquelle UE liegt parallel zur Serienschaltung bestehend aus der Schaltstrecke des L-FET Ts1, der Speicherdrossel Dr und dem Lastwiderstand R. Der L-FET Ts1 ist mit seiner Prainelektrode an den Pluspol der Eingangsspannungsquelle UE angeschlossen. Parallel zum Lastwiderstand R liegt ein Glättungskondensator CL. Eine Freilaufdiode D1 überbrückt die Serienschaltung der Speicherdrossel Dr mit dem Lastwiderstand R. Dabei ist die Katode der Freilaufdiode D1 an die Sourceelektrode des L-FET Tsl angeschlossen. Als L-FET Ts1 wurde ein Anreicherungs-IG-FET mit N-Kanal und intern mit der Sourceelektrode verbundenem Substrat gewählt. Mit kleinen Modifikationen läßt sich die in Figur vorgestellte Schaltung natürlich auch für andere L-FET Typen realisieren, beispielsweise für P-Kanal-FET. Der Pluspol der Eingangsspannungsquelle UE ist über den Spannungsregler SR und die Diode D2 mit einer ersten Elektrode des Kondensators C1 verbunden. Die zweite Elektrode des Kondensators C1 führt zur Sourceelektrode des L-FET Tsl. Parallel zu Kondensator C1 liegt zum einen die Serienschaltung der Schaltstrecken zweier C-MOS Hilfstransistoren Ts2, Ts3, die komplementär zueinander sind und aus einem N-Kanal sowie einem P-Kanal FET bestehen, zum anderen liegt die Serienschaltung der Schaltstrecke eines weiteren Transistors Ts4 und eines Widerstandes R1 parallel zu Kondensator C1. Die Gate Anschlüsse der Hilfstransistoren Ts2 und Ts3 sind zusammengeschaltet, sodaß sie von einem Steuersignal gemeinsam steuerbar sind. Der gemeinsame Steueranschluß liegt am Verbindungspunkt des weiteren Transistors Ts4 - Kollektor -und dem Widerstand R1. Die Drainelektroden von Ts2 und Ts3 sind ebenfalls miteinander verbunden und führen zum Gateanschluß des L-FET Ts1. Die Emitter-Basisstrecke des weiteren Transistors Ts4 ist durch einen Widerstand R2 überbrückt. Der Kollektor-Basisstrecke von Ts4 ist die Serienschaltung zweier Schutzdioden D3 und D4 parallel geschaltet. Die Schutzdioden D3 und D4 sind zueinander antiseriell geschaltet, d.h. ihre Katoden sind miteinander verbunden und ihre Anoden führen jeweils zu einer Elektrode des Transistors Ts4. Der Katodenzusammenschaltpunkt von D3 und D4 ist an eine Konstantstromquelle IQ angeschlossen, die über Steuerpulse einer Steuerlogik SL ein- und ausschaltbar ist.
• Im folgenden wird die Funktionsweise dieser Schaltung gemäß Fig. 1 näher erläutert. Es sei angenommen, daß der L-FET Tsl abgeschaltet und der Kondensator C1 entladen ist. Über den Spannungsregler SR und die Diode D2 wird der Kondensator C1 auf eine konstante Spannung auch bei variabler Eingangsspannung UE aufgeladen. Der Aufladestrom des Kondensators C1 fließt auch über die Drossel Dr und die Parallelschaltung von Lastwiderstand R und Glättungskondensator CL. Wenn nun der L-FET Tsl eingeschaltet werden soll, gibt die Steuerlogik SL einen Low-Impuls zum Einschalten der Konstantstromquelle IQ ab. Der Transistor Ts4 wird nun leitend. Der Transistor Ts4 arbeitet im aktiven Bereich, d.h. nicht in der Sättigung. Der Hilfstransistor Ts2 geht ebenfalls in den Leitendzustand über und legt über seine Schaltstrecke den zuvor geladenen Kondensator C1 parallel zur Gate-Source-Kapazität GS des L-FET Tsl. Der Kondensator C1 wird nun so lange entladen bis die Gate-Source-Kapazität des L-FET Tsl aufgeladen ist. Dann schaltet L-FET Ts1 durch. Es fließt ein Verbraucherstrom über Ts1, die Speicherdrossel Dr und den Lastwiderstand R. Zum Sperren des L-FET Tsl gibt die Steuerlogik SL einen High-Impuls zum Ausschalten der Konstantstromquelle IQ ab. Der Transistor Ts4 sperrt, wie auch der Hilfstransistor Ts2. Über den nun leitenden Hilfstransistor Ts3 wird die Gate-Source-Kapazität C(35 kurzgeschlossen und kann sich entladen. Bei gesperrtem L-FET Tsl fließt der Laststrom von der Speicherdrossel Dr durch die Freilaufdiode D1. Deren Katodenpotential springt um eine Diodenschwelle tiefer als das Minuspotential der Eingangsspannungsquelle UE. Der Kondensator C1 wird während dieser Zeit über den Spannungsregler SR, die Diode D2 und das Katodenpotential von D1 nachgeladen.
• Zwischen den gemeinsamen Ausgang der Hilfstransistoren Ts2 und Ts3 und den Gateanschluß des L-FET Tsl kann zur Impulsversteilerung der Gate-Ansteuerimpulse eine Schaltstufe SS, nicht dargestellt, zwischengeschaltet sein. Diese Schaltstufe kann aus einer transistorisierten Gegentaktstufe bestehen, die einen sehr niederohmigen Ausgang aufweist.
• Für die Hilfstransistoren Ts2 und Ts3 kann beispielsweise der integrierte Schaltkreis MC 14050 verwendet werden.
• Ein ausführlicherer Stromlaufplan gemäß Fig. 2 zeigt insbesondere die Ausbildung des Spannungsreglers SR, der Konstantstromquelle IQ und der Steuerlogik SL. Alle übrigen Teile der Einrichtung sind wie in Fig. 1 ausgestaltet. Der Spannungsregler SR besteht aus dem Transistor Ts5, dem Widerstand R3 und der Zenerdiode ZD1. Der Kollektor von Ts5 ist an den Pluspol der Versorgungsspannungsquelle UE angeschlossen. Die Kollektor-Basisstrecke von Ts5 ist durch den Widerstand R3 überbrückt. Zwischen Basis und Emitter von Ts5 liegt eine Zenerdiode ZD1, an der ein Referenzpotential für Ts5 erzeugt wird. Die Konstantstromquelle IQ besteht aus einem Transistor Ts6, der kollektorseitig mit den beiden Katoden der Schutzdioden D3 und D4 verbunden ist. Die Basis von Ts6 ist mit einer Referenzspannung Url beaufschlagt. Zwischen Emitter von Ts6 und dem Ausgang A der Steuerlogik SL befindet sich ein Emitterwiderstand R4. Di Steuerlogik SL, die die Impulse zum Ein- und Ausschalten der Konstantstromquelle IQ liefert, wertet mittels des Transformators Tr den Strom über den L-FET Tsl und die Spannung am Lastwiderstand R aus. Diese beiden Auswertesignale werden dem Pulsbreitenmodulator PBM zugeführt - Spannung am Lastwiderstand R am nichtinvertierenden und Strom über L-FET am invertierenden Eingang. Der Ausgang des Pulsbreitenmodulators PBM steuert ein erstes Flip-Flop FF1, das von einem Ausgangssignal eines zweiten Flip-Flops FF2 setzbar und vom Ausgangssignal eines Taktgenerators rücksetzbar ist. Uber ein ODER-Gatter G1 werden das Ausgangssignal des Taktgenerators TG, ein Ausgangssignal des Flip-Flops FF1 und das Ausgangssignal des Pulsbreitenmodulators PBM zum Ausgang A der Steuerlogik SL und damit zur Konstantstromquelle IQ geführt. Eine ausführlichere Beschreibung einer ähnlich aufgebauten Steuerlogik ist aus P 31 34 599 bekannt.
• Leerseite

Claims (3)

1. Patentansprüche: Einrichtung zur Ansteuerung eines Leistungs-Feldeffekt-Schalttransistors, dessen Sourceanschluß nicht mit dem Minuspotential einer Eingangsspannungsquelle verbunden ist, wobei gemeinsam steuerbare komplementäre Hilfstransistoren zum Ein- und Ausschalten des Leistungs-Feldeffekt-Schalttransistors vorgesehen sind, deren Ausgänge gemeinsam mit dem Gateanschluß des Leistungs-Feldeffekt-Schalttransistors verbunden sind, wobei über den ersten dieser Hilfstransistoren zum Einschalten des Leistungs-Feldeffekt-Schalttransistors die Gate-Source-Kapazität durch Zuschalten eines Kondensators aufladbar ist und wobei über den zweiten dieser Hilfstransistoren die Gate-Source-Kapazität kurzschließbar ist und gleichzeitig ein Nachladen des Kondensators ermöglicht ist, dadurch gekennzeichnet, daß der Kondensator (C1) über einen Spannungsregler (SR) an die Eingangsspannungsquelle (UE) angeschlossen ist, daß ein weiterer iransistor (Ts4) vorgesehen ist, der über eine pulsgesteuerte Konstantstromquelle (IQ) derart einschaltbar ist, daß er nicht in Sättigung arbeitet, und daß der Ausgang dieses weiteren Transistors (Ts4) mit dem gemeinsamen Steuereingang der beiden Hilfstransistoren (Ts2, Ts3) verbunden ist.
2. 2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Stromversorgung der beiden Hilfstransistoren (Ts2, Ts3) sowie des weiteren Transistors (Ts4) über den Spannungsregler (SR) erfolgt und daß-zwischen die Ausgänge der Hilfstransistoren (Ts2, Ts3) und den Gateanschluß des Leistungs-Feldeffekt-Schalttransistors (Tsl) eine Schaltstufe (SS) zur Impulsversteilerung der Ausgangsimpulse der Hilfstransistoren geschaltet ist.
3. 3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Hilfstransistoren (Ts2, Ts3) und/oder die Schaltstufe (SS) zur Impulsversteilerung als integrierte CMOS-Schaltkreise ausgebildet sind/ist.