DE3334123C2 - Schaltungsanordnung zur prioritätsgerechten Zuteilung eines Systembusses für Teilnehmer eines Multiprozessorsystems - Google Patents
Schaltungsanordnung zur prioritätsgerechten Zuteilung eines Systembusses für Teilnehmer eines MultiprozessorsystemsInfo
- Publication number
- DE3334123C2 DE3334123C2 DE19833334123 DE3334123A DE3334123C2 DE 3334123 C2 DE3334123 C2 DE 3334123C2 DE 19833334123 DE19833334123 DE 19833334123 DE 3334123 A DE3334123 A DE 3334123A DE 3334123 C2 DE3334123 C2 DE 3334123C2
- Authority
- DE
- Germany
- Prior art keywords
- input
- system bus
- subscriber
- priority
- assigned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
1.1 die Teilnehmer^—9) weisen jeweils ein erstes
teilnehmerzugeordnetes Verknüpfungsglied mit Nicht-Oder-Funktion (NGO—NG9) und
ein zweites teilnehmerzugeordnetes Verknüpfungsglied mit Nicht-Und-Funktion (UG 0— UG 9) auf, wobei der negierte Ausgang
des ersten Verknüpfungsgliedes (NGO—NG9)
den Eingang des zweiten Verknüpfungsgliedes (UGO-UG 9) bildet und jeder Eingang der
zweiten Verknüpfungsglieder einer ersten Gruppe (IIGO- UG 4) mit den Eingängen eines
erstes Nicht-Oder-Gliedes (NOR 1) und jeder
Eingang der zweiten Verknüpfungsglieder einer zweiten Gruppe (UG 5—UG 9) mit den
Eingängen eines zweiten Nicht-Oder-GIiedes (NOR 2) in Verbindung steht,
\2 die Teilnehmer (0—9) weisen jeweils ein von dem zentralen Zeittakt (BLCK) beeinflußbares
Kippglied (FFO-FF9) auf, dessen Takteingang mit einem jeweiligen Eingang des ersten
Verknüpfungsgliedes (NGO—NG9) verbunden
ist und einen Signalanforderungseingang (BREQ0—6REQ9) bildet und dessen Setzausgang
(Q) mit einem jeweiligen weiteren Eingang des eesten Verknüpfungsgliedes
(NG 0— NG 9) verbunden ist,
am negierten Ausgang des zweiten Verknüpfungsgliedes (UGO- UG 9) ist ein den anfordernden
Teilnehmern entsprechendes Busprioritierungssignal (BPRN0-BPRN9) übertragbar,
1.4 der negierte Ausgang des ersten Nicht-Oder-Glieds (NOR 1), der jeweils mit einem weiteren
Eingang der zweiten Verknüpfungsglieder der zweiten Gruppe (UG 5—UG 9) verbunden ist,
bildet mit dem negierten Ausgang des zweiten Nicht-Oder-Glieds (NOR 2) die Eingänge eines
zentralen Nicht-Und Glieds (NUG), das mit seinem negierten Ausgang mit dem D-Eingang eines
zentralen Kippglieds (ZKG) verbunden ist, dessen dynamischer Eingang durch ein zentrales
Nicht-Und-Glied (ZNU) mit dem zentralen Zeittakt (BLCK) in Verbindung steht und dessen
Q-Ausgang mit den negierten R-Eingängen sämtlicher teilnehmerzugeordneter Kippglieder
(FFO- FF9) verbunden sind,
1.5 der negierte Ausgang des erstrangigen zweiten Verknüpfungsglieds der ersten Gruppe (UGO)
bildet jeweils einen weiteren Eingang der weiteren zweiten Verknüpfungsglieder der ersten
Gruppe (UG \ — UG4) und der negierte Ausgang
des erstrangigen zweiten Verknüpfungsglieds der zweiten Gruppe (UG 5) bildet jeweils
einen weiteren Eingang der weiteren zweiten Verknüpfungsglieder der zweiten Gruppe
(I IG 6 -UG 9).
1.6 die negierten Ausgänge des zweit- und drittrangigen
sowie des siebent- und achtningigen ersten
Verknüpfungsglicds (NG I und NG 2 so-
wie NG 6 und NG 7) bilden jeweils weitere Eingänge
der nachrangigen ersten Verknüpfungsglieder der ersten Gruppe (NG 2, NG 3, NG 4
und NG 3, NG 4) und jeweils weitere Eingänge der nachrangigen ersten Verknüpfungsglieder
der zweiten Gruppe (NG 7, NG 8, NG 9 und NG 8, NG 9),
1.7 der negierte Ausgang des viert- bzw. neuntrangigen ersten Verknüpfungsglieds (NG 3 Hzw.
NG 8) steht über ein Sperr-Nicht-Und-Glied (SNUi bzw. SNU 2) mit einem weiteren Eingang
des fünft- bzw. zehntrangigen zweiten Verknüpfungsglieds (UG 4 bzw. UG 9) in Verbindung.
2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet
durch das Merkmal
Zl
jedes erste teilnehmerzugeordnete Verknüpfungsglied (NGO—NG9) weist einen manuell
steuerbaren Sperr-Eingang
(BLOCK 0-BLOCK 9) auf.
In Multiprozessorsystemen werden die Anforderungen
beim Zugriff zu den entsprechenden Systembussen dadurch geordnet, daß man den zugriffsberechtigten
Teilnehmern bestimmte Rangfolgen zuordnet die dann bei Parallelanforderurigen die Reihenfolge der Zuteilung
des Systembusses bestimmen. Diese Art der Prioritätssteuerung, wie sie u. a. aus »The 8086 Family User's
Manual, Intel Corp., Oktober 1979« bekannt ist. kann
jedoch bei ungleichmäßiger Anforderungsbelastung zu erheblichen Zeitverzögerungen bis zu sogenannten
deadlocks führen, wenn beispielsweise in einer Kette von rangfolgeberechtigten Teilnehmern der Erstrangige
durch ständige Neuanforderung die Zuteilung des Systembusses an die ihm nachgeschalteter. Teilnehmer
verhindert oder zeitlich nachfolgende Neuanforderungen der höherrangigen Teilnehmer bevorzugt abgearbeitet
werden.
Um diese systembedingten Zeitverzögerungen in derartigen Betriebsfällen auszuschließen, ist aus der US-PS 43 20 502 ein Verfahren bekannt, bei dem jeder zugriffsberechtigte Systembusteilnehmer ein eigenes Prioritätsnummern-Register aufweist, das mit einer vom zentralen Zeittakt gesteuerten Zähleinrichtung im Zusammenviirken mit einer Vergleichereinrichtung die Rangfolge der Teilnehmer zur Zuteilung des Systembusses ermittelt. Mit diesem Verfahren werden zwar die Systembusanforderungen im Hinblick auf die zeitliche Rangfolge berücksichtigt, jedoch ist die Wartezeit von der Systembusanforderung bis zur Systembuszuteilung bei unterschiedlich langen programmabhängigen Systembusbelegungszeiten sehr unterschiedlich. Außerdem ist mit dem Einsatz eines Registers, der zugehörigen Zähleinrichtung mit dem Vergleicher und einer Vielzahl weitcrer Verknüpfungsglieder der Aufwand für jeden Teilnehmer entsprechend groß.
Um diese systembedingten Zeitverzögerungen in derartigen Betriebsfällen auszuschließen, ist aus der US-PS 43 20 502 ein Verfahren bekannt, bei dem jeder zugriffsberechtigte Systembusteilnehmer ein eigenes Prioritätsnummern-Register aufweist, das mit einer vom zentralen Zeittakt gesteuerten Zähleinrichtung im Zusammenviirken mit einer Vergleichereinrichtung die Rangfolge der Teilnehmer zur Zuteilung des Systembusses ermittelt. Mit diesem Verfahren werden zwar die Systembusanforderungen im Hinblick auf die zeitliche Rangfolge berücksichtigt, jedoch ist die Wartezeit von der Systembusanforderung bis zur Systembuszuteilung bei unterschiedlich langen programmabhängigen Systembusbelegungszeiten sehr unterschiedlich. Außerdem ist mit dem Einsatz eines Registers, der zugehörigen Zähleinrichtung mit dem Vergleicher und einer Vielzahl weitcrer Verknüpfungsglieder der Aufwand für jeden Teilnehmer entsprechend groß.
Außerdem ist aus der DE-OS 24 46 970 eine Datenverarbeitungsanlage
mit Schnittstellen-Einheit zwischen Rechenwerken und Randeinheiten bekannt, bei
hi der ebenfalls die zeitliche Rangfolge der Systembus;inforderungen
berücksichtigt ist und mit einer rotierenden Prioritätsfolge die Busanforderungen abgearbeitet
werden. Allerdings ist dieses System für eine gröbere
Zahl von busanfordernden Einrichtungen ungeeignet, da durch das taktweise Abtasten dieser Einrichtungen
erhebliche Dynamikverluste entstehen. Die Leistungsfähigkeit dieses Systems wird zusätzlich durch die relativ
große DurchJaufzeit der mehrfach in Reihe geschalteten Verknüpfungs- und Kippglieder eingeschränkt
Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine Schaltungsanordnung der im Oberbegriff
des Patentanspruchs 1 genannten Art anzugeben, die mit minimalem Aufwand an Schaltmitteln den Systembus
ebenfalls rotierend an die anfordernden Teilnehmer jedoch ohne Dynamikverluste anschaltet. Darüber
lanaus soll die mittlere Wartezeit zwischen der Anforderung und der Zuteilung des Systembusses für
alle Busteilnehmer gleich lang sein. Erfindungsgemäß wird dies durch die kennzeichnenden Merkmale des Patentanspruchs
1 erreicht
Mit dieser Schaltungsanordnung ist in einfacher Weise sichergestellt, daß bei Parallelanforderungen auch die
rangniedrigsten Teilnehmer im Bereich der mittleren Wartezeit den Systembus zugeteilt bekommen, selbst
dann, wenn höherrangige Teilnehmer im Bereich der
mittleren Wartezeit an sich zeitvorrangige Nc-janforderungen
stellen.
Als besonders vorteilhaft für die Erfindung ist anzusehen,
daß für jeden Teilnehmer lediglich zwei Verknüpfungsglieder und ein Kippglied vorgesehen sind.
Eine vorteilhafte Ausgestaltung der Erfindung ist damit
gegeben, daß jedes erste teilnehmerzugeordnete Verknüpfungsglied einen eigenen manuell steuerbaren
Sperreingang aufweist, so daß der Zugriff zum Systembus für jeden Teilnehmer zu jeder Zeit — beispielsweise
im Fehlerfall — beliebig lange gesperrt werden kann.
Die Erfindung wird in einem figürlich dargestellten Ausführungsbeispiel für 10 Busteilnehmer näher erläutert,
wobei lediglich die Schalteinrichtungen dargestellt sind, die die rotierende Priorität unter den genannten
Eingangsbedingungen ermöglichen.
Die Teilnehmer 0 bis 9 weisen jeweils das erste teilnehmerzugeordnete
Verknüpfungsglied mit Nicht-Oder-Funkt.on NG 0 bis NG 9 und das zweite teilnehmerzugeordnete
Verknüpfungsglied mit Nicht-Und-Funktion UGO bis UG9 auf, wobei das er5te teilnehmerzugeordnete
Verknüpfungsglied mit Nicht-Oder-Funktion NGO bis NG9 hinsichtlich seiner Sperrung
nach Zuteilung des Systembusses durch die entsprechenden Kippglieder FFO bis FF9 gesteuert wird. Die
ersten Verknüpfungsglieder NGO bis NG9 sind mit
dem Signalanforderungseingang BREQO BIS BREQ 9
ausgestattet und sind außerdem mit dem manuell steuerbaren Sperreingang ULOCKO bis BLOCK9 versehen.
Das zwdte teilnehmerzugeordnete Verknüpfungsglied UG 0 bis UG 9, dessen Eingang mit dem negierten
Ausgang des ersten Verknüpfungsgliedes NGO bis NG 9 in Verbindung steht, bildet mit seinem negierten
Ausgang das den Teilnehmern 0 bis 9 entsprechende Busprioritierungssignal BPRNObK BPRN9. Des weiteren
sind die negierten R-Eingänge sämtlicher teilnehmerzugeordneter Kippglieder FFO bis FF9 mit dem
Q-Ausgang des zentralen Kippgliedes ZKG verbunden, dessen dynamischer Eingang mittels des zentralen
Nicht-Und-Glieds ZNU durch den zentralen Zeittakt BLCK gesteuert wird.
Weiterhin bilden die jeweiligen Eingänge der zweiten Verknüpfungsglied^"· der ersten Gruppe UG 0 bis UG 4
die Eingänge des ersten Nicht-Oder-Gliedes NOR I und je ein Eingang des zweiten Verknüpfungsgliedes der
zweiten Gruppe UG5 bis UG9 die Eingang« des zweiten
Nicht-Oder-Glieds NOR 2. Dabei bilden die negierten Ausgänge des ersten und zweiten Nicht-Oder-Glisdes
NOR 1, NOR 2 die Eingänge des zentralen Nicht-Und-Gliedes
NUG, und außerdem ist der negierte Ausgang des ersten Nicht-Oder-Gliedes NOR 1 zu je einem
weiteren Eingang der zweiten Verknüpfungsglieder der zweiten Gruppe UG 5 bis UG 9 zur Sperrung desselben
geführt
ίο Die teilnehmerzugeordneten Verknüpfungsglieder
der ersten und zweiten Gruppe NGO bis NG4 und
NG 5 bis NG 9 sind derart untereinander verbunden, daß der zahlenmäßig niedrige Teilnehmer dem zahlenmäßig
höheren vorberechtigt ist Dies bedeutet, daß der Teilnehmer 0 dem Teilnehmer 1 und der Teilnehmer 1
dem Teilnehmer 2 usw. sowie der Teilnehmer 5 dem Teilnehmer 6 und der Teilnehmer 6 dem Teilnehmer 7
usw. vorberechtigt ist
Unter der Voraussetzung, daß sämtliche Teilnehmer 0 bis 9 den Systembus gleichzeitig anfordern und damit an
die jeweiligen Signalanforderungseir,=r5nge BREQ 0 bis
BREQ 9 Null-Potential anleger., so gdir.gt es nur dem
ersten Teilnehmer 0, sein Buspriontierungssignal BPRNO an den entsprechenden Ausgang durchzuschalten,
wobei sich die weiteren Teilnehmer der ersten Gruppe 1 bis 4 mit dem Durchschalten des Null-Potentials
an Uie jeweiligen Eingänge der zweiten Verknüpfungsglieder
UGO bis UG 4 sperren. Weiterhin wird von dem negierten Ausgang des für den Teilnehmer 1
zugeordneten Verknüpfungsgliedes NGO Sperrpotential
an den Eingang des ersten Nicht-Oder-Gliedes NOR 1 übertragen, das an seinem negierten Ausgang
dieses Sperrpotentials an die zweiten Verknüpfungsglieder der zweiten Gruppe UG 5 bis UG 9 weiterleitet
Somit liegen mit Ausnahme des zweiten Verknüpfungsgliedes UG 0 für den Teilnehmer 1 an sämtlichen negierten
Ausgängen der zweiten Verknüpfungsglieder 1 bis 9 Sperrpotential, so daß damit die Busprioritierungssignale
BPRNi bis BPRN 9 auf hohem Potential liegen
und damit zur Anschaltung des Systembusses unwirksam
sind. Mit dem Freiwerden des Systembusses für den Teihiehmer 0 nimmt der Signalanforderungseingang
BREQO wieder den Wert 1 an, der im teilnehmerzugeordneten Kippglied FFO eingeschrieben und dort abgespeichert
wird. Vom Q-Ausgang des Kippgliedes FFO wird gleichzeitig dieses Sperrsignal an den Eingang des
ersten teilnehmerzugeordneten Verknüpfungsgliedes NG 0 zurückgeführt und sperrt damit die Neuzuteilung
des Systembusses für diesen Teilnehmer 0.
so Nachdem sämtliche nachfolgenden Teilnehmer 1 bis 9 in gleicher Weise den Systembus zugeteilt bekommen
haben, weisen sämtliche Eingänge des ersten und des zweiten Nicht-Oder-Gliedes NOR 1 und NOR 2 NuIi-Poten'ial
auf, so daß an deren negierten Ausgängen jeweils der Wert 1 ansteht. Daraufhin wird das zentrale
Nicht-Und-Glied NUG veranlaßt, seine.ι negiei'ten
Ausgang auf den Wert 0 zu setzen, welcher gleichzeitig an dem D-Eingang des zentralen Kippgliedes ZKG anliegt
Mit der nächsten Anstiegsflanke des zentralen Zeittaktes BLCK .vird mit Hilfe des zentralen Nicht-Und-Gliedes
ZNU das zentrale Kippglied ZKG derart gesteuert, daß an seinem Q-Ausgang der am D-Fingang
befindliche Wert 0 übernommen wird und somit die Q-Ausgänge sämtliche teilnehmerzugeordneter Kippglieder
FFO bis FF9, die nach der Systembuszuteilung den Wert 1 abgespeichert haben, auf den Wert 0 zurückgesetzt
Mit dieser Schaltmaßnahme wird gleichzeitig das Sperrpotential vom Eingang der ersten teilnehmer-
zugeordneten Verknüpfungsglieder NGO bis NG9 abgeschaltet,
so daß von jedem Teilnehmer erneut Anforderungen zur Zuteilung des Systembusses gesteuert
werden können.
Die Sperr-Nicht-Und-Glieder SNU 1 und SNU2 bilden
lediglich für die letzten Teilnehmer 4 und 9 der ersten und zweiten Gruppe Umkehrstufen, die die Bedingungen
der jeweils nachgeschalteten zweiten teilnehmerzugeordneten Verknüpfungsglieder UG 4 und
UG 9 zur Durchschaltung der entsprechenden Busprioriiierungssignale
BPRN4 und BPRN9 ermöglichen.
Liegen keine Parallelanforderungen an, so werden die Kippglieder FFO bis FF9 unmittelbar mit dem Abschalten
der Signalanforderung am Signalanforderungseingang BREQO bis BREQ 9 durch den zentralen Zeittakt
BLCK mittels des zentralen Kippgliedes ZKG auf den Wert 0 gesetzt und somit die Sperrung der Neuzuteilung
verhindert.
Hierzu I Blatt Zeichnungen
25
30
35
45
50
55
60
65
Claims (1)
1. Schaltungsanordnung zur prioritätsgerechten Zuteilung eines Systembusses für Teilnehmer eines
Multiprozessorsystems mit zentraler Zeittaktversorgung, gekennzeichnet durch die Kombination
der Merkmale
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833334123 DE3334123C2 (de) | 1983-09-16 | 1983-09-16 | Schaltungsanordnung zur prioritätsgerechten Zuteilung eines Systembusses für Teilnehmer eines Multiprozessorsystems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833334123 DE3334123C2 (de) | 1983-09-16 | 1983-09-16 | Schaltungsanordnung zur prioritätsgerechten Zuteilung eines Systembusses für Teilnehmer eines Multiprozessorsystems |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3334123A1 DE3334123A1 (de) | 1985-04-11 |
DE3334123C2 true DE3334123C2 (de) | 1985-08-01 |
Family
ID=6209685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833334123 Expired DE3334123C2 (de) | 1983-09-16 | 1983-09-16 | Schaltungsanordnung zur prioritätsgerechten Zuteilung eines Systembusses für Teilnehmer eines Multiprozessorsystems |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3334123C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3917730A1 (de) * | 1989-05-31 | 1990-12-06 | Teldix Gmbh | Entscheidungslogik zur priorisierung und synchronisierung zeitlich asynchroner signale fuer hochgeschwindigkeits-anwendungen |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4024029C2 (de) * | 1990-07-28 | 1994-07-28 | Teldix Gmbh | Entscheidungslogik zur Priorisierung und Synchronisierung zeitlich asynchroner Signale |
FR2709579B1 (fr) * | 1993-08-31 | 1995-11-17 | Sgs Thomson Microelectronics | Codeur de niveau de priorité. |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3921145A (en) * | 1973-10-12 | 1975-11-18 | Burroughs Corp | Multirequest grouping computer interface |
-
1983
- 1983-09-16 DE DE19833334123 patent/DE3334123C2/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3917730A1 (de) * | 1989-05-31 | 1990-12-06 | Teldix Gmbh | Entscheidungslogik zur priorisierung und synchronisierung zeitlich asynchroner signale fuer hochgeschwindigkeits-anwendungen |
Also Published As
Publication number | Publication date |
---|---|
DE3334123A1 (de) | 1985-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3300262C2 (de) | ||
DE3300261C2 (de) | ||
DE2913288C2 (de) | Multiprozessoranlage mit einer Vielzahl von Prozessorbausteinen | |
DE3300260C2 (de) | ||
DE3300263C2 (de) | ||
DE3009962A1 (de) | Verfahren und vorrichtung zur zuweisung der belegung eines von mehreren stationen gemeinsam benutzten nachrichten(uebertragungs)kanals | |
DE3535436C2 (de) | ||
DE2251716A1 (de) | Datenuebertragung innerhalb einer serienschleife | |
EP0062141A1 (de) | Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem | |
EP0466948B1 (de) | Kommunikationssystem mit einem der zentralen Steuerung dienenden Multiprozessorsystem | |
DE3334123C2 (de) | Schaltungsanordnung zur prioritätsgerechten Zuteilung eines Systembusses für Teilnehmer eines Multiprozessorsystems | |
DE2812009C2 (de) | Nachrichtenübertragungssystem | |
DE3325791C2 (de) | Schaltungsanordnung für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten | |
DE69911461T2 (de) | Verfahren zur organisation der produktion einer montagelinie von unterschiedlich ausgestatteten einheiten wie kraftfahrzeugen | |
DE4213792A1 (de) | Verfahren zum Betreiben eines Datenübertragungssystems | |
DE4119584C3 (de) | Elektronische Einrichtung mit Steckbaugruppen | |
DE3036923C2 (de) | Mit Eingabeeinrichtungen wahlweise bestückbare Station für Signalübertragungseinrichtungen | |
DE19952545C2 (de) | Synchronisation der Datenbestände von redundanten Speichervorrichtungen | |
DE3390007T1 (de) | Digitaler Konzentrator | |
DE4417977C2 (de) | Anordnung zur Signalisierung zwischen Prozesseinheiten | |
DE3826266C2 (de) | ||
DE2137308A1 (de) | Schaltungsanordnung mit Wiederholstruktur zur Vermittlung von Speicherzyklen | |
DE2325687C3 (de) | Verfahren und Vorrichtung zur Festlegung der Reihenfolge, in der mehrere von mehreren Einheiten einer Datenverarbeitungsanlage an eine Einheit der Datenverarbeitungsanlage gestellte Anforderungen verschiedenen Typs durch eine Warteschlangensteuerung abgearbeitet werden | |
DE2123107A1 (de) | Steuereinheit zum Durchschalten von Anforderungssignalen an eine zentrale Verarbeitungseinrichtung | |
DE3715291A1 (de) | Schaltungsanordnung zur erweiterung der anschlussmoeglichkeiten fuer mit einer zentralen steuereinrichtung zusammenarbeitende periphere einheiten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |