DE3314002A1

DE3314002A1 - Taktgeber und damit arbeitender dynamischer speicher

Info

Publication number: DE3314002A1
Application number: DE3314002A
Authority: DE
Inventors: Tetsuro Koganei Tokyo Matsumoto
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-04-19
Filing date: 1983-04-18
Publication date: 1983-11-03
Also published as: FR2525413B1; GB8308335D0; GB2118795A; IT8320514A0; KR840004330A; FR2525413A1; IT1194195B; JPS58181319A

Description

OO IHUU^.

BESCHREIBUNG

Die vorliegende Erfindung bezieht sich auf einen Taktgeber oder Taktimpulsgenerator, der aus Feldeffekttransistoren vom Typ mit isolierter Gateelektrode (im folgenden kurz als "IGFET" oder "MOSFET" bezeichnet) aufgebaut ist und auf einen dynamischen Speicher, der den Taktimpulsgenerator verwendet.

Vor der vorliegenden Erfindung wurde ein solcher Taktimpulsgenerator so dargestellt, wie in Figur 1 gezeigt. Dieser Taktimpulsgenerator ist wie folgt aufgebaut:

Ein MOSFET Q₁ ist ein Bauelement, das zusammen mit einem MOSFET Q₂ und einem Bootstrap-Kondensator C_ß einen Bootstrap-Schaltkreis aufbaut und ein Gate aufweist, das über einen MOSFET Q₅ mit Übertragungsgate mit einem Eingangsimpuls <$_IN · beaufschlagt werden soll. Der Bootstrap-Kondensator C_ ist zwischen den Gate- und Source-Anschluß des MOSFET Q₁ geschaltet. Der MOSFET Q₂ ist zwischen den Source-Anschluß des MOSFET Q₁ und den Massepunkt des Taktgebers geschaltet. Die Ausgangs-MOSFETs Q₃ und Q. sind Bauelemente, die eine Gegentaktausgangsschaltung aufbauen. Die Ausgangs-MOSFETs Q-, und Q, sind zwischen dem Anschluß V"_cc ,einer Versorgungsquelle und dem Massepunkt in Serie geschaltet. Ihre jeweiligen Gate-Anschlüsse sind dabei gewöhnlich mit den Gates der MOSFETs Q₁ und Q„ verbunden.

Die jeweiligen Betriebszustände der MOSFETs Q-, Q, und Qc werden durch einen Verzögerungsschaltkreis geregelt, der. sich aus de:n MOSFETs Q₁₁ bis Q₁₅ zusammensetzt, um die Aufladezeit des Bootstrap-Kondensators C^ beizubehalten.. Der auf der Seite des Anschlusses der Versorgungsquelle liegende MOSFET Q-i ο' dessen Gate mit dem Eingangsimpuls <i> „ beaufschlagt wird, und der auf der Seite des Masseanschlusses liegende MOSFET Q₁3 r dessen Gate mit einem Vorlade-.(oder Rücksetz-)Impuls Φ beaufschlagt wird, sind zwischen dem Anschluß' der Versorguhgsquelle und zwischen dem Masseanschluß

ORIGINAL JNSPECTED

ft* β * ·

W* · * j

* »f ·■ 8. '

in Serie geschaltet. Der MOSFET Q₁₅ auf Seite des Masseanschlusses, dessen Gate mit einem Signal am Schaltungspunkt N₂ dieser seriellen MOSFETs Q-2 ^un& Q₁3 beaufschlagt wird, und der MOSFET Q₁₄ auf Seite des Anschlusses der Versorgungsquelle, dessen Gate mit dem Vorladeimpuls Φ beaufschlagt wird, sind miteinander in Serie geschaltet. Ein Verzögerungssignal, das am gemeinsamen Schaltungspunkt N_ der seriellen MOSFETs Q₁₄ und Q₁,- erzeugt werden soll, wird einerseits auf die Gates der MOSFETs Q₂ und Q₄ und andererseits auf das Gate des MOSFET Q₅ über den Unterbrechungs-MOSFET Q-- übertragen, dessen Gate mit der Spannung der Versorgungsquelle V_nn beaufschlagt ist.

Die Verzögerungszeit (d.h. die Aufladezeit des Kondensators C₀) des so aufgebauten Taktimpulsgenerators wird durch die MOSFETs Q-I₂' °-i 5 ^usw· ⁱⁿ einem 1 : 1-Verhältnis festgelegt. Der Taktgeber hat die folgenden Mangel: 1. Im Falle, daß die Anstiegsrate der Ladespannung am Bootstrap-Kondensator C , der durch den MOSFET Q₅ aufgeladen

• · werden soll, so hoch ist wie in Kurve A in Figur 2 darge-.stellt, wird der Stromverbrauch erhöht und der niedrige • Pegel eines. Ausgangsimpulses $_onm wird auf ein höheres Niveau angehoben,·so daß die Toleranzgrenze für einen niedrigen Pegel nicht eingehalten werden kann. Ist im entgegengesetzten Fall der Anstieg der Ladespannung an einem Schaltungspunkt N- so niedrig wie in einer Kurve B in derselben Figur dargestellt, wird der Anstieg des Ausgangsimpulses <&0UT ebenfalls verzögert.

Insbesondere sind die Schaltungspunkte N₂ und N_, die durch die MOSFETs Q₁₃ und Q₁₄, deren Gates mit dem Vorladeimpuls Φ beaufschlagt werden, im Voraus auf den niedrigen bzw: hohen Pegel aufgeladen wurden, so ausgelegt, daß sie als Antwort auf die Tatsache, daß der Eingangsimpuls Φ „ den hohen Pegel annimmt, den hohen bzw. niedrigen Pegel aufweisen. Die Verzögerungszeit von dem Zeitpunkt, zu dem der Eingangsimpuls Φ_ΤΝ auf den hohen Pegel gesetzt wird, bis zu dem Zeitpunkt, zu dem der Schaltungspunkt N₃ auf den

33U002

niedrigen Pegel gesetzt wird, ist durch den Durchlaßwiderstand des MOSFET Q₁?' ^eine Kapazität wie die nicht gezeigte parasitäre Kapazität, die an den Schaltungspunkt N₂ gekoppelt ist, den Durchlaßwiderstand des MOSFET Q15/ eine Kapazität wie die nicht gezeigte parasitäre Kapazität, die an den Schaltungspunkt N₃ gekoppelt ist usw. bestimmt.

Im Falle einer hohen Anstiegsrate des Eingangsimpulses Φ_χΝ wird die Ladespannung des Schaltungspunktes N- in einem hohen Maße angehoben. Im Gegensatz dazu soll der Schaltungspunkt N-, nach einer vorbestimmten Verzögerungszeit den niedrigen Pegel aufweisen. Als ein. Ergebnis wird die Zeitspanne von dem Zeitpunkt, zu dem der Schaltungspunkt N. einen ausreichend hohen Pegel annehmen soll, bis zu dem Zeitpunkt, zu dem der Schaltungspunkt N₃ den niedrigen Pegel annehmen soll, verlängert. Als ein Ergebnis daraus, daß die Zeitspannen, die erforderlich sind, um die MOSFETs Q₁ und Q₂ gleichzeitig leitend zu machen und um die MOSFETs Q₃ und Q- gleichzeitig leitend zu machen, jeweils -verlängert werden, werden die Ströme durch die MOSFETs Q- und Q₂ und durch die MOSFETs Q₃ und Q. erhöht. Andererseits wird der Pegel des Ausgangsimpulses Φ_ηπφ geringfügig erhöht, bevor er.auf den hohen Pegel verändert wird, da der Ausgangs-MOSFET Q₃ zu einem zu.frühen Zeitpunkt als Antwort auf das Potential des Schaltungspunktes N- hinreichend leitend gemacht wird.

In anderen Worten, der niedrige Pegel des Ausgangsimpulses Φ_ wird auf einen unerwünschten Pegel gesetzt.

Falls im Gegensatz dazu die Anstiegsrate der Ladespannung am Schaltungspunkt N- niedrig ist als Antwort auf die Tatsache, daß die Anstiegsrate des Eingangsimpulses Φ™ niedrig ist, wird bewirkt, daß der Schaltungspunkt N₃ den niedrigen Pegel annimmt, bevor die Ladespannung am Schaltungspunkt N- auf den hinreichend hohen Pegel gesetzt wird. Der MOSFET Qr, der die Ladespannung an den Bootstrap-Kondensator Cg anlegen soll, wird als Antwort darauf, daß der Schaltungspunkt N₃ auf den niedrigen Pegel gesetzt wird, gesperrt. Als Ergebnis davon wird^ di^e Ladespannung des Boot-

ft » # · Il

* * ■ 9 t

" " 33UQ02 - 11 -

strap-Kondensators C-. nicht auf den hinreichend hohen Pegel gesetzt. Da die Ladespannung des Bootstrap-Kondensators C_ß einen nicht ausreichenden Pegel annimmt, wird der Ausgangs-MOSFET Q~ nicht hinreichend leitend gemacht. Als Ergebnis davon wird die Anstiegsrate des Ausgangsimpulses $_onm erniedrigt.

Eine ähnlich unerwünschte Wirkungsweise des Taktimpulsgenerators wird selbst dann verursacht, wenn die Anstiegsrate des Eingangsimpulses Φ konstant ist, weil bezüglich der Anstiegsrate und der Verzögerungszeit des Schaltungspunktes Ν., als Antwort auf die Streuung in den charakteristischen Merkmalen der MOSFETs Qr, Q ^ 2 ^un& Q-15 Abweichungen auftreten.

2. Falls die Verzögerungszeit vom Eingangsimpuls Φ zum

Ausgangsimpuls Φ_ητττ ^auf einen hohen Wert gesetzt werden soll, ist ein Zusammenfallen der Ladezeit des Schaltungspunktes Ν,, und der Verzögerungszeit des Schaltungspunktes N^ nur unter ungewöhnlichen Schwierigkeiten zu erreichen, da sie im "hohen Maße durch die Streuung der charakteristischen Bauelementmerkmale beeinflußt werden.

3. Falls die Anstiegsrate des Eingangsimpulses Φ~~ verändert wird, ergibt sich daraus ein Anwachsen des Stromverbrauchs, das in erster Linie durch die Verknappung des Toleranzgebietes für den niedrigen Pegel und durch die Verringerung der ansteuernden Kapazität der nicht gezeigten - Last während des Ausgangsimpulses bewirkt wird, so daß die angestrebten stabilen Betriebszustände nicht erwartet werden können.

Es ist deswegen ein Ziel der vorliegenden Erfindung, einen Taktimpulsgenerator zur Verfügung zu stellen, dessen Betriebszustand von den Einflüssen der Streuung und der Schwankung des Anstiegs eines Eingangsimpulses befreit ist.

Ein anderes Ziel der vorliegenden Erfindung ist es, einen Taktimpulsgenerator zur Verfügung zu stellen, der in der Lage ist, einen Ausgangsimpuls zu erzeugen, der so aus-

'- 12*- " " " 33U002

gelegt ist, daß er eine längere Verzögerungszeit hat als der Eingangsimpuls.

Ein wiederum anderes Ziel der vorliegenden Erfindung ist es, einen Taktimpulsgenerator mit einem niedrigen Leistungsverbrauch zu Verfügung zu stellen.

Ein weiteres Ziel der vorliegenden Erfindung ist es, einen Taktimpulsgenerator zur Verfügung zu stellen, der in der Lage ist, ein Signal auf einem passenden Pegel zu erzeugen.

Ein weiteres Ziel der vorliegenden Erfindung ist es, einen Taktimpulsgenerator zur Verfügung zu stellen, der für einen dynamsichen Speicher mit direktem Zugriff (dynamic random access memory D-RAM) in MOS-Technologie geeignet ist.

Weitere Ziele der vorliegenden Erfindung werden aus der folgenden Beschreibung ersichtlich, die unter Bezugnahme auf die anliegenden Zeichnungen erfolgt.

Figur 1 zeigt den Schaltplan eines Taktgebers,· wie er vor der vorliegenden Erfindung dargestellt wurde; Figur 2 verdeutlicht anhand eines Impulsdiagramms den in Figur 1 dargestellten Taktimpulsgenerator;

Figur 3 zeigt den' Schaltplan eines Taktgebers gemäß einer Ausführungsform der vorliegenden Erfindung; Figur 4 ist ein Impulsdiagrämm zur Erklärung der Wirkungsweise des Taktimpulsgenerators nach Figur 3;

Figur 5 zeigt in einem Blockschaltbild ein D-RAM, das mit dem Taktgeber, der die vorliegende Erfindung darstellt, versehen ist;

die Figuren 6 und 7 sind Impulsdiagra.mme, die die Wirkungsweise des D-RAM nach Figur 5 darstellen;

Figur 8 zeigt in einem Schaltplan einen wesentlichen Teilbereich des D-RAM, auf das die vorliegende Erfindung Anwendung findet; und

Figur 9 ist ein Impulsdiagramm zur Erklärung der Wirkungsweise desselben.

Die vorliegende Erfindung wird im einzelnen im folgenden in Verbindung mit ihrer technischen Realisierung beschrieben.

33H002

- 13 -

In Figur 3 ist der Schaltplan der Ausführungsform
der vorliegenden Erfindung gezeigt.

Gemäß dieser Ausführungsform ist ein Spannungsdetektor, der, wie im folgenden ausgeführt, aus den MOSFETs Q₆ bis Q₁₀ aufgebaut ist, mit dem Bootstrap-Ausgangsschaltkreis verbunden, der, wie in Figur 1 gezeigt, aus den MOSFETs Q₁ bis Q₅ und dem Bootstrap-Kondensator C_D zusammengesetzt sein soll.

JD

Der Spannungsdetektor in der Ausführungsform nach Figur 3
ist aus den MOSFETs Qg bis Q₁ aufgebaut und nimmt den Platz des Verzögerungsschaltkreises, wie er in Figur 1 gezeigt

ist, ein. Im Bootstrap-Ausgangsschaltkreis bilden im wesentlichen die MOSFETs Q₁ und Q₂ den den Bootstrap-Kondensator
ansteuernden Schaltkreis. In dem Taktgeber nach Figur 3 können der Spannungsdetektor und der Bootstrap-Kondensator-Ansteuerschaltkreis so ausgelegt werden, daß sie im wesentlichen
einen Treiber aufbauen.

In dem Spannungsdetektor ist der auf Seite des Massepotentials liegende MOSFET Q₇ mit dem auf der Seite des
Anschlusses der Versorgungsquelle liegenden MOSFET Qg in

Serie geschaltet, dessen;Gate mit der Gatespannung, die an
den MOSFET Q₁ angelegt ist, beaufschlagt wird. In anderen
Worten, der MOSFET Q₇ ist· zwis'chen den Source-Anschluß des
MOSFET Qg und den Massepunkt des Spannungdetektors geschaltet. Der auf Seite des Massepotentials liegende MOSFET Q_g hat seinen Gate- und Drain-Anschluß mit den entsprechenden Anschlüssen des MOSFET Q₇ über Kreuz geschaltet. Der MOSFET Qg auf Seite des Anschlusses der Versörgungsquelle ist mit dem MOSFET
Qg in Serie geschaltet und sein Gate ist mit dem Vorladeimpuls Φ beaufschlagt. Parallel zum MOSFET Q₇ ist der MOSFET Q₁₀

geschältet, dessen Gate mit dem Vorladeimpuls Φ beaufschlagt wird. Das Drain-Ausgangssignal des MOSFET Q_g wird einerseits auf die Gates der MOSFETs Q₂ und Q₄ und andererseits auf das Gate des MOSFET Q₅ über den Ünterbrechungs-MOSFET Q₁₁, dessen Gate mit der Spannung V^p der Versorgungsquelle beaufschlagt ist, gegeben. .

33H002

Die bisher beschriebenen MOSF₁ETs. clad als N-Kanal-Typen ausgelegt, obwohl keine ausgesprochene Beschränkung darauf besteht. Die MOSFETs und der Boctstrap-Kondensator C_n/ wie dargestellt, sind in Übereinstimmung mit der wohlbekannten MOS-Technologie für integrierte Schaltkreise" auf einem solchen Halbleitersubstrat ausgebildet, wie es aus N-dotiertem einkristallinem Silizium hergestellt wird. Der Bootstrap-Kondensator C_ß ist aus dem MOS-Kondensator aufgebaut, der so ausgelegt ist, daß er einen' Aufbau ähnlich dem des MOSFET aufweist, obwohl keine ausgesprochene Beschränkung darauf besteht. Die Gate-Elektrode des Kondensators C_R ist auf den Punkt N₁ geschaltet und seine Source- und Drain-Elektrode ist mit dem gemeinsamen Schaltungspunkt der Source-Elektrode des MOSFET Q₁ und der Drain-Elektrode des MOSFET Q₂ verbunden.

Die Wirkungsweise des Generators entsprechend dieser Ausführungsform wird unter Bezugnahme auf das Impulsdiagramm nach Figur 4 beschrieben. · ■ ·

Der Vorladeimpuls Φ und der Eingangs impuls Φ™/ die an den in Figur 3 gezeigten Generator angelegt werden sollen, werden von einem nicht.gezeigten geeigneten Schaltkreis zugeführt. " -■ Der Vorladeimpuls Φ wird im Voraus auf einen hohen Pegel gesetzt, der, wie in Figur 4 dargestellt, annähernd auf der Höhe der Spannung der Versorgungsquelle V_ liegt und er wird auf einen niedrigen Pegel von angenähert Null Volt herabgesetzt, bevor der Eingangsimpuls Φ_ΤΝ» der verzögert werden soll, empfangen wird, d.h., bevor der Eingangsimpuls Φ auf den hohen Pegel angehoben wird. Darüber hinaus wird der Vorladeimpuls Φ in zeitlicher Übereinstimmung mit der Tatsache, daß der Eingangsimpuls Φ^_Ν auf den niedrigen Pegel zurückgesetzt wird, auf den hohen Pegel angehoben, obwohl keine ausgesprochene Beschränkung darauf besteht. Wenn sich der Vorladeimpuls Φ auf dem hohen. Pegel befindet, sind die MOSFETs Q₈ und Q₁ dementsprechend leitend. Wenn die MOSFETs Qg und Q₁_ leitend werden, wird

• ι

* Λ

der MOSFET Q₇ leitend gemacht, wo hingegen der MOSFET Q_g nicht—leitend gemacht wird. Zu diesem Zeitpunkt sind, da der MOSFET Q_g nicht-leitend ist, wo hingegen der MOSFET Qo leitend ist, die Gates der MOSFETs Q„, Q. und Q₅ über 5. den MOSFET Qg auf den hohen Pegel vorgeladen, der angenähert gleich der Spannung der Versorgungsquelle V_,_, - V_mtJ (Schwellen-

CL- JL H

spannung des.MOSFET) ist. Als Ergebnis daraus werden diese MOSFETs Q₂/ Q₄ und Q₅ leitend gemacht. Der Pegel am Schaltungspunkt N wird auf denselben Pegel wie den des Eingangsimpulses Φ-j-·»·,/ d.h. , auf den niedrigen Pegel erniedrigt, da der MOSFET Q₅ leitend ist. Die MOSFETs Q₆, Q₁ und Q₃, deren jeweilige Gates an den Schaltungspunkt N₁ geschaltet sind, werden nicht—leitend gemacht, da der Schaltungspunkt N₁ sich auf dem niedrigen Pegel befindet. Der Ausgangsimpuls Φ^· , der vom gemeinsamen Schaltungspunkt des Source-Anschlusses des Ausgangs-MOSFET Q_ und des Drain-Anschlusses des Ausgangs-MOSFET Q₄ gespeist wird, befindet sich auf dem' niedrigen Pegel, weil der Ausgangs-MOSFET Q₄ leitend ist. • Unter diesen Gegebenheiten wird der nicht—leitende Zustand zumindest an einem der paarweise angeordneten MOSFETs, die zwischen dem Anschluß der Versorgungsquelle und dem Masseanschluß in Serie geschaltet sind, wie z.B. die MOSFETs Q₃ und Q₄, aufbrecht erhalten. Als Ergebnis'daraus wird der Stromverbrauch des Taktimpulsgenerators in diesem Zustand im wesentlichen auf Null verringert.

Die Vorladebetriebsweise ist danach als Ergebnis daraus, daß der Vorladeimpuls Φ auf den niedrigen Pegel verändert wird, beendet. Falls der Eingangsimpuls Φ auf den hohen Pegel angehoben wird, wird der Bootstrap-Kondensator C„ daraufhin durch den MOSFET Q₁- aufgeladen. Das Potential am Schaltungspunkt N₁ wird in Übereinstimmung mit der Ladung des Bootstrap-Kondensators C-, erhöht. Hier bildet der

Jd

MOSFET Qc/ der durch die Vorladung leitend gemacht wurde, einen MOS-Kondensator, der im wesentlichen wie der Bootstrap-Kondensator wirkt. Die Gate-Elektrode des MOSFET Q₅ ist als eine Elektrode des MOS-Kondensators ausgebildet, wo-

*_ ₁₆"_ ■ " " 33U002

hingegen der unter der Gate-Elektrode aes MOSFET Q₅ induzierte Kanal als die andere Elektrode des MOS-Kondensators ausgebildet ist. Dieser MOS-Kondensator, der im wesentlichen aus dem MOSFET Q₅ aufgebaut ist, lädt sich während des Vorladens auf, d.h., wenn der Vorladeimpuls Φ auf den hohen Pegel gesetzt wird. Die Spannung am Kanal des leitenden MOSFET Qr wird in Übereinstimmung mit dem vorher erwähnten Anstieg des Eingangsimpulses Φ _Ν auf den hohen Pegel angehoben. Der MOS-Kondensator zwischen der Gate-Elektrode und dem Kanal des MOSFET Q₅ wurde während der Vorladeperiode aufgeladen, so daß die Gatespannung des MOSFET Q₅ als Antwort auf den Spannungsanstieg des Eingangsimpulses Φ angehoben wird. In anderen Worten, das Gate-Potential des MOSFET Q₅, das durch das Vorladen auf den hohen Pegel angehoben wurde, wird durch die sogenannte "self-bootstrap"-Wirkung darüber hinaus auf einen so hohen Pegel angehoben, daß es den Spannungspegel der Versorgungsguelle überschreitet. Der MOSFET Qc beginnt dann die zufriedenstellenden ON-Eigenschaften zu zeigen, wenn sein Gatepotential hinreichend angehoben ist.

Als ein Ergebnis daraus wird der Eingangsimpuls. Φ auf den Schaltungspunkt N₁ übertragen, ohne seinen. Pegel wesentlich verloren zu haben. Unmittelbar nachdem der Eingangsr impuls Φ_ΙΝ auf den hohen Pegel angehoben ist, wird der Schaltungspunkt N₃ noch auf dem hohen Pegel belassen; Die Elektrode des Unterbrechungs-MOSFET Q₁₁, die auf das Gate des MOSFET Q₅ geschaltet ist, wirkt als die Drain-Elektrode, wenn sie über den MOSFET Q₅ mit der Bootstrap-Spannung beaufschlagt wird. Zu diesem Zeitpunkt ist die Spannung, die zwischen der Gate-Elektrode des Unterbrechungs-MOSFET Q- - und der Elektrode, die im wesentlichen als Source-Elektrode dient (d.h., die Elektrode, die auf den Schaltungspunkt N₃ geschaltet ist) angelegt werden soll, hinreichend klein, weil der Schaltungspunkt N₃ auf dem hohen Pegel gehalten wird. Folglich wird der Unterbrechungs-MOSFET Q₁₁ in Übereinstimmung mit der Tatsache, daß die Bootstrap-Spannung/ die durch den

MOSFET Qc erzeugt wird-, auf einen Pegel ansteigt, der höher als die Spannung der Versorgungsguelle ist, automatisch nicht-leitend gemacht. Auf diese Weise wird verhindert, daß Kriechverluste, der Bootstrap-Spannung auftreten. ' Der MOSFET Q_ß, der während der Vorladeperiode nichtleitend gemacht wurde, wird leitend gemacht, um in Übereinstimmung mit dem Anstieg des Potentials des Schaltungspunktes N- eine erhöhte· Leitfähigkeit zu haben. Das Potential am Schaltungspunkt N2 steigt, wie in Figur 4 dargestellt, in Übereinstimmung mit dem Verhältnis der Leitfähigkeiten der MOSFETs Q₆ und Q₇, die jetzt leitend sind, an.

Wenn, die Spannung am Schaltungspunkt N₂ die Schwellenspannung V des MOSFET Qq in Übereinstimmung mit dem Potentialanstieg des Schaltungspunktes N₁ überschreitet, wird der MOSFET Q_g dementsprechend von seinem nicht-leitenden auf seinen leitenden Zustand umgeschaltet. In diesem Augenblick wird der leitende Zustand der MOSFETs Q₇ und Q_g durch die Wirkung der positiven Rückkopplung oder Mitkopplung, die durch die über Kreuz verbundenen MOSFETs Q₇ und Q_g aufgebaut ist, .sprunghaft umgekehrt. Im einzelnen wird der MOSFET Q₉ von "Aus" auf "Ein" geschaltet-, wohingegen der MOSFET Q₇ von "Ein" auf "Aus" geschaltet wird.

Der Schaltungspunkt N₃ wird vom Vorladepegel, d.h., vom hohen Pegel auf den niedrigen Pegel verändert, als Folge davon, daß der MOSFET Q„ leitend gemacht wird. Als eine Folge daraus, daß der Schaltungspunkt N^ veranlaßt wird, den niedrigen Pegel anzunehmen, werden die MOSFET Q₂ und Q^ nicht"leitend gemacht. Der Unterbrechungs-MOSFET Q₁- wird dann leitend gemacht, wenn der Schaltungspunkt N₃ veranlaßt wird, den niedrigen Pegel anzunehmen, weil die Spannung, die zwischen seiner Gate-Elektrode und der Elektrode, die im wesentlichen als die Source-Elektrode CLent, angelegt werden soll, in Übereinstimmung damit angehoben wird. Der MOSFET Qc wird nicht-leitend gemacht, weil sein Gate-Potential durch den Unterbrechungs-MOSFET Q- im leitenden Zustand auf den niedrigen Pegel aufgeladen wird.

33U002

Der gemeinsame Schaltungspunkt der MOSFETs Q₁ und Q₂ wird als Folge daraus, daß der MOSFET Q₃ nicht leitend gemacht wird, auf den hohen Pegel angehoben. Weil der Bootstrap-Kondensator C„ vorgeladen ist, wird das Potential der miteinander verbundenen Gates der MOSFETs Q₁ und Q.,, d.h., das Potential am Schaltungspunkt N₁, in Übereinstimmung mit dem Potentalanstieg am gemeinsamen Schaltungspunkt auf den hohen Pegel, auf einen Pegel angehoben, der höher ist als die Spannung der Versorgungsquelle V_cc. Der MOSFET Q₅ wird nicht-leitend gemacht, wenn die Spannung des Sdhaltungspunktes N₁ angehoben wird. Als Folge daraus werden Verluste der Ladung zur Aufrechterhaltung der Bootstrap-Spannung des Schaltungspunktes N₁ in Richtung des Eingangsimpulses Φ durch den MOSFET Q₅ vermieden.

Wenn das Potential des Schaltungspunktes N₁ durch die Bootstrap-Wirkungsweise hinreichend angehoben wird, wird bewirkt, daß 'der Ausgangs-MOSFET Q₃ einen hinreichend niedrigen Ein-Widerstand annimmt. Als Folge daraus steigt · der Aus gangs impuls $_nnT steil auf den. hohen Pegel an, selbst dann, wenn der nicht gezeigte Lastkondensator mit dem gemeinsamen Scfyaltungspunkt der Ausgangs-MOSFETs Q₃ und Q₄, d.h., mit dem Ausgangsanschluß, verbunden ist.

In der vorliegenden Ausführungsform wird die.Pegelanhebespannung, deren Pegel auf einen Wert entsprechend dem Leitfähigkeitsverhältnis der MOSFETs Q₆ und Q₇ unter Beachtung der an den Bootstrap-Kondensator C_n angelegten Aufladespannung angehoben wurde, am gemeinsamen Schaltungspunkt dieser MOSFETs erzeugt. Die Höhe dieser Pegelanhebespannung wird durch den MOSFET Q_g verglichen. In diesem Fall ist die Schwellenspannung des MOSFET Q als die Referenzspannung für den Spannungsvergleich ausgelegt. Falls das Potential am Schaltungspunkt N₁ auf einen vorbestimmten Wert angehoben ist, wie es oben beschrieben wurde, werden die "Ein" und "Aus"-Zustände der MOSFETs Q₇ und Q₉ dementsprechend sprunghaft umgekehrt. Die Bootstrap-Spannung am Bootstrap-

9 Ψ* β♦ ρ

- 19 -

. Kondensator C_n wird entsprechend an den Schaltungspunkt N- angelegt.

Dieser Wert der Aufladespannung des Bootstrap-Kondensators C₁,, der ermittelt werden soll, kann durch eine entsprechende Festlegung der Schaltkreiskonstanten, die durch diese MOSFETs bestimmt werden, auf einer geeigneten Höhe festgesetzt werden. Als.Folge daraus wird, in Übereinstimmung mit der vorliegenden Ausführungsform, der Bootstrap-. Kondensator C_ß/ auf die geeignete Aufladespannung aufgeladen wurde, in die Lage versetzt, die Bootstrap-Wirkungsweise zum geeignetsten Zeitpunkt zu beginnen. Selbst wenn sich die Laderate des Bootstrap-Kondensators C_ aufgrund der Schwankungen, wie z.B. der Änderungen in ider Laderate des Eingangsimpulses $_IN/ ändert, werden die MOSFETs Q₂ und Q₄ neben-diesen Schwankungen zum geeigneten Zeitpunkt von ihrem leitenden auf ihren nicht-leitenden Zustand geschaltet. Als Folge daraus tritt kein Stromverlust auf, der größer ist als notwendig. Darüber hinaus ist es möglich, die Toleranzgrenze für den- niedrigen Pegel zu erhöhen und eine hinreichende Ansteuerkapazität sicher zu stellen.

Die Erzeugung des Ausgangsimpulses Φ_ουτ nach einer im Vergleich zum Eingangsimpuls Φ langen Verz.ögerungszeit kann bemerkenswert leicht verwirklicht werden, indem die Leitfähigkeit des MOSFET Q₅ herabgesetzt wird oder indem der Eingangsimpuls Φ_ΤΝ selbst verzögert wird.

Weil gemäß der vorliegenden Ausfuhrungsform der Arbeitszeitpunkt des Bootstrap-Schaltkreises durch den Kontrollwert der Auflädespannung des Bootstrap-Kondensators CL· geregelt wird, werden die Einflüsse der Streuungen der Bauelemente so beträchtlich reduziert, daß ein erfreulich großer Freiheitsgrad im Design zur Verfugung steht.

Der Taktimpulsgenerator gemäß dieser Ausführungsform kann als Taktgeber eines solchen dynamschen RAM (im folgenden kurz als D-RAM bezeichnet) verwendet werden, wie er im folgenden beschrieben wird, obwohl keine ausgesprochene Beschränkung darauf besteht.

33U002

Der Schaltkreisblock des D-RAM ist in Figur 5 gezeigt. In dieser Figur ist jeder der von gestrichelten Linien abgegrenzten Schaltkreisblöcke als ein integrierter Schaltkreis (im folgenden kurz als "IC" bezeichnet) auf einem (nicht gezeigten) Halbleitersubstrat ausgebildet.

Jeder Schaltkreis des.IC ist aus einem dynamischen Schaltkreis aufgebaut. Der IC übernimmt ein Adressmultiplexsystem, um die Anzahl seiner externen Anschlüsse zu verringern. Der IC wird dadurch betriebsbereit gemacht, daß sein Versorgungsguellenanschluß und sein Masseanschluß mit der Spannung der Versorgungsquelle V_cc, die von der nicht gezeigten Versorgungsquelleneinheit erzeugt wird, und einer Erdspannung V beaufschlagt werden. Die externen Anschlüsse des IC werden mit dem Zeilenadressabtastsignal (row address strobe signal) RAS, dem Spaltenadressabtastsignal (column address strobe signal) CAS, dem Signal, das das Schreiben ermöglicht (write enable signal) WE, dem Zeilenadresssignalen A_Q bis A., den Spaltenadressignalen A.₊₁ bis A. und dem Eingangsdatensignal D. , die von.einer elektronischen.

Einheit wie der nicht gezeigten CPU erzeugt werden, beaufschlagt. Der externe Anschluß des IC erzeugt ein Datensignal D ., mit dem eine elektronische Einheit wie die CPU beaufschlagt werden.soll.

In dem IC ist der von doppelt punktierten Linien abgegrenzte Block der Taktimpulsgenerator, der aus einem Schaltkreis zur Erzeugung eines Signals aufgebaut ist, das zur Regelung der Betriebsweisen der entsprechenden Schaltkreise des D-RAM dient.

Die Figuren 6 und 7 sind Impulsdiagramme zur Darstellung der Betriebsweisen des Lese- und Schreib-Zyklus des in Figur 5 gezeigten D-RAM.

An dieser Stelle wird die Ausgabe des D-RAM in dieser Ausführungsform unter Bezugnahme auf das Blockdiagramm von Figur 5 und die Impulsdiagramme von Figur 6 und 7 beschrieben.

33U002

Zuerst werden die Pegel der entsprechenden Zeilenadressignale A bis A. auf solche Pegel gesetzt, daß sie die Zeilenadresse einer gewünschten Speicherzelle in einer Speicheranordnung (memory array, im folgenden kurz als M-ARY bezeichnet) auswählen. Danach wird das RAS-Signal auf den niedrigen Pegel gesetzt. Der Taktimpulsgenerator (im folgenden kurz als "TGB" bezeichnet) liefert ein Kontrollsignal Φ als Antwort auf den. Abfall des RAS-Signals. Wenn das Signal Φ zur Verfügung steht, wird ein Zeilenadresspuffer (row address buffer, im folgenden kurz als "ADB" bezeichnet), der im Voraus im vorgeladenen Zustand gehalten wurde, in den Betriebszustand versetzt. Als Folge daraus werden die Zeilenadressignale A bis A. an den ADB angelegt und darin aufgefangen. Als Antwort auf die Zeilenadressignale A_Q bis A. erzeugt der ADB interne Adressignale .a-, a_o bis a., a. mit Pegeln entsprechend der dualen Eins (true levels) und Pegeln entsprechend der dualen Null (false levels). Der Grund dafür, daß das RAS-Signal später als die Zeilenadressignale A_ bis A^ erzeugt wird, liegt hierbei darin/ den ADB betriebssicher mit den ZeilenadresssignalenA bis A. als der Zeilenadresseein der Speicheranordnung zu versorgen. " . '

Nach der Erzeugung des Signals Φ,.-, werden die vom

ADB hergestellten internen Adressignale a , äT bis a., a..

auf einen. Zeilen- und Spaltendecoder und auf einen Treiberschaltkreis (im folgenden kurz als "RC-DCR" bezeichnet) übertragen. Der RC-DCR decodiert die internen Adressignale . a_Q, a_Q bis a., a.. Unter den decodierten Signalen des RC-DCR wird nur eines, das ausgewählt werden soll, auf dem hohen Pegel belassen, wohingegen die anderen, die nicht ausgewählt werden sollen, auf den niedrigen Pegel versetzt werden.

Daraufhin wird ein Signal Φ , das unter Berücksichtigung des Signals Φ_ΑΤ, für eine vorbestimmte Zeitspanne verzögert wird, vom TGB geliefert. Nach der Erzeugung des Signals Φ werden die decodierten Signale, die vom RC-DCR gebildet werden, auf die Zeilenadressleitungen der Speicher-

33U002

anordnung M-ARY übertragen. Der Grund dafür, daß das Signal Φ_ν unter Berücksichtigung des Signals <i> _D verzögert wird, liegt hierbei darin, den RC-DCR nach Beendigung des Betriebs des ADB zu betreiben. Auf diese Weise wird die Zeilenadresse in der -ARY gesetzt. Das heißt, eine Zeilenadressleitung in der M-ARY wird von einem Signal auf. hohen Pegel unter

i+1
den' 2 Ausgangssignälen des RC-JDCR ausgewählt.

Daraufhin werden die der Information "1" oder "O" entsprechenden Datensignale, die aus den jeweiligen Speicherzellen, welche mit der ausgewählten Signalzeilenadressleitung in der M-ARY verbunden sind, ausgelesen wurden, durch den Leseverstärker (sense amplifier, im folgenden kurz als "SÄ¹ bezeichnet) verstärkt. Der Verstärkerbetrieb des SA wird nach der Erzeugung des Signals Φ_ρΑ in Gang gesetzt.

Zu einem geeigneten Zeitpunkt, in Figur 6 mit E bezeichnet^ werden die jeweiligen Pegel der Spaltenadressignale A. ₁ bis A. auf solche Pegel gesetzt, daß sie eine Spaltenadresse der gewünschten Speicherzelle auswählen. Nachdem das CAS-Signal auf den niedrigen Pegel versetzt wurde, um.ein Signal · Φ,ρ vom TGB zu liefern, werden daraufhin die Spaltenadress- · signale A. , bis A. an den ADB angelegt und darin aufgefangen. 'Der Grund dafür, daß das CAS-Signal später als die Spaltenadressignale A. .. bis A-. erzeugt wird, liegt hierbei darin, den ADB betriebssicher mit den Spaltenadressignalen als der Spaltenadresse in der Speicheranordnung zu versorgen.

- Nach der Erzeugung des Signals Φ_Δ_ überträgt der ADB die internen Adressignale ^a-₊₁/ ^a-₊-i bis a._t ΈΤ, die den Spaltenadressignalen entsprechen, an den· RC-DCR. Der RC-DCR erzeugt "2? ^ decodierte Signale bei einer Operation. Unter den decodierten Signalen wird eines, das der Kombination der internen Adressignale entspricht, auf den hohen Pegel gebracht. Danach wird ein Signal Φ_γ, das unter Berücksichtigung des Signals Φ__ verzögert wurde, an den RC-DCR angelegt. Nach der Erzeugung des Signals Φ_γ werden die decodierten Signale von dem RC-DCR -geliefert und an einen Spaltenumschalter (column switch, im folgenden kurz als ¹¹C-SW" bezeichnet) übertragen. Auf diese Weise wird die Spalten-

33U002

adresse in der M-ARY gesetzt. Das heißt, eine der Bitleitungen in der M-ARY wird vom C-SW ausgewählt.

Eine Speicheradresse in der M-ARY wird durch ein solches Setzen der Zeilenadresse und der Spaltenadresse gesetzt.

Im folgenden werden nun die Lese- und Schreibbetriebsarten für die gesetzte Adresse erklärt.

Ein Lesemodus wird durch den hohen Pegel des WE-Signals spezifiziert. Dieses WE-Signal wird auf den hohen Pegel gesetzt, bevor das CAS-Signal auf den niedrigen Pegel gesetzt wird. Der Lese-Betriebszustand wird dadurch vorbereitet, daß das WE-Signal auf den hohen Pegel gebracht wird. Nachdem das WE-Signal im Voraus auf den hohen Pegel gebracht wurde, wird dementsprechend der Lese-Betriebszustand verfügbar geirtacht, bevor eine Adresse der M-ARY dadurch gesetzt wird, daß·das CAS-Signal auf den niedrigen Pegel gebracht wird. Als Ergebnis daraus kann die Zeitspanne, um den Lesebetrieb zu '.starten, verkürzt werden.

Nachdem ein Signal $_opr das ein CAS-Gruppensignal ist,

vom TGB geliefert wurde, wird als Antwort darauf ein (nicht gezeigter) Ausgangsverstärker, der in den Datenausgangspuff er'(data output buffer, im folgenden kurz als "DOB" bezeichnet) eingeschlossen ist, wirksam gemacht. Information, 'die von der gesetzten Adresse ausgelesen wurde, nämlich Information, die über den C-SW geliefert wurde, wird durch den aktivierten Ausgangsverstärker verstärkt. Die verstärkte Information wird über den DOB.an den Datenausgangsanschluß geliefert. Auf diese Weise wird der Lesebetrieb bewirkt. Der Lesebetrieb endet, wenn das CAS-Signal den hohen Pegel annimmt. Ein Schreib-Modus ist durch den niedrigen Pegel des WE-Signals spezifiziert. Ein Signal Φ wird durch das WE-Signal auf niedrigem Pegel und das CAS-Signal auf niedrigem Pegel auf den hohen Pegel gebracht. Das Signal Φ „ wird an den Dateneingangspuffer (data input buffer, im folgenden kurz als "DIB" bezeichnet, angelegt. Dieser DIB wird durch das Signal Φ mit hohem Pegel wirksam gemacht

33HG02

und überträgt dann Schreib-Daten von cem Eingangsdaten (D₁ .-Anschluß auf den C-SW. Die Schreib-Daten werden über den C-SW auf die gesetzte Adresse des M-ARY übertragen. Als Folge daraus wird der Schreibbetrieb ausgeführt.

Im Schreibbetrieb wird der DOB dadurch unwirksam gemacht, daß er mit dem invertierten Signal des Signals nämlich dem Signal Φ „ mit niedrigem Pegel, versorgt wird. So werden die Daten im Schreibbetrieb davor geschützt, ausgelesen zu werden.

Die jeweiligen Takte (clocks), Φ , Φ_γ usw. werden auf der Grundlage der Adressabtastsignale (d.h., dem RAS-Signal und dem CAS-Signal) im TGB ausgebildet, der diese Adresssignale, wie oben festgestellt wurde, empfängt. Der Takt wird auf der Grundlage des WE-Signals und des Ausgangssignals des TGB in dem Lese/Schreib-Taktgenerator R/W-SG ausgebildet. Figur 8 zeigt in einem Schaltbild ein wesentliches Teilgebiet des D-RAM, auf den die vorliegende Erfindung angewandt wird.

Der in Figur 8 gezeigte Schaltkreis ist aus einem N-Kanal IGFET (der Abkürzung für "Feldeffekttransistor mit isolierter Gateelektrode") aufgebaut, der aus einem N-Kanal-MOSFET gefertigt ist.. ■ '

Die Ein-Bit-Speieherzelle (memory cell, im folgenden kurz als M-CEL bezeichnet) baut sich aus einem Information speichernden Kondensator C_g und einem Adressen auswählenden MOSFET Q__M auf und speichert die Information "1" oder ¹¹O", je nachdem, ob der Kondensator C„ eine Ladung trägt oder nicht.

Der Lesebetrieb der Information wird dadurch vorgenom-=■.

men,daß d_er MOSFET Q_m angeschaltet wird, um den Kondensator . C_c mit einer gemeinsamen Spaltendatenleitung DL zu verbinden, und dadurch, daß daraufhin abgetastet wird, wie sich das Potential der Datenleitung DL gemäß der Größe der im Kondensator C„ gespeicherten Ladung verändert hat. Wird vorausgesetzt, das im Voraus in einem Streukondensator C_Q gespeicherte Potential sei die Spannung der Versorgungsquelle V_cc, wird das Potential (V_DL) der Datenleitung DL,

■ . 33H002

das während des adresszuweisenden Betriebs bestimmt wird, auf dem Potential V__c belassen, falls die im Kondensator Cg gespeicherte Information auf "1" (d.h., dem Potential der Spannung V_,p) liegt. Falls das Potential am Kondensator Cg auf "0" (d.h., 0 Volt) liegt, läßt sich das Potential (V )„ „ an der Datenleitung DL durch folgende Gleichung

ausdrücken: {C_A-V.„ - C„ (V_r7 - V., )}/C_. Hierbei bezeichnet υ i_c ο w tn υ

V„ die Gatespannung des MOSFET Q und V,, die Schwellenspannung des MOFET Q . Darüber hinaus wird die Potential änderung, die an die Datenleitung DL so übermittelt wird, daß sie der logischen "1" oder "0" entspricht, d.h. , die Signalgröße AV„, die detektiert werden soll, in der folgenden Form ausgedrückt:

^AVS ^{= iV}DL⁾ⁿ1" ~ ^(VDL⁾ⁿO"' (1)

=(V_W- V_th)-C₅ZC₀; (2)

Wenn gilt: V„ = V_rr,, wird die Signalgröße Δν_ς durch die folgende Gleichung ausgedrückt: " "

^Avs.^{= (v}cc- ^vth)-^cs/^co· " ■ ⁽³⁾

Im Falle einer Speichermatrix von hoher Integration ' und Kapazität, in der die Speicherzellen klein und mit einer gemeinsamen Datenleitung verbunden sind, gilt eine Ungleichung: C_g «C_Q. Das heißt, das Verhältnis C_g/C₀ nimmt einen außergewöhnlich kleinen Wert an. Infolgedessen wird die Signalgröße AV_g ein Signal auf auffallend feinem Pegel.

Eine Blindzelle (dummy cell, im folgenden kurz als D-CEL bezeichnet) wird als Hilfsmittel dafür verwendet, eine Referenz zu liefern, wenn ein solch feines Signal detektiert werden soll. Die D-CEL wird unter den gleichen Herstellungsbedingungen und mit den gleichen Entwurf skon^· stanten wie die M-CEL gefertigt, mit der Ausnahme, daß ein Kondensator C, eine Kapazität aufweist, die ungefähr halb

so groß ist wie die des Kondensators C_c. Der Kondensator C, wird durch die Wirkung eines MOSFFT Q₂ vor dem Zugriff des D-RAM auf Erdpotential aufgeladen (während die andere Elektrode auf V_cc festgelegt ist). Deshalb wird die Signaländerung AV_n, die durch die Wirkung der D-CEL, wenn der D-RAM aufgerufen wird, an die Spaltendatenleitung übermittelt wird, ebenso wie das (AV_C) der Speicherzelle durch die folgende Gleichung ausgedrückt, wobei V _w die Gate- · spannung eines MOSFET 0_.. und V,, ' die Schwellenspannung des MOSFET Q₀-, bezeichnet:

Wenn gilt: V _w = V_cc, wird die Signaländerung AV_R durch die folgende Gleichung ausgedrückt:

^AVR ^{= (V}CC " ^Vth')-C_ds/C₀. ■ (5)

Weil der Kondensator C, so festgesetzt ist, daß er ungefähr die Hälfte der Kapazität des Kondensators C_g hat, wird die Signaländerung AV-, ungefähr gleich der Hälfte der Signalgröße AV_g. Infolgedessen kann die Information "1" oder "0" in Abhängigkeit davon unterschieden werden, ob die Potentialänderung, die von der Speicherzelle an die Datenleitung DL übertragen werden soll, größer oder kleiner als das (AV_D) der Blindzelle ist.

Ii

Ein Leseverstärker SA₁ dehnt eine solche Differenz in den Potentialänderungen, wie sie während des Adressierbetriebs auftritt, auf die Lesqpei^iode aus, die durch ein Taktsignal bestimmt wird (d.h., das Leseverstärkersteuersignal) . (Dieser Betriebszustand wird weiter unten beschrieben.) Der Leseverstärker SA₁ hat Eingangs- und Ausgangs-Schaltungspunkte, die mit einem Paar komplementärer Datenleitungen DL_1-1 und DL_1-1, die parall.el angeordnet sind, verbunden sind. Die Zahl der Speicherzellen, die an die Datenleitungen DL_1-1 urid DL_1-1 geschaltet sind, ist identisch ausgeführt, um die Genauigkeit der Datenerfassung zu stei-

33H002

gern; an jede der Datenleitungen DL_1-1 und DL_1-1 ist .eine Blindzelle geschaltet. Jede Speicherzelle ist zwischen eine Wortleitung WL und eine der komplementären Datenleitungen geschaltet. Wenn die Speicherzelle, die an eine der komplementären Datenleitungen DL₁ _Λ und DL₁ . geschal-

I — I I — I

tet ist, ausgewählt wird, wird von einem Paar von Blindwortleitungen DWL₁ _.. und DWL₁₂ eine so ausgewählt', daß die Blindzelle, die an die andere Datenleitung geschaltet ist, ausgewählt werden kann.

Ein unerwünschter Koppelkondensator, wie der nicht gezeigte parasitäre Kondensator, tritt an der Kreuzungsstelle zwischen jeder Wortleitung und jeder Datenleitung auf. Als Folge daraus wird, wenn das Potential einer Wortleitung geändert wird, die Potentialänderung, die wie Störgeräusch gedeutet wird, über den unerwünschten Koppelkondensator an jede Datenleitung üb.ermittelt. Im Falle einer Speicheranordnung vom Typ mit gedoppelter Bitleitung, wie in Figur gezeigt, kreuzt jede Wortleitung WL irgend Paar der Datenleitungen..Als Folge daraus werden die Störungen, die einen im wesentlichen gleichen Pegel wie die. Störungen haben, die durch die Potentialänderung der Wortleitung WL an eine der Datenleitungen übertragen werden, ebenfalls auf die Datenleitung übertragen,, die mit der vorherigen Datenleitung verbunden ist. Da der differenzielle Leseverstärker im wesentlichen unempfindlich gegen allgemeine Knotenpunktsstörungen ist, wird das feine Signal, das an die gekoppelten Datenleitungen gegeben wird, ohne Berücksichtigung des Vorhandenseins von Störungen in geeigneter Weise verstärkt. Dieser Leseverstärker SA₁ ist mit einem Paar über Kreuz gekoppelter MOSFETs Q_s8 und Q_sg ausgestattet, so daß er durch den positiven Rückkoppel-(Mitkoppel-)Betrieb dieser MOSFETs das feine Signal differentiell verstärkt. Diese positiven Rückkoppel-Wirkungen werden gleichzeitig mit dem Beginn der Leitung eines MOSFET Q_slo durch ein Taktsignal (d.h., das Leseverstärkersteuersignal) Φ in Gang gesetzt.

Als Folge der Wirkungen des Leseverst^rxers SA. wird das Datenleitungspotential (VVJ , das auf der Grundlage der Potentialdifferenz, die im Voraus während des Adressierbetriebs an die gepaarten Datenleitungen übermittelt wurde, ■ 5 auf den hohen Pegel gesetzt wurde, mit einer niedrigen Änderungsrate abgesenkt, wo hingegen das niedrige Datenleitungspotential (V_T) mit einer hohen Änderungsrate ab-

Jj

gesenkt wird. Als Ergebnis daraus werden die Potentiale der gepaarten Datenleitungen abgesenkt, während sich die Differenz zwischen ihnen vergrößert. Wenn das niedrige Datenleitungspotential V_ die Schwellenspannung V₄, der

Jj tn

über Kreuz gekoppelten MOSFETs erreicht, endet im wesentlichen der positive Rückkoppelbetrieb. Das hohe Datenleitungspotential V„ wird auf einem solchen Potential belassen, das geringer als V_rr, und höher als V., ist. Das niedrige Datenleitungspotential V_x erreicht schließlich

Jj

0 Volt. ·

Nach dem Adressierbetrieb wird die -abgespeicherte Information der Speicherzelle, die einmal zerstört wurde, als Folge davon wieder hergestellt (oder wieder eingeschrieben), daß sie so geschrieben wird, wie sie sich in der Speicherzelle befindet, in der das Potential V„ oder V_x , das bei

• η Jj

diesem Abtastbetrieb geliefert wird, ausgewählt wird.

Wenn das hohe Potential· V„ um mehr als einen vorbestimmten Pegel was den Pegel V-,„ anlangt abfällt, entsteht ein Fehlbetrieb, bei welchem nach den Wiederholungen der Lese- und Wiedereinschreib-Betriebszustände das Potential Vjj als die logische "0" ausgelesen wird. Es gibt einen aktiven Regenerationsschaltkreis (active restore circuit) AR₁, der dazu zur Verfügung gestellt wird, 'diesen Fehlbetrieb zu verhindern. Dieser Schaltkreis AR₁ hat die Aufgabe, nur

das hohe Potential V„ auf das Potential V_,„ anzuheben, ohne

ti Cv-

irgendeinen Einfluß auf das niedrige Potential V_x zu

Jj

übertragen. C_ß11 und C_ßl2 bezeichnen variable Kapazitätselemente vom MIS-Typ, deren elektrostatische Kapazitäten gemäß der Spannung, die an einen solchen Anschluß ange-

33H-002

legt wird, wie et sich auf der linken Seite der Zeichnung befindet, geändert werden. Diese variablen Kapazitätselemente sollten so aufgefaßt werden, daß sie theoretisch für eine hohe Spannung bezüglich der Schwellenspannung V.,, ^a^^er nicht für eine niedrige Spannung Kondensatoren zur Verfügung stellen.

Wenn die MOSFET Q₃₄ und Q₃₅ durch ein Taktsignal (d.h., ein aktives Regenerationssteuersignal) Φ leitend gemacht werden, wird das variable Kondensatorbauelement C_ß, das zur Datenleitung auf dem hohen Potential V„ gehört, aufgeladen. Wenn ein Taktsignal (d.h., ein aktives Regenerationssteuersignal) Φ den hohen Pegel annimmt, wird das Gatepotential eines MOSFET Q__g oder Q_q7/ der zu dieser Datenleitung gehört, hinreichend höher als V_. Als Folge davon, daß der MOSFET Q₅₆ oder Q₃₇ die hinreichend hohe Leitfähigkeit hat, stellt das Potential V 'den Pegel V.__ wieder her. Um den Leistungsverlust an den MOSFETs Qg und Q_s7 in diesem Fall zu reduzieren, werden die jeweiligen Schwellenspannungen V·, so ausgelegt, daß sie geringer als die der nicht mit einem Sternchen versehenen MOSFETs sind, obwohl keine ausgesprochene Beschränkung darauf besteht.

Die folgenden Betriebsweisen des D-RAM-Transistorschaltkreises wie er bisher beschrieben wurde, werden unter Bezugnahme auf das Impulsdiagramm von Figur 9 erklärt.

Wenn das Signal Φ auf einem so hohen Pegel erzeugt

.tr v—

wird, daß es den Pegel V_cc übersteigt, werden die MOSFETs Q₅₂ und Qj,^ demgemäß leitend gemacht, so daß der Streukondensator C_n der gekoppelten komplementären Datenleitungen DL,,.. und DL-, auf den Pegel V_rc vorgeladen wird. Da ein MOSFET Qq₁ zum gleichen Zeitpunkt leitend gemacht wird, werden .die gekoppelten komplementären Datenleitungen DL_1-1

und DL₁ _Λ kurzgeschlossen, selbst wenn beim Vorladen durch 1—1

die MOSFETs Q₅₃ und Q₅₃" ein Ungleichgewicht auftritt, so daß sie unter der Bedingung eines gleichen Potentials ge-

setzt werden. Die MOSFETs Q_g1 bis Q₅₃ sind so aufgebaut, daß sie niedrigere Schwellenspannungen als der MOSFET haben, der nicht mit einem Stern gekennzeichnet ist, so daß zwischen ihren jeweiligen Sources und Drains kein Spannungsverlust verursacht werden kann.

Der MOSFET Q _ in jeder Blindzelle wird zu diesem Zeitpunkt durch ein Taktsignal (d.h., ein Entladesteuersignal) Φ, leitend gemacht. Als Folge daraus wird die Blindzelle D-CEL in ähnlicher Weise in einen vorbestimmten Zustand zurückversetzt.

Die Zeilenadressignale A_n bis A., die nach dem Takt des Taktsignals (d.h., dem Adresspuffersteuersignal) Φ. vom Adresspuffer ADB ausgegeben werden, werden durch den Decoder RC-DCR decodiert und an die Speicherzelle M-CEL T5 und die Blindzelle D-CEL gleichzeitig mit dem Anstieg des Steuersignals der Wortleitung Φ ausgegeben.

Als Folge daraus wird, zwischen den gekoppelten komplementären Datenleitungen DL_1-1 und DL_1-1, wie oben beschrieben, auf der Grundlage des gespeicherten Inhalts der Speicherzelle eine Spannungsdifferenz von AV_g/2 aufgebaut.

Wenn der MOSFET Q₅₁₀ durch das Taktsignal (d.h., das Leseverstärkersteuersignal) Φ · beginnt leitend zu werden, beginnt der Leseverstärker SA₁ den positiven Rückkoppelbetrieb in Gang zu setzen und das detektierte Signal von AV /2, das während des Adressierbetriebs den komplementären Datenleitungen DL_1-1 und DL_1-1, zugeführt wurde, zu verstärken. Nachdem der Verstärkungsbetrieb im wesentlichen beendet ist, >wird das Taktsignal (d.h., das aktive Regenerationssteuersignal) Φ erzeugt. Wenn dieses Taktsignal Φ erzeugt ist, wird der aktive Regenerations-

XT S

schaltkreis AR₁ synchron betrieben, so daß der logische Pegel "1" von einer der komplementären Datenleitungen DL und DL. 7 den Pegel V„_n wieder herstellt.

Die Spaltenadressignale A. .. bis A-, die vom Adresspuffer ADB im Gleichtakt mit dem Taktsignal (d.h., dem

4 f. Ψ,

33H002

- 31 -

Adresspuffersteuersignal) Φ--, zugeführt wurden, werden durch den Decoder RC-DCR decodiert. Danach werden die decodierten Signale des RC-DCR dem Spaltenumschalter C-₁ zugeführt, wenn das Taktsignal (d.h., das Spaltenumschal- . tersteuersignal) Φ_γ erzeugt ist. Als Folge davon wird die zur ausgewählten Spaltenadresse gehörende gespeicherte Information der Speicherzelle M-CEL durch den Spaltenumschalter C-SW₁ auf die gemeinsamen Datenleitungen CDL^ und CDL- übertragen.

Danach wird ein Hauptverstärker/Datenausgangspuffer OA&DOB als Folge davon betrieben, daß das Taktsignal (d.h., das Datenausgangspuffer- und Hauptverstärkersteuersignal) Φ_ορ erzeugt wurde. Als Folge daraus wird die gespeicherte Information, die aus der ausgewählten Speicherzelle ausgelesen wurde, an den Äusgangsanschluß D des Chip ausgegeben. Der OA&DOB wird während des Schreibebetriebs durch -das Taktsignal (d.h., das Datenausgangspuffersteuersignal) Φ _w außer Betrieb gesetzt.
Schreibbetri eb · ,

Die Vorlade-, Adressier- und Abtast-Betriebszustände ■ sind mit denen des oben erwähnten Lesebetriebs vollständig identisch. Zu allererst wird die gespeicherte Information der Speicherzelle, die von sich aus eingeschrieben sein sollte, an den gekoppelten komplementären Datenleitungen ^DLi_-i ^un<^ ^DLi_i ausgelesen und zwar ohne Berücksichtigung des logischen Wertes der Eingangsschreibinformation D. . Die Leseinformation wird zu diesem Zeitpunkt vom Schreibbetrieb, der unten beschrieben wird, nicht beachtet. Es kann deshalb dadurch auftreten, daß die Auswahl der Zeilenadresse im wesentlichen durch die Betriebsweisen, die bisher beschrieben wurden, durchgeführt wird.

Wenn das Taktsignal (d.h., das SpaltenUmschaltersteuersignal) Φ ebenso wie im Lesebetrieb erzeugt ist, werden die gekoppelten Datenleitungen DL₁_, und DL_1-1, die zu der Spalte gehören, die synchron mit dieser Erzeugung .

ausgewählt wurde, durch den Spal tonum;;eh.il tor C-SW₁ an

33H002

die gemeinsamen Datenleitungen CDL ui.d CDL₁ geschaltet.

Nach der Erzeugung des Taktsignals (d.h., des Dateneingangspuf f ersteuersignals) Φ„_w werden die komplementären Schreibeingangssignale d. und d. , die vom Dateneingangspuffer DIB synchron mit dieser Erzeugung zugeführt werden, durch den Spaltenumschalter C-SW.. in die Speicherzelle M-CEL geschrieben. Zu diesem Zeitpunkt arbeitet auch der Leseverstärker SA₁, aber die Ausgangsimpedanz des Dateneingangspuffers DIB ist niedrig. Als Folge daraus wird die Information, die an den gekoppelten Spaltendatenleitungen DL_1-1 und DL.,.. erscheinen soll, durch die Information des Eingai
Auffrischbetrieb

mation des Eingangs d. bestjjmmt.

in

Dieser Auffrischbetrieb wird dadurch durchgeführt, daß die Information, die in der Speicherzelle M-CEL gespeichert ist, aber dabei ist, verloren zu gehen, einmal an die gemeinsame Spaltendatenleitung DL ausgelesen wird und dadurch, daß die ausgelesene Information wieder ■ in die Speicherzelle M-CEL eingeschrieben wird,.nachdem sie auf einen solchen Pegel gesetzt wurde, wie er vom Leseverstärker SA₁ und dem aktiven Regenerationsschaltkreis AR₁ wieder hergestellt wurde. Deshalb ist der Auffrischbetrieb dem Betriebszustand während der Spaltenadressier- und Abtastperiode ähnlich, der in Verbindung mit dem Lesebetrieb beschrieben wurde. In diesem Fall ist jedoch der Betrieb des Spaltenumschalters C-SW- nicht erforderlich. Als Folge davon wird der Auffrischbetrieb gleichzeitig für alle Spalten" und in der Reihenfolge der jeweiligen Zeilen durchgeführt/ während der Spaltenum-Schalter C-SW₁ in seinem nicht betriebsfähigen Zustand gehalten wird.

In Übereinstimmung mit der vorliegenden Erfindung werden die Taktgeber, die einen Aufbau haben, wie in Figur 3 gezeigt, in dem TGB, wie in Figur 5 gezeigt, verwandt, so daß die Taktsignale Φ,^, Φ_ν, Φ_Ο7ν, Φ_ν usw.. des D-RAM erzeugt werden können.

33H002

Zum Beispiel wird ein nicht gezeigter Taktgenerator (im folgenden kurz als "Φ^^-ΘΕΝ" bezeichnet), der in Betrieb genommen wird, um das Taktsignal 4> _R zur Steuerung des Adresspuffer ADB zu erzeugen, so ausgeführt, daß er einen Aufbau ähnlich dem des in Figur 3 gezeigten Schaltkreises hat. Der Vorladeimpuls und der Eingangsimpuls, der vom Φ -,-GEN benötigt wird, werden von einem nicht gezeigten geeigneten Eingangspuffer "erzeugt, der in dem TGB angeordnet ist und der über einen externen Anschluß mit dem RAS-Signal beaufschlagt werden soll. Der vom Φ -GEN benötigte Vorladeimpuls befindet sich mit dem RAS-Signal in Phase, wohingegen der Eingangsimpuls eine Phasenlage entgegengesetzt dem RAS-Signal aufweist. Als Folge davon wird der Φ_Α_-6ΕΝ in seinem Vorladezustand gehalten, wenn das RAS-Signal nicht erzeugt wird oder auf dem hohen Pegel hergestellt wird, er ,wird jedoch außer' Betrieb gesetzt, wenn das RAS-Signal auf dem niedrigen Pegel hergestellt wird. In diesem Fall wird die erforderliche Verzögerungszeitspanne von dem Augenblick, zu dem'das RAS-Signal erzeugt wird, bis zu dem Augenblick, zu dem das Taktsignal Φ^_κ erzeugt wird, auf einen geeigneten Wert gesetzt, indem' die Leitfahigkextscharakteristika des MOSFET im Φ^-GEN, der dem in Figur 3 gezeigten MOSFET Q₅ entspricht, ent- , sprechend festgesetzt werden. In anderen Worten, die erforderliche Verzögerungszeit wird dadurch auf den geeigneten Wert gesetzt, daß die Dimensionierung (d.h., die Kanalbreite W/ die Kanallänge L) des dem MOSFET Q₅ entsprechenden MOSFET geeignet festgesetzt wird.

Ebenso ist der nicht gezeigte Taktgeber (im folgenden . kurz als ¹^_x-GEN" bezeichnet) , der betrieben wird, um das Taktsignal Φ_χ zur Steuerung des Decoders RC-DCR zu erzeugen, so ausgeführt, daß er einen Aufbau ähnlich dem des in Figur 3 gezeigten Schaltkreises hat. Der Generator Φ^-GEN soll mit dem Vorladeimpuls und dem Eingangsimpuls, die mit denen identisch sind, mit denen der Φ „-GEN versorgt wird, . beaufschlagt werden, obwohl keine ausgesprochene Beschrän-

kung darauf besteht. Die Verzögerungszeit, die vom Φ -GEN festgelegt werden soll, wird durch geeignetes Festsetzen der Leitfähigkeitscharakteristika des MOSFET, der dem MOSFET Q₅ des Schaltkreises von Figur 3 entspricht, ähnlich wie beim Φ „-GEN festgelegt.

Übrigens kann das Taktsignal Φ,_ο als das Eingangssignal

AK

an den Φ„-GEN angelegt werden, falls eine relativ lange Verzögerungszeit von dem Augenblick, zu dem das Taktsignal Φ_ΑΚ erzeugt wird, bis zu dem Augenblick, zu dem das Taktsignal Φν erzeugt wird, festgelegt werden kann, falls nämlich die Verzögerungszeit, die gesetzt werden soll, langer als die minimale Verzögerungszeit ist, die tatsächlich vom Φ -GEN festgesetzt werden kann.

Daher können die mehrfachen Taktsignale, die eine unterschiedliche zeitliche Abstimmung haben, erzeugt werden, indem parallel angeordnet mehrere Schaltkreise zur Verfügung gestellt werden, die einen Aufbau ähnlich dem des Schaltkreises, der in Figur 3 gezeigt ist, haben und/oder indem diese Schaltkreise in serieller Anordnung zur Verfügung gestellt werden.

Der Wert der Verzögerungszeit des in Figur 3 gezeigten Taktgebers kann in Übereinstimmung, mit 'den Leitf ähigkeitscharakteristika des MOSFT Q₅ und durch den Aufbau zur Detektierung der Spannung, der aus den MOSFETs Q₆ bis Qq zusammengesetzt ist, leicht festgelegt werden. Man ist in der Lage, den Wert der Verzögerungszeit. Reicht zu verändern, indem man, z.B., nur die L,eitffähigkeitscharakteristika des MOSFET Qc- ändert. Als Folge davon wird der Entwurf des' D-RAM erleichtert, wenn die in Figur 3 gezeigten Taktimpulsgeneratoren verwendet werden. Im Gegensatz dazu wird die Verzögerungszeit des in Figur 1 gezeigten Schaltkreises, wie aus der vorhergehenden Beschreibung deutlich wird, nicht nur durch den MOSFET Q₅, sondern auch durch die MOSFETs Q₁₂' Qi5 ^usw· beeinflußt. Das macht den Entwurf der MOSFETs zur Änderung der Verzögerungszeit realtiv schwierig. Als Folge daraus wird bei Verwendung des Takt-

_ ₃₅ _ 33U002

impulsgenerators,wie er in Figur 1·gezeigt ist, der Entwurf des D-RAM kompliziert.

In dem D-RAM müssen einige Taktsignale eine besonders präzise zeitliche Abstimmung aufweisen. Unter diesen muß das Taktsignal Φ in präziser zeitlicher Übereinstimmung mit dem die Auswahl beendenden Takt der Speicherzelle ansteigen. Wenn das Taktsignal Φ zu einem zu frühen Zeitpunkt erzeugt wird, beginnt insbesondere der Leseverstärker SA- dementsprechend seinen Verstärkungsbetrieb, ungeachtet dessen, daß die gekoppelten Datenleitungen noch nicht mit dem Signal Δν_ auf hinreichend hohem Pegel beaufschlagt sind. Als Folge daraus wird der Leseverstärker SA- in die Lage versetzt, den Fehlbetrieb auszuführen. Wenn der Ausgabezeitpunkt des Taktsignals Φ_,_Λ auf einen hinreichend

ir A.

späten Wert festgesetzt wird, kann andererseits der Fehlbetrieb des Leseverstärkers SA- verhindert werden. In diesem Fall wird jedoch die Zugriffszeit des D-RAM durch das. späte Anlaufen des Leseverstärkers SA^ eingeschränkt'. Um den Fehlbetrieb des Schaltkreises zu.verhindern und uiri die Zugriffszeit zu verkürzen, ist es deswegen notwendig, das Taktsignal Φ-- präzise festzusetzen, wie es oben

IrA.

beschrieben wurde.

Darüber hinaus wird der geeignete Ausgabezeitpunkt des Taktsignals Φ-, auch durch die Schwankungen der Schaltkreischarakteristika beeinflußt, die durch die Streuung der Fabrikationsbedingungen und durch die Schwankungen der Betriebstemperatur des MOSIC verursacht werden.

Zum Beispiel sind die in dem Schaltbild von Figur 8 dargestellten Wortleitungen WL- - und WL₁ „ aus einer Materialschicht mit hohem Schmelzpunkt hergestellt, wie z.B. einer leitenden Polysiliziumschicht oder einer Molybdänsilizidschicht, die gleichzeitig mit dem Gate des Schalter-MOSFET Q_M ausgebildet wird. Jede dieser Wortleitungen hat für sich einen nicht zu vernachlässigenden Widerstand.

Darüber hinaus ist jede der Wortleitungen an einen para-

33U002

sitären Kondensator gekoppelt, · der aus dem Gatekondensator des Schalter-MOSFET ζλ. aufgebaut ist. Als Folge daraus stellt jede der Wortleitungen im wesentlichen einen Schaltkreis mit konstanter Verteilung (distribution constant circuit) dar. In anderen Worten, jede Wortleitung hat eine nicht zu vernachlässigende Verzögerungscharakteristik, Von den beiden Anschlüssen jeder Wortleitung, die sich auf das Halbleitersubstrat erstrecken, wird übrigens der Anschluß, der mit der Ausgabe des Decoders RC-DCR beaufschlagt werden soll, als der "nahe liegenden Anschluß der Wortleitung" bezeichnet, wohingegen der Anschluß fern vom Decoder RC-DCR als der "entfernt liegende Anschluß der Wortleitung" bezeichnet wird.

Die Zeitspanne von dem Augenblick, zu dem das decodierte Signal an den naheliegenden Anschluß der Wortleitung, die ausgewählt werden soll, angelegt wird, bis zu dem Augenblick, zu dem das Potential am entfernt liegenden Anschluß dieser Wortleitung auf einen Pegel ansteigt, der höher ist als der . erwünschte Wert, wird von den Verzögerungscharakteristika derselben Wortleitung beeinflußt. Wenn das Taktsignal Φ_ΌΆ zu einem verhältnismä_ßig frühen Zeitpunkt erzeugt wird, wird es unmöglich, die Information der Speicherzelle,, die in der Nachbarschaft des entfernt liegenden. Anschlusses der Wortleitung angeordnet ist, auf normale Weise auszulesen.

Um unbeachtet der Verzögerungscharakteristika -jeder Wortleitung, die durch die Streuung bei der.IC-Herstellung und durch die Schwankungen der Betriebstemperatur verursacht werden, das normale Datenlesen zu ermöglichen, werden die Verzögerungscharakteristika einer entsprechenden Leitung detektiert. Der Zeitpunkt der Erzeugung des Taktssignals Φ zur Steuerung des Leseverstärkers SA₁ wird in Übereinstimmung mit dem detektierten Wert verändert.

Eine Ausführungsform, die diese Betriebsweisen ermöglicht, ist in der folgenden Art und Weise aufgebaut.

Im einzelnen ist das Signal am entfernt liegenden Anschluß der gepaarten Blindwortleitungen, an die, wie in Figur 8 gezeigt, die Blindzelle gekoppelt ist, als der Eingangsimpuls ausgebildet, der auf den nicht gezeigten Impulsgenerator <i> -GEN gegeben werden soll, der so ausgeführt ist, daß er einen Aufbau ähnlich dem des Schaltkreises in Figur 3 hat. In diesem Falle wird, um zu verhindern, daß die entfernt liegenden Anschlüsse der gepaarten Blindwortleitungen kurzgeschlossen werden, und um den Impulsgenerator Φ -GEN zu erlauben, auf die

ir A.

Potentialänderung am entfernt liegenden Anschluß jeder Blindwortleitung zu antworten, ein geeigneter Spannungszusammensetzer (voltage composer) zur Verfügung gestellt. Dieser Spannungszusammensetzer (nicht dargestellt) kann aufgebaut sein aus: Einem Paar von Eingangs-MOSFETs, deren Sources gemeinsam mit einem Ausgangsschaltungspunkt verbunden sind, deren Gates auf die entfernt liegenden Anschlüsse, der jeweils entsprechenden Blindwortleitungen geschaltet sind und deren Drains gemeinsam mit dem An-Schluß einer Versorgungsquelle verbunden sind; und einem ' .Vorlade-MOSFET, dessen Drain-Source-Pfad zwischen den Ausgangsschaltungspunkt und einem geerdeten Punkt geschaltet ist und dessen Gate mit einem Vorladesignal beaufschlagt wird, das in Phase mit dem RAS-Signal ist. Die Ausgabe des so aufgebauten Spannungszusammensetzers wird als ein Eingangs-,impuls auf den Impulsgenerator Φ -GEN gegeben. Die Ausgabe dieses Impulsgenerators Φ_ρ -GEN wird als das Taktsignal Φ_- verwendet.

Dieser Aufbau macht von dem Merkmal Gebrauch, daß die gepaarten Blindwortleitungen so ausgeführt sind, daß sie denselben Aufbau wie jede Wortleitung der in Figur 8 gezeigten Speicheranordnung M-ARY haben, so daß im wesentlichen ihre Verzögerungscharakteristika mit denen .jeder Wortleitung übereinstimmen. Als Folge davon, daß der Arbeitspegel des Eingangsimpulses vom Impulsgenerator Φ -GEN

- 38 - 33H002

geeignet gesetzt wird, kann das Taktsignal Φ_ρΑ gleichzeitig damit erzeugt werden, daß die Potentiale an den entfernt liegenden Anschlüssen der Blindwortleitung auf einen geeigneten Wert angehoben werden.

Die Simulation der Verzögerungscharakteristika jeder Wortleitung kann durch die Zurverfügungstellung und Anwendung einer zusätzlichen Blindwortleitung durchgeführt werden, die unabhängig von den gepaarten Blindwortleivtungen ausgeführt wird. In diesem Fall wird die zusätzliche Wortleitung auf dem ausgewählten Potential gehalten, selbst wenn z.B. eine der gepaarten Blindwortleitungen als Antwort auf das dem Taktsignal Φ_ν entsprechende Signal aUSgewählt wird. Falls die zusätzliche Blindwortleitung zur Verfugung gestellt wird, kann ihr entfernt liegender An-Schluß direkt auf den Eingang des Impulsgenerators Φ -GEN geschaltet werden.

In Übereinstimmung mit dem soweit beschriebenen Aufbau kann der Fehlbetrieb verhindert werden, weil das Taktsignal Φ_ρ zuverlässig synchron mit dem dip Auswahl beendenden Takt der Speicherzelle erzeugt werden kann, die auf der Seite des entfernt liegenden Anschlußes der Wortleitung, angeordnet ist. Darüber hinaus kann, der D-RAM mit hoher Arbeitsgeschwindigkeit zur Verfügung gestellt werden, weil·· man keinen über das notwendige Maß hinausgehenden Zeitrahmen zum Anstieg des Taktsighals Φ_ρ zur Verfügung stellen muß. Weiterhin kann dieses Taktsignal Φ_ρ 'in Übereinstimmung mit den Schwankungen und der Streuung der die Wortleitung auswählenden Betriebsweisen erzeugt werden. Die vorliegende Erfindung soll nicht.auf die. bislang beschriebenen Aus führun'gs formen beschränkt werden.

Die folgenden MOSFETs können.zu dem in Figur 3 gezeigten Schaltkreis hinzugefügt werden,

Om die Zugriffszeit des D-RAM zu verkürzen, wird z.B. angestrebt, daß die Taktimpulsgeneratoren innerhalb einer relativ kurzen Zeitspanne auf ihre Vorladezustände zurückgekehrt sind, wenn das RAS und das CAS-Signal nicht auf den

33H002

D-RAM gegeben werden. In dem in Figur 3 gezeigten Schaltkreis wird die Zeitspanne von dem Augenblick, zu dem die Vorladung in Gang gesetzt wird, bis zu dem Augenblick, zu dem der Schaltungspunkt N-. den hinreichenden Vorladepegel (d.h., den niedrigen Pegel) annimmt, verhältnismäßig in die Länge gezogen. Im einzelnen wird die Vorladung des Schaltungspunktes N., , weil sie über den MOSFET Q₅ durchgeführt wird, solange nicht in Gang gesetzt_?.wie der MOSFET Qt- in seinem nicht—leitenden Zustand gehalten wird, selbst wenn der Eingangsimpuls Φ gleichzeitig mit der Erzeugung des Vorladeimpulses Φ auf den niedrigen Pegel abgesenkt wird. Der Zeitpunkt des Einschaltens des MOSFET Q₅ wird unter Berücksichtigung des Vorladeimpulses Φ um eine solche Verzögerungszeit verschoben, wie sie durch den Vorlade-MOSFET Qg und den Unterbrechungs-MOSFET Q₁ bestimmt wird. Die Vorladerate des Schaltungspunktes N₁ wird, wenn der MOSFET Q₅ angeschaltet ist, durch die Leitfähigkeitscharakteristika desselben MOSFET Q₁- beschränkt.

Damit der MOSFET Q₅ innerhalb einer möglichst kurzen Zeitspanne nach Erzeugung des Vorladeimpulses Φ von seinem nicht—leitenden in seinen leitenden Zustand gebracht 'werden kann, kann deswegen ein erster MOSFET zur Verfügung gestellt werden, dessen Drain-Source-Pfad zwischen den Anschluß der Versorgungscjuelle V und das Gate des MOSFET Q₅ geschaltet wird und dessen Gate mit dem Vorladeimpuls Φ beaufschlagt wird.

Um dem Schaltungspunkt N₁ zu. ermöglichen, seinen Vorladezustand auf direktem Wege wieder herzustellen, kann darüber hinaus ein zweiter MOSFET zur Verfügung gestellt werden, dessen Drain-Source-Pfad zwischen den Schaltungspunkt N₁ und den Massepunkt des Schaltkreises geschaltet wird und dessen Gate mit dem Vorladeimpuls Φ beaufschlagt wird. Falls notwendig kann weiterhin ein dritter MOSFET zur Verfügung gestellt werden, dessen Drain-Source-Pfad zwischen den Schaltungspunkt N₁ und den Drain-Anschluß des

_ _4O._ 33H002

zweiten MOSFET geschältet wird und dessen Gate mit der Spannung der Versorgungsquelle beaufschlagt wird.

Es können sowohl der erste und der zweite MOSFET als auch nur einer von beiden zur Verfügung gestellt werden.

Um dem Ausgangsimpuls Φ , zu ermöglichen, auf direkterem Wege seinen Vorladepegel wieder herzustellen, kann darüber hinaus noch ein vierter MOSFET zur Verfügung gestellt werden,dessen Drain-Source-Pfad mit dem Drain-Source-Pfad des Ausgangs-MOSFET Q₄ parallel geschaltet ist und dessen Gate mit dem Vorladeimpuls Φ beaufschlagt wird.

Falls der erste, zweite und vierte MOSFET gleichzeitig zur Verfugung gestellt wird, wird die Vorladerate des Taktimpulsgenerators weiter erhöht.

Andererseits können die Mittel zur Detektierung der Spannung zur Ingangsetzung der Bootstrap-Wirkungsweise in verschiedenen Formen abgewandelt werden, einschließlich der Mittel, die von einem Spannungsvergleicher Gebrauch machen, der different!eile MOSFETs usw. anwendet.

Claims

iL

*.; 33H002

WIDENMAYERSiTKÄSSE 17, D-8000 MÜNCHEN 22

HITACHI, LTD.

18. April 1983

DEA-25 963

• Taktgeber und damit arbeitender dynamischer Speicher

PATENTANSPRÜCHE

1. Taktxmpulsgenerator, gekennzeichnet durch

(a) einen ersten IGFET (Q₁.) zur Beaufschlagung eines ersten Schaltungspunktes (N-) mit einem Eingangsimpuls,

(b) einen Bootstrap-Kondensator (^_B) _t der zwischen den

genannten ersten Schaltungspunkt (N.) und einen zweiten Schaltungspunkt geschaltet ist, und

(c) einen Treiber (Q₁, Q₀, Q^-Q_1n), der so ausgelegt ist, daß er für eine Spannung, die am genannten ersten Schaltungspunkt (N..) als eine Eingangs spannung auftritt, aufnahmebereit ist und der daher zur Erzeugung einer Ausgangsspannung am genannten zweiten Schaltungspunkt dient, die so ausgelegt ist, daß sie dann einen niedrigen Pegel aufweist, wenn die genannte Eingangsspannung niedriger als ein zu detektierender Wert ist, und die dann einen hohen Pegel aufweist, wenn die genannte Eingangsspannung höher als der genannte Wert ist,

j NAOHeEREtOHT

wobei am genannten ersten Schaltungsp^i.kt (N. ) ein Signal auf einem erhöhten Pegel erzeugt wird.

2. Taktxmpulsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß der genannte Treiber umfaßt:

(a) einen Spannungsdetektor (CL-Q_1n) zur Erzeugung des Ausgangsspannung, die am genannten ersten Schaltungspunkt (N^) auftritt; und

(b) einen Bootstrap-Kondensator-Ansteuerkreis (Q-i / Q^) / der so ausgelegt ist, daß er für ein $ignal aufnahmebereit ist, das vom genannten Spannungsdetektor (Q_fi-Q_1o) erzeugt wird, zur Erzeugung einer Ausgangsspannung, die an. dem genannten zweiten Schaltungspunkt angelegt werden soll. ,

3. Taktimpulsgenerator nach Anspruch 2, dadurch g ekennzeichnet , daß der genannte Spannungsdetektor Q₁₀) ein Signal erzeugt, das einen hohen Pegel aufweist,

*"** wenn seine Eingangsspannung geringer' als der zu detektierende Wert ist, und einen niedrigen Pegel aufweist, wenn die genannte Eingangsspannung höher als der genannte Wert ist; und daß der Bootstrap-Kondensator-Ansteuerkreis (Q , Q) ein Signal erzeugt, dessen Phasenlage entgegengesetzt zu der des Signals ist, das vom genannten Spannungsdetektor (19) erfaßt und von diesem her gespeist wird.

ORIGINAL INSPECTED

.:!, ί * *.Γ '%1~' ".·.*'.*' j NACHQEREIOHTJ

4. Taktimpulsgenerator nach Anspruch 3, dadurch gekennzeichnet, daß der genannte IGFET (Q,-)

(a) einen Drain-Source-Pfad aufweist, der zwischen einen Schaltungspunkt, der mit dem genannten Eingangsimpuls beaufschlagt wird, und den genannten ersten Schaltungspunkt (N^) geschaltet ist; und

(b) ein Gate aufweist, das mit der Ausgabe des genannten Spannungsdetektors (Q^-Q₁ ) beaufschlagt wird.

5. Taktimpulsgenerator nach Anspruch 4, weiterhin dadurch gekennzeichnet, daß ein zweiter IGFET (Q ) einen Drain-Source-Pfad aufweist, der zwischen den Ausgangsanschiuß des genannten Spannungsdetektors (Q^-Q₁„) und das Gate des

D IU genannten ersten IGFET (Q^) geschaltet ist, und der ein Gate ■aufweist, das mit einer Referenzspannung beaufschlagt wird.

6. Taktimpulsgenerator nach Anspruch 3, dadurch gekennzeichnet , daß der genannte Spannungsdetektor

(a) einen dritten (Q„) und einen vierten (Q ) IGFET, deren Drains und Gates miteinander über Kreuz geschaltet sind;·

(b) einen fünften IGFET (Q^) dessen Drain-Source-Pfad

zwischen den Anschluß einer Versorgungsquelle (V^) und den Drain-Anschluß des genannten dritten IGFET (Q_) geschaltet ist, und dessen Gate auf den genannten ersten Schaltungspunkt (N₁ ) geschaltet ist; und

(c) ein Lastelement (Q₀), das zwischen den Anschluß der

\J \J I T

NAOHGEREICHT]

Versorgungsquclle ^qq} ^{und den} Drain-¹ Anschluß des genannten vierten IGFET (Q₉) geschaltet ist.

7. Taktimpulsgenerator nach Anspruch 6, dadurch gekennzeichnet, daß das genannte Lastelement einen sechsten IGFET (Q₀) beinhaltet, dessen Drain-

Source-Pfad zwischen den genannten Anschluß der Versorgungs-5. quelle (^v _rr) und den Drain-Anschluß des genannten vierten IGFET (Qg) geschaltet ist, und des'sen Gate mit einem Impulssignal beaufschlagt werden soll, wobei der genannte Spannungs detektor (Q,,-Q₁ _) dynamisch betrieben wird.

■ 0 IU

8. Taktimpulsgenerator nach Anspruch 7, weiterhin dadurch gekennzeichnet, daß er einen siebten IGFET '(Q_1n) aufweist, dessen Drain-Source-Pfad mit .dem' Drain-Source-Pfad des genannten dritten IGFET (Q₇) parallel geschaltet ist und dessen Gate mit dem' genannten Impulssignal .beauf ■ schlagt werden soll.

9. Taktimpulsgenerator nach Anspruch'3, dadurch g e . kennzeichnet, daß der genannte ßootstrap-Kondensator-Ansteuerkreis (Q₁, Q₃) umfaßt:

(a) einen zweiten IGFET (Q₂) , dessen Drain-Source-Pfad zwischen den genannten zweiten Schaltungspunkt und den Massepunkt des genannten Ansteuerkreises^ geschaltet ist und dessen Gate mit der Ausgabe des genannten Spannungsdetektors (Qg^-Q-I(O beaufschlagt werden soll; und

ORIQINAL INSPECTED

33H002

NACHQEREIOHTj

(b) ein Lastelement (Q₁), das zwischen den Anschluß der Versorgungsquelle (^vcc^ und den genannten zweiten Schaltungspunkt geschaltet ist.

10. Taktimpulsgenerator nach Anspruch.9, dadurch gekennzeichnet, daß das genannte Lastelement einen dritten IGFET (Q₁) beinhaltet, dessen Drain-Source-Pfad zwischen den Anschluß der Versorgungsquelle (V₀₀) und den genannten zweiten Schaltungspunkt geschaltet ist, und dessen Gate auf den genannten ersten Schaltungspunkt (N₁) geschaltet ist.

•11. Taktimpulsgenerator nach Anspruch 3, weiterhin dadurch gekennzeichnet , daß ein Ausgangsschaltkreis ' (Qo/ Q4) umfaßt: ·

.. (a) einen ersten Ausgangs-IGFET (Q₄), der einen Gate-Anschluß, der mit der Ausgabe des genannten Spannungsdetektors (Q_g-Q_1n) beaufschlagt werden soll, einen Drain-Anschluß und einen Source-Anschluß aufweist; und

. (b) einen zweiten Ausgangs-IGFET (Q₃), der· einen Gate-Anschluß, der auf den genannten ersten Schaltungspunkt (N₁) geschaltet ist, einen Drain-Anschluß und einen Source-Anschluß aufweist.

12. Dynamischer Speicher, gekennzeichnet

durch

(a) eine Speicheranordnung (M-ARY), die eine Vielzahl von

: : "ί? ' : :. : Inaohoereioht

-·,— or — i. ·- I

in einer Matrixform angeordneten Speicherzellen (M-CEL), eine Vielzahl von Datenleitungen (DL), auf die die Dateneingangs- und ausgangsanschlusse der entsprechenuen Speicherzellen geschaltet sind, und eine Vielzahl von Wortleitungen (WL), auf die die Auswahlanschlüsse der entsprechenden Speicherzellen geschaltet sind, umfaßt;

(b) eine Vielzahl von Blindzellen (D-CEL), die jeweils auf die genannten Datenleitungen (DL) geschaltet sind;

(c) eine Blindwortleitung zur Auswahl der genannten Blindzellen (D-CEL);

(d) eine Vielzahl von Leseverstärkern (SA), die jeweils auf die genannten Datenleitungen (DL) geschaltet sind; und

(e) eine Vielzahl von Taktimpulsgeneratoren, zur Erzeugung von Taktimpulsen, wobei jeder der genannten Taktimpulsgeneratoren beinhaltet: · ' ■

(a) einen ersten IGFET, der über seinen Drain-Source-. Pfad einen Eingangsimpuls an einen ersten Schaltungspunkt

anlegt; ,

(b) einen Bootstrap-Kondensator, der zwischen den genannten ^ersten Schaltungspunkt und einen zweiten Schaltungspunkt geschaltet ist;

(c) einen Spannungsdetektor, der so.ausgelegt ist, . ' daß er für eine Spannung, die am genannten ersten Schaltungspunkt als eine Eingangsspannung auftritt, aufnahmebereit ist und deshalb eine Ausgangsspannung erzeugt, die so ausgelegt ist, daß sie dann einen hohen Pegel aufweist, wenn die genannte Eingangsspannung geringer als ein zu detektierender

• * -B ST _» - . ■ ₄

* * tr · ν «·#' *t ft · * fv

, NACHGEREICHT

Wert ist, und die dann einen niedrigen Pegel aufweist, wenn die genannte Eingangsspannung höher als der genannte Wert ist;

(d)·. einen Bootstrap-Kondensator -Ansteuerschaltkreis zur Erzeugung eines Signals am genannten zweiten Schaltungspunkt, das so ausgelegt ist, daß es eine Phasenlage entgegengesetzt zu der der Ausgangsspannung, die' vom genannten Spannungsdetektor gespeist wird, aufweist; und

(e) einen Gegentaktausgangsschaltkreis mit ersten und zweiten Ausgangs^-IGFETs, die so angepaßt sind, daß sie sowohl von einer Ausgangsspannung, die vom genannton Spannungsdetektor erzeugt wird, als auch von einer . Spannung, die am genannten ersten Schaltungspunkt tritt, angesteuert, werden.

13. . Dynamischer Speicher nach Anspruch 12, dadurch gekennzeichnet, daß der Betrieb eines jeden der genannten Leseverstärker von einem der genannten Taktimpulsgeneratoren gesteuert wird, und dadurch, daß die Eingangsimpulse, die an den Taktimpulsgenerator zur Steuerung der Betriebsweise der genannten Leseverstärker angelegt werden sollen, vom anderen Anschluß der Blindwortleitung her erzeugt werden, deren einer Anschluß mit einem Ansteuersignal beaufschlagt wird.