DE3311509A1

DE3311509A1 - Erkennungsmittel fuer herzvorgaenge fuer die anwendung mit einem deltamodulator

Info

Publication number: DE3311509A1
Application number: DE19833311509
Authority: DE
Inventors: David K. 2120 Pennant Hills New South Wales Money; Tibor A. 2047 Drummoyne New South Wales Nappholz
Original assignee: Telectronics Pty Ltd
Current assignee: Telectronics Pty Ltd
Priority date: 1982-06-30
Filing date: 1983-03-25
Publication date: 1984-01-05
Anticipated expiration: 2003-03-26
Also published as: AU1359383A; AU560248B2; FR2529730B1; GB8306053D0; FR2529730A1; DE3311509C2; GB2123560B; GB2123560A; US4509529A

Description

Die Erfindung betrifft Deltamodulatoren zum Verarbeiten interner physiologischer Signale, die durch eine implantierbare medizinische Prothese abgefühlt werden, und insbesondere logische Schaltungen zum Betrieb an dem Ausgang eines Deltamodulators, um Vorgänge von Interesse festzustellen, die durch ein physiologisches Signal dargestellt werden.

Die deutsche Patentschrift ... (deutsche Patentanmeldung P 32 37 199.3) beschreibt einen Deltamodulator, der eine Zeitbereichsverarbeitung interner physiologischer Signale gestattet. Die Anwendung eines derartigen Modulators gestattet digitale Zeitbereichs- oder Frequenzbereichsverarbeitung analoger physiologischer Signale, sogar in der Eingangsstufe eines Herzschrittmachers, z.B. anstelle herkömmlicher analoger Frequenz-Bereichsverarbeitung. Das Eingangssignal wird in einen Bitstrom umgewandelt, der zusätzlich zu dem Betrieb innerhalb des Schrittmachers, auf einen äußeren Monitor übertragen werden kann. Der Bitstrom kann zum Ausbilden einer genauen Rekonstruktion des abgefühlten Signals angewandt werden.

Der in dieser Patentschrift offenbarte Deltamodulator folgt im Betrieb dem analogen, zu überwachenden Signal. Es wird eine kontinuierliche Reihe von Bitproben erzeugt, wobei die zwei Zustände der Bitproben Veränderungen in entsprechenden entgegengesetzten Richtungen in dem abgefühlten Signal darstellen. Wenn das Eingangssignal beginnt sich in einer Richtung zu verändern, wird eine Reihe Bits mit einem Überschuß von einem Wert durch den Deltamodulator erzeugt; eine Veränderung in dem Eingangssignal in der entgegengesetzten Richtung führt zu einer Reihe von Bits, die mit einem Überschuß eines entgegengesetzten Werts erzeugt werden. Das Eingangssignal zu dem Deltamodulator kann dadurch rekonstruiert werden, daß für jede empfangene Bitprobe bzw. Bitmuster eine Stufe festgelegter Größe genommen wird, wobei die Richtung der Stufe von dem Wert des Bitmusters abhängt. Wenn sich das Eingangssignal einmal auf ein ruhiges Niveau eingestellt hat und der Deltamodulator das Eingangssignal aufgenommen hat, werden Bitmuster alternierender Werte erzeugt. Ein Überschuß an Bitproben oder

- 12 -

-μ-

Mustern des gleichen Wertes werden sodann nur dann erzeugt, wenn.sich das Eingangssignal zu verändern beginnt. Solange der Deltamodulator arbeitet mit einer Rate, die schnell genug ist, folgt das rekonstruierte Signal genau dem Eingangssignal.

Es ist jedoch auch wichtig/ daß der Deltamodulator mit keiner zu schnellen Rate arbeitet. Bei dem System wird ein Herzvorgang von Interesse (z.B. eine P-Welle oder eine R-Welle) durch vier aufeinanderfolgende Aufgangsmuster des Deltamodulator s mit gleichem Wert erkannt. Eine Folge von Bitmustern des gleichen Wertes kann für ein Signal erzeugt werden, das kontinuierlich in der gleichen Richtung verändert wird, wenn ein Nacheilen in dem Ansprechen des Modulators vorliegt. Da die Modulator Bitmuster bezüglich des sich verändernden Eingngssignals "überholen" müssen, wird eine Reihe Bits des gleichen Wertes'erzeugt. Ein Deltamodulator muß daher in der Anstiegszeit begrenzt werden; es ist eine "Überschreitung der Anstiegsgeschwindigkeit",die zu einer Reihe von Bitmustern gleichen Wertes führt, während der Modulator das Eingangssignal auffängt. Ein grundlegendes Problem mit einem derartigen in der Anstiegszeit begrenzten Deltamodulator besteht darin, daß' die durch die Vorrichtung erzeugte Bitreihe keine wahre digitale Darstellung des analogen Eingangs wiedergibt und von den Bits keine echte Nachbildung des Eingangssignals rekonstruiert werden kann. Wenn die Taktrate des Modulators erhöht wird, so daß dem Eingangssignal genau gefolgt werden kann, muß ein unterschiedliches Verfahren zum Feststellen eines Vorgangs von Interesse angewandt werden; Geräuschsignale können ebenfalls verfolgt werden und eine Geräuschspitze kann als ein Vorgang von Interesse "erkannt" werden.

Es besteht ein weiteres Problem, das unzweckmäßig bei der Anwendung eines Deltamodulators ist, wenn Signale, wie Herzsignale, überwacht werden, insbesondere dort, wo der zu erkennende Vorgang von Interesse das Auftreten einer P-Welle ist. Eine P-Welle besitzt typischer Weise eine Amplitude so niedrig wie etwa 300 Mikorvolt. Im Anschluß an das Erzeugen eines Schritt-

- 13 -

/It-

macherimpulses, wenn der Deltamodulator in einen implantierbaren Herzschrittmacher eingebracht worden ist, ergibt sich eine Repolar is ierung der Grenzfläche Elektrode-Gewebe und diese führt zur Erzeugung eines Signals, das sehr groß ist und den Eingang des Deltamodulators überlasten kann. Dies bedeutet, daß, obgleich der Modulator das Eingangssignal überholt, kleine Signale wie ein P-Welle, das auf der Repolarisierungs-Wellenform auftritt, nicht festgestellt werden können. Im Anschluß an das ERzeugen eines Schrittmacherimpulses, insbesondere bei einem Zweikammer-Schrittmacher, bei dem atriale Schläge erkannt werden müssen, sollte es möglich sein, P-Wellen zu einer Zeit festzustellen, bei der angenähert 100 Millisekunden im Anschluß an die Erzeugung des Schrittmacherimpulses vergangen sind.Es ist jedoch schwierig, P-Wellen mit Deltamodulatoren und logischen Erkennungskreisen nach dem Stand der Technik aufgrund von Uberlagerungseffekten festzustellen.

Eine der Erfindung zugrundeliegende Aufgabe besteht darin, logische Erkennungskreise für die Anwendung mit einem Deltamodulator zu schaffen, und insbesondere einen Deltamodulator für den Betrieb auf einem abgefühlten Herzsignal, der ein Erkennen von Vorgängen von Inter-esse in Gegenwart der Elektrodenerholung oder Repolarisierungswellenform gestattet und ohne daß der Modulator übermäßig in seiner Anstiegszeit begrenzt ist an einer Stelle, wo ein Gleichlauf des abgefühlten Signals ungenau ist. ((Unter Anwendung der erfindungsgemäßen Ausführungsform können alle, auch sehr schnelle Veränderungen der Wellenformen genau festgestellt werden; dies wird nur dann ungenau, wenn sich das abgefühlte Signal bei einer Rate größer als etwa 0,65 Volt pro Sekunde verändert, gut über der Rate, bei der typische Herzsignale wechseln. Gleichzeitig sind die logischen Schaltungen gegenüber Geräuschen relativ unempfindlich).

Erfindungsgemäß wird ein Deltamodulator wie in der oben genannten deutschen Patentschrift angewandt. Der Deltamodulator selbst wird weiter unten nur kurz bezüglich seiner Eingangs- und Ausgangssignale erläutert, sowie einiger der zusätzlichen Taktsignale ·

- 14 -

-A -

die intern erzeugt werden. Die Einzelheiten des Deltamodulators sind nicht wichtig für das Verständnis der vorliegenden Erfindung, Der Hauptunterschied zwischen dem Deltamodulator nach dem Stand der Technik und demjenigen, der in den Erfindungsgegenstand eingesetzt wird besteht in der Musterrate; erfindungsgemäß wird die Musterrate von 500 Hz auf 8 kHz erhöht, um so ein genaueres Verfolgen der Eingangssignale zu gestatten. Der erfindungsgemäße Gegenstand befaßt sich damit, wie Vorgänge von Interesse noch in Gegenwart eines Geräuschs in dem Eingangssignal und der Elektrodenerholungs-Wellenform festgestellt werden können.

Bei dem Deltamödulator nach dem Stand der Technik erscheint das analoge Signal an einem Eingangsterminal und eine Bitreihe tritt an dem Ausgangsterminal auf. Das Eingangssignal wird durch einen Kondensator an den Pluseingang eines !Comparators gekuppelt, der Minuseingang des Komparators it mit einem Bezugspotential verbunden. Unter der Annahme, daß z.B. das Eingangssignal von einem ruhigen Niveau anzusteigen beginnt. Dies kann zu einem Ansteigen des Potentials an dem Pluseingang des Komparators führen und der Ausgang des Komparators schaltet in einen entsprechenden Zustand. Dieser Zustand des Ausgangs führt dazu, daß eineerstes¹ Stromquelle einen Stromfluß durch den Eingangskop&ensator steuert, der dazu neigt, das Potential an dem Pulseingang des Komparators auf das Bezugspotential zurückzuführen. In ähnlicher Weise und in Ansprechen auf den Modulatoreingang, der sich im entgegengesetzten Zustand befindet, steuert eine weitere Stromquelle einen Stromfluß durch den Kondensator in entgegengesetzter Richtung, wenn das Eingangssignal von einem ruhigen Niveau abfällt. Der gesamte Betrieb wird getaktet, so daß die Ausgangs-Bitmuster mit einer konstanten Rate abgeleitet werden, wobei Ausgangsbits unterschiedlicher Werte zu gleichgroßen, jedoch entgegengesetzt gepolten Spannungsstufen über dem Eingangskondensator führen. Im Falle eines konstanten oder'nicht veränderten Eingangs, erscheinen alternierende 0 und 1 Bitwerte an dem Ausgang des Deltamodulators.

- 15 -

Der Deltamodulator bedingt nicht, daß das Potential an dem .Pulseingang des Komparators demjenigen an dem Eingangsterminal nachläuft. Der Pulseingang des Komparators stellt eine praktische Erdung an dem auf den Minuseingang beaufschlagten Potential dar. Was geschieht ist, daß der Eingangskondensator geladen und entladen wird durch zwei Stromquellen, so daß das Potential an dem Eingangsterminal ein Kondensatorpotential zu addiert oder subtrahiert, dergestalt, daß das sich ergebende Niveau an dem Pulseingang des Komparators gleich dem Bezugspotential ist.

Erfindungsgemäß wird die Bitmusterreihe an dem Ausgang eines Herzschrittmacher-Deltamodulators einer digitalen Verzögerungsleitung zugeführt, deren Ausgang eine verzögerte Version oder Replik der ursprünglichen Reihe darstellt. Es ist ein Zähler zum Ableiten einer Zählung vorgesehen, der Unterschiede zwischen den zwei Bitmusterreihen aufzeigt. Eine beginnende Differenzzählung wird durch ein alternierendes Einführen einer der ursprünglichen und verzögerten Bitmusterreihen ausgebildet, und eine Umkehrung der anderen zu dem Rauf/Runter Eingang eines getakteten Rauf/Runter-Zählers.

Es sind drei unterschiedliche logische Erkennungskreise vorgesehen, von denen alle auf die Zählung bezüglich des Vorliegens eines Vorgangs von Interesse ansprechen. Der erste logische Erkennungskreis wird durch die Zählung in dem Zähler, sobald diese einen ersten vorherbestimmten Wert erreicht, getriggert. (Das Wort "Zählung" bedeutet .hier die absolute Größe einer Zählung, die positiv oder negativ sein kann, wie sich weiter unten ergibt). Im Anschluß an diesen Triggervorgang bestimmt der logische Erkennungskreis, ob die Zählung einen zweiten, unterschiedlichen,vorherbestimmten Wert passiert. Erfindungsgemäß wird angenommen, daß solange die Zählung nicht unter einenzweiten,''niedrigeren vorherbestimmten Wert innerhalb von zwei Millisekunden, nachdem die Zählung den ersten vorherbestimmten Wert erreicht hat, eine P-WeHe oder eine R-Welle in dem Eingangssignal vorliegt.

- 16 -

- ye -

Der zweite logische Erkennungskreis wird durch eine einen vorherbestimmten Wert erreichende Zählung in ähnlicher Weise getriggert. Es wird ein Ausgang erzeugt, der einen Vorgang von Interesse aufzeigt, wenn während eines Zweimillisekunden Intervalls im Anschluß an das Triggern des Schaltkreises, die Zählung an oder über einem vorherbestimmten Wert über eine gesamte vorherbestimmte Zeit liegt. Erfindungsgemäß ist dieser vorherbestimmte Wert der gleiche wie der Wert der Zählung, die den Schältkreis zunächst triggert und die gesamte vorherbestimmte Zeit beläuft sich auf eine Millisekunde.

Der dritte logische Erkennungskreis wird in der gleichen Weise durch den einen vorherbestimmten Wert erreichenden Zähler getriggert. Der dritte logische Erkennungskreis überwacht sodann direkt die Bitmusterausgänge des Deltamodulators über ein Zeitintervall von zwei Millisekunden. Es wird eine Anzeige eines Herzvorgangs von Interesse erzeugt, wenn das Verhältnis der Anzahl der Bitmuster des Zustandes, der zum Triggern des Kreises Anlaß gab zu der Anzahl der Bitmuster im entgegengesetzten Zustand einen vorhebestimmten Wert überschreitet. In anderen Worten, während eines zwei Millisekunden Zeitintervalls und bei Betreiben des Deltamodulators mit einer festliegenden Taktrate muß die Anzahl der Bitmuster des Zustandes, der Anlaß zur anfänglichen Schwellenwertzählung gab eine vorherbestimmte Anzahl.überschreiten, so daß von der Annahme ausgegangen werden kann, daß eine P-Welle oder eine R-Welle in dem Eingangssignal reflektiert wird.

Im Anschluß an das Feststellen eines Herzschlages, z.B. einer P-Welle oder einer R-Welle wird das System durch Rückstellen des Zählers auf null und durch Ingangsetzen der verzögerten Eingangsbitmusterreihe mit einer vorherbestimmten Anzahl von Bitmustern im alternierenden Zustand zurückgestellt. Somit stellt die verzögerte Bitmusterreihe einen nicht veränderten Eingang

- 17 -

wird bei der erfindnngsgemäßen Ausführungsform angewandt, um die Fähigkeit der Anstiegsrate des Deltamodulators zu erhöhen. Die A ENABLE, B ENABLE, C ENABLE Ausgangssignale des Delta-Modulators sind die gleichen, wie sie in der obigen deutschen Patentschrift beschrieben sind, mit der Ausnahme,-daß dieselben mit Raten 16 mal höher auftreten, und dies aufgrund der Anwendung eines schnelleren Systemtaktes. In der Fig. 1 sind vier Takte 14, 16, 18 und 20 gezeigt, die entsprechende Raten von 64, 4, 8 und 16 kHZ aufweisen. Die drei niedrigen Taktfrequenzen werden vom dem 64 kHz Grundtakt einfach durch Anwendung einer Kette von Zählern abgeleitet, die durch zwei dividieren, wie es allgemein bekannt ist. Jede Taktwellenform verändert sich an einer ansteigenden Kante in dem Ausgang der nächsthöheren Taktwellenform.

Der Ausgang des Delta-Modulators wird auf den Eingang des Schieberegisters und den logischen Entscheidungsblock 44 ausgedehnt. Dieser Block entspricht dem logischen Block, wie er gemäß der oben genannten deutschen Patentschrift erläutert ist. Der Takteingang des Blocks 44 wird mit der gleichen Musterrate gepulst (8 kHz im Gegensatz zu 500 Hz gemäß dem System nach der deutschen Patentschrift). Die Ausgangsmuster von dem Delta-Modulator werden reihenweise dem Schieberegister im Block 44 zugeführt. Die Logik in dem Block sucht vier aufeinanderfolgende 0 oderi Bitwerte, um das Vorliegen eines Herzschlages zu bestimmen, was zu einem Ausgangsimpuls an dem Terminal 46 führt.

Wie weiter oben beschrieben, besteht das Problem darin, daß beide gegenüber Geräusch unempfindlich sind und um sicherzustellen, daß vier aufeinanderfolgende Muster die gleichen· Werte für ein sich veränderndes Eingangssignal haben, muß die Anstiegszeit des Delta-Modulators begrenzt werden. Mit einer begrenzten Anstiegszeit des Delta-Modulators, folgen die Ausgangsmuster jedoch nicht eng dem Eingangssignal. Wenn sich das Eingangssignal schnell verändert bevor das Signalvon den dieses aufnehmenden Ausgangsmustern rekonstruiert worden ist, ergibt sich

- 20 -

keine schnelle Veränderung, d.h. ein niedriger Impuls, der eine große Signalschwingung überlagert, da das System auf die schnelle Veränderung in dem Eingang nicht anspricht. Deswegen wird eine höhere Musterrate sogar in einem System angewandt, das die gleiche oder ähnliche Stufengröße wie in das System nach der oben genannten deutschen Patentschrift aufweist. Obgleich dies jedoch das Verfolgen schnell wechselnder Signale gestattet, bedeutet dies auch, daß bei Vorliegen eines Geräuschs in dem Eingangssignal dieses in der Ausgangsbitfolge reflektiert wird. In einem System mit begrenzter Anstiegszeit, wird die Wirkung eines hochfrequenten Geräuschs wirksam verringert, da das rekonstruierte Ausgangssignal dem Eingangssignal nacheilt und das rekonstruierte Ausgangssignal tatsächlich schnelle Änderungen in dem Eingangssignal aufgrund eines Geräuschs "verpaßt" Mit einer schnellen Musterrate verfolgt jedoch das rekonstruierte Ausgangssignal (oder, genauer, das das Signal darstellende Ausgangsmuster des Delta-Demodulators) enger das

kann
Eingangssignal. Somit/ein Geräusch in dem Eingangssignal sehr schnell zu einer Aufeinanderfolge von Bitmustern gleichen Wertes führen, wobei bei dem Block 44 nach dem Stand der Technik mit einer schnellen Musterrate falsche Anzeigen von Herzschlägen aufgrund eines Geräusches in dem Eingang auftreten. Weiterhin würde die für das Anzeigen eines Herzschlages erforderliche Signalspannung wesentlich größer sein. Der Zweck des Schaltkreises gemäß Fig. 1 und 2 liegt darin, daß Muster bei einer Rate erzeugt werden, die ausreichend ist, um ein genaues Verfolgen eines Eingangssignals, einschließlich jedes in dem Eingangssignal auftretenden Geräusches (mit Ausnahme von sehr hochfrequentem Geräusch) zu ermöglichen, obgleich noch sichergestellt ist, daß das Geräusch in dem Eingangssignal nicht zu einem irrtümlichen Feststellen eines Herzschlages führt.

Die getakteten Muster an dem Ausgang des Delta-Modulators 12 werden auf den Eingang des Tors 32 im Block 26 beaufschlagt.

21 -

Dieser Block dient dazu, auf den Ausgangsleiter OP1 entweder die Wellenform an dem Ausgang des Delta-Modulators oder ein 4-kHz Signal von dem Takt 16 auszudehen. Der Ausgang des 8-Millisekunden monostabilen Multivibrators 36 ist gewöhnlich niedrig; das Tor 30 ist außer Eingriff, während der Inverter 28 das Tor 32 freigibt. Es ergibt sich somit, daß, obgleich der Multivibrator zurückgestellt ist, die Ausgangswellenform von dem Delta-Modulator durch das Tor 32 und OR-Gate 34 auf den Ausgangsleiter OP1 ausgedehnt wird. Nur wenn der Multivibrator getriggert ist durch ein Rückstellsignal an dem Ausgang des OR-Tors 64, geht der Q-Ausgang hoch unter Abschalten des Tors 32 und Freigeben des Tors 30. Zu diesem Zeitpunkt erscheint das 4-kHz Taktsignale auf dem Ausgangsleiter 0P1.

Eine digitale Verzögerungsleitung 38 stellt einfach eine Folge von 32 Flip-Flops dar, die in einem Schieberegister vorliegen. Die Bitmuster auf dem Leiter OP1, die an dem Eingang der ^i2itäi§S Verzögerungsleitung auftreten, werden durch das C ENABLE Signal an dem Ausgang des Inverters 24 getaktet. Das C-ENABLE Signal wird durch den Delta-Modulator erzeugt, wie kurz beschrieben werden wird und besteht aus negativen Impulsen, die mit einer 8 kHz Rate auftreten. Somit wird für jedes Bitmuster von dem Delta-Modulator 12, das sich durch das Tor 32 zu dem Leiter OP1 erstreckt, ein Taktimpuls zum Speichern des Musters in der digitalen Verzögerungsleitung erzeugt. Die 32 in der Verzögerungsleitung enthaltenen Muster geben zu jeder Zeit die letzten 32 an dem Ausgang des Delta-Modulators erzeugten Muster wieder. Andererseits, während das System zurückgestellt ist und das Tor 30 freigegeben ist, erscheint eine 4 kHz Wellenform auf dem OPiLeiter, während die Verzögerungsleitung durch Impulse getaktet ist, die mit einer 8 kHz Rate auftreten. Somit steuert jede Hälfte des 4 kHz Taktsignals die Speicherung eines Bits in der Verzögerungsleitung. Nach 32 C ENABLE Impulsen, die durch den Delta-Modulator erzeugt worden sind, enthält die digitale Verzögerungsleitung 32 alternierende 0 und 1 Bits. Der monostabile Multivibrator 36 steuert

- 22-

die Speicherung von alternierenden O und 1 Bitwerten in der Verzögerungsleitung für 8 Millisekunden, und da es ein 4 kHz Taktsignal ist, das auf den Eingang der Verzögerungsleitung beaufschlagt wird, während das System zurückgestellt ist, werden tatsächlich 64 Bits alternierender Werte in der Verzögerungsleitung während des Rückstellens gespeichert. Somit ist die Verzögerungsleitung in der Mitte der Rückstellsequenz, das Ende soll unerwähnt bleiben, mit alternierenden Bitwerten gefüllt.

Wie in der oben genannten deutschen Patentschrift beschrieben, erzeugt der Delta-Modulator drei Signale, A ENABLE, BENABLE und G ENABLE. Der C ENABLE Ausgang ist gewöhnlich hoch, jedoch wird ein kurzer negativer Impuls während jedes Betriebszyklus des Delta-Modulators erzeugt, d.h. mit der Musterrate. Jeder der A ENABLE und B ENABLE Ausgänge ist gewöhnlichnitedrig, jedoch erscheint ein positiver Impuls an einem dieser zwei Ausgänge übereinstimmend mit dem negativen C ENABLE IMpuls. Die A ENABLE und B ENABLE Impulse stellen ein strömendes Bitmuster unterschiedlicher Werte dar. Für ein absinkendes Eingangssignal wird ein B ENABLE Impuls erzeugt.

Unter Berücksichtigung des Oben Gesagten sind die ersten wenigen Weilenformen gemäß Fig. 3 verständlich. Die ersten beiden Wellenformen zeigen einfach zwei Systemtakte mit entsprechenden Raten von 16 kHz und B KHz. Die dritte Wellenform, das ENTSCHEIDUNGS-Signal, ist für das Verständnis der Erfindung nicht von Belang, obgleich dies zum Verständnis des Delta-Modulators gemäß der deutschen Patentschrift dienlich ist. Die DECISION oder ENTSCHEIDUNGS Impulse geben die genommenen Muster bei einer 8 KHz Rate wieder, wobei jeder Musterwert an der Führungskante des Impulses_bestimmt wird. Die vierte Wellenform gemäß Fig. 3 ist das C ENABLE Signal; jeder Impuls in dieser Wellenform tritt anschließend an einen entsprechenden DECISION Impuls auf.

Die fünfte Wellenform gemäß Fig. 3 ist das OP1 Signal in Fig. 1. Solange der Delta-Modulator ein Eingangssignal verfolgt und der monostabile Multivibrator 36 zurückgestellt ist, ist das OP 1 Signal das gleiche wie das Signal an dem Ausgang des Delta-Modulatoss

- 23 -

. clot-

Das 0Ρ1 Signal ist somit in der Fig. 3 so gezeigt, wie es bei einer 8 kHz Rate wechselt. Es ist zu beachten, daß die ersten fünf Muster in ihrer Polarität alternieren, um so einen nicht stattfindenden Wechsel des Eingangssignais aufzuzeigen.

Wie weiter oben erwähnt, wird der A-ENABLE Ausgang des Delta-Modulators in Übereinstimmung mit der Erzeugung eines C ENABLE Impulses gepulst, wann immer das Strommuster ein abnehmendes Eingangssignal darstellt. Somit wird die A ENABLE Wellenform in der Figur 3 als ein positiver Impuls gezeigt, übereinstimmend mit einem C ENABLE Impuls, wann immer das OpI Signal niedrig ist. In ähnlicher Weise wird ein B ENABLE Impuls erzeugt, in Übereinstimmung mit einem C ENABLE Impuls, wenn das OPI Signal hoch ist.

Das OPl-D Signal an dem Ausgang der digitalen Verzögerungsleitung ist das gleiche wie das 0P1 Eingangssignal mit der Ausnahme, daß es durch die Zeit verzögert wird, die erforderlich ist, um einen Bit durch die 32 Stufen des Blocks zu verschieben.

Da die Verzögerungsleitung durch die C-ENABLE 8 kHz Impulse getaktet ist, die durch 0,125 Millisekunden getrennt sind, ergibt sich, daß die durch den Block 38 eingeführte Verzögerung

(32) χ (0,125 Millisekunden) oder 4 Millisekunden beträgt.

(Wie weiter oben ausgeführt wird deshalb die Verzögerungsleitung mit alternierenden 0 und 1 Bits durch die Zeit aufgefüllt, die Mitte, bis eine 8 Millisekunden Rückstellsequenz erreicht ist). Die OP1-D Wellenform gemäß Figur 3 ätellt somit die Wellenform an dem Ausgang des Delta-Modulators dar, die 4 Millisekunden oder 32 fächern Muster früher auftritt.

Bevor der Wähler 42 beschrieben wird, sollte eine wichtige Taktgeber-Charakteristik der OP1 und OP1-D Wellenformen beachtet werden. Das dem Ausgang des Delt?»-Modulators entsprechende 0P1 Signal kann sich an der abfallenden Kante eines DECISION Impulses ändern. Der Delta-Modulator Ausgang verändert sich bevor der C ENABLE IMpuls und entweder der A ENABLE oder B ENABLE Impuls erzeugt werden, so daß ein Muster tatsächlich vor dem

-24 -

Erzeugen der ENABLE Impulse zur Verfügung steht. Die A ENABLE und B ENABLE Impulse steuern die Ladung eines Eingangskondensators des Delta-Modulators in entgegengesetzten Richtungen und somit muß das Strommuster an dem Ausgang des Modulators vor dem Erzeugen eines C ENABLE Impulses zur Verfügung stehen. Die digitale Verzögerungsleitung 38 wird jedoch durch die C ENABLE Impulse getaktet und dies bedeutet, daß Änderungen in der OPT-D Wellenform antder Führungskante jedes C ENABLE Impulses auftreten, wie durch die vierte Wellenform gemäß Fig. 3 gezeigt. Somit ergibt sich, daß von den in der Fig. 3 gezeigten 0P1 und OP1-D Wellenformen nicht nur die OP1-D Wellenform um 32 8 kHz Takte von dem OP 1 Signal verzögert ist, sondern die OP1-D Wellenform weiter durch 1/4 eines 8 kHz Taktzyklus verzögert wird. Mit anderen Worten sind die zwei Signale nicht nur relativ zueinander durch 32 Taktzyklen verzögert, sondern sie befinden sich geringfügig außer Phase.

Der Wähler 42 ist mit zwei Eingängen versehen. Der OP1 Eingang wird durch den Inverter 40 invertiert und auf den A Eingang aufgegeben, während das 0P1-D Signal direkt auf den B Eingang aufgegeben wird. Der Auswahleingang wird durch den Wähler vermittels eines 8 kHz Taktes gesteuert. Wenn der ausgeäwhlte Eingang hoch ist, erstreckt sich der OP1-D Eingang des Wählers 42 durch den Wähler zu dem Ausgang; wenn der. ausgewählte Eigang niedrig ist erstreckt sich der invertierte 0P1 Eingang zu dem Wähler durch die Vorrichtung zu dem Ausgang. Somit tritt einer der zwei Eingänge bei der Hälfte jedes 8 kHz Taktzyklus an dem Ausgang des Selektors oder Wählers auf, während der anderen Hälfte des Zyklus tritt der andere Eingang an dem Ausgang auf. Der Ausgang des Wählers erstreckt sich zu dem Rauf/Runter Eingang des Zählers 50 und die Wellenform an dem Rauf/Runter Eingang des Zählers ist in der neunten Linie der Figur 3 gezeigt.

- 25 -

Unter der Annahme, daß die OP1 und OP1-D Signale identisch sind, d.h. das Eingangssignal zu dem Delta-Modulator verändert sich nicht, so daß die alternierenden Bitmuster erzeugt werden. Obgleich das OP1-D Signal bezüglich zu dem OP1 Signal verzögert ist, sind beide identisch, da eines einfach bezüglich des anderen um das 32 fache des Musters verzögert wird. Da der Inverter 40 das OP1 Signal vor dessen Beaufschlagung auf den A Eingang des Wählers 42 invertiert und die zwei Wählereingänge in Aufeinanderfolge während jeder 8 kHz Taktperiode ausgewählt sind, ergibt sich, daß die zwei Eingänge des Wählers 42 immer entgegengesetzten Wert während jeder Taktperiode bei einem sich nicht verändernden Eingang aufweisen. Dies bedeutet einfach, daß dier Ausgang in seiner Polarität während der zwei Hälften jedes 8 kHz Taktzyklus alterniert. Der Grund für diese zusätzliche Phasenverschiebung zwischen den OP1-D und OP1 Signalen ist nun offensichtlich; während jedes 8 kHz Taktzyklus steuert das 0P1 Signal den Ausgang des Wählers über die halbe Zeit und das OP1-D Signal steuert den Ausgang des Wählers während der anderen Hälfte der Zeit. Durch Außerphasehalten der beiden Signale kann jedes Signal den Ausgang des Wählers während eines entsprechenden halben 8 kHz Taktzyklus steuern. Bei einem sich nicht verändernden Eingang ist die Rauf/Runter Wellenform lediglich eine viereckige Welle mit einem Tastverhältnis von 1:1. Da die Musterrate 8 kHz beträgt ist der Ausgang des Delta-Modulators während eines Taktzyklus hoch, niedrig bei dem nächsten und sodann hoch, etc. Dies entspricht einem rechteckigen Wellenausgang des Delta-Modulators bei einer 4 kHz Rate. Dies ist die gleiche Rate, bei der die symmetrische Rauf/Runter-Wellenform bei einem sich nicht verändernden Eingang erzeugt wird, und dies führt zu keiner Gesamtveränderung in der Zählung; die Zählung ergibt wahlweise Inkremente und Dekremente.

- 26 -

Bei einem sich verändernden Eingang weist die OP1 Wellenform jedoch Bits eines Wertes vorherrschender Art auf, während die frühere OP1-D Wellenform Bits mit alternierenden Werten besitzt. Das Rauf/Runter Signal bleibt über die gewarnte Dauer einiger 8 kHz Taktzyklen konstant. Wenn somit die OP1 und OP1-D Signale unterschiedlich sind, wie gemäß Figur 3, ist die Rauf/Runter Wellenform nicht mehr symmetrisch. Die Rauf/Hunter Wellenform gemäß Figur 3 wird in einer gerade nach vorne gerichteten Weise abgeleitet. Wann immer die 8 kHz Taktwellenform niedrig ist, folgt die Rauf/Runter Wellenform dem Reziprok der OP1 Wellenform. Es ergibt sich aus der in der Fig. 3 gezeigten Wellenform, daß der Rauf/Runter Eingang des Zählers 50 durchschnittlich höher als niedrig ist, entsprechend einem abnehmenden Signal an dem Eingang des Delta-Modulators 12.

Der binäre Rauf/Runter Zähler 50 besitzt sechs Ausgänge Q1-Q6. Alle Ausgänge sind auf null zurückgestellt, wenn der Rückstelleingang des Zählers hochgepulst wird während der 8 Millisekunden, bei denen der Q Ausgang des Multivibrators 36 hoch ist, wenn das System zurückgestellt ist. Wenn der Rückstelleingang niedrig ist, zählt jedoch der Zähler jeweils dann nach oben oder unten, wenn ein Taktimpuls auf den Takteingang gegeben wird, der Zähler zä-hlt rauf und runter in Abhängigkeit von dem Zustand des Rauf/ Runter Eingangs. Die Taktimpulse werden von dem 16 kHz Takt 20 abgeleitet durch den Inverter 22 und somit verändert der Zähler an jeder abfallenden Kante der 16 kHz Wellenform gemäß Fig. 3 seinen Zustand. ( Rechts in der Mitte jeder Auswahlphase des Wallers 42J, Da der Q1 Bit der wichtigste, der Q6 der wichtigere ist, stellt der Q6 Bit ein Zeichen der Zählung (in der 2er Arithmetik) dar, wie dies bekannt ist. Die folgende Tabelle zeigt den Betrieb des Zählers:

Dezimalwert Q6 Q5 Q4 Q 3 Q2 QI

+ 31 O 1 1 1 1 1

+ 4 .0001 00

O O O O O O O

- 1 111111

- 27 -

- γι -

- 2 111110

-32 1ΟΟΟΟΟ

Die Q1-Q5 Wellenformen gemäß Figur 3 zeigen die fünf wichtigsten Bitausgänge des Zählers 50: Unter der Q5 Wellenform, in Übereinstimmung mit jeder fallenden Kante der 16 kHz Taktwellenform wenn sich der Zustand des Zählers verändert - ist die nächste durch den Zähler erfolgende Zählung darstellt. Negative Xierte entsprechen einem Q6 Bit eineswertes von 1 und positive Werte entsprechen einem Q6 Bit mit dem Wert 0. Es wird angenommen, daß der Zähler ursprünglich zurückgestellt ist, so daß alle Q1-Q5 Bits einen Wert von 0 besitzen. Der Zähler ist so angeordnet, daß ein positiver Schritt in jedem Bit-Ausgang =dene.2.<üs£an<g der darauffolgenden Stufe verändert. Wenn der Zähler zum ersten Mal getaktet wird, ist der Rauf/Runter Eingang niedrig. Dies bedeutet, daß der Zähler nach unten zählt, um eine Zählung von -1 zu ergeben, und unter Hinweis auf die obige Tabelle alle der Q1-Q5 Ausgänge hoch gehen, wie in der Fig. 3 erläutert. Wenn der Zähler zum zweiten Mal getaktet wird, ist der Rauf/Runter Eingang hoch; der Zähler zählt nun nach oben, um einen Wert von 0 zu ergeben, wie in der Fig. 3 gezeigt, wobei alle Q1-Q5 Ausgänge niedrig sind.

Das Rauf/Runter Signal ist noch hoch, während der nächsten Taktungen des Zählers. Somit geht der Zähler zunächst auf +1 dezimal (000001) und sodann auf +2 dezimal (00001O)." Da der Rauf/Runter Eingang bei Erzeugen des nächsten Taktimpulses niedrig ist, wird der Zähler sodann dekrementiert. In ähnlicher Weise zeigendie Zahlen unter der Q5 Wellenform gemäß Fig. 3, wie der Zähler einen Wert von +4 erreicht. Zu dieser Zeit werden die weiter unten beschriebenen drei logischen Erkennungskreise wirksam. Der schnelle Anstieg der Zählung zu Ende der in der Figur 3 gezeigten Zählfolge ist eine Folge davon, daß" das OP1 Signal mehr niedrig als hoch ist. Somit ergibt sich, daß die positiven

-28 τ

2 Zählungen den abnehmenden Eingangssignalen entsprechen (wenn mehr A ENABLE Impulse erzeugt werden durch den Delta-Modulator als B ENABLE Impulse, ergibt sich die Wichtigkeit derselben, wie weiter unten beschrieben).

Die Zählerdekodierlogik 52 analysiert die Q1-Q6 Ausgänge des Zählers 50. Der POS/MEG Ausgang des logischen Kreises 52 ist einfach der Zähler Q6 Bit; der logische Ausgang ist für negative Zählungen hoch und für positive Zählungen niedrig. Der COUNT 4 Ausgang des logischen Kreises 52 ist hoch, wann immer die durch den Zähler 50 dargestellte Zählung eine absolute Größe von 4 oder größer besitzt. Somit ist der COUNT 4 Ausgang ,hoch, wenn die durch den Zähler ausgeworfene Zählung zwischen 4 und 31 oder zwischen -4 und -32 liegt. In ähnlicher Weise ist der COUNT 8 Ausgang des logischen Kreises 52 hoch, wenn die Zählung größer als 8 oder weniger als -8 beträgt. Da die drei zu beschreibenden logischen Erkennungskreise sowohl den zunehmenden als auch den abnehmenden Eingangssignalen entsprechen, ist von Wichtigkeit die absolute Größe in der Zählung und nicht, ob dieselbe positiv oder negativ ist.

Der erste logische Erkennungskreis ist durch gestrichelte Linie 56 gezeigt. Wenn der COUNT 4 Ausgang des logischen Kreises 52 hoch geht, wird das Tor 88 freigegeben. Der andere Eingang dieses Tors ist mit dem 8 kHz Takt verbunden, so daß die Taktimpulse durch das Tor auf den Eingang des Zählers 90 ausgedehnt werden, der durch acht geteilt werden kann. Der COUNT % Ausgang des logischen Kreises 52 wird ebenfalls auf den Triggereingang des :~2 Millisekunden Zeitgebers 86 ausgedehnt. Der Ausgang des Zeitgebers ist gewöhnlich hoch, und da er mit dem Rückstelleingang das durch acht teilbaren Zählers 90 verbunden ist, hält er den Zähler im rückgestellten Zustand. Sobald der Zeitgeber getriggert wird, erscheint jedoch ein 2 Millisekunden negativer Impuls an dessen Ausgang, so daß der Zähler 90 nicht die sich durhh das Tor 88 erstreckenden 8 kHz Takt Impulse zählen kann.

- 29 -

Während der zwei Millisekunden zwischen der Zeit, zu der das Tor 88 zuerst durch den COUNT 4 Ausgang des logischen Kreises 52 freigegeben ist und der Rückstellung des durch acht geteilten Zählers 90, und da sich die Taktimpulse durch das bei einer 8 kHz Rate liegende Tor 88 erstrecken, werden 16 Taktimpulse erzeugt. Wenn der COUNT 4 Ausgang des logischen Kreises wenigstens 50% der Zeit während des 2 Millisekunden-Zeitintervalls hoch bleibt, erstrecken sich wenigstens 8 Taktimpulse zu dem Takteingang des Zählers 90 und nachdem 8 Taktimpulse gezählt worden sind, wird der Ausgang hochgepulst. Der Ausgang des Zählers ist mit dem Terminal 80-3 des Verbindungsschalters 80 verbunden. Der Auswahlschalter 80 ist so vorgesehen, daß irgendeiner der drei wahlweisen logischen.Erkennungskreise ausgewählt werden kann, um das "Schlagfeststeil"-Signal zu erzeugen. Wenn der Auswahlschalter mit dem Terminal 80-3 verbunden ist erstreckt sich der positive Impuls an dem Ausgang des Zählers 90 zu dem BEAT DETECT Leiter. Nicht nur der positive Impuls wird auf den Schrittmacher-Inhibierungs-Ausgangsterminal 62 ausgedehnt, und dies aus den weiter oben genannten Gründen, sondern er erstreckt sich ebenfalls durch das OR Tor 64 zu dem Rückstelleingang des Multivibrator.s 36. An der fallenden Kante des Impulses wird der Multivibrator getriggert, sein Ausgang wird 8 Millisekunden hoch, um das gesamte System zurückzustellen. Während dieser Zeit werden alternierende 0 und 1 Bitwerte in der Verzögerungsleitung 38 gespeichert.

Bei einem nicht wechselnden Eingang, wie weiter oben beschrieben, weist der Rauf/Runter-Eingang des Zählers 50 eine- 1:1 Tastverhältnis auf. Es ist erinnerlich, daß der Schalter 50 bei einer 16 kHz Rate getaktet wird. Die 0P1 und 0P1-D Signale löschen einander in dem Zähler, wenn sie gleiche Bitwerte darstellen. Es sind somit zwei 16 kHz Taktzyklen erforderlich, um die Zählung in dem Zähler 50 zu inkrementieren und sodann zu dekrementieren oder dekrementieren und sodann inkrementieren, entsprechend einem einzigen Muster, das an dem Ausgang des Delta-

- 30 -

• öl" '

Modulators während eines 8 kHz Taktzyklus auftritt. Der Zähler 90 wird bei einer 8 kHz Rate getaktet, so daß keine Änderungen in den Ausgängen des logischen Kreises 52 bei einem nicht wechselnden Eingang auftreten.

Während der zwei Millisekunden, in denen der Zähler 90 zum Zählen von 8 kHz Taktimpulsen freigegeben wird, können insgesamt 16 Impulse gezählt werden. Wenn der DOUNT 4 Ausgang des logischen Kreises 52 über einen 2 Millisekundenintervall hoch ist, werden alle 16 Impulse gezählt. Andererseits werden, wenn derselbe nicht kontinuierlich hoch ist, weniger dieser Impulse gezählt. Solange jedoch der COUNT 4 Ausgang des logischen Kreises insgesamt eine Millisekunde während des 2 Millisekunden—Zeitintervalls hoch ist (wobei diese eine Millisekunde nicht kontinuierlich zu sein braucht) werden wenigstens 8 Taktimpulse gezählt und der logischen Erkennungskreis 56 erzeugt einen Ausgangsimpuls, um das Feststellen eines Schlags anzuzeigen. Somit besteht der von dem logischen Erkennungskreis 56 durchgeführte Test darin, ob die Zählung im Zähler 50 gleich oder über der Schwellenzählung bleibt, die einen Zeitintervall für einen vorherbestimmten Bruchteil ·. .·_,:. (0,5 bei der erfindungsgemäßen Ausführungsform) des Zeitintervalls =triggert. (Der COUNT 8 Ausgang des logischen Kreises wird weder durch den logischen Erkennungskreis 56 noch durch den logischen Erkennungskreis 54 benutzt; er wird lediglich von dem logischen Erkennungskreis 58 angewandt).

Der logische Erkennungskreis 58 weist einen 2 Millisekunden monostabilen Multivibrator 94 auf, der gewöhnlich rückgestellt gehalten wird; der niedrige COUNT 4 Ausgang des logischen Kreises 52 wird durch den Inverter 92 invertiert und ein positives Potential erstreckt sich auf den Rückstelleingang des Multivibrators. Sobald der COUNT 4 Ausgang hoch geht, wird jedoch der Ausgang des Inverters 92 niedrig, so daß der Rückstelleingang von dem Multivibrator angehoben wird. Es findet nichts anderes statt, da der Multivibrator nicht tatsächlich getriggert ist.

- 31 -

Der Multivibrator wird nur dann getriggert, wenn der COUNT 8 Ausgang des Zählers 52 zunächst hoch wird. Der Q-Ausgang des Multivibrators wird hoch und wird erneut niedrig nur zu Ende des 2 Millisekunden-Zeitintervalls. Die fallende Kante triggert den Multivibrator 96, der sodann einen kurzen 0,125 Millisekundenimpuls an seinem Q-Äusgang erzeugt. Der Impuls an dem Ausgang des Multivibrators 96 erstreckt sich zu dem Terminal 80-2, so daß eine Anzeige erhalten wird, wenn der Auswahlschalter 80 mit diesem Terminal verbunden ist.

Wenn zu irgendeiner Zeit während des 2 Millisekunden-Zeitintervalls der COUNT 4 Ausgang des logischen Kreises 52 niedrig wird, wird der Multivibrator 94 zurückgestellt; es wird kein Ausgangsimpuls durch den Multivibrator 96 zu dieser Zeit erzeugt, da er ebenfalls rückgestellt gehalten wird. Somit besteht der Erkennungstest in dem Ingangsetzen eines Zeitintervalls, wenn eine Zählung von 8 erreicht ist and überprüfen, daß die Zählung nicht unter 4 durch das Ende des Zeitintervalls absinkt.

Der logische Erkennungskreis 54 ist komplizierter als die anderen beiden und aus diesem Grunde sind in Fig. 3 zusätzliche, sich auf diesen Kreis beziehende Wellenformen gezeigt. Wenn der COUNT 4 Ausgang des logischen Kreises 52 hoch wird, wird der 2 Millisekunden monostabile Multivibrator 68 getriggert. Ein positiver Impuls erscheint an dem Q Ausgang und ein negativer Impuls an dem Q Ausgang. Der geteilt durch 8 Zähler 78 wird normalerweise rückgestellt gehalten durch das hohe Potential an dem Q Ausgang des Multivibrators, jedoch wird der Rückstelleingang während des 2 Millisekunden Zeitintervalls angehoben. Die Führungskante des 2 Millisekunden positiven ENABLE Impulses an dem Ausgang des Multivibrators 68 taktet den Flip-Flop 70. Der POS/NEG Ausgang des logischen Kreises ist mit dem D-Eingang des Flip-Flop verbunden und somit wird der Ausgang des Flip-Flop hoch und hängt von der Anzeige des Zählens in dem Zähler 50 ab, wenn dessen absolute Größe zunächst einen Wert von 4 erreicht. Jedes der Tore 72,74 wird durch

- 32 -

-Zl-

einen unterschiedlichen der Multivibratorausgänge freigegeben und das eine freigegebene Tor kann lediglich 2 Millisekunden bei denen der Q-Ausgang des Multivibrators 68 hoch bleibt betrieben werden, da der Q-Ausgang mit einem Eingang jedes Tors verbunden ist. Der dritte Eingang zu jedem der Tore 72, 74 ist eines der A ENABLE und B ENABLE Signale.Während des 2 Millisekunden Zeitintervalls tritt eines der zwei Tore an den A EN_ ABLE oder B ENABLE Impulsen durch das OR Tor 76 zu dem ABCNT Leiter vorbei, der mit dem Takteingang eines durch 8 geteilt Zählers 78 verbunden ist. Der DOÜT Ausgang des Zählers, der mit dem Terminal 80-1 verbunden ist, ist hoch, wenn 8 Taktimpulse gezählt worden sind, um ein Feststellen eines Herzschlages anzuzeigen, wenn der Auswahlschalter 80 mit dem Terminal 80-1 verbunden ist.

Eine zunehmende Zählung in dem Zähler 50 entspricht einem abnehmenden Eingangssignal und der Erzeugung von A ENBABLE Impulsen, Eine positive Zählung in dem Zähler 50 (wobei der POS/NEG Ausgang des logischen Kreises 52 niedrig ist) führt zu einer Freigabe.des Tors 72 anstatt des Tors 74, so daß A ENABLE Impulse auf dem ABCNZ Leiter erscheinen. Während der 2 Millisekunden, in denen das Tor freigegeben ist, geht der bei einer 8 kHz Rate arbeitende Delta-Modulator durch 16 Zyklen. Wenn wenigstens die Hälfte der Zyklen zu der Erzeugung v©n~- A ENABLE Impulsen führt, pulst der Zähler 78 seinen DOUT Ausgang. Für eine negative Zählung in dem Zähler 50, die ein zunehmendes Eingangssignal anzeigt, führt wenigstens die Hälfte der aufeinanderfolgenden Taktzyklen des Delta-Modulators zum Erzeugen von B ENABLE Impulsen, die einem sich noch erhöhenden Eingangssignal entsprechen.

Der durch den logischen Erkennungskreis 54 ausgeführte Test stellt fest, ob das Eingangssignal sich weiter in der gleichen Richtung über 2 Millisekunden nach seiner ersten Bewegung ausreichend in dieser Richtung bewegt, um eine Zählung von 4

- 33 -

in dem Zähler 50 zu ergeben. Mit anderen Worten, der Kreis prüft, ob der Delta-Modulator fortgesetzt arbeitet, und zwar in der gleichen Richtung über wenigstens 50% der Zeit, während eines Intervalls, der unmittelbar einem anfänglichen Triggern folgt. (Anstelle des Anwendens eines Zeitintervalls von zwei Millisekunden, kann auch ein anderer Zeitintervall ausgewählt werden. Ähnlich kann der Test verändert werden, so daß der Delta-Modulator in der gleichen Richtung wenigstens 60% der Zeit etc. arbeitet. Gleiche Bemerkungen gelten für die anderen logischen Erkennungsschemen; die speziellen Zeit- und Zählwerte können von Anwendungsgebiet zu Anwendungsgebiet variieren.Γ

Die POS/NEG Wellenform gemäß Figur 3 zeigt das Anzeigen einer Zählung in dem Zähler 50. Da der Q6 Bit des Schalters für negative Zählungen positiv ist, ergibt sich, daß die POS/NEG Wellenform nur für eine Zählung von -1 hoch ist, wie in der Zeichnung gezeigt, wobei die Wellenform niedrig ist um anzuzeigen, daß positive Zählungen bei den dargestellten verbleibenden Zählungen erfolgen.

Die ENABLE Wellenform, der Q Ausgang des Multivibrators 68 sind niedrig, bis eine absolute Größe der Zählung in dem Zähler 50 einen Wert von 4 erreicht. Sodann überträgt das Tor 72 folgende A ENABLE Impulse auf den ABCNT Leiter oder schaltet sie auf den Takteingang des Zählers 78. Die ABCNT Wellenform gemäß Figur 3 enthält Impulse, die mit den A ENABLE Impulsen übereinstimmen, die dann auftreten, wenn die ENABLE Wellenform hoch wird.

Die Wellenformen nach Fig. 4 zeigen den forgesetzten Betrieb des logischen Kreises 54 nach seiner ersten Triggerung, die Art, in der eine Entscheidung zum Feststellen eines Herzschlages getroffen wird und wie das System sich zurückstellt. MIe der in der Figur 3 gezeigten Wellenformen setzen sich in Fig. 4 fort, obgleich einige derselben für das Verständnis des kontinuierlichen Betriebs nicht erforderlich sind.

- 34 -

.33.

Sobald einmal der Multivibrator 68 getriggert ist bleibt der durch die Wellenformen an der rechten Seite der Figur 3 aufgezeigte Betrieb 2 Millisekunden lang bestehen. Zu Ende des Zeitintervalls wird das ENABLE Signal niedrig, wie in Figur 4 gezeigt. Zu diesem Zeitpunkt sind die Zustände der verschiedenen, durch die schraffierten Linien in der Figur 4 gezeigten Signale, nicht wichtig. Das einzig wichtige ist, daß vor dem Niedrigwerden des ENABLE Signals, der.Zähler 78 8 ENABLE Impulse gezählt haben sollte. Wenn die 8 Impulse gezählt sind, wird der DOUT Ausgang hochgepulst, um das Feststellen eines Herzschlages anzuzeigen. Der Impuls in der DOUT Wellenform gemäß Figur 4 ist in gestrichelten Linien gezeigt, da er nicht notwendigerweise an dem Ende des 2 Millisekunden Zeitintervalls auftritt. Er kann, wenn er es tut, zu jeder Zeit während der letzten Hälfte des 2 Millisekunden Zeitintervalls auftreten, wenn die acht A ENABLE Impulse gezählt werden.

An der Führungskante des Impulses auf dem DOUT Leiter wird der Multivibrator 36 getriggert. (Der Ausgangsimpuls von jedem logischen Erkennungskreis kann eine Rückstellreihe sogar vor Ende des entsprechenden 2 Millisekunden Zeitintervalls triggern, der 2 Millisekunden Zeitintervall ist vor Ende einer 8 Millisekunden Rückstellreihe abgeschlossen). Wie weiter oben beschrieben, wird der Q Ausgang des Multivibrators 8 Millisekunden hoch. Der Q Ausgang ist mit dem Leiter 0P2 verbunden und die 0P2 Wellenform ist ebenfalls am Ende der Figuren 3 und 4 gezeigt. Während der 8 Millisekunden, in denen der 0P2 Leiter ein hohes Potential aufweist, wird der Zähler 50 rückgestellt gehalten, wobei jeder der Q1-Q6 Bitausgänge 0 beträgt. Wie

hat

ebenfalls weiter oben beschrieben,/in der Mitte des 8 Millisekunden Rückstellintervalls die digitale Verzögerungsleitung 38 32 Bits alternierender Werte gespeichert. Zu Ende des Rückstellintervalls befinden sich in der Verzögerungsleitung noch 32 Bits alternierender Werte. Wenn somit schließlich der 0P2

- 35 -

Leiter ein niedriges Potential annimmt, ergibt sich aus der Figur 4, daß alle Q1-Q5 Signale ein niedriges Potential aufweisen, um eine Zählung von O in dem Zähler 50 anzuzeigen. Die Zählung faßt sich dann, wie in Fig. 4 gezeigt, in einer Weise zusammen, die vergleichbar derjenigen an der linken Seite der Figur 3 gezeigten ist. Der Zähler wird zurückgestellt und die digitale Verzögerungsleitung stellt ein;.. sich nicht veränderndes Eingangssignal dar, das während der 32 vorhergehenden Arbeitsvorgänge des Delta-Modulators "aufgetreten ist", so daß das System keine Vergangenheit reflektiert. Es beginnt vielmehr lediglich folgende Muster zu analysieren, die durch den Delta-Modulator erzeugt werden.

Anhand dieser Beschreibung sollen die drei ErkennungsSchemen verglichen werden. Dieser Vergleich macht es jedoch erforderlich, daß zunächst die durch den Zähler 50 ausgeführte Funktion verständlich ist. Ein sich linear in.einer Richtung änderndes Eingangssignal hat eine positive und negative Neigung in Abhängigkeit von der Richtung. Eine kontinuierliche Reihe von 0 Bitmustern oder 1 Bitmustern, für die entweder nur A ENABLE oder B ENABLE Impulse erzeugt werden, entspricht einem "konstanten" Wert, der analog auf den konstanten Wert der ersten Ableitung (Neigung) eines linearen Eingangssignals übertragen werden kann, das sich in einer Richtung ändert. Für Signale, die sich langsam relativ zu der Musterrate ändern, sind die Bitmuster nicht alle von gleichem Wert, jedoch herrschen entweder die A ENABLE oder B ENABLE Impulse vor. Der relative Prozentsatz der zwei Impulsarten ist wegweisend für die Neigung oder erste Ableitung des Eingangssignals. Da die beiden Eingänge des Auswählers 42 gleich mit der Ausnahme sind, daß einer zu dem anderen relativ verzögert und einer invertiert ist, hält der Zähler 50 eine laufende Zählung aufrecht, was einen Unterschied zwischen der Anzahl der A ENABLE und B ENABLE Impulse anzeigt, die erzeugt worden sind. Die Zählung in dem Zähler ist somit analog der zweiten Ableitung des Eingangssignals. Die gesamte Schaltung,·die zum Dekodieren

- 36 -

des logischen Kreises 52 führt, kann als quasi-doppelter Differentiator bezeichnet werden.

Der logische Erkennungskreis 54 spricht auf das "doppelt-differenzierte" Signal an, wenn der COUNT 4 Ausgang des logischen Kreises 52 hoch ist, jedoch nur in dem Maß, in dem ein Zeitintervall begonnen wird. Danach spricht der Kreis nicht mehr auf die von dem Zähler 50 abgegebenen Zählungen an. Vielmehr verriegelt er direkt an dem Eingangssignal in Abhängigkeit, ob die A ENABLE oder B ENABLE Impulse vorherrschen. Wenn der logische Kreis 52 einmal festgestellt hat, daß eine anfängliche Veränderung in einer speziellen Richtung stattgefunden hat, wird der Betrieb des Modulators direkt überwacht, um zu sehen, ob sich eine ausreichende Veränderung in der gleichen Richtung über einen vorherbestimmten Zeitintervall fortsetzt. (Der "ausreichend" Test kann gegenüber demjenigen des Systems nach Fig. 1 und 2 dadurch erhöht werden, daß man den Zähler 28 mehr als acht Taktimpulse vor dem Erzeugen eines Ausgangs zählen läßt.)

Der logische Erkennungskreis 58 wird getriggert, wenn eine sogar größere anfängliche Veränderung aufgetreten ist, d.h. eine Zählung absoluter Größe von acht erreicht worden ist. Der Kreis prüft sodann, ob diese anfängliche Veränderung aufgrund eines Geräusches in dem Eingang aufgetreten ist. Jedes vorliegende Geräusch sollte eine Dauer von weniger als 2 Millisekunden haben. Wenn der COUNT 8 Ausgang des logischen Kreises 52 hochgegangen ist, weil ein Geräusch in dem Eingang aufgetreten ist, wird die absolute Größe der Zählung in dem Zähler 50 nicht nur unter acht abfallen, sondern sogar unter vier während der folgenden zwei Millisekunden. Somit ist es ein Zeichen, wenn der COUNT 4 Ausgang des logischen Dekodierkreises 52 innerhalb von zwei Millisekunden niedrig wird und im Anschluß der COUNT 8 Ausgang hoch wird, daß die ursprünglich relative hohe Zählung auf einem Geräusch·beruhte.

- 37 -

- YJ -

Geräusch in dem Eingangssignal kann Anlaß zu hohen Spitzen in den Ableitungen des Signals geben. Der logische Erkennungskreis 54 ist weniger" ^{e g} eine Herzschlaganzeige aufgrund des Vorliegens eines Geräuschs zu liefern als der logische Erkennungskreis 58; der erstere wird zu einem viel geringeren Grad durch Eingangsveränderungen beeinflußt, die durch eine quasi-doppelte Differenzierung auftreten. Der Kreis 54 wird durch die Zählung in dem Zähler 50 getriggert, prüft jedoch das Eingangssignal in einer direkteren Weise, wohingegender Kreis 54 den Betrieb nach einer Zählung in dem Zähler sogar dann fortsetzt, wenn er anfänglich getriggert ist.

Andererseits wird der Kreis 58 weniger durch ein Geräusch beeinflußt als der Kreis 54. Geräusch in dem Eingangssignal wird in der OP1-D Wellenform als auch der OP1 Wellenform reflektiert, und der Auswähler 42 und Zähler 50 führen eine Art von Subtraktion einer Wellenform von der anderen durch. Die Subtraktion gleicht das Geräusch aus. Somit ist der Kreis 58 in dem Ausmaß, in dem er auf die Zählung in dem Zähler sogar nach dem Triggern anspricht, weniger empfindlich gegenüber .einem Geräusch als der Kreis 54! Wenn der letztere Kreis einmal getriggert ist, wird er nicht durch die Zählung in dem Zähler 50 gesteuert, so daß es keinen Weg gibt, das Geräusch durch Subtraktion auszugleichen.

Der logische Erkennungskreis 56 wird getriggert, wenn der COUNT 4 Ausgang des logischen Kreises 52 hoch wird und arbeitet sodann zwecks Ableiten einer Herzschlaganzeige, wenn der COUNT 4 Ausgang wenigstens die Hälfte der Zeit während eines folgenden 2 Millisekunden Zeitintervalls hoch bleibt. Sein Betrieb im Anschluß an das Triggern ist somit eine Funktion des quasidoppelt differenzierten Signals, das durch die Zählung in dem Zähler 50 dargestellt wird, -glfi es der Betrieb des Kreises 58 ist. Dessen Betrieb ist ähnlich demjenigen des Kreises

- 38 -

indem er überprüft, ob der Vorgang, der die 2 Millisekunden-Taktgebung z.nerst triggert, über einen vorherbestimmten Bruchteil einer Zeit bestehen bleibt (obgleich er auf die Zählungen in dem Zähler 50 als vielmehr direkt auf den Betrieb des Delta-Modulators anspricht). Dies steht im Gegensatz zu dem Betrieb des Kreises 58, der nicht überprüft, ob der ursprüngliche Zustand bestehenbleibt, sondern vielmehr, ob ein entgegengesetzter Zustand ausreichender Größe stattgefunden hat.

Der Kreis 58 ist unempfindlich gegenüber Geräusch aufgrund der Hysteresis, die duch verschiedene Trigger- und Rückstellbedingungen eingeführt wird. Bei einem tatsächlichen Signal, d.h. eines, ds einen Herzschlag darstellt, wenn einmal der COUNT 8 Ausgang des logischen Kreises 52 hochgegangen ist, sollte er während des gesamten 2 Millisekunden Zeitintervalls ein hohes Potential beibehalten. Wenn jedoch ein Geräusch auf dem Eingangssignal überlagert wird, kann die absolute Größe der Zählung in dem Zähler 50 unter acht abfallen. Herzschläge können immer noch sogar bei Vorliegen eines Geräusches festgestellt werden, da der Multivibrator 94 nicht zurückgestellt wird, bis die absolute Größe der Zählung in dem Zähler unter vier abgefallen ist. Die Kreise 54 und 56 sind ebenfalls geräuschunempfindlich, jedoch aus einem anderen Grund. Bei beiden dieser Kreise besteht der anwendbare Test darin, ob ein Vorgang bestehenbleibt (sogar auf einer intermittierenden Basis) länger als ein vorherbestimmter Bruchteil des Zeitintervalls nach dem anfänglichen Triggern. In beiden Fällen wird ' das Geräusch ausgeglichen. Im Falle des Kreises 56 wird das Geräusch tatsächlich in dem Zähler 50 abgezogen. Im Falle des Kreises 54 kann das Geräusch zu A ENABLE oder B ENABLE Impulsen, die über eine kurze Zeitspanne vorherrschen, führen, jedoch sollten die gegenseitigen Wirkungen innerhalb eines 2 Millisekunden-Zeitintervalls ausgeglichen sein.

- 39 -

- IS -

Obgleich die Erfindung im Zusammenhang mit besonderenAusführungsformen beschrieben worden ist, versteht es sich, daß diese Ausführungsformen mehr beispielhaft zu verstehen sind. So kann z.B. die digitale Verzögerungsleitung 38 mit Bits gleichen Wertes anstelle von Bits alternierenden Wertes vorher besetzt werden. Dies würde eine vorher durchzuführende Verschiebung in dem Zähler 50 erfordern, oder andererseits müßten die logischen Erkennungsschaltungen eine Verschiebung berücksichtigen.

, ³⁹

Leerseite

Claims

MANFRED MIEHE ^D-^{1000 BERLlN 33}

iri/iMii\UMiYllLHL FALKENRIED4

Patentanwalt Telefon: (030)83119 50

European Patent Attorney Telegramme: INDUSPROP BERLIN

Telex: 0185 443

US/71/2503

T E L E C TR 0 N I C S PTY. LIMITED 2 Sirius Road, Lane Cove 2066, N.S.VJ. Australien

Erkennungsmittel für Herzvorgänge für die Anwendung mit

einem Deltamodulator

Patentansprüche

/Ί . System zum Erkennen eines Herzvorgangs, der bei dem Betrieb auf einem abgeführten Herzsignal wichtig ist, g e kennz eichne t durch eine Anordnung zum Ableiten einer ersten kontinuierlichen Reihe von Bitproben von dem abgefühlten Signal,wobei die zwei Zustände der Bitproben Veränderungen in entgegengesetzten Richtungen in dem abgefühlten Signal darstellen und Bitproben alternierend entgegengesetzter Zustände für ein nicht wechselndes abgefühltes Signal abgeleitet werden, eine Anordnung zum Erzeugen einer zweiten kontinuierlichen Reihe von Bitproben, die die gleiche wie die erste Reihe ist, jedoch eine Zeitverzögerung aufweist, eine Anordnung zum Ableiten einer Zählung, die für beginnende Unterschiede zwischen den ersten und zweiten Bitproben-Reihen weisend ist und eine logische Erkennungsanord-

nung, die auf die Zählung anspricht, die einen interessierenden Herzvorgang anzeigt.
2. System nach Anspruch 1, dadurch gekennzeich- ⁿ e t , daß der Betrieb des logischen Erkennungsmittels durch die einen ersten vorherbestimmten Wert erreichende Zählung getriggert wird und das logische Erkennungsmittel

eine Leistung erzeugt, die "' einen Herzvorgang von Interesse anzeigt, wenn ein vorherbestimmter Zeitintervall im Anschluß an dessen Triggern die Zählung nicht unter einen zweiten, niedrigen vorherbestimmten Wert abfällt.
3. System nach Anspruch 1, dadurch gekennzeichnet,, daß der Betrieb des logischen Erkennungsmittels dadurch getriggert wird, daß die Zählung einen vorherbestimmten Wert erreicht, und das Erkennungsmittel eine Leistung erzeugt, die einen Herzvorgang von Interesse anzeigt, wenn während eines vorherbestimmten Zeitintervalls im Anschluß an dessen Triggern die Zählung bei oder über einem vorherbestimmten Wert für eine Gesamtzeit liegt, die wenigstens einem vorherbestimmten Bruchteil des Zeitintervalls entspricht.
4. System nach Anspruch 1, dadurch gekenn ze lehnet, daß der Betrieb des logischen Erkennungsmittels dadurch getriggert wird, daß die Zählung einen vorherbestimmten Wert erreicht und das logische Erkennungsmittel eine Leistung erzeugt, die einen Herzvorgang von Interesse anzeigt, wenn während eines vorherbestimmten Zeitintervall im Anschluß an das Triggern desselben das Verhältnis der Anzahl an Bitproben des Zustandes, der zum Triggern Veranlassung gab zu der Anzahl der Bitproben des entgegengesetzten Zustandes einen vorherbestimmten Wert übersteigt.
5. System nach Anspruch 1, dadurch gekennzeichnet, daß die die Zählung ableitende Anordnung eine Vorrichtung zum Invertieren einer der ersten und zweiten Bitprobenreihen, eine Anordnung zum Rauf- oder Runterzählen mit einer getakteten Rate in Abhängigkeit von dem Zustand eines Eingangs aufweist, der anzeigt, ob nach oben oder nach unten gezählt werden soll, und eine Anordnung zum alternierenden Beaufschlagen der invertierten einen der Bitprobenreihen auf den Eingang, sowie die andere der Bitprobe-Reihen.
6* System nach Anspruch 5, dadurch gekennzeichnet, daß eine Anordnungim Anschluß an das Anzeigen eines Herzvorgangs von Interesse zum Auslösen der zweiten Bitprobenreihe mit einer vorherbestimmten Anzahl von Bitproben alternierender Zustände.
7. System nach Anspruch 1, dadurch gekennz eichnet, daß im Anschluß an das Anzeigen eines Herzvorgangs von Interesse eine Anordnung zum Auslösen einer zweiten Bitprobenreihe mit einer Anzahl an Bitproben alternierender Zustände vorliegt.
8. System zum Erkennen eines physiologischen Vorgangs von Interesse bei dem Betrieb auf einem abgekühlten physiologischen Signal, g e k e η η ze i σ h η e t , durch eine Anordnung zum Ableiten einer ersten kontinuierlichen Reihe von Bitproben von dem abgefühlten Signal, wobei die zwei Zustände der Bitproben Veränderungen in entgegengesetzten Richtungen in dem abgefühlten Signal darstellen und Bitproben alternierend entgegengesetzter Zustände für ein nicht wechselndes abgefühltes Signal abgeleitet werden, eine Anordnung zum Erzeugen einer zweiten kontinuierlichen Reihe von Bitproben, die die gleiche wie die erste Reihe ist, jedoch eine Zeitverzögerung aufweist, eine Anordnung zum Ableiten einer Zählung, die für Unterschiede zwischen den ersten und zweiten Bitproben-Reihen weisend ist und eine logische Erkennungsanordnung, die auf die Zählung anspricht, die einen interessierenden physiologischen Vorgang anzeigt.
2. System nach Anspruch 8, dadurch gekennzeichnet, daß der Betrieb des logischen Erkennungsmittels durch die einen ersten vorherbestimmten Wert erreichende Zählung getriggert wird und das logische Erkennungsmittel eine Leistung erzeugt, die einen physiologischen Vorgang von Interesse anzeigt, wenn innerhalb eines vorherbestimmten Zeitintervalls im Anschluß an das Triggers die Zählung keinen zweiten, unterschiedlichen, vorherbestimmten Wert erreicht.
10. System nach Anspruch 8, dadurch gekennzeichnet, daß der Betrieb des logischen Erkennungsmittels dadurch getriggert wird, daß die Zählung einen vorherbestimmten Wert erreicht, und das logische Erkennungsmittel eine Leistung erzeugt, die für einen physiologischen Vorgang von Interesse kennzeichnend ist, wenn während eines vorherbestimmten Zeitintervalls im Anschluß an das Trigger die Zählung bei oder über einem vorherbestimmten Wert für eine vorherbestimmte Gesamtzeit liegt.
11. System nach Anspruch 8, dadurch gekennzeichnet, daß das logische Erkennungsmittel dadurch getriggert wird, daß die Zählung einen vorherbestimmten Wert erreicht und das logische Erkennungsmittel eine Leistung erzeugt, die für einen physiologischen Vorgang von Interesse kennzeichnend ist, wenn während eines vorherbestimmten« Zeitintervalls im Anschluß an das Triggerndie toeahl der Bitproben, deren Zustand zum Triggern Veranlassung gegeben hat, einen vorherbestimmten Wert überschreitet
12. System nach Anspruch 8, dadurch gekennzeichnet, daß die die Zählung ableitende Anordnung eine Vorrichtung zum Invertieren einer der ersten und zweiten Bitproben-Reihen, eine Anordnung zum Rauf- oder Runterzählen mit einer getakteten Rate in Abhängigkeit von dem Zustand eines Eingangs aufweist, der anzeigt, ob nach oben oder unten gezählt werden soll, und eine Anordnung für das alternierende Beaufschlagen der invertierten einen Bitproben-Reihe und der anderen Bitproben-Reihen auf den Eingang.
13. System nach Anspruch 12, dadurch gekennzeichnet, daßim Anschluß an das Anzeigen eines physiologischen Vorgangs von Interesse eine Anordnung zum Auslösen der zweiten Bitprobenreihe mit einer vorherbestimmten Anzahl von Bitproben alternierender Zustände vorliegt.
14. System nach Anspruch 8, dadurch gekennzeichnet, daß im Anschluß an das Anzeigen eines physiologischen Vorgangs von Interesse eine Anordnung zum Auslösen der zweiten Bitproben-Reihe mit einer vorherbestimmten Anzahl an Bitproben alternierender Zustände vorliegt.

01 1C

3311
15. System zum Erkennen eines Vorgangs von Interesse, der durch ein zu überwachendes Signal dargestellt wird, g e k e η η ζ e i c h η e t durch eine Anordnung zum Ableiten einer kontinuierlichen Reihe von Bitproben aus dem Signal, wobei die zwei Zustände der Eifcproben Änderungen in entgegengesetzten Richtungen in dem Signal darstellen, eine Anordnung zum Ableiten einer Zählung, die Unterschiede zwischen der Bitprobenreihe und einer verzögerten Version derselben anzeigt und ein logisches Erkennungsmittel, das auf die einen Vorgang von Interesse anzeigende Zählung anspricht.
16. System nach Anspruch 15, dadurch gekennzeichn e t ,, flaß der Betrieb des logischen Erkennungsmittels/durch getriggert wird, daß die Zählung einen ersten vorherbestimmten Wert erreicht, und das logische Erkennungsmittel eine Leistung .erzeugt, die kennzeichnend für einen Vorgang von Interesse ist, wenn innerhalb eines vorherbestimmten Zeitintervalls im Anschluß an das Triggern die Zählung keinen zweiten, unterschiedlichen, vorherbestimmten Wert erreicht.
17. System nach Anspruch 15, dadurch gekennzeichnet , daß der Betrieb des logischen Erkennungsmittels dadurch getriggert wird, daß die Zählung einen vorherbestimmten Wert erreicht, und das logische Erkennungsmittel eine Leistung erzeugt, die kenazeichnend für einen Vorgang von Interesse ist, wenn während eines vorherbestimmten Zeitintervalls im Anschluß an das Triggern die Zählung bei oder über einem vorherbestimmten Wert für eine vorherbestimmte Gesamtzeit liegt.
18. System nach Anspruch 15, dadurch gekennzeichnet, daß der Betrieb des logischen Erkennungsmittels dadurch getriggert wird, daß die Zählung einen vorherbestimmten Wert erreicht und das logische Erkennungsmittel eine Leistung erzeugt, die kennzeichnend für einen Vorgang von Interesse ist, wenn während eines vorherbestimmten Zeitintervalls im Anschluß an das Triggern die Zahl der Bitproben des Zustande3, der Anlaß zu dem Triggern gegeben hat, einen vorherbestimmten Wert überschreitet.

— D —

3311G09
19. System nach Anspruch 15, dadurch gekennzeichnet, daß die die Zählung ableitende Anordnung eine Vorrichtung zum Invertieren einer der Bitprobenreihen aufweist, eine Anordnung zum Erzeugen einer verzögerten Nachbildung der Bitprobenreihe, eine Anordnung zum Rauf- oder Runterzählen bei einer getakteten Rate in Abhängigkeit von dem Zustand des Eingangs, der kennzeichnend dafür ist, ob nach oben oder unten gezählt werden soll, und eine Anordnung zum alternierenden Beaufschlagen des invertierten einen der Bitprobenreihen und der verzögerten Nachbildung der Bitprobenreihe' auf den Eingang, vorliegen.
20. System nach Anspruch 19, dadurch gekennzeichnet, daß der Betrieb des logischen Erkennungsmittels dadurch getriggert wird, daß die Zählung einen ersten vorherbestimmten Wert erreicht, und das logische Erkennungsmittel eine Leistung erzeugt, die kennzeichnend für einen Vorgang von Interesse ist, wenn innerhalb eines vorherbestimmten Zeitintervalls im Anschluß an das Triggern die Zählung keinen zweiten, unterschiedlichen, vorherbestimmten Wert erreicht.
21. System nach Anspruch 19, dadurch gekennzeichnet, daß der Betrieb des logischen Erkannungsmittels dadurch getriggert wird, daß die Zählung einen vorherbestimmten Wert erreicht,und das logische Erkennungsmittel eine Leistung erzeugt, die kennzeichnend für einen Vorgang von Interesse ist, wenn während eines vorherbestimmten Zeitintervalls im Anschluß an das Triggern die Zählung bei oder über einem vorherbestimmten Wert über eine vorherbestimmte Gesamtzeit liegt.
22. System nach Anspruch 19, dadurch gekennzeichnet, daß der Betrieb des logischen Erkennungsmittels daudurch getriggert wird, daß die Zählung einen vorherbestimmten Wert erreicht, und das logische Erkennungsmittel eine Leistung erzeugt, diekennzeichnend für einen Vorgang von Interesse ist, wenn während eines vorherbestimmten Zeitintervalls im Anschluß an das Trigger die Anzahl der Bitproben des Zustandes, der Anlaß zum Triggern gab, eine vorherbestimmte Zahl überschreitet.

— 7 —
23. System nach Anspruch 19, dadurch gekennzeichnet, daß im Anschluß an das Anzeigen eines Vorgangs von Interesse eine Anordnung zum Auslösen der verzögerten Nachbildung der Bitprobenreihe mit einer vorherbestimmten Anzahl an Bitproben alternierenden Zustands vorliegt.
24. System nach Anspruch 15, dadurch gekennzeichn e t , daß im Anschluß an das Anzeigen eines Vorgangs von Interesse eine Anordnung zum Auslösen der verzögerten Version der Bitprobenreihe mit einer vorherbestimmten Anzahl an Bitproben alternierenden Zustands vorliegt.
25. System zum Erkennen eines Vorgangs von Interesse, der durch ein zu überwachendes Signal dargestellt wird, dadurch gekennzeichnet ,.daß eine Anordnung zum überwachen des Signals und Ableiten einer beginnenden Zählung vorliegt, die kennzeichnend für die Rate einer Veränderung in dem Signal ist, sowie eine Anordnung zum Triggern eines vorhetbestimmten Zeitintervalls, der auf die einen ersten vorherbestimmten Wert erreichende Zählung anspricht, sowie eine Anordnung zum Erzeugen eines Ausgangssignals vorliegt, da dann anspricht, wenn die Zählung keinen zweiten vorherbestimmten Wert während dieses Zeitintervalls erreicht.
26. System nach Anspruch 25, dadurch gekennzeich-« net, daß das Ausgangssignal anspricht, wenn die Zählung einen vorherbestimmten Wert über eine vorherbestimmte Gesamtzeit während des Taktintervalls überschreitet.
27. System nach Anspruch25, dadurch gekennzeichn et, daß das Ausgangssignal anspricht, wenn sich Änderungen in dem Signal ergeben, das zu dem Triggern Anlaß gab sowie diese Änderungen eine vorherbestimmte Gesamtzeit während des Taktintervalls bestehen bleiben.
28. Implantierbares System zum Erkennen eines Herzvorgangs von Interesse durch Betrieb eines abgefühlten Herzsignals, gekennzeichnet , durch eine Anordnung zum Ableiten einer ersten kontinuierlichen Reihe von Bitproben aus dem abgefühlten Herzsignal, wobei die zwei Zustände der Bitproben Änderungen in entgegengesetzten Richtungen in dem abgefühlten Signal darstellen und Bitproben alternierender entgegengesetzer Zustände von dem sich nicht verändernden abgefühlten Signal abgeleitet werden, eine Anordnung zum Erzeugen einer zweiten kontinuierlichen Reihe von Bitproben, die die gleiche wie die erste Reihe ist, jedoch zeitverzögert vorliegt, eine Anordnung zum Ableiten einer Zählung, die kennzeichnend für das Aufkommen von Unterschieden zwischen den ersten und zweiten Bitprobenreihen ist und ein logisches Erkennungsmittel, das auf die Zählung anspricht, die ein Herzvorgang von Interesse anzeigt.
29. Implantierbares System nach Anspruch 28, dadurch gekennzeichnet , daß der Betrieb des logischen Erkennungsmittels dadurch getriggert wird, daß die Zählung einen ersten vorherbestimmten Wert erreicht, und das logische Erkennungsmittel eine Leistung erzeugt, die kennzeichnend für einen Herzvorgang von Interesse ist, wenn innerhalb eines vorherbestimmten Zeitintervalls im Anschluß an das Triggern die Zählung nicht unter einen zweiten, niedrigeren vorherbestimmten Wert abfällt.
30. Implantierbares System nach Anspruch 28, dadurch gekennzeichnet , daß der Betrieb des logischen Erkennungsmittels dadurch getriggert wird, daß die Zählung einen vorherbestimmten Wert erreicht, und das logische Erkennungsmittel eine Leistung erzeugt, die kennzeichnend für einen Herzvorgang von Interesse ist, wenn während eines vorherbestimmten Zeitintervalls im Anschluß an das Triggern die Zählung bei oder über einem vorherbestimmten Wert eine Gesamtzeitspanne liegt, die wenigstens ein vorherbestimmter Bruchteil des Zeitintervalls
31. Implantierbares System nach Anspruch 28, dadurch g e k e nnzeichnet , daß der Betrieb des logischen Erkennungsmittels dadurch getriggert wird, daß die Zählung einen vorherbestimmten Wert erreicht, und das logische Erkennungsmittel eine Leistung erzeugt, die kennzeichnend für einen Herzvorgang von Interesse ist, wenn während eines vorherbestimmten Zeitintervalls im Anschluß an das Triggern das Verhältnis der Anzahl der Bitproben des Zustandes, der Anlaß zu dem Triggern gab, zu der Anzahl der Bitproben entgegengesetzten Zustandes einen vorherbestimmten Wert überschreitet.
32. Implantier bar es System nach Anspruch28, dadurch g erkenn ze lehnet , daß die die Zählung ableitende Vorrichtung eine Anordnung zum Invertieren einen der ersten und zweiten Bitproben-Reihen aufweist, eine Anordnung zum Raufund Runterzählen bei einer getakteten Rate in Abhängigkeit von dem Zustand eines Eingangs, der kennzeichnend dafür ist, ob nach oben oder unten gezählt werden soll, und eine Anordnung zum alternierenden Beaufschlagen der invertierten einen Bitprobenreihen und der anderen Bitprobenreihen auf den Eingang vorliegen.
33. Implantierbares System nach Anspruch 32, dadurch gekennzeichnet, daß im Anschluß an das Anzeigen eines Herzvorgangs von Interesse eine Anordnung zum Auslösen der zweiten Bitprobenreihe mit einer vorherbestimmten Anzahl von Bitproben alternierenden Zustandes vorliegt.
34. Implantierbares System nach Anspruch28, dadurch gekennzeichnet, daß im Anschluß an das Anzeigen eines Herzvorgangs von Interesse eine Anordnung zum Auslösen der zweiten Bitprobenreihe mit einer vorherbestimmten Bitprobenreihe vorliegt.