DE3306724C2 - - Google Patents

Info

Publication number
DE3306724C2
DE3306724C2 DE19833306724 DE3306724A DE3306724C2 DE 3306724 C2 DE3306724 C2 DE 3306724C2 DE 19833306724 DE19833306724 DE 19833306724 DE 3306724 A DE3306724 A DE 3306724A DE 3306724 C2 DE3306724 C2 DE 3306724C2
Authority
DE
Germany
Prior art keywords
circuit
halves
output signals
signal
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19833306724
Other languages
English (en)
Other versions
DE3306724A1 (de
Inventor
Klaus Dipl.-Ing. 8122 Penzberg De Schreier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19833306724 priority Critical patent/DE3306724A1/de
Publication of DE3306724A1 publication Critical patent/DE3306724A1/de
Application granted granted Critical
Publication of DE3306724C2 publication Critical patent/DE3306724C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1608Error detection by comparing the output signals of redundant hardware
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00Safety arrangements
    • G05B9/02Safety arrangements electric
    • G05B9/03Safety arrangements electric with multiple-channel loop, i.e. redundant control systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Hardware Redundancy (AREA)

Description

Redundante Anordnungen sind auf verschiedenen Gebieten der Technik bereits bekannt. So ist z. B. durch den Artikel "Zuverlässigkeitserhöhung hydraulischer Systeme durch die Anwendung von Redundanz" von E. Göllner aus der Zeitschrift "Ölhydraulik und Pneumatik 20 (1976) Nr. 12, S. 829 bis 833" die Anwendung von redundanten Anordnungen bei hydraulischen Systemen in der Luftfahrt bekannt.
In Bild 2 des genannten Artikels ist eine sogenannte Majoriätsanordnung dargestellt, die drei funktionsbe­ teiligte Elemente aufweist und bei der der Ausfall eines der Elemente aufgrund Mittelwertbildung oder durch Rück­ führung kompensiert wird.
In Bild 3 des genannten Artikels ist eine Standby-An­ ordnung dargestellt, die zwei funktionsbeteiligte Elemente aufweist und bei der der Ausfall des jeweils aktiven Elements durch Umschalten auf das Standby-Element kompen­ siert wird.
Die Erfindung betrifft eine redundante Schaltungsanordnung auf dem Gebiet der Verarbeitung von digitalen Signalen ge­ mäß dem Oberbegriff des Patentanspruchs 1, die als firmeninterner Stand der Technik angesehen wird.
Eine solche redundante Schaltungsanordnung kann an sich Störungen aufweisen, welche dadurch entstehen, daß die Laufzeiten der Signale durch beide Schaltungshälften unterschiedlich groß sind und damit der Vergleich unzuver­ lässig wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Fehler sicher erkennende und dennoch schnell arbeitende, re­ dundante Schaltungsanordnung zur Verarbeitung von digitalen Signalen anzugeben.
Diese Aufgabe wird durch die Merkmale des Patentanspruchs - 1 gelöst.
Durch das unverzögerte Senden der Ausgangssignale der ersten Schaltungshälfte an einen Verbraucher bzw. an weiterverarbeitende Schaltungs­ einheiten wird die Schnelligkeit einer der erfindungsge­ mäßen redundanten Schaltungsanordnung entsprechenden un­ gedoppelten Schaltungsanordnung erreicht, ohne auf die sichere Fehlererkennungsmöglichkeit bei der erfindungs­ gemäßen redundanten Schaltungsanordnung verzichten zu müssen.
Die Erfindung wurde insbesondere für einen Prozeßrechner eines digital betriebenen elektronischen Fernsprechver­ mittlungssystems entwickelt, wobei die redundante Schal­ tungsanordnung auch auf einem Prozessorchip zusammen mit anderen Einheiten dieses Prozessors untergebracht sein könnte. Die Erfindung ist jedoch allgemein auf Schaltungs­ anordnungen anwendbar, bei welchen zur Fehlererkennung die betreffenden Schaltungen redundant angebracht sind, parallel betrieben werden und somit Schaltungshälften darstellen, deren Ausgangssignale durch eine nachgeschaltete Verglei­ cherschaltung auf Gleichheit bzw. Ungleichheit verglichen werden.
Die in den Unteransprüchen angegebenen Weiterbildungen der Erfindung gestatten zusätzliche Vorteile, nämlich die Maßnahmen gemäß Patentanspruch 2, zu verhindern, daß der Vergleicherschaltung das Ausgangs­ signal der zweiten Schaltungshälfte vor dem Ausgangssi­ gnal der ersten Schaltungshälfte zugeleitet wird; damit kann sogar bei Bedarf jenes Ausgangssignal der zweiten Schaltungshälfte selbst den Vergleich in der Vergleicher­ schaltung auslösen, und gemäß Patentanspruch 3, zu verhindern, daß der Vergleicherschaltung das Ausgangs­ signal der ersten Schaltungshälfte vor dem Ausgangssi­ gnal der zweiten Schaltungshälfte zugeleitet wird; damit kann sogar bei Bedarf jenes Ausgangssignal der ersten Schaltungshälfte selber den Vergleich in der Vergleicherschaltung auslösen.
Die Erfindung und deren Weiterbildungen werden anhand der in den beiden Figuren gezeigten Ausführungsbeispiele weiter erläutert, wobei
Fig. 1 ein besonders einfaches Ausführungsbeispiel, sowie
Fig. 2 ein Ausführungsbeispiel mit speziell synchroni­ sierten Einheiten zeigen.
Die in Fig. 1 gezeigte Fehlererkennungsschaltung weist zwei parallel betriebene, jedenfalls im wesentlichen identische, also redundante Schaltungshälften H1 und H2 auf. Eine nachgeschaltete Vergleicherschaltung V vergleicht Ausgangssignale a1 und a2 der beiden Schaltungshälften H1 und H2, indem die beiden Signaleingänge der Vergleicherschaltung V mit den betreffenden Signalausgängen beider Schaltungshälften H1 und H2 verbunden sind.
Empfangssignale e werden den beiden Schaltungshälften H1 und H2 zur Verarbeitung zugeleitet. Nach ihrer Verarbeitung werden die erhaltenen Ausgangssignale a1 und a2 beider Schaltungshälften H1 und H2 in der Vergleicherschaltung V verglichen, wobei die Ungleichheit der verglichenen Ausgangssignale a1 und a2 von der Vergleicherschaltung V ein Alarm ausgelöst wird.
Der Signalausgang der ersten Schaltungshälfte H1 weist unmittelbar mit einem Ausgangsanschluß A verbunden, um das Ausgangssignal a1 dieser ersten Schaltungshälfte H1 unmittelbar an einen in der Figur nicht gezeigten nachgeschalteten Verbraucher, dessen Zuleitung an den Ausgangsanschluß A angeschlossen ist, abzugeben. Die zweite Schaltungshälfte H2 leitet. Zur Überwachung der ersten Schaltungshälfte H1 sein Ausgangssignal a2 der Vergleicherschaltung V zu, jedoch nicht über den Ausgangsanschluß A dem Verbraucher. Die Vergleicherschaltung V prüft die Gleichheit bzw. Ungleichheit der Ausgangssignale a1 und a2 erst dann, wenn dem Verbraucher V das Ausgangssignal a1 der ersten Schaltungshälfte H1 bereits zugeleitet wurde.
Erfindungsgemäß gibt normalerweise der Ausgang der Vergleicherschaltung V ständig das Signal ab, daß die Prüfung der Eingangssignale e ergeben hätte, daß kein Alarm nötig sei. Dadurch wird vermieden, daß, durch die von der Vergleicherschaltung V gesteuerte Prüfung der ersten Schaltungshälfte H1, eine Verzögerung für den Verbraucher eintritt, welche die maximale Taktfrequenz, mit der die Fehlererkennungsschaltung betreibbar ist, vermindert würde. Die erfindungsgemäße Fehlererkennungsschaltung gestattet also einen besonders raschen Betrieb der beiden Schaltungshälften H1 und H2 sowie des Verbrauchers, was insbesondere für Prozeßrechner von Fernsprech-Vermittlungssystemen, die auch aus integrierten Bausteinen aufgebaut sein können, wegen der dort hohen Taktfrequenz sehr wichtig ist. Nur wenn mit einer gewissen Verzögerung nachträglich von der Vergleicherschaltung V ermittelt wird, daß doch ein Alarm nötig war, wird nachträglich das Alarmsignal abgegeben, was in vielen Fällen dann immer noch rechtzeitig genug ist. Die Prüfung durch die Vergleicherschaltung V verzögert daher den normalen fehlerfreien Betrieb des Verbrauchers nicht unnötig, wobei aber dennoch rechtzeitig genug dessen Betrieb beim Auftreten von Fehlern gestoppt werden kann.
Bei dem in Fig. 2 gezeigten Beispiel ist in den Signal­ weg der zweiten Schaltungshälfte H2 ein Verzögerungs­ glied D2 eingefügt, z. B. dieser Schaltungshälfte H2 vorgeschaltet oder nachgeschaltet, wobei die Verzöge­ rung dieses Verzögerungsgliedes D2 gleich groß oder größer ist als die Summe der Laufzeittoleranzen der beiden Schaltungshälften H1 und H2. Beträgt also die Lauf­ zeittoleranz jeder der beiden Schaltungshälften H1 und H2 jeweils 50 Nanosekunden, dann soll die Verzögerung des Ver­ zögerungsgliedes D2 mindestens rund 100 Nanosekunden betragen. Dann ist sichergestellt, daß trotz Herstel­ lungstoleranzen mit Sicherheit das Ausgangssignal a2 der zweiten Schaltungshälfte H2 der Vergleicherschal­ tung V später zugeleitet wird als das Ausgangssignal a1 der ersten Schaltungshälfte H1. Auf diese Weise ist es sogar möglich, den inneren-Aufbau der Vergleicher­ schaltung V so zu wählen, daß der Vergleich der Ver­ gleicherschaltung V jeweils durch das Ausgangssignal a2 der zweiten Schaltungshälfte H2 ausgelöst wird, wobei mit Sicherheit dann bereits bei Beginn des Vergleichs das Ausgangssignal a1 der ersten Schaltungs­ hälfte H1 der Vergleicherschaltung V zugeleitet ist. Auf diese Weise ist ein zuverlässiger, klar definierter Vergleich in der Vergleicherschaltung V möglich.
Ein anderes Verzögerungsglied D1, welches das Ausgangssignal a1 der ersten Schaltungshälfte H1 für die Vergleicherschaltung V, bezogen auf den Ausgangsanschluß A, weiter verzögert, gestattet einerseits bei vernünftiger Dimensionierung, unabhängig von den Laufzeittoleranzen der beiden Schaltungshälften H1 und H2 den Vergleich in der Vergleicherschaltung V auch durch das Ausgangssignal a1 der ersten Schaltungshälfte H1 steuern zu lassen. Insbesondere dann, wenn man beide Verzögerungsglieder D1, D2 einfügt und wenn alle Einheiten H1, H2 und V über eigene Taktimpulseingänge Cl taktgesteuert sind, kann man die Verzögerungen der beiden Verzögerungsglieder D1 und D2 auch so wählen, daß die Vergleicherschaltung V erst etwa einen Taktimpuls später die zugeleiteten Ausgangssignale a1, a2 ver­ gleicht, als der Verbraucher das Ausgangssignal a1 der ersten Schaltungshälfte H1 über den Ausgangsanschluß A zugeleitet erhält. In diesem Fall erfolgt also der Ver­ gleich in der Vergleicherschaltung V so synchronisiert, daß im Alarmfall das Alarmsignal a1 streng synchroni­ siert mit den Taktimpulsen auftritt, wodurch der Be­ trieb einer Anordnung, welche die Fehlererkennungsschal­ tung enthält, noch strenger definiert und damit häufig noch zuverlässiger ist.
Zusammenfassend ist also zur Erfindung folgendes anzu­ merken:
Die Erfindung gestattet, durch redundante, synchron betriebene Schaltungen bzw. Schaltungshälften eine sichere Fehlererkennung ohne die sonst üblichen Laufzeitverzögerungen bzw. Laufzeitverschlechterungen gegenüber Schaltungsanordnungen ohne Redundanz, sowie auch gegenüber solchen mit Redundanz, deren Vergleicherschaltung im Ruhezustand aber ständig "Alarm" anzeigt.
Während die abgegebenen Ausgangssignale a1 nur aus einer einzigen, die Führung übernehmenden ersten Schaltungshälfte H1 entnommen werden und an den Verbraucher weitergeleitet werden, sind die Eingangssignale e beiden Schaltungshälften H1 und H2, also auch der nur prüfenden zweiten Schaltungshälfte H2, zugeleitet. Dadurch wird erreicht, daß für die Signalab­ gabe am Ausgangsanschluß A an den Verbraucher nur die erste, führende Schaltungshälfte H1 maßgebend ist und daß sich damit Laufzeitunterschiede zwischen beiden Schaltungshälf­ ten H1 und H2, z. B. durch Herstellungstoleranzen, nicht ablaufverzögernd auswirken.
Durch feste Verzögerungen der beiden Ausgangssignale a1 oder a2 (z. B. mittels des Verzögerungsgliedes D2, wodurch die erste Schal­ tungshälfte H1 ihre Ausgangssignale a1 verlässig stets abgibt, bevor die zweite Schaltungshälfte H2 ihre Ausgangssignale a2 an die Vergleicherschaltung V ab­ gibt) wird erreichbar, daß trotz der erwähnten Lauf­ zeitunterschiede bzw. Toleranzen die Abläufe in der prüfenden, zweiten Schaltungshälfte H2 den Abläu­ fen in der ersten, führenden Schaltungshälfte H1 zuver­ lässig stets nacheilen oder stets voreilen. Dadurch er­ höht sich die tolerierbare Laufzeit der von der ersten bzw. zweiten Schaltungshälfte H1 bzw. H2 vorlaufend zur zweiten bzw. ersten Schaltungshälfte H2 bzw. H1 erzeug­ ten Ausgangssignale a1 bzw. a2 um eine Zeitspanne, die größer ist als die durch die erwähnten Laufzeitunter­ schiede bzw. Toleranzen gebildete Zeitspanne. Dadurch können die sogenannten SETUP-Times der zweiten bzw. ersten Schaltungshälfte H2 bzw. H1 sicher erfüllt wer­ den. Um die Verfügbarkeit der Eingangssignale e für die zweite bzw. erste Schaltungshälfte H2 bzw. H1 über die für die erste bzw. zweite Schaltungshälfte H1 bzw. H2 erforderliche Zeit hinaus sicherzustellen, werden die Eingangssignale e (nur) für die zweite bzw. erste Schaltungshälfte H2 bzw. H1 um eine kurze, z. B. durch das in Fig. 2 gezeigte Verzögerungsglied D2 bzw. D1 de­ finierbare Zeitspanne gespeichert. Dadurch können die sogenannten HOLD-Times der zweiten bzw. ersten Schal­ tungshälfte H2 bzw. H1 sicher erfüllt werden.
Die Fehlererkennung wird durch den ständigen Vergleich der beiden Ausgangssignale a1 und a2 ermöglicht, wobei bei Un­ gleichheit ein Alarm ausgelöst wird. Um den zeitlichen Versatz zwischen der ersten und der zweiten Schaltungs­ hälfte H1 und H2 für die Vergleicherschaltung V zu kompensieren, können die Ausgangssignale a1 der ersten bzw. zweiten Schaltungshälfte H1 bzw. H2 ebenfalls etwa um die Ver­ zögerung des Verzögerungsgliedes D1 bzw. D2 verzögert der Vergleicherschaltung V zugeführt werden.
Die Erfindung ermöglicht also, daß es nicht mehr nötig ist, die Redundanz der beiden Schaltungshälften H1 und H2 so durchzuführen, daß beide Schaltungshälften H1 und H2 möglichst exakt parallel und synchron arbeiten. Auch wird vermieden, daß durch Herstellungstoleranzen bedingte Laufzeitunterschiede das Timing des Vergleichs in der Vergleicherschaltung V von der langsameren der beiden Schaltungshälften H1 und H2 bestimmt wird und daß der Verbraucher erst nach Abschluß des Vergleiches mit dem Ausgangssignal a1 der ersten Schaltungshälfte H1 beliefert wird.
Ganz besonders sicher wird der Betrieb eines Ver­ brauchers bzw. einer den Verbraucher enthaltenden An­ lage wie ein Fernsprech-Vermittlungssystem, wenn das Eingangssignal e ein von einem Befehlsempfänger geliefertes Quittungssignal ist, das den Empfang von vorher Übermittelten Informationen quit­ tiert, wobei die Fehlererkennungsschaltung prüft, ob dieses Quittungssignal der Meldung bzw. den Informationen wirklich entspricht und wobei der Verbraucher nun seinerseits von der Fehlererkennungsschaltung eine ge­ prüfte Abschlußquittung erhält, die die Fehlerfrei­ heit der Quittung nachträglich bestätigt.

Claims (4)

1. Redundante Schaltungsanordnung zur Verarbeitung von digitalen Signalen mit
  • a) einer ersten und einer zweiten taktgesteuerter, identisch aufgebauten Schaltungshälfte (H1 und H2), denen jeweils ein gemeinsames Eingangssignal (e) parallel zugführt ist und nach dessen Verarbeitung an Ausgängen der beiden Schaltungshälften (H1 und H2) erste und zweite Ausgangssignale (a1 und a2) entstehen, von denen eines zur Weitergabe an einen Verbraucher bestimmt ist,
  • b) einer Vergleicherschaltung (V), die das erste und zweite Ausgangssignal (a1 und a2) miteinander vergleicht und daraus ein Ergebnissignal (al) erzeugt,
dadurch gekennzeichnet, daß
  • d) die Vergleicherschaltung (V) den Vergleich der beiden Ausgangssignale (a1 und a2) in einem Zeitraum durchführt, welcher der durch Bausteintoleranzen der beiden Schaltungshälften (H1 und H2) bedingten maximal zu erwartenden Laufzeitdifferenz der beiden Ausgangssignale (a1 und a2) entspricht une ein eine Ungleichheit signalisierendes Ergebnissignal frühestens nach Ablauf dieses Zeitraums abgibt.
2. Redundante Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Eingangssignal (e) der zweiten Schaltungshälfte H2 über ein Verzögerungsglied (D2) um einen Zeitraum verzögert zugeleitet ist, der gleich groß oder größer als die Summe der Laufzeittoleranzen der beiden Schaltungshälften (H1 und H2) ist.
3. Redundante Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das erste Ausgangssignal (a1) der ersten Schaltungshälfte (H1) über ein anderes Verzögerungsglied (D1) um einen Zeitraum verzögert zugeleitet ist, der gleich groß oder größer ist als die Summe der Laufzeittoleranzen der beiden Schaltungshälften (H1 und H2).
DE19833306724 1983-02-25 1983-02-25 Verfahren zum betrieb einer fehlererkennungsschaltung Granted DE3306724A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19833306724 DE3306724A1 (de) 1983-02-25 1983-02-25 Verfahren zum betrieb einer fehlererkennungsschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833306724 DE3306724A1 (de) 1983-02-25 1983-02-25 Verfahren zum betrieb einer fehlererkennungsschaltung

Publications (2)

Publication Number Publication Date
DE3306724A1 DE3306724A1 (de) 1984-08-30
DE3306724C2 true DE3306724C2 (de) 1993-05-19

Family

ID=6191873

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833306724 Granted DE3306724A1 (de) 1983-02-25 1983-02-25 Verfahren zum betrieb einer fehlererkennungsschaltung

Country Status (1)

Country Link
DE (1) DE3306724A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931922A (en) * 1981-10-01 1990-06-05 Stratus Computer, Inc. Method and apparatus for monitoring peripheral device communications
EP0270872A1 (de) * 1986-11-25 1988-06-15 BBC Brown Boveri AG Verfahren und Einrichtung zur Funktionsüberwachung eines Messwertumsetzers
FR2632740B1 (fr) * 1988-06-08 1991-10-18 Cossu Veillard Camille Dispositif de sortie a double relayage permettant la commande electrique d'ensembles de securite
US4939736A (en) * 1988-09-22 1990-07-03 At&T Bell Laboratories Protection against loss or corruption of data upon switchover of a replicated system
NL8900549A (nl) * 1989-03-07 1990-10-01 Philips Nv Vergelijkschakeling bevattende een maskeermechanisme voor transiente verschillen, vergelijkschakelingssysteem, en verwerkingsinrichting bevattende zulke vergelijkschakelingen.
JPH05227056A (ja) * 1992-02-03 1993-09-03 Mitsubishi Electric Corp 冗長構成回路のアラーム検出方式

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2729408C2 (de) * 1977-06-29 1982-09-30 Siemens AG, 1000 Berlin und 8000 München Rechnergeführte numerische Steueranordnung für eine Werkzeugmaschine
DE3031438A1 (de) * 1980-08-20 1982-03-25 Siemens AG, 1000 Berlin und 8000 München Auswahl-ausgleichsschaltung fuer ein mehrkanaliges system mit mehreren redundante, analoge signale fuehrenden leitungen

Also Published As

Publication number Publication date
DE3306724A1 (de) 1984-08-30

Similar Documents

Publication Publication Date Title
DE3587405T2 (de) Modulare mehrkanalsynchronisierungseinrichtung.
DE3919962C3 (de) Verfahren und Anordnung zur Sicherung der Datenübertragung in einem linearen Rechnernetz
DE69816818T2 (de) Mehrheitsentscheidungsvorrichtung und entsprechendes verfahren
DE60200050T2 (de) Schaltung zur Detektion von Störungen der Periodendauer in einem Taktsignal
DE3306724C2 (de)
EP0325318B1 (de) Vermittlungsanlage
WO2002101938A2 (de) Verfahren und schaltungsanordnung zum übertragen von daten von ein mit einem ersten takt betriebenes system an ein mit einem zweiten takt betriebenes system
DE2641700C2 (de)
DE3941319C2 (de)
EP0907919B1 (de) Vorrichtung zum betreiben von zwei funktionsmässig parallelgeschalteten prozessoren
DE2651314B1 (de) Sicherheits-Ausgabeschaltung fuer eine Binaersignale abgebende Datenverarbeitungsanlage
EP1723523A1 (de) VERFAHREN UND INTEGRIERTER SCHALTKREIS ZUR ERH HUNG DER ST&O uml;RFESTIGKEIT
EP1046109A1 (de) Verfahren und vorrichtung zur synchronisation und überprüfung von prozessor und überwachungsschaltung
DE68919963T2 (de) Schutz gegen Verlust oder Verfälschung von Daten während der Umschaltung eines redundanten Systems.
EP0458781B1 (de) Verfahren zur überwachung eines computer-netzwerks
DE3137046A1 (de) "schaltungsanordnung zur erfassung von stoerungen in einem datenverarbeitungssystem"
EP0852863A2 (de) Verfahren zur aufrechterhaltung des mikrosynchronen betriebs von gedoppelten informationsverarbeitenden einheiten
EP0301481B1 (de) Synchronisiereinrichtung für einen Digitalsignal-Demultiplexer
DE2641547C2 (de) Verfahren zur Übernahme von PCM Informationen
DE4303048C2 (de) Verfahren und Umschalteinrichtung zum Umschalten zwischen einem Betriebssystem und mindestens einem Reservesystem innerhalb redunant aufgebauten Schaltungen
DE60300885T2 (de) Störungsfreie Schutzschaltung für zwischen zwei REDUNDANTEN Pfade
EP0588050B1 (de) Anordnung zur Erzeugung eines Taktsignals mit bitgenauen Lücken
EP0410212A2 (de) Redundante Taktgeberanordnung
DE10028369C2 (de) Schaltungsanordnung zur Aufnahme eines Eingangssignals und zur Weiterleitung von diesem entsprechenden Ausgangssignalen in parallel arbeitenden Schaltungszweigen
DD229505A1 (de) Verfahren und schaltungsanordnung zur stoerimpulserfassung bei der signaturanalyse

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee