DE3243699A1 - Protected parallel output comparator - Google Patents
Protected parallel output comparatorInfo
- Publication number
- DE3243699A1 DE3243699A1 DE19823243699 DE3243699A DE3243699A1 DE 3243699 A1 DE3243699 A1 DE 3243699A1 DE 19823243699 DE19823243699 DE 19823243699 DE 3243699 A DE3243699 A DE 3243699A DE 3243699 A1 DE3243699 A1 DE 3243699A1
- Authority
- DE
- Germany
- Prior art keywords
- safe
- module
- output
- input
- static
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
Sicherer paralleler AusgabevergleicherSafe parallel output comparator
Die Erfindung betrifft einen -sicheren parallelen Ausgabevergleicher für antivalente Daten.The invention relates to a secure parallel output comparator for complementary data.
In einer Reihe von Prozessen, in denen Daten verarbeitet werden, muß man sicher sein, daß auch die richtigen Daten verarbeitet werden. Um einen fehlerfreien Betrieb zu erreichen, arbeitet man mit antivalenten Datenpaaren. Diese müssen bitweise auf Übereinstimmung verglichen werden. In besonders sicherheitsgefährdeten Anlagen muß der Vergleicher in sich sicher sein und die sofortige Ausgabe von Fehlermelde- und Abschaltsignalen gewährleisten. Bei der parallelen Verarbeitung mehrerer Bitpaare kann dies entweder ein Einzelfehlermeldesignal oder ein Sammelfehlermeldesignal sein.In a number of processes in which data must be processed you can be sure that the correct data is being processed. To have a flawless To achieve operation, one works with antivalent data pairs. These must be bit-wise be compared for agreement. In particularly security-endangered systems the comparator must be secure in itself and the immediate output of error messages and ensure shutdown signals. When processing several pairs of bits in parallel this can be either a single error message signal or a collective error message signal be.
Die Aufgabe besteht daher darin, einen sicheren parallelen Ausgabevergleicher für antivalente Daten zu schaffen, der bei aller Sicherheit so einfach wie möglich aufgebaut ist.The task is therefore to create a safe parallel output comparator to create complementary data that is as simple as possible with all security is constructed.
Die Aufgabe wird nach der Erfindung durch die in den Patentansprüchen angegebenen Maßnahmen gelöst.The object is achieved according to the invention by what is stated in the claims specified measures resolved.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel anhand von Zeichnungen näher erläutert.The invention is illustrated below using an exemplary embodiment explained in more detail by drawings.
In Fig. 1 ist ein sicherer paralleler Ausgabevergleicher für vier Bit dargestellt. Der Vergleicher läßt sich natürlich auf jede beliebige Anzahl von Bit erweitern. Der Ausgabevergleicher besteht aus drei Ebenen, nämlich der Eingabeebene, in der der Antivalenzvergleich stattfindet, einer Speicherebene und der Ausgabeebene. In der Eingabeebene ist für jedes Bitpaar ein UND-Modul mit Antivalenzvergleich 1, 2, 3, 4 vorgesehen, von denen jedes zwei statische Eingänge und einen dynamischen Eingang hat. Der genaue Aufbau eines solchen Moduls ist in der Patentanmeldung P 27 17 248.1 beschrieben. In der zweiten Ebene sind ichge Speichermoduln 9, 10, 11, 12 angeordnet. Die Ausgabeebene enthält wieder sichere UND-Moduln 5, 6, 7, 8 mit zwei statischen und einem dynamischen Eingang.In Fig. 1 is a safe parallel output comparator for four Bit shown. The comparator can of course be used on any number of Extend bit. The output comparator consists of three levels, namely the input level, in which the non-equivalence comparison takes place, a memory level and the output level. In the input level there is an AND module with non-equivalence comparison for each bit pair 1, 2, 3, 4 are provided, each of which has two static inputs and one dynamic Has input. The exact structure of such a module is in the patent application P 27 17 248.1. On the second level there are storage modules 9, 10, 11, 12 arranged. The output level again contains safe AND modules 5, 6, 7, 8 with two static and one dynamic input.
An die dynamischen Eingänge der sicheren UND-Moduln 1, 2, 3, 4 ist das L-Signal eines nicht dargestellten Generators gelegt.The dynamic inputs of the safe AND modules 1, 2, 3, 4 are applied the L signal of a generator, not shown.
An die statischen Eingänge werden die antivalenten Signalpaare S1, S1, S2, S2, S3, 53, S4, S4, gelegt. Die Ausgänge sind mit den Speichermoduln 9, 10, 11, 12 verbunden. Außerdem wird an ihnen die Einzelfehlermeldung FM1, FM2, FM3, FM4 abgenommen. Dieses Signal ist ständig L, wenn die am Eingang liegenden antivienten Signalpaare als fehlerlos erkannt worden sind. Im Falle von Zeitversatz oder Fehlern am Eingang wird das Fehlermeldesignal kurzzeitig oder dauernd 0.The complementary signal pairs S1, S1, S2, S2, S3, 53, S4, S4. The outputs are connected to memory modules 9, 10, 11, 12 connected. In addition, the individual error messages FM1, FM2, FM3, FM4 accepted. This signal is always L when the antivient at the input Signal pairs have been recognized as faultless. In case of time lag or errors The error message signal at the input is briefly or permanently 0.
Die Speichermoduln 9, 10, 11, 12 sind gesetzt und liefern, wenn das Signal von den sicheren UND-Moduln 1, 2, 3, 4 vorhanden ist, ebenfalls L-Signal. Wird das Signal am eingang 0, dann wird auch das Ausgangssignal des Speichermoduls 0, wobei eine zusätzliche Haltezeit eingebaut ist, die in der Zeichnung durch den seitlichen Kondensator dargestellt ist. Erfolgt nur eine kurze Störung, in der das Signal 0 wird, kann diese Zeit ausgeglichen werden. Wird eine bestimmte Zeit jedoch überschritten, in welcher das Signal 0 ist, wirjein Einzelbitabschaltesignal AS1, AS2, AS3, AS4 abgegeben.The memory modules 9, 10, 11, 12 are set and deliver when that Signal from safe AND modules 1, 2, 3, 4 is present, also L signal. If the signal at the input is 0, then the output signal of the memory module also becomes 0, whereby an additional holding time is built in, which is indicated in the drawing by the lateral condenser is shown. If there is only a brief disruption in which the Signal becomes 0, this time can be compensated. Will be a certain time, however exceeded, in which the signal is 0, wej a single bit deactivation signal AS1, AS2, AS3, AS4 submitted.
Da das Fehlermeldesignal nur eine Funktion der antivalenten Signalpaare am Eingang ist, besteht die Möglichkeit, daß bei einer Störung eines Eingangs das Einzelfehlermel designal zwischen 0 und 1 pendelt. Die Speichermodule können aber nur einmal auf 0 schalten, wenn das Fehlermeldesignal 0 war.Since the error message signal is only a function of the complementary signal pairs is at the input, there is a possibility that the Single error message designal fluctuates between 0 and 1. The memory modules can, however switch to 0 only once if the error message signal was 0.
Die Speichermoduln müssen infolgedessen dann wieder neu gesetzt werden.As a result, the memory modules then have to be reset.
Ist das Ausgangssignal der Speichermoduln fehlerfrei, so wird es den sicheren UND-Moduln 5, 6, 7, 8 zugeführt und an die dynamischen Eingänge gelegt. An je einem statischen Eingang dieser Moduln liegen die Signale S1, S2, S3, S4, die auch den sicheren UND-Moduln der Eingangs ebene zugeführt werden.If the output signal of the memory modules is free of errors, it will be the safe AND modules 5, 6, 7, 8 and applied to the dynamic inputs. The signals S1, S2, S3, S4, which are also fed to the safe AND modules on the input level.
Die zweiten statischen Eingänge der sicheren UND-Moduln der Ausgabeebene liegen an Masse. In den sicheren UND-Moduln der Ausgabeebene findet eine Pegelwandlung statt.The second static inputs of the safe AND modules of the output level are due to mass. A level conversion takes place in the safe AND modules of the output level instead of.
In Fig. 2 ist ein sicherer paralleler Ausgabevergleicher dargestellt, der jedoch eine Sammelfehlermeldung und eine Sammelfehlerabschaltung enthält. In der Eingabeebene sind sichere UND-Moduln 1, 2, 3, 4 angeordnet, in welchen der Antivalenzvergleich stattfindet. An den statischen Eingängen liegen die antivalenten Signalpaare S1, S1, S2, S2, S3, S3, S4, S4. Ein L-Signal eines nicht dargestellten Generators wird an den dynamischen Eingang des sicheren UND-Moduls 1 gelegt. Der Ausgang dieses Moduls ist mit dem dynamischen Eingang des nächsten sicheren UND-Moduls 2 verbunden, dessen Ausgang mit dem dynamischen Eingang des nächsten sicheren UND-Moduls 3 und dessen Ausgang mit dem dynamischen Eingang des sicheren UND-Moduls 4. An dessen Ausgang wird das Sammelfehlermeldesignal FM abgenommen.In Fig. 2, a safe parallel output comparator is shown, which, however, contains a group error message and a group error shutdown. In Safe AND modules 1, 2, 3, 4 are arranged on the input level, in which the non-equivalence comparison takes place. At the static entrances lie the antivalent ones Signal pairs S1, S1, S2, S2, S3, S3, S4, S4. An L signal of a not shown The generator is connected to the dynamic input of the safe AND module 1. Of the The output of this module is with the dynamic input of the next safe AND module 2, whose output is connected to the dynamic input of the next safe AND module 3 and its output with the dynamic input of the safe AND module 4. At its The collective error message signal FM is picked up at the output.
Bei dieser Anordnung ist in der Speicherebene nur ein Speicheran modul 13 nötig, dessen Ausgang das Sammelfehlerabschaltesignal AS abgenommen werden kann. Das Ausgangssignal -des sicheren Speichermoduls wird den dynamischen Eingängen der in der Ausgabeebene angeordneten sicheren UND-Moduln 5, 6, 7, 8 zugeführt.In this arrangement there is only one memory module in the memory level 13 is necessary, the output of which the group fault shutdown signal AS can be tapped. The output signal of the safe memory module is sent to the dynamic inputs of the Safe AND modules 5, 6, 7, 8 arranged in the output level are supplied.
An den statischen Eingängen der sicheren UND-Moduln 5, 6, 7, 8 der Ausgabeebene liegen einerseits die Signale S1, S2,0S3, S4, die auch der Eingabeebene zugeführt werden, die zweiten statischen Eingänge der sicheren UND-Moduln 5, 6, 7, 8 liegen an Masse. Bei dieser Anordnung erfolgt die Fehlermeldunggleichgültig bei welchem Bit eine Störung auftritt und es erfolgt eine Abschaltung nicht nur für ein einziges Bit, sondern für alle Bits gleichzeitig.,/Der parallele Ausgabevergleicher nach der Erfindung hat den Vorteil, daß er sicher und variabel ist und wenig Aufwand an failsafe-Moduln pro zu vergleichendem Bitpaar aufweist.At the static inputs of the safe AND modules 5, 6, 7, 8 of the On the one hand, signals S1, S2,0S3, S4 are on the output level, as are the signals on the input level the second static inputs of the safe AND modules 5, 6, 7, 8 are grounded. With this arrangement, the error message is indifferent at which bit a fault occurs and there is not only a shutdown for a single bit, but for all bits simultaneously., / The parallel output comparator according to the invention has the advantage that it is safe and variable and requires little effort of failsafe modules per pair of bits to be compared.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823243699 DE3243699C2 (en) | 1982-11-23 | 1982-11-23 | Signal-technically safe parallel output comparator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823243699 DE3243699C2 (en) | 1982-11-23 | 1982-11-23 | Signal-technically safe parallel output comparator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3243699A1 true DE3243699A1 (en) | 1984-05-24 |
DE3243699C2 DE3243699C2 (en) | 1985-04-04 |
Family
ID=6179050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823243699 Expired DE3243699C2 (en) | 1982-11-23 | 1982-11-23 | Signal-technically safe parallel output comparator |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3243699C2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3639229C1 (en) * | 1986-11-14 | 1988-03-03 | Licentia Gmbh | Safe set circuit for a safety-oriented RS memory |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2717248A1 (en) * | 1971-09-22 | 1978-10-26 | Licentia Gmbh | Monitoring circuit for anticoincidence of binary output signals - has third signal input to which output of preceding circuit is connected |
DE2356628B2 (en) * | 1973-11-13 | 1980-02-28 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Comparison and display device for two multi-digit binary numbers |
-
1982
- 1982-11-23 DE DE19823243699 patent/DE3243699C2/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2717248A1 (en) * | 1971-09-22 | 1978-10-26 | Licentia Gmbh | Monitoring circuit for anticoincidence of binary output signals - has third signal input to which output of preceding circuit is connected |
DE2356628B2 (en) * | 1973-11-13 | 1980-02-28 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Comparison and display device for two multi-digit binary numbers |
Also Published As
Publication number | Publication date |
---|---|
DE3243699C2 (en) | 1985-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1931928C3 (en) | Method for selecting the conductor or conductors afflicted with an asymmetrical fault on a three-phase power transmission line | |
DE2625545A1 (en) | AUTOMATIC PULSE CALIBRATION DEVICE | |
EP0092719B1 (en) | Arrangement for the coupling of digital processing units | |
DE4132139C2 (en) | Microcomputer with watchdog timer | |
DE3611848A1 (en) | CYCLE SELECTION UNIT | |
DE2059797B1 (en) | Clock supply system | |
DE3600092A1 (en) | SIGNAL PROCESSING CIRCUIT | |
DE3639609C2 (en) | ||
CH634672A5 (en) | DIGITAL DATA PROCESSING ARRANGEMENT, ESPECIALLY FOR RAILWAY LOCKING TECHNOLOGY. | |
DE3329023C2 (en) | ||
DE68919211T2 (en) | Serial data receiver. | |
DE2006987A1 (en) | Automatic testing device for computer systems | |
DE3243699A1 (en) | Protected parallel output comparator | |
DE1256689C2 (en) | CLOCK GENERATOR WITH A DEVICE FOR SWITCHING OFF AND REACTIVATING THE CYCLE SIGNALS FROM ELECTRONIC DATA PROCESSING SYSTEMS IN THE CORRECT PHASE | |
DE3806262C1 (en) | Circuit arrangement for monitoring the state of switching points in a digital space-division switching network | |
DE2756952C3 (en) | Digital tax rate for a self-commutated converter | |
DE3201864C2 (en) | ||
EP0019774B1 (en) | Method and circuit for the preparation of logical combination results in data processing devices | |
DE2607687A1 (en) | CONTROL ARRANGEMENT FOR A SIGNAL TRANSMISSION SYSTEM AND METHOD FOR USING THIS ARRANGEMENT | |
DE3310398A1 (en) | Electric circuit for saving the information content of a memory | |
DE4023700A1 (en) | Frequency monitoring circuitry for signal sequence - applies cyclic reset signal on detection of excessive frequency error esp. as microprocessor watchdog | |
DE4431791A1 (en) | Signal selection device | |
DE2449984A1 (en) | LOCKING CIRCUIT | |
EP0108284B1 (en) | Clock current supply for a multimicrocomputer system in railways safety equipments | |
DE3030347A1 (en) | REFRESH COUNTER |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |