-
Gleichspannungswandler mit zwei Grenzwertgebern
-
Die Erfindung betrifft einen fremdgesteuerten Gleichspannungswandler
mit einem Schaltregler, wobei der Schalttransistor des Gleichspannungswandlers über
einen Pulsdauermodulator gesteuert ist, dem als Kriterium zur Beeinflussung der
Einschaltdauer des Schalttransistors ein von der Ausgangsspannung abgeleitetes Sinal
zugeführt ist, und wobei zwei Grenzwertgeber vorhanden sind von denen der erste
den Schalttransistor des Wandlers unter Umgehung des Pulsdauermodulators im geöffneten
Zustand hält, wenn ein von der Ausgangsspannung des Wandlers abgeleitetes Signal
den Schwellwert dieses ersten Grenzwertgebers überschreitet.
-
Ein solcher Gleichspannungswandler ist beispielsweise bekannt aus
der Produktspezifikation "Am 6301, Switching Power Supply Controller", Advanced
Micro Devices, 5/82 ABI-1946, Bild ABI-025 in Verbindung mit Bild ABI-020. Ein Pulsdauermodulator
vergleicht dort ein zur Ausgangsspannung des Wandlers proportionales Signal mit
einem Ausgangssignal eines Sägezahngenerators und beeinflußt die Einschaltdauer
des Schalttransistors in Abhängigkeit von der Höhe der Ausgangspannung des Wandlers.
-
Ist die Ausgangsspannung des Wandlers zu hoch, wird der Schalttransistor
über einen Grenzwertgeber abgeschaltet bis nach
Reduzierung der
Ausgangsspannung ein sanftes Einschalten wieder ermöglicht wird.
-
Aus der DE-OS 26 39 944, Fig. 5, ist es zwar wie aus der zuvor erwähnten
Produktspezifikation bekannt im Regelkreis des Wandlers einen Pulsbreitenmodulator
und Grenzwertgeber zur Auswertung der Ausgangsspannung des Wandlers vorzusehen,
jedoch ergeben sich dort keine Anhaltspunkte wie die Grenzwertgeber hinsichtlich
eines günstigen Lastsprungverhaltens mit dem Schalttransistor, bzw. dem Pulsbreitenmodulator,
zu verknüpfen sind.
-
Da sich im Regelkreis von Gleichspannungswandlern immer Integrat:ionsglieder
befinden, ist die Regelgeschwindigkeit dieser Wandler begrenzt. Aus diesem Grunde
kommt es bei sprungartigen Las.tstromänderungen zu mehr oder weniger großen Spannungseinbrüchen,
bzw. Überschwingen der Ausgangsspannung. Durch Erhöhung der Verstärkung im Regelkreis
könnte dieses Verhalten verbessert werden, jedoch wächst hierbei die Gefahr der
Schwingneigung und die Störanfälligkeit des Wandlers.
-
Aufgabe der Erfindung ist es daher einen Gleìchspannungswandler der
eingangs genannten Art anzugeben, der ein verbessertes Verhalten hinsichtlich sprungartiger
Laststromänderungen aufweist, ohne daß dabei die Stabilität des Regelkreises vermindert
wird.
-
Erfindungsgemäß wird diese Aufgabe durch die kennzeichnenden Merkmale
des Patentanspruchs 1 gelöst.
-
In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung
angegeben.
-
Die Erfindung geht davon aus, daß schnelle Laststromänderungen und
damit verbundene Ausgangsspannungsänderungen durch den mit Integrationsverhalten
behafteten Pulsdauermodulator nur verzögert an den Schalttransistor weitergegeben
werden.
-
Bei der Erfindung wird diese Trägheit des Regelkreises durch zwei
direkt auf den Schalttransistor einwirkende Grenzwertgeber umgangen.
-
Überschreitet der ausgangsseitige Gleichspannungsmittelwert des Wandlers
die Schaltschwelle der ersten Grenzwertgeber, so wird der Regelkreis unverzögert
unterbrochen und der Schalttransistor so lange im geöffneten Zustand gehaltene bis
die die Ausgangsspannung diese Schaltschwelle wieder unterschreitet. Wenn der ausgangsseitige
Gleichspannungsmittelwert bei Belastung des Ausganges den Schwellwert des zweiten
Grenzwertgebers unterschreitet, so unterbricht der zweite Grenzwertgeber unverzögert
den Regelkreis und greift so in die Steuerschaltung des Schalttransistors ein, daß
dieser mit dem maximal möglichen Tastverhältnis im Einschaltzustand gehalten wird
und damit den maximal möglichen Strom an den Ausgang liefert. Steigt die Ausgangsspannung
wieder über die Schaltschwelle des zweiten Grenzwertgebers, so wird der Regelkreis
wieder geschlossen und die Ausgangsspannung über den Pulsdauermodul«-tor auf einen
konstanten Wert geregelt.
-
Die Ausgangsspannung wird daher auch bei großen sprungartigeh Laständerungen
nur geringfügig unter- bzw. überschwingen.
-
Durch geeignete Vorgabe des Regelbereichs - Abstand zwischen den Schwellwerten
der Grenzwertgeber - auf etwa 10 % bezogen auf den ausgangsseitigen Gleichspannungsmittelwert,
läßt sich das verbleibende Über- bzw. Unterschwingen sehr gering halte, Anhand der
Zeichnungen wird die Erfindung nun näher erläutert.
-
Es zeigen: Fig. 1 ein Schaltbild des erfindungsgemäßen Wandlers, Fig.
2 Pulszeitdiagramme für Signale des Wandlers bei normalem Regelbetrieb, Fig. 3 Pulszeitdiagramme
für Signale des Wandlers bei zu tiefer Ausgangs spannung und Fig. 4 Pulszeitdiagramme
für Signale des Wandlers bei zu hoher Ausgangsspannung
Gemäß Fig.
1 liegt die Eingangsspannungsquelle UE des Wandlers parallel zur Serienschaltung
aus der Primärwicklung w1 des Transformators Tr, der Primärwicklung w3 des Strommeßwandlers
MW und der Schaltstrecke des Schalttransistors Ts.
-
Die Sekundärwicklung w2 des Transformators Tr ist über den Gleichrichter
Gr1 mit dem ausgangsseitigen Lastwiderstand RL verbunden, dem der Glättungskondensator
Cg parallel geschaltet ist. Der als Komparator ausgebildete Pulsdauermodulator PBM
ist bezüglich seines nichtinvertierenden Eingangs über den Widerstand R1 mit der
die Ausgangsspannung führenden klemme Kl verbunden. Der invertierende Eingang des
Pulsdauermodulators PBM ist mit der Serienschaltung, bestehend aus dem Strommeßwiderstand
RM und der Referenzspannungsquelle Uref verbunden. Die Spannung, die am Strommeßwiderstand
RM auftritt, baut sich folgendermaßen auf: Über die Primärwicklung w3 des Strommeßwandlers
MW wird der Primärstrom Ip des Wandlers erfasst. An der Sekundärwicklung steht eine
zu diesem Strom proportionale Spannung zur Verfügung, die mittels Gleichrichter
Gr2 gleichgerichtet wird und am Strommeßwiderstand RM abfällt. Die Serienschaltung
aus Gleichrichter Gr3 und Zenerdiode Dz dient zur Entmagnetisierung des Strommeßwandlers
MW. In der Schaltung von Eig. 1 sind an ausgewählten Stellen signalführende Leitungen
mit grossen Buchstaben bezeichnet, deren zugehörige Signale mit gleicher Bezeichnung
in den Figuren 2, 3 und 4 dargestellt sind.
-
Der zeitliche Verlauf des Primärstromes Ip ist in Fig. 2, 1.
-
Zeile, dargestellt. Der Taktimpuls des Taktgenerators ist in Fig.
2, Zeile B, dargestellt. Der Primärstrom Ip hat zum Zeitpunkt TO eine Anfangshöhe
IO, die von der Gleichstromvormagnetisierung des Transformators Tr abhängig ist.
Zum Zeitpunkt T1 wird der Schalttransistor durch ein Signal des Pulsdauermodulators
PBM gesperrt, vgl. Zeile B in Fig. 2 und bleibt durch High-Potential an den Eingängen
A und C des NOR-Gatters L2 bis zum Zeitpunkt T3 gesperrt, vgl. Zeile A und E in
Fig. 2.
-
Die invertierenden Eingänge der Grenzwertgeber K1 und K2 liegen beide
auf dem Potential der Referenzspannungsquelle Uref. Die
nicht invertierenden
Eingänge von K1 und K2 sind an einen Spannungsteiler für die Ausgangsspannung UA
bestehend aus den Widerständen R2, R3 und R4 angeschlossen. Da in Fig. 2 der normale
Regelzustand dargestellt ist, d.h. die Ausgangsspannung UA befindet sich im Regelbereich,
überschreitet die Spannung am nichtinvertierenden Eingang von K1 nicht den Schwellwert.
Der Grenzwertgeber K1 führt deshalb an seinem Ausgang Low-Potential, vgl. Fig. 2,
Zeile G. Der Grenzwertgtber K2 hingegen führt an seinem Ausgang High-Potential,
da die Spannung am nichtinvertierenden Eingang jene am invertierender> Eingang
übersteigt, vgl. Fig. 2, Zeile F. Der Ausgang von K1 ist direkt mit dem NOR-Gatter
L2 verbunden. Der Ausgang von sowie der Ausgang des Pulsbreitenmodulators PBM ist
mit je elnem Eingang der UND-Schaltung L1 verbunden. Da der Ausgang von K2 dauernd
High-Potential führt und auch der Pulsbreitenmodulator PBM ab dem Zeitpunkt T1 für
kurze Zeit High-Potential führt, vgl. Fig. 2, Zeile B, führt der Ausgang Q des Speicherflipflops
FF1 ebenfalls High-Potential, vgl. Fig. 2, Zeile C und hält den Schalttransistor
Ts über das NOR-Gatter L2 gesperrt. Erst ein Rücksetzimpuls des Taktgenerators TG,
vgl.
-
Fig. 2, Zeile A, kurz vor dem Zeitpunkt T3 gibt das Speicherflipflop
FF1 zur Anderung seines Ausgangszustandes frei. Zum Zeitpunkt T3, dem Beginn einer
neuen Schaltperiode T, beginnt der Primärstrom Ip wieder zu fließen, vgl. Fig. 2,
1. Zeile und Zeile E.
-
Damit der Schalttransistor Ts nicht nach Ablauf einer Halbperiode
T/2 sondern erst nach Ablauf einer vollen Periode T wieder eingeschaltet wird, ist
der Ausgang des TaktgeneratorE TG über einen Frequenzteiler in Form des Flip-Flops
FF2 mit dem Setzeingang S des Speicherflipflops FF1 verbunden. Das Ausgangssignal
des Flip-Flops FF1 ist in Fig. 2, Zeile D, dar gestellt. *, In Fig. 3 ist ein Pulszeit-Diagramm
dargestellt für den Fall, daß die Ausgangsspannung zu tief wird, d.h. der Schwellwert
des
zweiten Komparators K2 unterschritten wird. Dieser Fall kann beispielsweise durch
einen Lastsprung von Leerlauf auf maximale Last eintreten. In der ersten Zeile von
Fig. 3 ist der zeitliche Verlauf der Ausgangsspannung UA des Wandlers dargestellt
und in der zweiten Zeile der zeitliche Verlauf des Primärstromes Ip. Zum Zeitpunkt
Tx wird der Schwellpunkt des zweiten Grenzwertgebers K2 unterschritten. Der Ausgang
des zweiten Grenzwertgebers K2 ändert das Potential von High (H) auf Low (L), vgl.
Fig. 3, Zeile F. Erst zum Zeitpunkt Ty wenn die Ausgangs spannung UA wieder den
Schwellwert von K2 übersteigt, springt das Ausgangssignal von K2 von Low auf High
zurück. Der Taktimpuls des Taktgenerators TG ist in Fig. 3, Zeile A dargestellt
und zeigt keinen Unterschied zur entsprechenden Zeile in Fig. 2. Ebenso ist das
Ausgangssignal des Frequenzteilers FF2 in Zeile D und das Ausgangssignal des ersten
Komparators in Zeile G unverändert. Da der zweite Komparator K2 während der Zeit
von Tx bis Ty am Ausgang Low-Potential führt, treten während dieser Zeit im Ausgang
der UND-Schaltung L1 auch keine Impulse, Fig. -3, Zeile B, auf.
-
Die Einschaltimpulse für den Schalttransistor, Fig. 3, Zeile E, werden
deshalb nicht wie beispielsweise im Regelbereich zu den Zeitpunkten Tn1, Tn2 oder
Tn3 durch ein High-Signal am Ausgang Q des Speicherflipflops FF1 verkürzt. Sie erstrecken
sich vielmehr fast über eine Halbperiode, weisen also das größtmöglichste Tastverhältnis
auf, vom Auftreten eines Taktimpulses des Taktgenerators TG, beispielsweise zum
Zeitpunkt Tm1, bis zum Auftreten eines nächsten Taktimpulses, beispielsweise zum
Zeitpunkt Tm2 (Fig. 3, Zeile E).
-
In Fig. 4 ist das Pulszeit-Diagramm für den Fall zu hoher Ausgangsspannung'dargestellt,
d.h. der Schwellwert des ersten-Komarators K1 ist überschritten. Die Ausgänge beider
Komparatoren K1 und K2 weisen dauernd High-Potential auf, vgl. Fig. 4, Zeilen F
und G. Der Ausgang von K1 wirkt direkt auf das NOR-Gatter L2 ein, so daß der Schalttransistor
keinen Einschaltimpuls erhält, vgl. Fig. 4, Zeile E. Es fließt daher auch kein Primärstrom:Ip,
vgl. Fig. 4, 1. Zeile. Das zuvor
beschriebene Ausführungsbeispiel
wurde anhand eines Eintakt.' Sperrwandlers erläutert. Das erfindungsgemäße Prinzip
mit Pulsdauersteuerung und zwei Schwellwertkomparatoren zur Um hung der Regelung
bei zu hohen oder zu tiefen Ausgangsspan nungen läßt sich auch für Mehrtaktwandler
benutzen. Bei einem Zweitaktwandler würde dann in Zeile E der Figuren 2 und 3 während
einer Halbperiode ein erster Schalttransistor leitend sein und während der zweiten
Halbperiode ein zweiter. Auch für Flußwandler und andere Wandlertypen läßt sich
das erfindungsgemässe Prinzip sinngemäß anwenden.