DE3231095C2 - Logisches Schaltglied mit Tri-State-Ausgang in Schottky-TTL-Technik - Google Patents
Logisches Schaltglied mit Tri-State-Ausgang in Schottky-TTL-TechnikInfo
- Publication number
- DE3231095C2 DE3231095C2 DE19823231095 DE3231095A DE3231095C2 DE 3231095 C2 DE3231095 C2 DE 3231095C2 DE 19823231095 DE19823231095 DE 19823231095 DE 3231095 A DE3231095 A DE 3231095A DE 3231095 C2 DE3231095 C2 DE 3231095C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- transistor
- base
- collector
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/0823—Multistate logic
- H03K19/0826—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Abstract
Die Erfindung bezieht sich auf ein logisches Schaltglied mit Tri-State-Ausgang in Schottky-TLL-Technik. Um zu vermeiden, daß bei sonst hochohmigem Ausgang der emitterseitig am Bezugspotential angeschlossene Ausgangstransistor kurzzeitig leitend wird und den angeschlossenen Bus praktisch gegen das Bezugspotential kurzschließt, wenn auf dem Bus ein Übergang vom tiefen auf den hohen binären Signalpegel stattfindet, wird zwischen dem Ausgang und der Basis eines Transistors, dessen Kollektor über einen Widerstand mit der Basis des genannten Ausgangstransistors verbunden ist, eine Kapazität angeordnet. In integrierter Schaltungsausführung wird diese Kapazität durch eine Diode in Sperr-Richtung oder durch die Basis-Kollektor-Kapazität eines zusätzlichen Transistors realisiert.
Description
Die Erfindung bezieht sich auf ein logisches Schaltglied mit Tri-State-Ausgang in Schottky-TTL-Technik
(TTLS) nach dem Oberbegriff des Patentanspruchs 1.
Bei logischen Schaltgliedern mit Tri-State-Ausgang ist neben den beiden gewöhnlichen Schaltzuständen mit
niederohmig angebotenen hohen oder tiefen binären Signalpegeln ein dritter Schaltzustand möglich, bei dem
mit Hilfe des zusätzlichen Steuersignals der Ausgang hochohmig gesteuert wird.
Derartige Schaltglieder sind in vielfältiger Ausführung bekannt (z. B. Baustein SN 74 S 134 Pocket Guide.
Texas Instruments Deutschland GmbH, Mai 1977, Seite 188). Allen gemeinsam ist eine Logikstufe, die im Sonderfall
für ein einzelnes Eingangssignal ausgebildet ist. eine Steuerstufe und eine Endstufe in Gegentaktschaltung
mit einem unteren, beim tiefen Ausgangspegel leitenden Transistor und mit einem oberen Transistor, der
bei hohem Signalpegel am Ausgang leitend ist. Die Steuerstufe wirkt sowohl auf die Logikstufe als auch auf
die Endstufe ein.
Schaltglieder mit Tri-State-Ausgang werden vorzugsweise als Sender in Bus-Systemen eingesetzt. Ist nun der
Ausgang eines solchen Schaltglieds hochohmig und erfolgt auf dem angeschlossenen Bus ein durch ein weiteres
Schaltglied verursachter Übergang vom tiefen zum hohen binären Signalpegel, dann wird über die Basis-Kollektor-Kapazität
auf die Basis des Unteren Transistors, die in dem hochohmigen Zustand des Ausgangs
gleichfalls eine hohe Impedanz gegen den Emitter aufweist, ein positiver Impuls übertragen, der den Transistor
kurzzeitig leitend steuert. Damit wird der Bus vorübergehend gegen das Bczugspolcniial vorübergehend
kurzgeschlossen und der soeben begonnene Signalanstieg verzögert. Das wirkt sich als verlängerte Sigriallaufzeit
aus, erzeugt eine höhere Verlustleistung in dem gerade aktiven Sender und belastet dessen Ausgangstransistor
erheblich.
Es ist noch darauf hinzuweisen, daß der störende Effekt bei TTL-Schaltungen ohne Schottky-Dioden im allgemeinen
nicht auftritt oder nur vernachlässigbar schwach angedeutet ist, v/eil hier die Basis des unteren
Ausgangstransistors über einen vergleichsweise niederen Widerstand ständig mit dem Emitter verbunden ist.
Durch die US-PS 43 21 490 ist ein TTL-Schaltglied mit einem nicht in den hochohmigen Schaltzustand
schaltbaren Gegentaktausgang bekannt. Zur Vermeidung einer Schaltverzögerung beim Übergang vom
nfdrigen zum hohen Ausgangspegel ist zwischen der Basis und dem Emitter des beim niedrigen Ausgangspegel
leitenden Ausgangstransistors die Serienschaltung eines zusätzlichen Transistors und einer Schottkydiode
angeordnet Die Basis des zusätzlichen Transistors ist über eine Kapazität mit dem Ausgang des Schaltgliedes
verbunden. Der betreffende Aus^an^transistor wird
damit rasch gesperrt.
Der Erfindung liegt die Aufgabe zugrunde, ein logisches Schaltglied mit Tri-State-Ausgang in TTL-Technik
mit Schottky-Dioden so auszubilden, daß der oben beschriebene störende Effekt mindestens weitgehend
beseitigt wird. GemäE der Erfindung wird diese Aufgabe durch das kennzeichnende Merkmal des Patentanspruchs
1 gelöst.
Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispieles beschrieben.
Die Zeichnung zeigt hauptsächlich die End stufe eines logischen Schaltglieds mit Tri-State-Ausgang
in Schottky-TTL-Technik. Zusätzlich sind in der Zeichnung eine Logikstufe L und eine Steuerstufe S mit
e;nem Eingang S5 für ein Steuersignal ohne nähere Einzelheiten
angedeutet. Die Logikstufe L kann zur logischen Verknüpfung mehrerer Eingangssignale, beispielsweise
El bis £3, dienen· sie km aber auch nur
mit einem Signaleingang ausgestaltet sein (Bus-Treiber).
Die Endstufe enthält zwei Ausgangstransistoren Tl und T2, deren Kollektor-Emitter-Strecken zwischen einem
Versorgungspotential V(i und dem Bezugspotential
CR in Serie geschaltet sind. Der Verbindungspunkt der beiden Ausgangstransistoren Tl und T2 bildet den
Ausgang A. Im normalen, rem binären Betrieb führen
die Ausgangstransistoren Tl und T2 abwechselnd Strom b/vv. sind gesperrt. Sie werden da/u gegensinnig
angesteuert. Wenn der in der D;i-stellung untere Ausgangstransistor
Tl leitend ist. liegt am Ausgang A der tiefere binäre Signalpegel. Entsprechend führt der Ausgang
A den höheren binären Signalpegel, wenn der obere Ausgangstransistor T2 leitend ist. Die Tatsache, daß
der obere Ausgangstransistor T2 mit einem Transistor T3 eine sogenannte »Darlington-Schaltung« bildet, ergibt
sich zwar aus dem Stand der Technik, ist aber in
dem vorliegenden Zusammenhang ohne Bedeutung.
Die Steuerung der Ausgangstransistoren / I und T2 erfolgt durch die am Kollektor und am E-.mitter eines
Transistors T4 abgegriffenen, gegcnphasigen Signale.
Der Transistor T4 ist daher mit einem Kollektorwiderstand R 1 und einem Emitterwiderstand /?2 ausgestattet.
Der Emitterwiderstand R 2 ist jedoch an das (cmitterseitige)
Bezugspotential nicht unmittelbar, sondern über die Basis-Emitter-Strecke eines weiteren Transistors
T5 angeschlossen. Der Kollektor dieses Transistors T5 ist über einen Widerstand R 3 mit dem Emitter
des Transistors T4 verbunden.
Die Basis des Transistors TA zur Steuerung der Aus-
t gangstransistoren Tl und T2 ist mit dem Ausgang der
i Logikstufe L sowie über eine Diode mit dem Ausgang I der Steuerstufe 5 verbunden. Eine weitere Diode D 2
I verbindet den Kollektor des Transistors TA ebenfalls I mit dem Ausgang der Steuerstufe S. Wenn dieser Aus-I
gang ein annähernd dem Bezugspotential entsprechen-I des Potential führt, werden beide Ausgangstransistoren
Ti und T2 gleichzeitig gesperrt Der Ausgang A ist
ι damit hochohmig.
t Die bisher beschriebene Schaltungsanordnung ist be- ίο
I kannt.
I Zusätzlich ist zwischen dem Kollektor des unteren
I Ausgangstransistors T1 bzw. dem Ausgang A und der
I Basis des Transistors T5 eine Kapazität C vorgesehen.
f Diese Kapazität C verhindert den kurzzeitigen Über- * gang des unteren Ausgangstransistors Ti in den Leitzu-'
stand beim Wechsel vom tiefen zum hohen binären Sife gnalpegel auf dem Bus, wenn der Ausgang A ansonsten
g hochohmig isL Der durch die Pegeländerung hervorgerufene,
durch die Kapazität Cdiffcrenzierte und auf die
Basis des Transistors TS übertragene Impuls steuert den Transistor TS kurzzeitig leitend. Damit wird die
Basis des unteren Ausgangstransistors Ti niederohmig mit dem Emitter verbunden, so daß die Basis-Kollektor-Kapazität
des Ausgangstransistors Ti nicht mehr wirksam werden kann.
Die Kapazität C wird bei monolithisch integrierter Schaltungsausführung vorzugsweise durch die Basis-Kollektor-Kapazität
eines zusätzlichen Transistors realisiert. Die Realisierung durch eine in Sperr-Richtung
gepolte Diode ist möglich.
I Hierzu 1 Blatt Zeichnungen
35
40
50
55
65
Claims (2)
1. Logisches Schaltglied mit Tri-State-Ausgang in Schottky TTL-Technik, mit einer Logikstufe, mit einer
durch ein Steuersignal beaufschlagten Steuerstufe und mit einer Endstufe mit zwei in Serie geschalteten
gegenphasig gesteuerten Ausgangstransistoren, deren unterer beim tiefen binären Signalpegel
an dem an seinen Kollektor angeschlossenen Ausgang leitend gesteuert ist, mit einem zwei gegenphasige
Steuersignale zur Steuerung der Ausgangstransistoren erzeugenden Transistor, dessen Basis
mit dem Ausgang der Logikstufe und dessen Emitter mit der Basis des unteren Ausgangstransistors verbunden
und der basis- und kollektorseitig mit dem Ausgang der Steuerstufe gekoppelt ist, und mit 21-nem
weitereE Transistor, dessen Basis und Kollektor über je einen Widerstand mit der Basis des unteren
Ausgangstransistors verbunden sind und dess;en Emitter mit dem Emitter des unteren Ausgangstransistors
verbunden isudadurchgekennzeichn e t, daß zwischen dem Kollektor des unteren Ausgangstransistors
(Ti) und der Basis des weiteren Transistors (T5) eine Kapazität ^angeordnet ist
2. Logisches Schaltglied nach Anspruch 1, dadurch gekennzeichnet, daß die Kapazität (C) durch die Basis-Kollektor-Kapazität
eines zusätzlichen Transistorsgebildet i ·.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823231095 DE3231095C2 (de) | 1982-08-20 | 1982-08-20 | Logisches Schaltglied mit Tri-State-Ausgang in Schottky-TTL-Technik |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823231095 DE3231095C2 (de) | 1982-08-20 | 1982-08-20 | Logisches Schaltglied mit Tri-State-Ausgang in Schottky-TTL-Technik |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3231095A1 DE3231095A1 (de) | 1984-02-23 |
DE3231095C2 true DE3231095C2 (de) | 1985-05-15 |
Family
ID=6171369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823231095 Expired DE3231095C2 (de) | 1982-08-20 | 1982-08-20 | Logisches Schaltglied mit Tri-State-Ausgang in Schottky-TTL-Technik |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3231095C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3637818A1 (de) * | 1985-11-07 | 1987-05-14 | Mitsubishi Electric Corp | Integrierte halbleiterschaltung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4321490A (en) * | 1979-04-30 | 1982-03-23 | Fairchild Camera And Instrument Corporation | Transistor logic output for reduced power consumption and increased speed during low to high transition |
-
1982
- 1982-08-20 DE DE19823231095 patent/DE3231095C2/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3637818A1 (de) * | 1985-11-07 | 1987-05-14 | Mitsubishi Electric Corp | Integrierte halbleiterschaltung |
Also Published As
Publication number | Publication date |
---|---|
DE3231095A1 (de) | 1984-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3126525C2 (de) | "Spannungsgesteuerter Halbleiterschalter und damit versehene Spannungswandlerschaltung" | |
DE3929351C1 (de) | ||
DE2210105C3 (de) | Verknüpfungsschaltung | |
DE2416534B2 (de) | Transistorschaltung zum umkehren der stromrichtung in einem verbraucher | |
DE2329643C3 (de) | Schaltung zur Signalpegelumsetzung | |
DE3231095C2 (de) | Logisches Schaltglied mit Tri-State-Ausgang in Schottky-TTL-Technik | |
DE3605658C2 (de) | ||
DE4138661C1 (de) | ||
DE1284521C2 (de) | Schaltungsanordnung mit einem mehremitter-transistor | |
DE1901808A1 (de) | Schaltungsanordnung zur Durchfuehrung logischer Funktionen | |
DE2148437C3 (de) | Schaltungsanordnung zur Verbesserung der Kurzschlußfestigkeit von Schaltkreisen vom Typ der Langsamen störsicheren Logik | |
EP1843471A2 (de) | Schaltungsanordnung zur Glitch-freien oder Glitch-reduzierten Signalübertragung zwischen Spannungsbereichen | |
EP0057239A1 (de) | Monolithisch integrierte Gegentakt-Treiberschaltung | |
EP0048490B1 (de) | Schaltungsanordnung zum Umsetzen eines binären Eingangssignals in ein Telegrafiersignal | |
DE3712998C2 (de) | ||
DE2233612B2 (de) | Endstufe für einen Prüfsignalgeber | |
DE1292187B (de) | Treiberschaltung fuer induktive Last | |
EP0588111B1 (de) | Speicherelement | |
DE3801530C2 (de) | ||
DE4410211B4 (de) | Schaltungsanordnung zur schaltbaren Ansteuerung einer Last | |
DE4115413C2 (de) | Schaltungsanordnung zur Erzeugung eines Schaltimpulses | |
DE2655173C3 (de) | Schaltvorrichtung mit wenigstens einem Transistor | |
DE102022211425A1 (de) | Schaltungsanordnung zum Ansteuern einer Last | |
DE3001110A1 (de) | Integrierte schaltungsanordnung mit mehreren unabhaengig schaltenden ausgangsstufen | |
EP1484947B1 (de) | Ansteuerschaltung für den Betrieb mindestens einer Lampe in einem dazugehörigen Lastkreis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |