DE3211256C2 - Schaltungsanordnung zur im Fehlerfall vorgesehenen Wiederholung von Maschinenbefehlen in einer Datenverarbeitungsanlage - Google Patents
Schaltungsanordnung zur im Fehlerfall vorgesehenen Wiederholung von Maschinenbefehlen in einer DatenverarbeitungsanlageInfo
- Publication number
- DE3211256C2 DE3211256C2 DE19823211256 DE3211256A DE3211256C2 DE 3211256 C2 DE3211256 C2 DE 3211256C2 DE 19823211256 DE19823211256 DE 19823211256 DE 3211256 A DE3211256 A DE 3211256A DE 3211256 C2 DE3211256 C2 DE 3211256C2
- Authority
- DE
- Germany
- Prior art keywords
- command
- buffer
- operands
- register
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
- G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Der dem Prozessor zur Bereitstellung der Operanden dienende Zwischenspeicher besteht aus zwei Registersätzen (RSA, RSB), denen je ein im gegenseitigen Wechsel ladbarer Befehlspuffer (BF1, BF2) nachgeschaltet ist, in denen die Operanden bzw. Parameter wenigstens des letzten Maschinenbefehls zwischenspeicherbar sind. Ferner sind ein erster Zähler (Z1) zur Markierung des jeweils zuletzt geladenen Befehlspuffers und ein zweiter Zähler (Z2) vorgesehen, dessen Zählerstand angibt, daß kein, ein oder beide Befehlspuffer gültig sind. Bei Auftreten eines Maschinenfehlers wird entsprechend den Zählerständen der beiden im Fehlerzustand angehaltenen Zähler (Z1, Z2) der Inhalt der beiden Befehls puffer, beginnend mit dem jeweils zuletzt geladenen Befehls puffer in den Zwischenspeicher-Registersatz zurückgeschrieben.
Description
Qie Erfindung bezieht sich auf eine Schaltungsanordnung
zur im Fehlerlall vorgesehenen Wiederholung von in der Zentraleinheit einer Datenverarbeitungsanlage zu
verarbeitenden Maschinenbefehlen gemäß den Merkmalen des Oberbegriffs des Patentanspruchs I.
Im Laufe der Ausführung eines Befehls können in der
Verarbeitungseinheit einer Datenverarbeitungsanlage grundsätzlich zwei verschiedene Arten von Fehlern auftreten,
und zwar einerseits Hardware-Fehler durch zumindest teilweises Versagen der fest verdrahteten
Schaltung und andererseits Programmfehler aufgrund eines logisch nicht vollkommen korrekt entwickelten
Programms. Insbesondere bei Hardware-Fehlern besteht die Möglichkeit, den aufgetretenen Fehler durch eine
Befehlswiederholung zu beheben, weil viele Fehler erfahrungsgsmäß
nur sporadisch auftreten und bei der Wiederholung vielfach nicht mehr auftauchen.
Bei vielen bekannten Datenverarbeitungsanlagen Ist jedoch eine Wiederholbarkeit von fehlerhaft ausgeführten
Befehlen nur für den Fall vorgesehen, daß noch keine Operanden verändert sind, eine Einschränkung, die
nur bei leistungsschwächeren Anlagen mit einer relativ großen Anzahl von Elementaroperationen pro Maschinenbefehl
vertretbar ist.
Bei llochlelstungsprozessoren, die für einen durchschnlltlichen
Maschinenbefehl z. B. nur maximal drei Elementaroperationen erfordern, würde dagegen die
mögliche Befehlswiederholungsrate auf einen unzumutbar niedrigen Wert absinken, wenn nach Veränderung
eines Operanden keine Befehlswiederholung mehr durchgeführt werden könnte. Eine niedrige Befehlswicderholungsrate
würde andererseits die Verfügbarkeit des Prozessors wesentlich einschränken, weil die Anzahl der
nicht korrigierbaren Fehler und demzufolge die Anzahl der Unterbrechungen und Neustarls über das vertretbare
Maß hinaus ansteigen würde.
Aus der DE-OS 25 23 795 ist ein Verfahren zum wiederholten
Ausführen von Maschinenbefehlen in einer Verarbeilungseinheil einer Datenverarbeitungsanlage im
Fehlerfall bekannt, bei der neben einem ersten Registersatz, in welchem die Parameter und Operanden zwischengespeichert
sind, ein zweiter und ein dritter Rcgistersatz vorgesehen sind, wobei alle drei Registersätze
den gleichen Inhalt aufweisen. Während der Befehlsausführung werden die Operanden dem ersten Registersatz
entnommen und in die Verarbeitungseinheit übertragen, während die Ergebnisse von Befehl zu Befehl wechselnd
b0 im zweiten und dritten Regislersatz abgelegt werden. Im
Fehlerfall ist vorgesehen, daß der Inhalt des /weiten und dritten Registersatzes in den ersten Registersatz übertragen
wird, so daß dort der gesamte ursprüngliche Inhalt für eine Befehlswiederholung zur Verfügung steht. Bei
6^ diesem bekannten Verfahren findet im übrigen in jedem
Fall eine unter umständen mehrmalige Befehlswiederholung
statt, unabhängig davon, ob die zurückgeschriebenen Operanden noch verwertbar sind.
Aus der DE-OS 19 36 251 ist ferner eine Datenverarbeitungsanlage
mit einer Protokolleinrichtung bekannt, bei der entweder die gesamten Daten einer Befehlsfolge
oder gemäß einer Variante nur die geänderten Daten protokolliert werden. Im Fehlerfall können dann diese Daten
zum Zwecke der Befehlswiederholung in einen Speicher der Datenverarbeitungsanlage übertragen werden.
Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, eine Schaltungsanordnung zur fortlaufenden
Zwischenspeicherung von Befehlsdaten zum Zwecke einer Befehlswiederholung so auszubilden, daß zusätzlich
die Gültigkeit der Speichereiniräge geprüft werden kann,
damit im Fehlerfall nur die jeweils gültigen Einträge zurückgeschrieben werden.
Diese Aufgabe wird erfindungsgemäß mil den im kennzeichnenden Teil des Palentanspruchs 1 angegebenen
Merkmalen gelöst.
Bei einer Schaltungsanordnung zur Verarbeitung von Speicher-Speicher-Befehlen, deren Operanden nicht in
Registern, sondern in Arbeitsspeicherpläizen stehen, ergibt sich die cffiridungsgemäBe Lösung durch die
Merkmale des Anspruchs 2.
Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand des in der Zeichnung dargestellten Blockschaltbildes
näher erläutert. Dabei sind aus Gründen der besseren Übersichtlichkeit nur diejenigen Schaltungsbausteine dargestellt, die für das Verständnis der Erfindung
unbedingt erforderlich sind.
Die Fig. zeigt im einzelnen zwei, einer nicht dargestellten Verarbeitungseinheil zugeordnete. Zwischenspeicher-Registersätze
RSA. RSB. die zusammen sämtliche Register umfassen, in denen die Operanden auszuführender
Befehle bereitgestellt bzw. Resultate als Ergebnis einer Befehlsausführung zwischengespeichert werden.
Beide Registersätze RSA. RSB sind eingangsseitig parallel
geschaltet und über Eingangsregister IRAH. IRAL. IRBH. IRBL sowie über Eingangsmultiplexer MUX-EAX, MUX-
EAl bzw. MUX-EBX, MUX-EBl mit der Verarbeitungseinheit verknüpft. Jeder Registersatz RSA. RSB enthält
u.a. je einen .Vlehrzweckregistersatz ORA. GRB bzw.
Gleitkomma-Registersatz FRA. ERB für die Operanden von Register/Register (RR, RX)- und Register-Speicher
(RS)-Befehlen, wobei im jeweiligen α-Register die duplizierten
Operanden des entsprechenden A-Registers enthalten sind. Zur Sicherstellung dieser Registeroperanden
zum Zwecke der Befehlswiederholung Jnd zwei Befehlspuffer BFXH. BFXL und BFlH. BEIL sowie zwei Adreß-Regisler
BFX-AUR. BE1-AÜR für die zugehörigen Arlressen
vorgesehen. Da sich Fehlerereignisse aus einem Befehl /; bis zur ersten Eik.menlaroperation des Befehls
/; + 1 auswirken können und dieser Befehl /;+ I z. B. nur eine einzige ülementaroperation lang sein kann, müssen
beim Auftreten eines Maschinenfehlers bis zu zwei Befehle regeneriert, d. h. die Operanden der jeweils letzten
zwei Befehle sichergestellt werden.
Die Lese- bzw. Schreiboperationen aus bzw. in die Mehrzweckregister ORA. ΟΛΟ oder Gleitkomma-Register
ERA. FRB erfolgen jeweils mikroprogrammycstcuert. Die
Duplizierung der Operanden in den beiden kegistersätzen RSA. RSB hat den Vorteil, daß bei Register/Register-Befehlen
beide Operanden innerhalb einer einzigen EIemenU'roperalion.
und zwar je ein Operand aus dem Registersatz A bzw. B entnommen werden kann. Da bei RR-Befehlen
das Frgebnis einer etwaigen Verknüpfung in den RcgisterpUil/ fü: den ersten Operanden zurückgeschrieben
wird, erfolgt bei I.escoperationen für RR-Bcfchlc
nur die Übcrnahr e des ersten Operanden .tus dem Reuisters.it/ RSA. Bei l.adehofchlen. die nur in den
Registersatz schreiben, wird der alte Operand vorher gelesen und dabei sichergestellt.
Die beideu Befehlspuffer BFXH, BEXL, BFlH. BEIL
haben ebenso wie die Registersätze RSA, RSB eine Breite
■> von jeweils 64 Bit (Doppelwort) und werden sowohl bei
Wort- als auch bei Doppelwortzugriff jeweils in der gesamten Länge geladen (LD-RSA, B). Dies hat den Vorteil,
daß bei einem Wortzugriff (32 Bit) keine Weichen vor und nach den Befehlspuffern notwendig sind. Bei
ι» einer eventuellen Befehlswiederholung braucht dann
nicht bekannt zu sein, ob der Ladeaufruf wort- oder doppelwortweise erfolgt, das heißt, bei einem Wortzugriff
wird stets das nebenliegende - und zwar in Abhängigkeit von der jeweiligen Adresse entweder das niederwertige
π bzw. höherwertige Befehlspuffer-Wortregister BFXL.
BEIL bzw. BEXH. BFlH milgeladen und der Gesamtinhalt
im Falle der Befehlswiederholung zurückgeschrieben. Pro Maschinenbefehl wird jeweils nur ein üoppelwort
sichergestellt (vgl. das Signal R-OPSI am Zähler
x Zl). damit die Befehlspuffer nicht überlaufen.
Infolge der unterschiedlichen Ausiunrungszeiten der
Maschinenbefehle einerseits und der verschiedenen Abläufe andererseits ist es erforderlich, die Gültigkeit der
Befehlspuffer zu markieren. Dies geschieht durch c'nen
^' Gültigkeitszähler 22, der in zyklischer Adreßfolge
jeweils von O bis 2 läuft Dabei haben die jeweiligen Zählerstände
folgende Bedeutung:
O: Kein Puffer ist gültig
Jn 1: ein Puffer ist gültig
Jn 1: ein Puffer ist gültig
2: beide Puffer sind gültig.
Durch einen weiteren Zähler ZI wird der zuletzt beschriebene Puffer zusätzlich markiert.
Der Zähler Zl wird wie folgt gesteuert:
1. Inkremeni mit der Anforderung einer Sicherstellung
im Mikroprogramm
2. Dekrement mit der zweiten Elementaroperation nach einer Endoperation im Maschinenbefehl
3. Dekrement im Falle der Befehlswiederholung
4. Keine Veränderung wenn Anforderung von Inkrei.ient
und Dekrement in einer Elementaroperation
5. Rücksetzen durch RESET-Signal
Bei Auftreten eines Maschinenfehlers werden die beiden
Zähler Zl, Z2 eingefroren, um das ordnungsgemäße
Zurückschreiben in die Regisiersätze RSA. RSB zu gewährleisten. Der Ruckschreibe-Beiehl REWR muß
immer zweimal gegeben werden, da das Einschreiben ungültiger Puffer hart unterbunden wird. Es wird immer
mit dem zuletzt beschriebenen Puffer, der durch den Zähler Zl angegeben wird, begonnen. Die zugehörige
Adresse wird dem entsprechenden Adreßpuffer BFX ADR. bzw. BFl-ADR entnommen und in die Adreßregistei
AkA, ARB eingetragen. Abhängig vom jeweiligen Zählerstand des Zählers Z2 werden die folgenden Puffer
zurückgeschrieben:
0: Keine Restaurisrung (beide Puffer ungültig)
1: Restaurierung ein Doppelwori. (ein Puffer gültig)
2: Restaurierung zwei Doppelworte (2 Puffer gültig)
Für die Sicherstellung der Operanden von Speicher/Spcicher-Befehlen,
abgekürzt SS-Befehltn. ist in
den beiden Registersätzen ein Zwischenspcieherbercich
SAlR-A. SAlR-B für zum Beispiel insgesamt 256 Byte
vorgesehen. Hierin wi rdcn (Me Speicheroperanden doppelwortweise
abgespeichert, wobei die Adressierung mittels eines Adreßregisters SAlADR in der Weise erfolgt,
daß, beginnend mit dem ersten Speicherplatz im I-
Bereich .SVIIW-I jeweils alternierend ein Speicherplatz
des .-(-Bereichs bzw. des W-I)erelchs geladen wird. Has
Adreßregister SAlADR zeigt dabei auf die jeweils nächste freie Adresse, so daß an der jeweiligen Adresse die
An/ah! der sichergestellten Speicheroperanden lesigestellt werden kann. Solange kein Maschinenlehler auftritt, wird das Adreßregister .SVII ADR jeweils In der zweiten Hlcmeniaroperallon IiNI)IiO · ? nach fmii· eines
Maschinenbefehls auf die Anlangsadrcsse zurückgestellt.
Bei SS-Befehlen genügt es Im übrigen, wenn immer
Hur eine der beiden Operanden sichergestellt (SS-OI'SI)
wird. So wird /um Beispiel bei Maschinenbefehlen, in denen der zweite Operand an einen anderen Arhellsspelcherplalz transferiert wird, nur der zweite Operand in den
Zwischenspeicherberekh .SIIW-I bzw. SAlR-H eingeschrieben. Bei Maschinenbelehlen, die beide ()|>eranden
miteinander verknüpfen, erfolgt dagegen eine Abspeichern ng des ersten Operanden. In der ersten Llenientaroperation eines Maschinenbefehls darf noch kein Operand
sichergestellt werden, da zu diesem Zeitpunkt nicht jo
garantiert ist. dall alle fehler des vorangegangenen
Mit dem Set/en eines lestllipllops ///■ wird angezeigt,
daß bei einer eventuell erforderlichen Restaurierung lies
Maschinenbefehls der Operand im Speicher modifiziert worden ist und deshalb dem Zwischenspeicherbereich
.SIIW-.I. .SVH R-H entnommen werden muli. Wenn kein
Maschinenlehler vorliegt, erfolgt das Rücksel/cn des Teslflipflops jeweils in der /wellen llenieniaroperation
nach der ):nd-l.lcmenlaroperation HNDhO eines vorangegangenen Maschinenbefehls.
Bei einem auftretenden Maschlnenjehler müssen die Arheilsspeicheroper.iiulen restauriert werden, wenn d.is
lestllipllop /// gesetzt Ist Gleichzeitig werden das
AdreUregister .SII IDR und das lestllipllop eingefroren.
Beim Restaurieren werden dann die Speicheroperanden aus ueni /uischciispeiclierbcreich .SMW-I. SWR-H
gelesen um! über die Ausgangsniuliiple.icr Mt1X-A.
.WM-W l)/w. über die zugeordneten Ausgangsregisier RIAi- I. Rl.d.li in ilen Aiheiissiieicher zurückgeschrieben.
Claims (3)
1. Schaltungsanordnung zur im Fehlerfall vorgesehenen
Wiederholung von in der Zentraleinheit einer Datenverarbeitungsanlage zu verarbeitenden Maschinenbefehlen,
deren Parameter bzw. Operanden in einem dem Prozessor zugeordneten Zwischenspeicher-Registersatz
und/oder in Arbeitsspeicherplätzen bereitgestellt sind, unter Verwendung zweier Befehlspufferspeicher,
aus denen die dort gespeicherten Operanden und Parameter wenigstens des letzten ausgeführten
Maschinenbefehls im Fehlerfall in den Zwischenspeicher-Registersatz übertragen werden, dadurch
gekennzeichnet, daß die Befehlspuffer (BFi, BFl) mit dem Ausgang eines von zwei gleichartig
aufgebauten Zwischenspeicher-Registersätzen (RSA. RSB) verbunden und von diesem aus ladbar
sind, daß ein erster Zähler (21) vorgesehen ist, dessen
Zählerstand dm jeweils zuletzt geladenen Befehlspuffer markiert, «laß ein zweiter Zähler (Z2) vorgesehen
ist, dessen Zählerstand angibt, daß kein, ein oder beide Befehlspuffer gültig sind und daß bei Auftreten
eines Maschinenfehlers nur für den Fall eine Befehlswiederholung auslösbar ist, daß wenigstens der zuletzt
geladene Befehlspuffer als gültig markiert ist, worauf dann in Abhängigkeit von den Zählerständen der im
Fehlerzustand angehaltenen Zähler (ZI, Z2) nur die Inhalte des bzw. der jeweils gültigen Befehlspuffer,
beginnend mit dem zuletzt geladenen Befehlspuffer, )o in den Zwischenspeichcr-Registersatz zurückgeschrieben
werden.
2. Schaltungsanordnunt zur im Fehlerfall vorgesehenen
Wiederholung von hi c'er Zentraleinheit einer
Datenverarbeitungsanlage zu verai* itenden Maschinenbefehlen,
deren Parameter bzw. Operanden in einem dem Prozessor zugeordneten Zwischenspeicher-Registersatz
und/oder in Arbeitsspeicherplätzen bereitgestellt sind, unter Verwendung zweier Befehlspufferspeicher, aus denen die fortlaufend gespeicherten
Operanden von Speicher-Speicher-Bcfehlen im Fehlerfall in den Arbeitsspeicher zurückübcrtragen
werden, dadurch gekennzeichnet, daß die Speicherplätze, der in Zwischenspeicherbereichen (SA VR-A. B)
der Zwischenspeicher-Registersätze (RSA. RSB) vorgesehenen Befehlspufferspeicher mittels eines
Adreßregisters (SAV'ADX) in der Weise adressierter
sind, daß das Adreßregister (SAVADR) bei fehlerfreiem Ablauf jeweils in der zweiten Elementaroperation
nach der Ende-Elementaroperation eines vorhergehenden Maschinenbefehls auf die Anfangsadresse
zurückgestellt und die Operanden mit forllaufender Hochzählung eingeschrieben werden und daß bei Auftreten
eines Maschinenfehlers und bei Setzen eines Test-Flipflops (TFF). welches anzeigt, daß ein Operand
im Arbeitsspeicher modifiziert worden ist, das Adreßregister (SAVADR) und das Test-Flipflop (TFF)
eingefroren und die aus dem Zwischenspeicherbereich (SA VR-A, B) gelesenen Operanden über ein Ausgangsregister
(REG-A. Br in den Arbeitsspeicher zurückgeschrieben
werden.
3. Schaltungsanordnung nach Anspruch 2. dadurch gekennzeichnet, daß der · Zwischenspeicherbereich
zwei Zwischenspeicher-Registersätzen (RSA. RSB) zugeordnet ist und daß die abwechselnd in Speicherplätze
des einen oder anderen Registersatzes eingeschriebenen Operanden über je ein dem jeweiligen
Registersatz zugeordnetes Ausgangsregister (RE(J A, B) ebenfalls alternierend ausgelesen werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823211256 DE3211256C2 (de) | 1982-03-26 | 1982-03-26 | Schaltungsanordnung zur im Fehlerfall vorgesehenen Wiederholung von Maschinenbefehlen in einer Datenverarbeitungsanlage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823211256 DE3211256C2 (de) | 1982-03-26 | 1982-03-26 | Schaltungsanordnung zur im Fehlerfall vorgesehenen Wiederholung von Maschinenbefehlen in einer Datenverarbeitungsanlage |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3211256A1 DE3211256A1 (de) | 1983-10-06 |
DE3211256C2 true DE3211256C2 (de) | 1984-03-22 |
Family
ID=6159434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823211256 Expired DE3211256C2 (de) | 1982-03-26 | 1982-03-26 | Schaltungsanordnung zur im Fehlerfall vorgesehenen Wiederholung von Maschinenbefehlen in einer Datenverarbeitungsanlage |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3211256C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS623347A (ja) * | 1985-06-28 | 1987-01-09 | Yokogawa Hewlett Packard Ltd | エラ−回復情報退避方式 |
JPH06236289A (ja) * | 1993-02-08 | 1994-08-23 | Kofu Nippon Denki Kk | 情報処理装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2523795C3 (de) * | 1975-05-28 | 1979-11-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum wiederholten Ausführen von Maschinenbefehlen durch eine festverdrahtete Steuerung in einer Verarbeitungseinheit einer Datenverarbeitungsanlage |
-
1982
- 1982-03-26 DE DE19823211256 patent/DE3211256C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3211256A1 (de) | 1983-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2428348C2 (de) | Verfahren zur Weiterbenutzung eines fehlerhaften Datenspeichers und Einrichtung zur Durchführung dieses Verfahrens | |
DE2714805C2 (de) | ||
DE2456578C2 (de) | Datenverarbeitungsanlage | |
DE2935841C2 (de) | Mehrprozessoranlage | |
EP0013737A1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE3228405A1 (de) | Emulator zur erzeugung einer folge von steuersignalen | |
DE1935944B2 (de) | Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage | |
DE2829972A1 (de) | Schnittstelle einer datenverarbeitungsanlage | |
DE2918357C2 (de) | Speicherdaten-Puffer-Steuereinrichtung | |
DE1953364A1 (de) | Wahlausfuehrungsschaltung fuer programmgesteuerte Datenverarbeiter | |
DE3211256C2 (de) | Schaltungsanordnung zur im Fehlerfall vorgesehenen Wiederholung von Maschinenbefehlen in einer Datenverarbeitungsanlage | |
EP1456756A2 (de) | Verfahren zum speichern oder weiterleiten von daten | |
DE2823457C2 (de) | Schaltungsanordnung zur Fehlerüberwachung eines Speichers einer digitalen Rechenanlage | |
DE2106731A1 (de) | Diagnoseeinrichtung fur elektronische Datenverarbeitungsanlagen | |
DE2454745A1 (de) | Binaerzaehler mit fehlererkennung und korrektur voruebergehender fehler | |
DE2633155A1 (de) | Einrichtung zur erzeugung zeitdefinierter steuersignale | |
DE3138897A1 (de) | Schaltungsanordnung zur verarbeitung von speicheroperanden fuer dezimale und logische befehle | |
DE1966991C3 (de) | Ausfallgesicherte Datenverarbeitungsanlage | |
DE2557787A1 (de) | Einrichtung und verfahren zum verarbeiten von maschinenbefehlen unterschiedlicher formate in einem mikroprogrammierten datenverarbeitungssystem | |
DE3009121C2 (de) | Mikroprogramm-Steuereinrichtung | |
DE10132313A1 (de) | Programmgesteuerte Einheit | |
DE2915113A1 (de) | Busvorrichtung fuer ein datenverarbeitendes system | |
EP1750283A2 (de) | Überprüfung eines Adressdecoders | |
DE3009317A1 (de) | Hybrid-assoziativspeicher | |
DE1449540B2 (de) | Digitalrechner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G06F 11/14 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |