DE3134130A1

DE3134130A1 - Zentraleinheit fuer eine mikroprozessorgestuetzte steuerung

Info

Publication number: DE3134130A1
Application number: DE19813134130
Authority: DE
Inventors: George Henry So. Northville Mich. McDaniel
Original assignee: Bendix Corp
Current assignee: Bendix Corp
Priority date: 1980-08-28
Filing date: 1981-08-28
Publication date: 1982-03-25
Also published as: JPS57121737A

Description

Beschreibung:
Die Erfindung betrifft eine Zentraleinheit für eine rechnergesteuerte Anlage. Im engeren Sinne betrifft die Erfindung eine Zentraleinheit, die im Dialog mit verschiedenen Befehls- oder Meßmoduln einer mikroprozessorgestützten Rechnersteuerung für eine numerisch gesteuerte Werkzeugmaschine steht und diese steuert. Im weiteren Sinne gilt die Erfindung einem Steuerprozessor zum Steuern eines großen Bereiches industrieller Verfahren.
Viele Industrieverfahren, insbesondere durch numerisch gesteuerte Werkzeugmaschinen durchgeführte Bearbeitungsverfahren erfordern aufgrund ihres Wesens hochkomplizierte und nicht wiederholbare Anweisungen, um einer Werkzeugmaschine die komplizierten Konturen eines Werkstücks mitzuteilen. Viele der Prozesse oder Bearbeitungsgänge erfordern wiederholbare und einfache Befehle zur Erzeugung der erforderlichen-Folge von Arbeitsgang- oder Werkzeugmaschinenbewegungen.
Frühere Steuerungen bedurften eines Programmierers mit Kenntnissen der numerischen Steuerung, der Maschinenbearbeitung und der Programmierung, um ein Band mit den ausschließlichen Befehlen herzustellen, d.h. ein Teilprogramm, das die erforderlichen Werkzeugauslenkungen und Werk zeugmaschinenbefehle enthält, um das Werkstück in ein Endprodukt zu verwandeln. Diese Teilprogramme werden häufig unter Verwendung größerer Allzweckrechner u.dgl. vorbereitet.
Im Gegensatz dazu, nützt die Erfindung den Vorteil der jüngsten weitverbreiteten Kommerzialisierung und Marktfähigkeit von hochentwickelten Mikroprozessoren.Die daraus entstehende Anlage kann auf die Klasse numerisch gesteuerter Prozessoren angewandt werden, die Steuerungen mit Datenhandeingabe genannt werden sowie- auch allgemein auf Industrieprozessoren. Die Erfindung ergibt eine verhältnismäßig preisgünstige und kleine Einheit, wodurch die Anlage hängend an der Werkzeugmaschine angebracht werden kann.
Außerdem macht die Erfindung für viele Zwecke den Einsatz eines Fachprogrammierers überflüssig.
Dies wird dadurch erreicht, daß die Anlage mehrere vorprogrammierte, genormte Teilprogramme umfaßt, welche die Befehle für die Maschine enthalten. Ein spezielles Programm wird von der Bedienung über das Tastenfeld oder eine andere ähnliche Vorrichtung gewählt. In abhängigkeit von dieser Wahl beginnt die Anlage einen Dialog, wodurch die Bedienung über die Daten informiert wird, die zur Durchführung des gewählten gespeicherten Programms erforderlich sind. Daraus erhellt, daß die Bedienung nicht mit der Rechnerprogrammierung oder mit dem Betrieb numerisch gesteuerter Maschinen vertraut zu sein braucht. Die Bedienung braucht nur die Anforderungen der Anlage zu befolgen. Außerdem wird die Notwendigkeit zur Erzeugung von rechnergestützten Teilprogramm wie sie frühere numerisch gesteuerte Anlagen aufweisen, erheblich verringert. Die Bedienung kann mit minimalen Kenntnissen verschiedene vorprogrammierte Teilprogramme aneinanderkoppeln, um eine sich nicht wiederholende Folge von Ereignissen zu erzeugen, sie kann aber auch direkt ein zusätzliches Teilprogramm erzeugen, indem sie eine Folge von Befehlen von Hand in die Anlage eingibt.
Somit besteht die Aufgabe der Erfindung darin, eine mikroprozessorgestützte Prozeßsteuerungsanlage zu schaffen. Die Erfindung soll auch eine Prozeßsteuerung einer Zentraleinheit schaffen, welche ein Sechzehnbitwort erzeugt und mit acht bzw. sechzehn Bit peripheren Datentransferbausteinen einschließlich von Tastenfeldern, Tonbandgeräten und Kathodenstrahlröhren gekoppelt werden kann. Erfindungsgemäß ist eine Anzeigeschaltung für die Prozeßsteuerung vorgesehen, um der Bedienung den laufenden Zustand vorgegebener Funktionen der gesteuerten Maschine oder des durchzuführenden Prozesses zu melden und es ihr damit zu ermöglichen, sich auf die Überwachung der Maschine zu konzentrieren und gleichzeitig die angezeigten Daten aufzunehmen. Im Zusammenhang damit sollen erfindungsgemäß auch die Aufgaben der Bedienung erleichtert werden, indem ihr bestimmte Parameter in einem vergrößerten Format wahlweise angezeigt werden.
In weiterer Ausgestaltung der Erfindung soll eine dialogmikroprozessorgestützte Steuerung für eine Werkzeugmaschine geschaffen werden. Im Zusammenhang damit ist es eine erfindungsgemäße Aufgabe, die Bedienung von der Forderung zu befreien, komplizierte und lange Teilprogramme zu erstellen, welche die Werkzeugmaschine steuern, indem die erfin- dungsgemäße Anlage mehrere residente normalisierte Teilprogramme für häufig verwendete Werkzeugmaschinenfunktionen aufweist, die nur Eingabedaten braucht, die von der Anlage für die Bedienung angezeigt werden und dann von Hand in Abhängigkeit von der Anzeige in die Anlage eingegeben werden.
Die Erfindung ist nachstehend näher erläutert. Alle in der Beschreibung enthaltenen Merkmale und Maßnahmen können von erfindungswesentlicher Bedeutung sein. Die Zeichnungen zeigen: Fig. 1 ein Blockschaltbild einer Mikroprozessorsteuerung.
Fig. 2 ein Blockschaltbild des Prozessors der Anlage.
Fig. 3 ein Blockschaltbild des Programmspeichers der Anlage.
Fig. 4 ein Blockschaltbild des peripheren Steuermoduls der Anlage.
Fig. 5 ein Blockschaltbild des Servoendmoduls.
Fig. 6 ein Blockschaltbild der Wandlerschnittstelle.
Fig. 7 ein detailliertes Blockschaltbild der Wandlerschnittstelle.
Fig. 8 ein Blockschaltbild eines geschlossenesn Regelkreises.
Fig. 9 Diagramme der Wellenformen, die von einem normalen Wandler im Regelkreis der Fig. 8 erzeugt werden.
Fig. 10 ein Blockschaltbild des Eingangssignalmoduls.
Fig. 11 einen Stromlaufplan des Eingangssignalmoduls der Fig. 10.
Fig. 12 einen der Eingangskreise im Eingangssignalmodul der Fig. 11.
Fig. 13 ein Blockschaltbild des Ausgangssignalmoduls.
Fig. 14 einen Stromlaufplan des Ausgangssignalmoduls.
Fig. 15 einen der Endsteuerkreise im Ausgangssignalmodul.
Fig. 16 einen Stromlaufplan des Prozessors der Fig. 2.
Fig. 17 die Adreßwechselbetriebsschaltungen und die Zenerdecodierer des Prozessors.
Fig. 18 eine Sammelschienensteuerung.
Fig. 19 eine logische Wartebereichschaltung für Bytes und Wechselbetriebsschaltungen für die Datensammelschiene.
Fig. 20 eine programmierbare Schnittstellensteuerung, einen programmierbaren Unterbrechungstaktgeber und einen Chipanwähldecodierer.
Fig. 21 eine programmierbare periphere Schnittstelle und einen Wächtertaktgeber.
Fig. 22 den Aufbau des Speichers der Anlage.
Fig. 23 ein detailliertes Schaltbild eines Teil des peripheren Moduls der Fig. 4.
Fig. 24 eine Videoendstufensteuerung.
Fig. 25 die Wellenformen von Kathodenstrahltaktsignalen.
Fig. 26 Wellenformen von waagrechten Synchronisationstaktsignalen.
Fig. 27 die Wellenformen von senkrechten Synchronisationstaktsignalen.
Fig. 28 die Wellenformen der kombinierten Videotaktsignale.
Fig. 29 das Anzeigeformat der Anlage.
Fig. 30 ein Steuerpult.
Fig. 1 zeigt eine Mikroprozessorsteuerung 50 zur Steuerung einer angeschlossenen Maschine. Die Anlage enthält eine Zentraleinheit 52, die über Dialogdaten-, Adreß- und Steuersammelschienen 54,56, und 58 mit mehreren eigenen Moduln oder Bausteinen in Verbindung steht. Die Anlage 50 umfaßt einen programmierbaren Festwertspeicher (PROM) 60 zum Speichern des Organisationsprogramm der Anlage 50, eine periphere Steuerung 62, die mehrere Datenübertragungsgeräte ankoppeln und steuern soll, die eine Kathodenstrahlröhre 64, ein Tastenfeld 66 und einen Fernschreiber 68. Eine Servoendstufe 70 ist über eine Schnittstelle mit mehreren Kanälen an die Zentraleinheit 52 angekoppelt. Bei diesem Ausführungsbeispiel stellen die Kanäle vier Maschinenantriebe oder -steuerungen 72 dar. Die Anlage 50 weist auch eine Wandlerschnittstelle 74 für die Aufnahme von Eingangssignalen von mehreren Wandlers 76 auf, die jeweils einem beweglichen Bauteil der nicht gezeigten gesteuerten Maschine zugeordnet sind. Ferner besitzt die Anlage 50 einen Signalmodul 80, der einen Eingangssignalmodul 82 und einen-Ausgangssignalmodul 84 enthält.
Fig. 2 ist ein Blockschaltbild der Zentraleinheit 52. Diese enthält einen Mikroprozessor 90, der beispielsweise vom Typ Intel 8086 mit einer logischen arithmetischen Schaltung und Arbeitsregistern sein kann. Adressen und Daten werden auf einer internen Sammelschiene 92 im Multiplexverfahren an einen Adressenspeicher 94 gesandt. Dieser ist über eine Sammelschine 98 mit einer Adressensammelschienensteuerung oder einer Wechselbetriebsschaltung 100 verbunden, welche Adressendaten auf die die Adressensammelschiene 54 der Anlage zum Zweck der Verbindung zwischen der Zentraleinheit 52 und anderen Moduln der Anlage 50 abgibt. Eine logische Bytewartebereichschaltung 96 ist mit einer Wechselbetriebsschaltung 102 für den Datenbus verbunden, die zur Übertragung von Daten zwischen der Zentraleinheit und anderen Bausteinen der Anlage über die Datensammelschiene 56 dient.
Mit der Bytewartebereichslogik kann ein Byte vom niederwertigen Bytespeicher (AD0-AD7) oder vom hochwertigen Bytespeicher (AD8-ADF) an die niedere Bytestelle der Datensammelschiene 56 (DAT0/-DAT7/) übertragen werden. Dadurch kann eine 8-Bit-Vorrichtung wie eine Schnittstellensteuerung oder Steuerung für direkten Speicherzugriff 152 oder auch eine Kathodenstrahlröhrensteuerung (158) der Fig. 4 über Schnittstellen an den 16-Bit-Prozessor 90 gekoppelt werden. Der Prozessor 90 ist auch mit einer Sammelschienensteuerung 104 verbunden, die ein doppelpoliger Bauteil ist, welcher Befehle und Steuertaktsignale erzeugt und eine doppelpolige Sammelschiene ansteuern kann. Die Sammelschienensteuerung 104 decodiert die Zustandssignale des Prozessors 90, um die Betriebsart abzutasten, in der die Anlage gerade läuft. Diese Operationen können folgende Funktionen umfassen: Eingabe-Ausgabe Lesen, Eingabe-Ausgabe Schreiben, Speicher Auslesen, Speicher Einschreiben. Die Sammelschienensteuerung 104 erzeugt auch ein Freigabesignal für eine Adresseneinspeicherung (ALE). Da die Ausgangssignale des Prozessors 90 multiplex übertragene Adressen-und Dateninformationen sind, kennzeichnet das Signal ALE die Zeitpunkte, zu denen die Adressendaten anliegen und bewirkt, daß diese Daten im Adressenspeicher 94 gespeichert werden. Dieser dient in der Anlage 50 zur Aufnahme der multiplex behandelten Ausgangssignale des Prozessors 90. Das Ausgangssignal der Wechselbetriebsschaltungen 100,102 sowie der Sammelschienensteuerung 104 entspricht der Adressensammelschiene 54, der Datensammelschiene 56 und der Steuersammelschiene 58. Der Prozessor 90, der Adressenspeicher 94 sowie die Steuersammelschiene 104 stehen mit einem Speicher mit wahlfreiem Zugriff (RAM) 112 in Verbindung, der eine dynamische RAM-Steuerung 114 enthält, die zur Adressierung des Speichers mit wahlfreiem Zugriff (RAM) 116 dient, um den Datenspeicher 118 zu steuern und zu laden.
Der RAM 116 enthält ein Teilprogramm und andere Daten, die vom programmierbaren Festwertspeicher (PROM) 62, dem Tastenfeld 64 usw. her anliegen. Die Daten vom Datenspeicher 118 werden über eine interne Sammelschiene 119 an die programmierbare Unterbrechungssteuerung 120 übertragen, an der auch Adressendaten über eine Sammelschiene oder Leitung 92 her anliegen. Nachstehend wird erörtert, daß die programmierbare Unterbrechungssteuerung 120 die Prioritätssteuerung für mehrere Unterbrechungssignale bildet, die vom Prozessor 90 und verschiedenen anderen Moduln der Anlage angefordert werden. Die Anlage 50 enthält auch einen programmierbaren Intervalltaktgeber 124, der mehrere programmierbare Rückwärtszähler und ein Betriebsartensteuerregister aufweisen kann. Der Taktgeber 124 erzeugt u.a. ein Echtzeittaktsignal auf einer Leitung 126' für die programmierbare Unterbrechungssteuerung 120 und ein Baud-Taktsignal für verschiedene serielle Schnittstellen der Anlage. Außerdem enthält die Anlage 50 eine programmierbare periphere Schnittstelle 126. Daten werden über die interne Daten- und die Adressenschiene 92 bzw. 119 an die und von der programmier- baren peripheren Schnittstelle 126 übertragen. Das Ausgangssignal der Schnittstelle 126 versorgt weitere Anschlüsse der Anlage zur Steuerung oder Überwachung mehrerer Schalter oder Leuchtdioden, die verschiedenen mit Meßpunkten ausgerüsteten Bauteilen der Anlage zugeordnet sind. Außerdem ist die Schnittstelle 126 mit einem Wächtertaktgeber 128 verbunden, der abgreifen soll, ob die Signale des Servoausgangsmoduls 70 fortgeschrieben werden oder nicht und, ob die Steuerung 50b in einem offenen Steuerkreis arbeitet oder nicht und dadurch ein Nothaltsignal erzeugt, um dem Prozessor 90 und der Bedienung fehlerhafte Zustände zu melden.
Außer den Signalen des Wächtertaktgebers 128 fordert der Prozessor 90 noch Unterbrechungssignale wie ein Echtzeitunterbrechungstaktsignal an, das eine relativ kurze Dauer wie 12 msec währt und bewirkt, daß der Prozessor 90 den Servoausgangsmodul 70 steuert und fortschreibt sowie mehrere Organisationsfunktionen erfüllt, die in einem kurzen Zeitraum durchgeführt werden müssen. Ein anderes Unterbrechungssignal für den Prozessor 90 ist ein Kathodenstrahlröhrenunterbrechungssignal, das von einer Kathodenstrahlröhrensteuerung 158 her anliegt, welche dem Prozessor 90 meldet, daß die Kathodenstrahlröhre 66 eine Datenseite vollendet hat und nun für die Anzeige weiterer Daten frei ist.
Ein weiteres Unterbrechungssignal für den Prozessor 90 ist ein ausfallsicheres Taktunterbrechungssignal. Wennimmer der Prozessor 90 eine Speicher-Ein/Ausgabe oder einen Unterbrechungsvorgang durchführt, muß intern oder durch den entsprechenden Baustein der Anlage (60,62,-70,74,80) ein Unterbrechungs- oder Quittungsignal erzeugt werden und über eine logische Quittungsschaltung 402 übertragen werden, welche ein Bereitschaftssignal (READY) an den Prozessor 90 abgibt. Die Quittungslogik 402 ist in weiteren Einzelheiten in Fig. 16 gezeigt. Ein ausfallsicherer Taktgeber 452, der ebenfalls in Fig. 16 näher dargestellt ist, enthält einen monostabilen Multivibrator mit einer extrem kurzen Periode wie 4 msec. Dieser Taktgeber (452) wird normalerweise stets durch ein Signal ALE der Sammelschienensteurschaltung 104 neu ausgelöst. Wenn jedoch nicht das erforderliche Signal READY in einer vorgegebenen Zeit am Prozessor 90 anliegt, bewirkt der ausfallsichere Taktgeber 452, daß der Prozessor 90 den Betrieb wieder aufnimmt und das Auftreten eines Fehlers anzeigt.
Der Prozessorbaustein 52 umfaßt auch eine logische Anforderungs-Bewilligungsschaltung 420, die anhand der Fig. 16 näher erläutert wird. Die logische Schaltung 420 weist eine Vorrichtung zur Übertragung der Steuerung der Sammelschienen 54 und 56 vom Prozessor 90 auf eine andere Vorrichtung auf, wie die Schnittstellensteuerung 152 der Fig.
4, in welcher die Vorrichtung jetzt direkt mit der Datensammelschiene 56 und dem RAM 112 in Verbindung steht.
Fig. 3 zeigt ein Blockschaltbild des programmierbaren Festwertspeichers 60 der Fig. 1. Der PROM 60 ist an die Anlage über die Adressen-, Daten- und Steuersammelschienen 54,56 und 58 angeschlossen. Der PROM 60 enthält einen programmierbaren Festwertspeicher (PROM oder EPROM) 140. Der PROM 140 wird mit dem Arbeitsprogramm der Steuerung 50 in bekannter Weise programmiert, um eine Gruppe bestimmter Funktionen durchzuführen und dient zur Einführung der Parameter der Anlage. Die Adressendaten werden in den PROM 140 auf der Adressensammelschiene 54 über einen Dreizustandsinversionspuffer 142 eingegeben. Ein Adressendecodierer 144 steuert den Zugriff zu den Adressendaten durch den PROM 140. Die Ausgangssignale des PROM 140 gelangen auf die Datensammelschiene 56, nachdem sie durch den Dreizustandspuffer 146 gepuffert wurden. Der PROM 60 weist auch eine logische Quittungsschaltung 148 auf, die ein Quittungssignal erzeugt, das an den Prozessor 90 gelangt, um diesem zu bestätigen, daß verarbeitbare Daten auf der Datensammelschiene 46 anliegen. Der PROM 60 enthält die Arbeitsbefehle der Anlage sowie Tabellen von Festdaten. Das Ergebnis dieser durch den PROM 60 durchgeführten Operationen wird an den Speicher im Prozessor 90 sowie an den RAM 112 weitergeleitet.
Fig. 4 zeigt ein Blockschaltbild des peripheren Steuerbausteins 62. Dieser steht mit der Adressensteuerung der Anlage und den Datensammelschienen über einen Puffer oder eine Wechselbetriebsschaltung über einen Puffer oder eine Wechselbetriebsschaltung für Sammelschienen 150 in Verbindung Damit werden eine intern gepufferte Adressensteuerung und Datensammelschienen im Modul 62 geschaffen. Der periphere Steuermodul 62 ist in weiteren Einzelheiten in den Fig. 23-27 gezeigt. Die Sammelschienenwechselbetriebsschaltung 150 steht mit den vier Ha;uptabteilungen des peripheren Steuermoduls im Dialog. Dabei handelt es sich um die logische Kathodenstrahlröhrensteuerung 158, die Abtastlogik 172, 173, die Anzeigelogik 171, die zur Betätigung einer Glocke oder eines Summers, sowie der Anzeigelämpchen auf der Schalttafel für einen Bewegungsstop und Start eines Arbeitstaktes dient. Die Wechselbetriebsschaltung oder der Puffer 150 ist außerdem an einen Analog-Digitalumsetzer 176 für die Vorschubkorrektursteuerung angeschlossen. Der Puffer 150 ist mit einer Schnittstellen- oder Direktzugriffsteuerung (DMA) 152 verbunden. Beim gezeigten Ausführungsbeispiel weist die DMA-Steuerung 152 nur acht Anschlußstifte für die Adressendaten auf. Um somit dem Prozessor 90 die vollen sechzehn Bits der Adressendaten zu bieten, ist in die Anlage ein DMA-Adressenspeicher 154 eingebaut. Die Steuerlogik für die Kathodenstrahlröhre 158 ist an die DMA-Steuerung 152 und den Puffer 150 angeschlossen. Die Kathodenstrahlröhrensteuerlogik erzeugt Signale für die Kathodenstrahlröhre 178. Die Kathodenstrahlröhrensteuerung 158 fordert selbst Daten an und erhält sie von der DMA-Steuerung 152 und gibt die erforderlichen Takt- und Steuersignale zum Einschreiben der Punktmatrixzeichen auf dem Bildschirm der Kathodenstrahlröhre 178. Diese steht mit einem doppelpoligen programmierbaren Festwertspeicher in Verbindung, der Zeichen von doppelter Höhe auf dem Bildschirm der Kathodenstrahlröhre 178 erzeugt. Ein programmierbarer Zeichenfestwertspeicher (PROM) 166 speichert die vorgegebene Gruppe von Punktmatrixzeichen, die auf dem Bildschirm 178 erzeugt werden sollen. Jede Zeichenzeile des Zeichen-PROM 166 gelangt an ein Schiebere- gister wie ein Register mit parallelem 8-Bit-Eingang und seriellem Ausgang 168, das die Daten an den Videoeingang der Kathodenstrahlröhre 178 verschiebt. Ein Taktoszillator erzeugt ein Punkttaktsignal für das Schieberegister. Beim gezeigten Ausführungsbeispiel der Fig. 4 und 23 wird ein Signal von 6,048 MHz verwendet. Das Punkttaktsignal wird auf eine Taktfrequenz von 756 KHz herabgeteilt, um einen Zeichentaktgeber 162 für die logische Kathodenstrahlröhrensteuerung 158 zu bilden. Fig. 23 zeigt eine Schaltung zur Kombination der verschiedenen Signale der Kathodenstrahlröhrensteuerlogik 158 für eine Videoendsteuerstufe 550, die die waagrechten und senkrechten Synchronsationssignale erzeugt. Wie erwähnt, werden die waagrechten und senkrechten Synchronisationssignale in ein einziges Videverbundsignal vor der Übertragung an die Kathodenstrahlröhre 178 kombiniert. Das Verbundsignal bedeutet, daß Daten und Synchronisationssignale auf der gleichen Leitung laufen, die zur Kathodenstrahlröhre 178 führt, wobei der Motor in der Kathodenstrahlröhre 178 die Signale dann in getrennte Synchronisations- und Datensignale aufteilt. Das senkrechte Synchronisationsausgangssignal der Videosteuerstufe 550 wird mit den seriellen Daten vom Schieberegister 168 vereinigt und später mit dem waagrechten Synchronisationssignal kombiniert, wie in Fig. 24 gezeigt. Die logische Kathodenstrahlröhrensteuerung 158 arbeitet wie folgt. Wenn sie durch einen Arbeitsbefehl der Anlage vom PROM 60 oder Prozessor 90 beaufschlagt wird, fordert sie einen Direktspeicherzugriff von der DMA-Steuerung 152. Diese erzeugt, wie erwähnt, ein Signal HOLD (Halt) für den Prozessor 90, der bei Beendigung seiner laufenden Befehle die Ausgangssignale der Sammelschiene auf hochpegelig umschaltet, wodurch die Sammelschienen der Anlagen für die DMA-Steuerung 152 freigegeben werden. Dann liefert die DMA-Steuerung 152 die Adressen für die Adressensammelschiene 54, um Zugriff zum Speicher der Anlage für Meldungen zu erhalten, die am Bildschirm 178 angezeigt werden sollen. Die DMA-Steuerung erzeugt ein Speicherauslesesignal, wodurch das Adressenspeicherwort seinen Inhalt an die Datensammelschiene 56 ab- gibt. Dann erzeugt die DMA-Steuerung 152 ein Eingabe-Ausgabeschreibsignal, wodurch der Inhalt der Datensammelschiene 56 in die Kathodenstrahlröhrensteuerung 158 mit Taktsteuerung eingegeben wird. Die Kathodenstrahlröhrensteuerung 158 benutzt die Zeicheninformation von der DMA-Steuerung 152 und von der Datensammelschiene 56, wobei sie die nötigen Zeilenbefehle und Zeichencodes für den programmierbaren Decodierfestwertspeicher PROM 164 und den Zeichen-PROM 166 erzeugt, damit eine vorgeschriebene Reihe von Punktzeichen auf dem Bildschirm 178 entstehe. Die Kathodenstrahlröhrensteuerung 158 kann beispielsweise ein Intel 8275 sein, der einen Datensammelschienenpuffer, eine Lese-Schreibschaltung, eine DMA-Steuerlogik, einen Zeichenzähler, Anzeigezeilenzähler, eine Puffereingangssteuerung, eine Pufferausgangssteuerung, zwei Füll- oder Schiebepuffer (FIFO) für achtzig Zeichen, einen FIFO-Zeilenzähler sowie Rastertakt- und Videosteuerschaltungen enthält.
Die Fig. 5,6 und 7 zeigen jeweils ein Blockschaltbild des Servoausgangsmoduls 70, der Wandlerschnittstelle 74 und eines Regelkreises mit dem Prozessor 50, dem Servoausgangsmodul oder der Servoendstufe 70 und dem Wandler 74.
Die Servoendstufe 70 der Fig. 5 setzt Geschwindigkeitsbefehle des Prozessors 90 über die Datensammelschiene 56 von einer Digitalzahl in eine Spannung um, welche der Maschine befiehlt, sich zu bewegen. Diese Spannung liegtdann an jeder Steuereinheit der Fig. 7 an. Die Servoendstufe 70 enthält einen Ausgangsdatenspeicher 180 wie einen Speicher mit wahlfreiem Zugriff für 4x16 Bits, der an-einen einzigen Digital-Analogumsetzer 182 geführt ist. Dieser wird gemeinsam von den Abtast- und Haltekreisen 184,186,188 und 190 benützt. Die Abtast- und Haltekreise (184-190) werden von einem Taktsignal gesteuert, das von einem programmierbaren Festwertspeicher 192 her anliegt, um die Ausgangsspannung des Digital-Analogumsetzers 182 an die Maschine zu übertragen. Der PROM 192 wird durch einen Dialogsteuerzähler 184 beaufschlagt, welcher ihn veranlaßt, seine Adressenfolge durchzuzählen und die Taktsignale den Abtast- und Haltekreisen einzuspeisen. Der PROM 192 erzeugt auch ein Loschsignal auf einer Leitung 202, das zur Löschung des Zählers 194 nach dem Ende der Erzeugung der einzelnen der vier Taktsignale dient. Ein weiteres Taktsignal wird an die Lesesteuerung 204 übertragen. Diese steuert den Datenfluß vom Ausgangsdatenspeicher 180 zum Digital-Analogumsetzer 182. Die Lesesteuerschaltung 204 wird durch einen Impuls vom PROM 192 beaufschlagt und erzeugt ein Ausgangssignal (INC), welche den Adressenzähler 206 erhöht. Dieser wird periodisch mit einer Frequenz, z.B. 100 Mikrosekunden, erhöht, um Daten für die nächste Achse zu adressieren. Außerdem erzeugt der Lesesteuerkreis 204 einen Taktimpuls (CP) für den Speicher 180.
Die Servoendstufe 70 enthält auch einen Schreibsteuerkreis 208, über den Daten in den Ausgangsdatenspeicher 180 eingeschrieben werden können. Der Schreibsteuerkreis 208 steuert die Speicheradresse und erzeugt einen Schreibfreigabeimpuls (WE), um Daten in den Ausgangsspeicher 180 einzuschreiben, wenn sie vom Prozessor 90 ausgegeben werden. Beim Ausführungsbeispiel ist die Lesefunktion gesperrt, solange die Schreibfreigabefunktion beaufschlagt ist.
Im Betrieb erhält der Servoausgangsmodul eine Digital zahl über die Datensammelschiene 56. Beim Ausführungsbeispiel wird eine 16-Bit-Zahl verwendet. Der 16-Bit-Digital-Analogumsetzer 182 wird dann gemeinsam von den einzelnen Abtriebsachsen benutzt und setzt diese Digitalzahlen in entsprechende Analogspannungen um-. Der Prozessoer 90 überträgt die einzelnen Digital zahlen, die den Zahlen für Geschwindigkeitsbefehle der einzelnen Achsen entsprechen, an die Servoendstufe 70, wo sie jeweils an der Speicherstelle gespeichert werden, die für die jeweilige Achse reserviert ist. Diese Daten werden dann wortweise dem Digital-Analogumsetzer 182 eingespeist. Die analoge Ausgangsspannung wird dann für jede Achse im entsprechenden Abtast- und Haltekreis 184-190 gespeichert. Bei gewählter Beaufschlagung durch den Umsatzsteuerzähler 194 werden die Analogspannungen fortgeschrieben und an die entsprechenden Servoantrie- be oder Servosteuerungen (Fig. 7) übertragen. Die Daten gelangen vom Speicher 180 an die Schreib- und Lesesteuerkreise 208 und 204. Die Schreibfunktion ermöglicht es, daß Daten in den Speicher 180 eingeschrieben werden, während die Lesefunktion dafür sorgt, daß Daten vom Speicher 180 abgerufen, durch den Digital-Analogumsetzer 182 umgesetzt und in einem Abtast- und Haltekreis gespeichert werden. Wie bereits erwähnt, wählt die Schreibfunktion eine Speicheradresse in bekannter Weise vom Speicherzähler aus. Der Prozessor 90 ist so programmiert, daß er eine eigene Geräteadresse für jede Achse verwendet. Die Ausgabebefehle wählen eine entsprechende Adresse wie beim Speicher 180 entsprechend eines vorprogrammierten Planes. Daten an der Sammelschiene 56 werden in Abhängigkeit vom Schreibfreigabeimpuls WE in die Stellen eingeschrieben, die durch den Adressenzähler 206 bestimmt sind. Um die Daten vom Speicher 180 auszugeben, muß der Lesesteuerkreis 204 periodisch beaufschlagt werden. Beim Ausführungsbeispiel wird der Adressenzähler 206 vom Lesesteuerkreis 204 alle 100 Mikrosekunden erhöht. 76 Mikrosekunden danach erhöht der Umsatzzähler 194 den PROM 192,um einen Taktimpuls für jeden der Abtast- und Haltekreise zu erzeugen. Die Verzögerung von 75 Mikrosekunden gewährt dem Digital-Analogumsetzer 182 eine Zeitspanne zur Umsetzung der Digitalzahl in eine Analogspannung. Nach vier Erhöhungsperioden, d.h. nach 400 Mikrosekunden sind die Daten für alle vier Achsen umgesetzt worden, und der obige Zyklus wiederholt sich selbst in Abhängigkeit vom Löschsignal, das vom PROM 192 erzeugt wird und an den Umsatzsteuerzähler 194 gelangt.
Fig. 6 zeigt ein Blockschaltbild der Wandlerschnittstelle 74. Diese weist drei Eingangskanäle auf, obwohl diese Zahl willkürlich gewählt ist. Der Signalweg eines jeden Kanals ist eine Kaskade von Einzelnetzwerken. Das Ausgangs signal der einzelnen Wandler 218a-c gelangt an ein Signalaufbereitungsnetzwerk 220a-c, dessen Ausgangssignal einen Zählsteuerkreis 222 beaufschlagt, der wieder einen Vorwärtsrückwärtszähler 224 fortschaltet. Das Ausgangssignal des Zählers 224 wird in einem Datenspeicher 226 gespeichert.
Die Daten in den einzelnen Datenspeichern 226a-c werden wahlweise an die Datensammelschiene 56 durch einen Speichersteuerkreis 228 abgegeben.
Fig. 7 zeigt ein detailliertes Blockschaltbild von einem der Wandlersignalpfade. Die Signale des Codierers oder Wandlers 218 gelangen über Leitungsempfänger 232 und 234 am Optokoppler 230. Die Leitungsempfänger 232 und 234 erhöhen die Rauschfreiheit, während die Optokoppler 230 den Signalzug gegen Maschinenrauschen schützen. Das Ausgangssignal des Optokopplers 230 steuert einen Flipflop 236 an. Dieser synchronisiert die Signale des Wandlers oder Codierers mit dem Taktsignal der Anlage. Die Codierersignale werden in einem PROM 238 decodiert und erzeugen Bewegungsimpulse (MP) und Richtungsimpulse (DP). Die Bewegungsimpulse werden je nach ihrem Vorzeichen in den 16-Bit-Vorwärts-Rückwärtszählern 240 gemäß ihrer Bewegungsrichtung gespeichert. Das 16-Bit-Digitalausgangssignal der Zähler 224 wird an den Datenspeicher 226 durch Taktsignale übertragen, die vom Adressencodierkreis 240 her anliegen. Die Daten gelangen an die Datensammelschiene 56 in Abhängigkeit von einem Unterbrechungssignal (INTR4), das von der Programmunterbrechungssteuerung 120 und dem Prozessor 90 erzeugt wird. Die Anlage 50 kann entweder als numerische Punkt- oder Nachformsteuerung verwendet werden. Für die genaue Kontur- oder Nachformsteuerung müssen die gleichzeitig relativen Stellungen der einzelnen Achsen genau bekannt sein. Dies wird dadurch erreicht, daß relativ gleichzeitig die Ausgangssignale 218 an ihre entsprechenden Datenspeicher 226 übertragen werden. Selbst wenn der Prozessor 90 diese Daten seriell von den Datenspeichern 226 erhält, stellen sie die Maschinenbewegung zu einem gegebenen Zeitpunkt dar.
Die Fig. 8 und 9 zeigen einen einzigen geschlossenen Regelkreis für eine Achse und die Rückführungssignale von einem Wandler 218, der auf einer der Achsen einer Werkzeugmaschine angebracht ist. Dieser Wandler 218 kann vom gleichen Typ wie ein Impulszählcodierer 252. Ein Prozessor 52 ist mit der Servoendstufe 70 verbunden und erhält Daten vom Wandlereingangsmodul 74 über die Sammelschienen 54,56 und 58 der Anlage. Die durch die Abtast- und Haltekreise 184-190 erzeugten Ausgangssignale gelangen an entsprechende Gleichspannungssteuerkreise 246, welche das Eingangssignal puffern, verstärken und kompensieren, ehe es an einen Motor wie den Gleichstrommotor 248 gelangt. Dieser ist an einen Schlitten oder ein bewegliches Teil der nicht gezeigten Werkzeugmaschine gekuppelt, an der Drehzahl- und Lagemeßgeber wie ein Tachometer 250 und ein Digitalcodierer 253 angebracht sind.
Fig. 9 zeigt die Wellenformen der Spannung auf den Leitungen 1 und 2, die durch einen Digitalcodierer erzeugt werden.
Dieser erzeugt ein Bezugssignal auf der Leitung 1 und ein gegenüber diesem um 900 phasenversetztes Signal auf der Leitung 2. Durch Verwendung bekannter logischer Schaltungen zum Abgreifen der Änderungen der Pegel eines Signal und durch Vergleiche dieser Pegel mit dem Ruhepegel des anderen Signals können Zuwachs- und Richtungsdaten in Abhängigkeit von der Polarität der einzelnen Signale erzeugt werden.
Bewegungsimpulse können bei den Nulldurchgängen der einzelnen Codiererausgangssignale und ein Signal für Rechts- bzw.
Linksdrehung für die Bewegungsrichtung erzeugt werden.
Im Betrieb ist die Zählsteuerschaltung 222 (Fig. 6) die logische Schaltung, an welcher die aufbereiteten Rechteckausgangssignale der einzelnen Codierer 252 anliegen, wobei das Ausgangssignal eines jeden Codierers, wie bereits erwähnt, aus zwei Signalen, einem Eingangs signal A und B besteht, die jeweils um 900 gegeneinander phasenversetzte Rechtecksignale sind. Der Zählsteuerkreis analys-iert diese Signale und bestimmt die Richtung der Wandlerdrehung, worauf er einen Impuls für jeden Nulldurchgang dieser beiden Rechtecksignale erzeugt. Somit werden pro Periode der Drehung des Wandlers 18 vier Impulse erzeugt. Diese gelangen über je eine Vorwärts- und Rückwärts leitung an den Vorwärts- Rückwärtszähler 224 (Fig. 6), der sie zählt und sammelt, indem er vorwärts für die positiven und rückwärts für die negativen Impulse zählt. Zu einem Punkt und zu einer Zeit bewirken die Echtzeitunterbrechungstaktsignale, daß die im Vorwärts-Rückwärts zähler 224 befindlichen Daten im Dreizustandsdatenspeicher 226 (Fig. 6) eingespeichert werden.
Dadurch wird sichergestellt, daß die Daten von allen Achsen gleichzeitig gesammelt werden. Beim Ausführungsbeispiel sind die Zähler 224 Absolutzähler und ihr Inhalt wird nicht gelöscht, wenn Daten an die Datenspeicher 226 übertragen werden, d.h., daß der Zähler 224 ununterbrochen vorwärts und rückwärts zählen kann. Dies erbringt nützliche Vorteile. Ein Beispiel: Es braucht kein Puffer vorgesehen zu werden, um die Zählungen während der Löschung des Vorwärts-Rückwärtszählers 224 zu speichern. Anstelle dessen kann der Zähler 224 dauernd laufen, was zur Betriebssicherheit der Anlage beiträgt. Daraus erhellt, daß die Daten im Zähler 224 nicht die Größe der Bewegung enthalten, bei der sie zuletzt aus dem Datenspeicher 226 abgerufen wurden, sondern eine über seinen Gesamtbereich von 16 Bits reichende Absolutzahl.
Die Eingangs- und Ausgangssignalmoduln 82 und 84 sind in den Fig. 10 und 13 gezeigt. Diese Moduln enthalten die Elektronik, um die Maschinensteuersignale über Schnittstellen an die Datenadressen- und Steuersammelschienen der Anlage anzukoppeln. Außerdem enthalten beide Moduln 82 und 84 elektrische Trennstufen und Netzfilter zur Rauschunterdrückung. Der Eingangssignalmodul 82 kann auch eine Schaltung zum Sperren der Eingangsdetektoren enthalten, wenn diese nicht im Betrieb sind, um die Leitungsaufnahme herabzusetzen, während der Ausgangsmodul 84 eine Strombegrenzungseinrichtung und eine logische Schaltung enthalten kann, um die entsprechenden Steuerstufen abzuschalten, wenn keine Eingangssignale anliegen.
Die Fig. 10,11 und 12 zeigen jeweils ein Blockschaltbild des Eingangsmoduls 82, ein detailliertes Blockschaltbild des Eingangsmoduls 82 sowie einen Stromlaufplan einer der im Eingangssignalmodul 82 enthaltenen logischen Schaltung.
Beim gezeigten Ausführungsbeispiel sorgt der Eingangsmodul 82 für die Ankopplung der zweiunddreißig Signale von der gesteuerten Werkzeugmaschine 30 an die Sammelschienen der Anlage. Fig. 10 zeigt einen Eingangspuffer 260 mit einer Rauschunterdrückungsschaltung und logischen Signalfreigabeschaltung 270, die nachstehend näher erläutert wird. Der Eingangspuffer 260 ist mit mehreren programmierbaren peripheren Schnittstellen 262 und 264 wie dem Intel 8255 verbunden, der drei 8-Bit-Anschlüsse aufweist. Ein Steuerregister in diesem Baustein bestimmt, ob die Anschlüsse der Vorrichtung Eingangs- oder Ausgangsanschlüsse sind. Die Kopplung zwischen den Daten- und Adressensammelschienen 54 und 22 sowie dem programmierbaren peripheren Schnittstellen 262 und 264 erfolgt über die Sammelschienenwechselbetriebsschaltung 266 und den Adressensammelschienendecodierer 268.
Fig. 11 zeigt ein detailliertes Blockschaltbild des Eingangsmoduls der Fig. 10. Der Eingangssignalmodul 82 der Fig. 11 erhält zweiunddreißig Maschineneingangssignale, wobei sechzehn Signale an die programmierbare Schnittstellensteuerung 262 und weiter sechzehn Signale an eine andere Steuerung 264 gelangen. Diese Eingangssignale können durch maschinentechnische Ausrüstung, die Werkzeugmaschine oder die Bedienung über das Tastenfeld oder eine andere Eingabevorrichtung erzeugt werden. Der Eingangssignalmodul stellt für-die Bedienung und die Maschine eine Vorrichtung dar, um mit dem Prozessor 52 in Dialog zu treten. Ein Beispiel für dieses Signal ist eine Meldung, daß ein Werkzeugwechsel beendet wurde. Fig. 12 zeigt einen der Eingangskreise in der Pufferschaltung 260 sowie einen der beiden Eingangsansteuerungskreise 270 oder 272 der Fig. 11.
Die einzelnen logischen Eingangssignale von der Werkzeugmaschine bilden ein Signal von 24 V, das in Abhängigkeit von den Arbeitsbedingungen der Maschine an- oder abgeschal- tet ist. Die Eingangssignale gelangen über einen Widerstand 276 in die Schaltung, von dem ein Anschluß an die Anode einer Diode 280 geführt ist, deren Kathode an Masse gelegt ist. Die Diode 280 bietet einen Gegenspannungsschutzr während der Eingangswiderstand 276 eine Strombegrenzung darstellt. Die Anode der Diode 280 ist mit dem Eingang eines Optokopplers 282 verbunden, der aus einer Leuchtdiode 284 und einem Phototransistor 286 besteht. Die Kathode der Leuchtdiode 284 ist optisch an den Phototransistor 286 gekoppelt, dessen Kollektor an einen Vorspannungswiderstand 288 angeschlossen ist. Die Kathode des Phototransistors 286 ist an ein RC-Filter 290 geführt, das aus einem Widerstand 292 und einem Kondensator 294 besteht, der an den Eingang eines Schmitt-Triggers 296 gelegt ist. Der Ausgang des Schmitt-Triggers 296 ist mit dem Anschluß A der programmierbaren peripheren Schnittstelle 262 verbunden. Die Schnittstellen 262 und 264 können vom Typ Intel 8255-A5 sein. Es sei bemerkt, daß die Schnittstelle 262 (Fig. 11) aus drei Eingangs- oder Ausgangsanschlüssen A,B und C besteht. Ein Steuerregister in dieser Einheit bestimmt, OD diese Anschlüsse Eingßngs- oder Ausgangsanschlüsse sind. Die Eingänge A0 und A1 des Bausteins 262 bestimmen, welches Register oder welcher Anschluß abgerufen wird. Das Eingangssignal WR entspricht einem Schreibfreigabesignal und das Signal RD ist ein Lesefreigabesignal. Beide Freigabesignale sind vom Prozessor 52 erzeugte Unterbrechungssignale.
Der untere Teil der Fig. 12 zeigt die Aufbereitungsschaltung für das Eingangsansteuerungssignal, das durch die Schnittstelle 262 am Anschluß C erzeugt wird. Die Schaltung enthält ein NAND-Glied 300, an dessen erstem Eingangsanschluß das vom Anschluß C der Schnittstelle 262 erzeugte Ansteuerungssignal anliegt und an dessen anderen Eingang eine Bezugsspannung wie ein Bezugssignal +5 V über einen Vorspannungswiderstand 301 her anliegt. Das Ausgangssignal des NAND-Gliedes 300 ist an den Eingang eines Optokopplers 302 geführt, der aus einer Leuchtdiode 304 und einem Phototransistor 306 besteht. Der Ausgang, d.h. der Emitter des Phototransistors 306 ist an den Eingang eines Darlington-Verstärkers 308 geführt, der mit der Kathode der einzelnen Leuchtdioden 284 in den anderen fünfzehn Signalaufbereitungsschaltungen verbunden ist (siehe oberen- Teil der Fig. 12) Im Betrieb durchlaufen die zweiunddreißig Eingangssignale zuerst ihre entsprechenden Optokoppler 282, werden gefiltert und dann im Multiplexverfahren auf die Sammelschiene 56 der Anlage unter Verwendung der programmierbaren peripheren Schnittstellen 262 und 264 geleitet.
Die einzelnen Eingangskreise müssen vor der Abtastung eines bestimmten Eingangssignals angesteuert sein. Das Ansteuerungssignal (Fig. 11) wird durch die programmierbaren Schnittstellen 262 und 264 am Anschluß C erzeugt. Dieses Ansteuerungssignal wird durch das NAND-Glied 300 umgekehrt, welches die Optokoppler 302 beaufschlagt. Das Ausgangssignal der Optokoppler 302 bildet ein Eingangssignal von 5 V zum Darlington-Verstärker 308, der dadurch angesteuert wird. Der Darlington-Verstärker 308 leitet den Eingangsstrom der sechzehn Optokoppler über die Kathode der Leuchtdioden 284 ab. Wenn beispielsweise ein bestimmtes Eingangssignal hochpegelig, d.h. 24 V ist, fließt Strom über den Widerstand 276 und die Leuchtdiode 284 des Optokopplers 282.
Der Phototransistor 286 gibt dann ein Massesignal an das RC-Filter 290, dessen Ausgangssignal den Schmitt-Trigger 296 ansteuert. Ein logisch-hochpegeliges Signal am Ausgang des Schmitt-Triggers 296 zeigt an, daß ein bestimmtes Gleichspannungseingangssignal anliegt. Wenn dieses niederpegelig ist oder weniger als 24 V beträgt, die erforderlich sind, einen Ansteuerungszustand anzuzeigen, fließt wenig Strom durch die Leuchtdiode 284, wodurch der Phototransistor 286 sperrt. Dadurch weist der Schmitt-Trigger 296 einen niederen logischen Ausgangspegel für die Tatsache auf, daß das bestimmte Gleichspannungseingangssignal nicht anliegt.
Nachdem die beiden Bytes des Gleichspannungseingangssignals von jeder Gruppe der sechzehn Eingänge an die Schnittstellen 262 und 264 gelangt sind, werden ihre entsprechenden Ansteuerungssignale zwecks Energieeinsparung abgeschaltet.
Wenn jedoch die Energieeinsparung nebesächlich ist, dann kann die Eingangslogik angeschaltet bleiben. Das an den Anschlüssen C der Schnittstellen 262 und 264 erzeugte Eingangsansteuerungssignal wird in Abhängigkeit vom Löschsignal (RESET) abgeschaltet, das auch den Optokoppler 304 sperrt. Dieser läßt die Eingangsspannung des Darlington-Verstärkers 308 niederpegelig oder zu Null werden, so daß der Verstärker 308 keinen Strom mehr von den Leuchtdioden 284 ableiten kann. Bei abgeschaltetem Darlington-Verstärker 308 fließt sehr wenig Strom durch den Widerstand 276 und die Leuchtdiode 284, wodurch Energie gespart und die Wärmeableitung verringert wird, bis die entsprechenden Eingangskreise durch ein folgendes Unterbrechungssignal der Anlage wieder angesteuert werden.
Fig. 11 zeigt mehrere Eingangs- und Ausgangssignale, die vom Eingangssignalbaustein 82 verwendet oder erzeugt werden.
Besonders das Löschsignal (RESET) bewirkt bei niederpegeligem Zustand, daß das Steuerregister der Schnittstellen 262 oder 264 gelöscht und alle Anschlüsse auf Eingangsbetriebsart geschaltet werden. Wenn das Eingangssignal P4X/ zur Anlage 50 niederpegelig ist, so zeigt es an, daß die Schnittstellen 262 und 264 die Datensammelschiene 56 beaufschlagen.
Die Eingangssignale ADR3/ und ADR4/, die am Adressensammelschienendecodierer 268 anliegen, bestimmen, welche Schnittfläche 262 oder 264 aktiv ist. Die Eingangssignale ADR1/ und ADR0/, die von den Umkehrverstärkern 310 und 312 gepuffert werden und an den Eingängen A0 und A1 der Schnittstellen 262 und 264 anliegen, bestimmen, welcher Anschluß oder welches Register in den Schnittstellen 262 oder 264 während der Datenübertragung angesteuert ist. Wenn das Unterbrechungssignal IORC/B niederpegelig ist, werden die Schaltzustände der Eingangssignale an die Datensammelschiene 56 (DAT) durchgesteuert. Wenn das Unterbrechungssignal IOWC/B logisch niederpegelig ist, werden die Daten auf den Leitungen DAT in einem Steuerregister der entsprechenden Schnittstellen 262 und 264 gespeichert. Das Unterbrechungssignal IORD/B steuert die Richtung des Datenflusses für die Wechselbetriebsschaltung 266 und beaufschlagt auch die Da- tenverstärker in den Schnittstellen 262 und 264. Schließlich wird ein Signal DC-IN-ACK als zyklische Adreßfolge des Signals P4X erzeugt und dient der Anlage 50 zu erkennen, ob ein bestimmter Eingangsbaustein 82 zugeschaltet ist oder nicht. Ist dieses Signal logisch niederpegelig, so zeigt es an, daß ein bestimmter Eingangsmodul der Anlage zugeschaltet ist.
Fig. 13 zeigt ein Blockschaltbild eines Ausgangssignalmoduls oder einer Signalendstufe 84. Fig. 14 gibt einen detaillierten Stromlaufplan der Endstufe 84 und Fig. 15 einen Stromlaufplan von einem der zweiunddreißig Signalaufbereitungsendstufen im Modul 84.
Die Auslegung des Moduls 84 der Fig. 13 ist identisch mit der des Eingangssignalmoduls 82, ausgenommen, daß die Endstufe 84 eine Schnittstelle für mehrere Befehle oder logische Signal (32) zwischen den verschiedenen Sammelschienen der Anlage 50 und der gesteuerten Maschine darstellt. Der Ausgangsverstärker 84 gibt mehrere Signale von 24 V an die Vorrichtung ab, welche mehrere Maschinenfunktionen steuert.
Daten und Adressen liegen von der entsprechenden Daten- und Adressensammelschiene über die Adressensammelschienenwechselbetriebsschaltung 326 und den Adressensammelschienendecodierer 328 an. Diese Daten werden dann in zwei programmierbaren peripheren Schnittstellen 322 und 324 gespeichert, ehe sie ausgewählt und den einzelnen Steueraufbereitungsschaltungen 318 zugeleitet werden, die im Ausgangsverstärker 320 enthalten sind. Die einzelnen Steueraufbereitungsschaltungen 318 bieten Rauschunterdrückung, Spannungsregelung und Strombegrenzung.
Fig. 14 zeigt ein detailliertes Schaltbild der Endverstärkerstufe 84. Am Decodierer 328 der Adressensammelschiene liegen die Eingangssignale ADR1, ADR0 und P5X1 an. Dieses ist ein Taktsignal für die Schnittflächen 322 und 324, wobei es im logisch niederpegeligen Zustand die Endstufe 84 als Dialogpartner der Datensammelschiene auswählt. Die Signale ADR3 und ADR2 liegen an der Wechselbetriebsschaltung der Datensammelschiene und der Schnittfläche 322 an, wobei sie bestimmen, welcher Modul aktiv ist. Das Signal P5X wird zum Prozessor 90 zurückgeführt und bildet das Quittungssignal DC-OUT-ACK für den Prozessor 52. Die Signale ADR21 und ADR31, die durch die Umkehrverstärker 320' und 322' gepuffert werden, bestimmen, welcher Anschluß oder welches Register in einer der Schnittstellen 322 oder 324 während der Datenübertragung beaufschlagt wird. Die anderen Eingangssignale der in Fig. 14 gezeigten Schaltung umfassen das Unterbrechungssignal IOWC/B, das im niederpegeligen Zustand bewirkt, daß die Daten auf den Datenleitungen (DAT0/-DAT7/) in das Steuerregister oder die Anschlüsse A und B einer der Schnittstellen 322 oder 324 eingeschrieben und gespeichert werden. Das Löschsignal (RESET) bewirkt im niederpegeligen Zustand, daß das Steuerregister der Schnittstellen gelöscht wird und alle Anschlüsse (A, B und C) auf Eingang geschaltet werden. Das Ausgangsabschaltsignal (OUTPUT DISABLE) wird an die Ausgangskreise 320 übertragen und wird anhand der Fig. 15 näher erläutert.
Fig. 15 zeigt einen der zweiunddreißig Steueraufbereitungskreise 318 in der Endstufe 320. Die einzelnen Steuerkreise 318 weisen ein positives ODER-Glied 334 auf, an dem das Ausgangsabschaltsignal (OUTPUT DISABLE) anliegt und an einem anderen Anschluß eines der Ausgangs signale der Anschlüsse A oder B der Schnittstellen 322 und 324. Bei diesem Ausführungsbeispiel erhält ein UND-Tor 334 Spannung von einer positiven Quelle 5 V. Der Ausgang des Gliedes 334 ist an den Eingang eines Optokopplers 336 mit der Leuchtdiode 338 und dem Phototransistor 340 geführt. Die Kathode der Diode 338 ist an eine Spannungsversorgung von +5 V über einen Strombegrenzungswiderstand 342 geführt. Der Ausgang oder der Kollektor des Phototransistors 340 ist mit dem Eingang eines Verstärkers 346 und mit einem Vorspannungswiderstand 344 verbunden. Dieser und der Verstärker 346 sind an eine zweite höhere Spannungsquelle wie +24 V angeschlossen. Der Ausgang des Verstärkers 346 ist an den Ein- gang eines Spannungsreglers 348 geführt, dessen Ausgang an einen Anschluß eines Strombegrenzungswiderstandes 350 geführt ist, dessen andere Seite an einen entsprechenden Eingangspunkt der gesteuerten Maschine geführt ist, wobei das entsprechende Signal an den Einstelleingang des Reglers 348 zurückgeführt wird. Der andere Anschluß des Widerstandes 350 ist mit der Anode einer Diode 352 verbunden, deren Kathode an Masse gelegt ist. Die Diode 352 erzeugt eine Einschwingspitzenunterdrückung von negativer Spannung, um die Werkzeugmaschine zu schützen. Der Spannungsregler 348 bietet einen Kurzschlußschutz, wenn diese Ausgänge durch die Bedienung kurzgeschlossen -werden. Im Betrieb muß das Ausgangsabschaltsignal (OUTPUT DISABLE) am Glied 334 logisch hochpegelig sein, ehe die Ausgangssignale von 24 V ausgelöst werden können. Die Ausgangsanschlüsse A und B einer der beiden Schnittstellen 322 oder 324 steuern den Schaltzustand der einzelnen Ausgangssignale von 24 V. Ein logisch hochpegeliges Signal an den einzelnen Ausgängen der Schnittstellen 322 oder 324 sperrt die Leuchtdiode 338 des entsprechenden Kreises. In diesem dunkelgetasteten Zustand sperrt die Diode 338 den Phototransistor 340, wodurch die am Verstärker 346 anliegende Eingangsspannung über einen Schwellwert hinaus ansteigen kann. Bei einem Verstärker des Typs UDN982A beträgt die Schwellwertspannung ca. 0,4 V. Ist die Eingangsspannung am Verstärker 346 hoch genug, so steuert dieser durch und gibt ein Signal von 24 V an den Spannungsregler 348 ab. Wenn entweder das Ausgangsabschaltsignal oder die Ausgangssignale der Anschlüsse A und B der Schnittstellen 322 oder 3-24 niederpegelig sind, steuert die Diode 338 in den Optokoppler 336 durch, wodurch auch der Phototransistor 340 beaufschlagt wird. und seinen Ausgang an Masse legt. Daher ist die Eingangsspannung des Verstärkers 346 kleiner als ihr Schwellwert, wodurch der Verstärker 346 abschaltet und die Erzeugung eines Ausgangssignal von 24 V verhindert.
Die Fig. 16-22 zeigen ein detailliertes Ausführungsbeispiel des Prozessors 52. Die eingekreisten Zahlen kennzeichnen die Figurenzahlen, von welchen verschiedene Signale übertragen werden oder anliegen. Die Zahlen neben einzelnen Bauteilen geben die Anschlußstifstellen eines jeden Bauteils an. Außerdem sind die verschiedenen logischen Signale und die Kennzeichnung der verschiedenen Sammelschienen durch alphanumerische Codename gekennzeichnet und daneben stehen Zieladresse oder Datenspeicherstellen. Die Fig. 16 und 17 zeigen die Beziehung zwischen dem Prozessor 90, dem Adressenspeicher 94, den Adressensammelschienenverstärkern oder -wechselbetriebsschaltungen 1 00. Der Bytewartebereichmodul 94 und die Datenschienenverstärker bzw. -wechselbetriebsschaltungen 102 sind in Fig. 19, und die Sammelschienensteuerung 104 in Fig. 18 dargestellt. Fig. 16 zeigt die detaillierte Verbindung zwischen dem Prozessor 90 und dem Adressenspeicher 94, dem Taktgeber der Anlage 400, der logischen Quittungsschaltung 402, dem ausfallsicheren Taktgeber 452 und der Anforderungs-Bewilligungslogik 420. Beim Ausführungsbeispiel ist der Prozessor 90 ein Mikroprozessor vom Typ Intel 8086. Diese Vorrichtung ist ein 16-Bit-HMOS-Mikroprozessor, dessen Daten- und Adressensngnale im Multiplexverfahren auf der internen Sammelschiene 92 übertragen werden. Die Ausgangssignale des Prozessors 90, d.h.
die Daten- und Adressenbits AD0-ADF werden über die interne Datenschiene 92 an die entsprechenden Anschlüsse der Daten speicher 94a-c übertragen, der in Abhängigkeit von einem Ansteuerungssignal (ALE), das durch die Sammelschienensteuerung 96 (Fig. 19) erzeugt wird, die Daten in die entsprechenden Datenspeicher 94a-c einspeichert. Das Signal ALE wird durch den Schaltzustand der Prozessorbits S0,S1 und S2 decodiert. Die Tabelle I zeigt die Decodierlogik für den Schaltzustand der Prozessorsignalbits.
TABELLE 1 S2 S1 SO 0 0 0 Nach IA 0 0 1 Es folgt Lese-Ein-Ausgabe 0 1 0 Es folgt Schreib-Ein-Ausgabe 0 1 1 Halt 1 0 0 Befehlsabruf 1 0 1 Lesespeicher 1 1 Q Schreibspeicher 1 1 1 Passiv (kein Sammelschienenzyklus) Der Prozessor 52 enthält auch eine digitale Schaltlogik 404, die abgreift,ob ein Eingabe-Ausgabevorgang läuft, wobei diese Daten in den Adressenspeicher 94c eingespeichert werden. Die logische Digitalschaltung 404 enthält ein Antivalenz-ODER-Glied 406, das mit einem NAND-Glied 408 in Verbindung steht, an dessen anderen Eingang das Ausgangs signal einer Inversionsstufe 410 ansteht. Der Ausgang des NAND-Gliedes 408 ist sowohl an den Datenspeicher 94c als auch an eine Inversionsstufe 412 geführt, dessen Ausgang gleichzeitig an den Datenspeicher 94c geführt ist. Der Prozessor 52 weist auch eine logische Anforderungs-Bewilligungsschaltung 420 auf, die ihn mit der peripheren Steuerung 62 verbindet. Ist man mit der Arbeitsweise des Prozessors Intel 8086 vertraut, so erkennt man, daß bei der Erdung des Eingangs-MN/NX eine optimale Konfiguration des Mikroprozessors erreicht wird. Diese optimale Konfiguration steuert den Betrieb der Anforderungs-Bewilligungssignale (RQ/GT0, RO/GT1).
Diese Signale sollen den Prozessor 90 veranlassen, die Sammelschiene 92 am Ende eines laufenden Sammelschienenzyklus freizugeben. Diese Steuerung wird von der Schnittstellensteuerung 152 verwendet, um Daten an den und vom Speicher RAM 112 und der Kathodenstrahlröhrensteuerung 158 zur Anzeige am Bildschirm übertragen.
Die digitale logische Anforderungs-Bewilligungsschaltung steht im Dialog mit der Schnittstellen- oder DMA-Steuerung 152 und dem Prozessor 52 in den Zeitspannen, wenn die Kathodenstrahlröhrensteuerung 158 Daten anfordert. Die DMA-Steuerung 152 erzeugt in Abhängigkeit von diesem Anforderungssignal ein Haltesignal, das über eine Leitung 422 an die digitale Logik 420 gelangt. Die Logik erzeugt in Abhängigkeit von diesem Signal eine Haltequittungssignal (HLDA), das der DMA-Steuerung anzeigt, daß die Sammelschiene 56 für Datenübertragungen frei ist. Die digitale Logik 420 enthält die D-Speicherflipflops 424 und 426, die in Abhängigkeit von dem durch die DMA-Steuerung 152 erzeugten Haltesignal ein Löschsignal (RESET) und ein Taktsignal (CLK) erzeugen. Die nichtinvertierenden Ausgänge der D-Speicherflipflops 424 und 426 sind an das ODER-Glied 428 geführt, das seinerseits an die Inversionsstufe 430 angeschlossen ist, dessen Ausgangssignal zur Ansteuerung des Dreizustandspuffers 432 dient, dessen Ausgang gegenüber einer 5V-Bezugsspannung negativ vorgespannt ist und der auch mit dem Signal RQ/GT0 und der Inversionsstufe 434 gekoppelt ist. Das Ausgangssignal der Inversionsstufe 434, die entsprechenden nichtinvertierenden Ausgänge der Flipflops 424 und 426 sowie ein Taktsignal werden den NAND-Glieder 436 und 438 eingespeist. Das Ausgangssignal des NAND-Gliedes 438 und das Löschsignal liegen an einem positiven ODER-Glied 440 an. Die Ausgangssignale der Glieder 436 und 440 liegen an einem anderen D-Speicherflipflop 442 an, der auch Haltequittungsflipflop genannt werden kann, dessen Ausgangssignal ein umgekehrtes Haltequittungssignal (HLDA/) ist und an seinem Inversionsausgang erzeugt wird Das Signal HLDA/ liegt an einer Inversionsstufe 444 an.
Bei Empfang des Haltesignals von der DMA-Steuerung 152 wird im Betrieb der Flipflop 424 angeschaltet. Beim nächsten Taktimpuls wird der zweite Flipflop 426 angeschaltet. Das ODER-Glied 428 schaltet die Signale durch und bildet einen einzigen Impuls von der Länge eines Taktsignals, wobei der Dreizustandspuffer 432 angesteuert wird und einen niederpegeligen Impuls an den Eingang RQ/GT0 des Prozessors 90 abgibt, um anzuzeigen, daß eine andere Hauptsammelschiene die Steuerung der Sammelschienen der Anlage übernehmen soll.
Dann erzeugt der Prozessor 90 einen Impuls von der Länge eines einzigen Taktimpulses auf der vorerwähnten Eingangsleitung zur Anzeige dafür, daß der Prozessor 90 die Sammelschiene im Leerlauf beläßt. Dieser Impuls steuert den Haltequittungsflipflop 442 an. Das Signal HLDA meldet, wie erwähnt, der Schnittstellensteuerung 152, daß sie die Sammelschiene für die Datenübertragungen verwenden kann.
Wenn die DMA-Datenübertragung beendet ist, schaltet die DMA-Steuerung 152 das Haltesignal auf einen logisch niederpegeligen Zustand um. Dadurch wird der Flipflop 424 gelöscht und in der Folge auch der Flipflop 426 beim nächsten Taktimpuls. Das ODER-Glied gibt wieder einen einzigen Impuls zur Ansteuerung des Puffers 432 ab, damit dieser an den Prozessor 90 einen Impuls anlege zur Anzeige dafür, daß der Prozessor 90 wieder die Steuerung des Datenflusses übernimmt.
Während der letzten Taktperiode eines jeden Befehls tastet der Prozessor 90 das von der programmierbaren Unterbrechungssteuerung 1 20 erzeugte Unterbrechungsanforderungssignal (INTR) ab. Ist dieses Signal logisch hochpegelig, so beginnt der Prozessor 90 mit einem Unterbrechungsquittungsvorgang. Das Unterbrechungsdienstprogramm des Prozessors 8086 wird über eine Vektorunterbrechungsverweistabelle im Speicher der Anlage eingegeben. Wenn das Unterbrechungsquittungssignal durch den Zustand der Bits S0, S1 und S2 von der Sammelschienensteuerung 104 decodiert wird, läßt ein Signal INTA die programmierbare Unterbrechungssteuerung 120 die Adresse des Dienstprogramms der Unterbrechung an die Adressensammelschiene 54 abgeben. Dann leitet der Prozessor 90 einen indirekten Sprung zu dieser Adresse ein. Der Prozessor 90 erzeugt ein Sammelschienenfreigabesignal (BHE), damit Daten vom Speicher an das höchstwertige Byte der internen Datensammelschiene 92 geleitet werden können. Das höchstwertige Byte entspricht den Adressenstellen AD8-ADF.
Das Speicheradressenbit AD0 und das Signal BHE dienen zur Adressierung der Speicherbänke des RAM 116. Der Taktgeber 400 der Anlage (Fig. 2 und 16) kann vom Typ Intel 8284 sein, der einen Taktgeber und eine Steuerstufe enthält. Der Taktgeber 400 besteht aus einem mit 15 MHz schwingenden Kristalloszillator 450. Der Taktgeber 400 gibt ein Löschsignal an den Prozessor 90 ab und versorgt auch einen Schmitt-Triggereingang (RES) sowie einen Synchronisationsflipflip, um das Löschsignal der Anlage mit der Abstiegsflanke des Taktsignals zu synchronisieren. Der Taktgeber 400 synchronisiert auch das Bereitschaftsignal (READY), das vom Prozessor 90 verwendet wird. Das Bereitschaftssignal wird in Abhängigkeit von den Quittungssignalen erzeugt, die durch andere Moduln der Anlage geschaffen werden. Wenn ein Prozessor einen Speicherauslese- oder -einschreibzyklus, einen Eingabe-Ausgabe- oder einen Unterbrechungsvorgang beginnt, so kann er sich im Wartezustand befinden, bis ein Bereitschaftssignal (READY) anliegt, welches meldet, daß der Prozessor fortfahren kann. Liegt kein Quittungssignal an, das normalerweise ein Bereitschaftssignal erzeugen würde, so enthält der Prozessor 52 einen ausfallsicheren Hilfstaktgeber 452, der einen monostabilen Multivibrator mit verhältnismäßig kurzer Periode wie 4 Millisekunden enthält.
Der Taktgeber 452 wird laufend durch das Signal ANE neu beaufschlagt, das von der Sammelschienensteuerung 104 erzeugt wird. Wenn eine Operation beginnt, durch welche der Prozessor 90 in den Wartezustand treten muß, jedoch kein Quittungssignal innerhalb der 4 msec anliegt, so erzeugt der Taktgeber 452 ein Pseudobereitschaftssignal, um den Prozessor neu zu starten, und außerdem ein Unterbrechungssignal für die Tatsache, daß ein Fehler aufgetreten ist und dieser Zustand durch die Anlage 50 angezeigt werden sollte.
Die Fig. 2 und 17 zeigen die Verbindung zwischen den Adressenspeichern 94 und den Adressensammelschienenverstärkern 100. Diese Verstärker 100a und 100b übertragen sechzehn Bits der Adressendaten zwischen dem Prozessor 52 und anderen Moduln der Anlage. Beim gezeigten Ausführungsbeispiel werden nur die niederwertigen Bits, d.h. die Bits AB0-AB7, AB8, AB9 und ABA-ABF auf der Adressensammelschiene 54 übertragen. Die hochwertigen Adressenbits AB10-13 dienen zum Abgreifen der Operation eines Speichers mit wahlfreiem Zugriff (RAM) oder eines Festwertspeichers (ROM). Die Adressenwechselbetriebsschaltungen 100a und 100b dienen normalerweise zur Übertragung der Adresse vom Prozessor 52 an andere Moduln der Anlage. Während direkter Speicherzugriffe der DMA-Steuerung 152 ist das Signal HLDA niederpegelig, damit die Adresse direkt von der DMA-Steuerung 152 an den Prozessor 52 und seinen zugeordneten Speicher mit wahlfreiem Zugriff übertragen werden kann. Fig. 17 zeigt auch einen 3-8-Zeilen-Decodierer 466, der die Adressenbits AB4, ABS und AB6 decodiert und durch das Adressenbit AB7 sowie das Eingabe-Ausgabeoperationssignal (I/OOP) beaufschlagt wird. Der Decodierer 466 soll die Zehnerstellen der Eingabe-Ausgabeanschlußadressen decodieren und damit die Menge der Entschlüsseungen herabsetzen, die durch die Eingabe-Ausgabeanschlüsse der anderen Moduln der Anlage angefordert werden. Die Ausgangssignale POX/-P7X liegen an der Sammelschiene der Anlage an.
Die Fig. 2 und 18 zeigen die Beschaltung der Sammelschienensteuerung 104. Diese kann eine Vorrichtung vom Typ Intel 8288 sein, die ein-doppelpoliger Baustein ist und Befehle sowie Taktsignale erzeugt. Wie erwähnt, werden die Zustandsbits S0, S1 und S2 des Prozessors 90 decodiert und verschiedene Befehle ausgegeben. Diese sind ein Adressenspeicheransteuersignal (ALE) , ein Datenübertragungs-Empfangssignal (DT/R) und ein Datenfreigabesignal (DBEN). Das Datenübertragungs-Empfangssignal legt die Richtung des Datenflusses fest und, wenn es logisch hochpegelig ist, zeigt es den Datenfluß vom Prozessor 90 zum Speicher der verschiedenen Eingabe-Ausgabemoduln der Anlage an. Wenn aber das Datenübertragungs-Empfangssignal logisch niederpegelig ist, erfolgt der Datenfluß vom Speicher der verschiedenen Eingabe-Ausgabevorrichtungen zum Prozessor 90. Das Datenfreigabesignal steuert die Datenwechselbetriebsschaltungen 102 auf der lokalen Sammelschiene 120 oder der Datensammelschiene 56 der Anlage an.
Die Fig. 2 und 19 zeigen die Verbindung zwischen dem Prozessor 90, der Bytewartebereichslogik 96 und den Datensammelschienenverstärkern bzw. Wechselbetriebsschaltungen 102 an.
Wie in Fig. 19 gezeigt, verwendet die Anlage drei Wechselbetriebsschaltungen 102a-c, die zur Übertragung von Daten vom Prozessor 90 an andere Bausteine der Anlage 50 dienen.
Die Richtung der Datenübertragung wird durch das Datenübertragungs-Empfangssignal (DT/R) gesteuert, das von der Sammelschienensteuerung 104 erzeugt wird. Bei einem Direktspeicher zugriff wird das von der logischen Digitalschaltung 420 der Fig. 16 erzeugte Signal HLDA (oder HLDA/) durch das Datenübertragungs-Empfangssignal gesperrt, wodurch die Sammelschienensteuerung 104 ein Speicherlesesteuersignal (MRDC/) erzeugen kann, welches eine Datenübertragung an die Datensammelschiene 56 auslöst. Diese enthält die Bits DAT0/ bis DATF/. Die Wechselbetriebsschaltungen 102a-c der Datensammelschiene werden angesteuert, wenn die vom Prozessor 90 angeforderte Adresse für eine Vorrichtung ist, die nicht am Prozessormodul 52 angeordnet ist. In diesem Zustand ist das Datenschienenfreigabesignal (DBEN) hochpegelig, wenn das Unterbrechungssignal (INTA/) nicht quittiert wird. Sonst werden die Wechselbetriebsschaltungen durch einen Direktspeicherzugriff (Schnittstellensteuerung) betätigt, worauf das Signal HLDA/ niederpegelig wird. Die entsprechenden acht Bits des Ausgangs der Wechselbetriebsschaltung 102a oder 102 b sind zusammen verdrahtet, und in Zusammenarbeit mit der Bytewartebereichslogik 96 kann eine Byte entweder vom niederwertigen Bytespeicher (AD0-AD7) oder vom hochwertigen Bytespeicher (AD8-ADF) auf dem niederwertigen Bytebereich der Datensammelschiene 56 (DAT0/-DAT7/) übertragen werden. Durch eine Steuerung der Datensammelschiene 56 auf diese Weise kann eine 8-Bit-Vorrichtung wie die DMA-Steuerung 152 oder die Kathodenstrahlröhrensteuerung 158 mit dem 16-Bit-Prozessor 90 zusammengekoppelt werden. Die zur Steuerung der Richtung der Datenübertragung verwendeten logischen Schaltkreise, die über Schnittstellen an die Sammel- schienensteuerung 104 und dem Prozessor 90 gekoppelt sind, umfassen ein positives NAND-Glied 468, das NAND-Glied 470 und das positive ODER-Glied 472. Wie erwähnt, werden die Wechselbetriebsschaltungen 102a-c der Datensammelschienen 5 beaufschlagt, wenn eine Adresse für eine Vorrichtung ange- fordert wird, die nicht auf dem Prozessormodul 52 angeordnet ist. In diesem Zustand ist das Eingangssignal an der Inversionsstufe 474 niederpegelig. Es kann als moduleigenes Adressensignal bezeichnet werden und wird in Zusammenwirkung mit der logischen Schaltung 490-496 erzeugt. Außer dem logisch niederpegeligen moduleigenen Adressensignal werden die Datensammelschienenwechselbetriebsschaltungen 102a-c angesteuert, wenn das Datensammelschienenfreigabesignal (BDEN) hochpegelig ist und kein Unterbrechungssignal quittiert wird. Wenn kein Unterbrechungssignal quittiert wird, wird das Signal INTA/ hochpegelig. Wie aus Fig. 19 hervorgeht, liegt das Ausgangssignal der Inversionsstufe 474 am NAND-Glied 478an,an dem ein weiteres Eingangssignal, nämlich das Datenschienenfreigabesignal (BDEN) und das Unterbrechungsquittungssignal (INTA) anliegen. Das Ausgangssignal des NAND-Gliedes 478 gelangt an das positive ODER-Glied 482, dessen Ausgangssignal an die Wechselbetriebsschaltungen 102 über die positiven NAND-Glieder 486 und 488 übertragen wird. Das positive ODER-Glied 482 kann während eines Direktspeicherzugriffs beaufschlagt werden, indem das Signal HLDA/ niederpegelig ist.
Die Fig. 2 und 20 zeigen den programmierbaren Intervall-oder Pausentaktgeber 124, die programmierbare Unterbrechungssteuerung 120 und einen Chipanwahldecodierer 500. Der programmierbare Intervalltaktgeber 124 erzeugt ein Echtzeittaktunterbrechungssignal (INTR), ein Allzweckpausentaktsignal und ein Baud-Taktsignal für die seriellen Schnittflächen der Anlage. Der programmierbare Intervalltaktgeber 124 kann vom Typ Intel 8253-5 sein und ist an die interne Adressensammelschiene 92 und an die Bits AD0-AD7 gekoppelt.
Der Intel 8253-5 besteht aus drei identischen einstellbaren 16-Bit-Rückwärtszählern und einem Betriebsartensteuerregister. Der Inhalt des Betriebsartenregisters wird in bekannter Weise mit einfachen Leseoperationen abgerufen. Das Ausgangssignal der einzelnen Zähler gelangt auf Leitungen 502,504 und 506 und entspricht dem Echtzeittaktunterbrechungssignal, dem Allzweckintervalltaktsignal und dem Baud-Taktsignal für die seriellen Schnittflächen. Das Taktintervallsignal für die einzelnen drei Taktgeber im Taktgeber 124 wird durch zwei JK-Flipflops 508 und 510 erzeugt. Beim Ausführungsbeispiel weist das Eingangstaktsignal dieser drei Zeitgeber 1,25 MHz auf, was 0,8 Mikrosekunden entspricht.
Die Fig. 20 und 2 zeigen auch die Beziehung der programmierbaren Unterbrechungssteuerung 120 zur Anlage. Die Steuerung 120 kann vom Typ Intel 8259A sein. Daten werden an die und von der Steuerung 120 vom Prozessor 90 auf der internen Datensammelschiene 92 und den Leitungen AD0-AD7 übertragen.
Das Eingabe-Ausgabelesesteuerungssignal (IORC/) liegt am Eingang RD an. Das Eingabe-Ausgabeschreibsteuersignal (IOWC/) liegt am Eingang WR an. Das Chipwahleingangssignal (CS) liegt am Chipwahldecodierer 500 an. Das Adreßsammelschienensignal AB1 gelangt an den Eingang A0 der Steuerung 120.
Diese erzeugt ein Unterbrechungsanforderungssignal (INTR) für den Prozessor 90 und erhält ein Unterbrechungsquittungssignal (INTA/) vom Prozessor 90 über die Sammelschienensteuerung 1 04. Die Unterbrechungsanforderungssignale (INTR0-INTR7) werden den Unterbrechungsanforderungseingängen (IN0-IR7) der Steuerung 120 aufgeschaltet. Als Beispiel für diese Unterbrechungsanforderungssignale sei das Signal INTR0 durch die Kathodenstrahlröhre erzeugt, während das Signal INTRS als Ausgangs signal des ausfallsicheren Taktgebers 452 erscheine. Wenn im Betrieb eine oder mehrere Unterbrechungsanforderungsleitungen (INTR0-INTR7) logisch hochpegelig sind, werden die entsprechenden Bits in der Steuerung 120 gesetzt Die Steuerung 120 wertet dann diese Anforderungen aus und überträgt ein Unterbrechungsanforderungssignal (INTR) an den Prozessor 90. Die Tabelle II zeigt die von der erfindungsgemäßen Anlage 50 verwandten Unterbrechungssignale.
TABELLE II UNTERBRECHUNG 0 Kathodenstrahlröhre 1 T x bereit 2 R x bereit 3 Taktgeber 4 Echtzeittaktgeber 5 Ausfallsicherer Taktgeber.
Die Fig. 21 und 2 zeigen die Beziehung zwischen der programmierbaren peripheren Schnittstelle 126 und dem Wächtertaktgeber 128. Die Schnittstelle 126 kann eine Intel 8255A-5 sein, wobei die interne Datensammelschiene AD0-AD7 des Prozessors über Draht an ihre entsprechenden Eingangsstifte geführt sind. Zu den weiteren Eingangssignalen der Schnittfläche 126 gehören das Eingabe-Ausgabelesesteuersignal (IORC/), das am Leseeingang und das Eingabe-Ausgabeschreibsteuersignal (IOWC/), das am Schreibeingang anliegt. Das Chipanwähleingangssignal (CS) wird durch das Ausgangssignal CS3 ausgelöst, das vom Decodierer 500 her anliegt. Die Sammelschienensignale AB1 und AB2 werden an die Eingänge A0 und A1 der Steuerung geleitet. Der Ausgangsanschluß C, vor allem die Stifte PC2 und PC3 sind mit dem Wächtertaktgeber 128 verbunden. Dieser soll abgreifen, wenn die Servoendstufe 70 nicht fortgeschrieben wird und die Steuerung somit im offenen Steuerkreis arbeitet. Bei dieser Auslegung erzeugt der Taktgeber 128 ein Taktsignal für einen Nothalt. Der Wächtertaktgeber 128 enthält einen wiederauslösbaren monostabilen Multivibrator 520. Dessen Zeitkonstante ist größer als die Zeitspanne, die erforderlich ist, um vom Prozessor 90 zwei Fortschreibsignale an die Servoendstufe 70 zu übertragen. Beim Ausführungsbeispiel beträgt die Zeitkonstante des monostabilen Multi- vibrators 520 34 msec. In der Normalbetriebsart wird die Servoendstufe 70 alle 12 msec fortgeschrieben, was dem Echtzeittaktunterbrechungssignal entspricht. Wennimmer die Servoendstufe 70 fortgeschrieben wird, wird ein Impuls erzeugt und gelangt über eine Leitung 522 an den monostabilen Multivibrator 520, der dadurch gelöscht wird.
Wenn eine der Zeitkonstanten des monostabilen Multivibrators entsprechende Zeitspanne vorübergehtt ohne daß der monostabile Multivibrator 520 gelöscht wird, wird ein Flipflop 524 angesteuert, der ein Signal auf einer Leitung 526 erzeugt, um dem Prozessor 90 zu melden, daß die Anlage anhalten und die Bedienung informiert werden muß.
Fig. 22 ist ein Stromlaufplan mit Darstellung der Beschaltung der dynamischen Steuerung 114 eines Speichers mit wahlfreiem Zugriff (RAM), des RAM 116 sowie der Datenspeicher 118a und b. Beim gezeigten Ausführungsbeispiel enthält der RAM 116 32k Bytes des dynamischen RAM. Hierfür kommt ein RAM wie der Intel 2118 mit Spaltenadressenabtastimpuls (CAS) und Zeilenadressenabtastimpuls (RAS) in Frage. Die dynamische Steuerung 114 bietet die Adressenmultiplexbehandlung und Abtastimpulse für den RAM 116. Intel 8202 ist eine solche Steuerung 114. Die Signale der Adressensammelschiene AB1-AB7 werden an die niederwertigen Adresseneingänge (AL0-AL6) der dynamischen Steuerung 114 geleitet. Diese Eingangssignale dienen zur Erzeugung einer Zeilenadresse für die Steuerung 114. Die Adressenschienensignale AB8-ABE werden an die hochwertige Adresse (AH0-AH6) der dynamischen Steuerung 114 geleitet. Diese Eingangssignale dienen zur Erzeugung der Spaltenadresse für die Steuerung 114. Das Adressensammelschienensignal ABF liegt am Bankadresseneingang (B0) an. Die Ausgangssignale (OUT0-OUT6) steuern die Adresseneingangssignale des RAM 116. Der Zeilenadressen- und Spaltenadressenabtastimpuls dienen zur Einspeicherung der Zeilen- und Spaltenadressen in den Speicher des RAM 116. Das Ubertraungsquittungssignal (XACK) ist ein Ausgangsabtastimpuls, der anzeigt, daß gültige Daten während eines Lese- oder Schreibtaktes an- liegen. Das Übertragungsquittungssignal dient zur Einspeicherung gültiger Daten aus den Speichern des RAM 116 in die Datenspeicher 118a und b. Außerdem dient das über tragungsquittungssignal zur Erzeugung des RAM-Quittungssignals (RAM ACK/) für den Prozessor 90. Beim gezeigten Ausführungsbeispiel ist der Speicher des RAM 116 in zwei Bänke von je 16k Bytes unterteilt. Die erste Bank ist mit der niederwertigen Hälfte- der 16-Bit-Datensammelschiene (AD0-AD7) des Prozessors verbunden, und die andere Bank mit der hochwertigen Hälfte der Sammelschiene (AD8-ADF).
Die Adressenbytes AB1-ABF dienen zur gleichzeitigen Adressierung einer bestimmten Bytestelle sowohl in der hochals auch in der niederwertigen Bank. Das Adressenbit -ABO dient nicht zur Speicheradressierung, sondern zur Auswahl einer Speicherbank. Die niederwertige Bank, die die geradzahligen Adressenbytes enthält, wird angewählt, wenn ABO niederpegelig ist. Die hochwertige Bank, welche die ungeradzahligen Adressenbytes enthält, wird durch das Sammelschienenfreigabesignal angewählt. Das Signal ABO gelangt über eine Inversionsstufe 542 an das UND-Glied 540 und das positive NAND-Glied 544, dessen Ausgangssignal am Schreibfreigabeeingang der niederwertigen Bank des Speichers des RAM 116 anliegt. Der Ausgang des Gliedes 540 ist an das positive NAND-Glied 546 geführt, dessen Ausgangssignal am Schreibfreigabeeingang der hochwertigen Bank des Speichers des RAM 116 anliegt. Die Datenspeicher 118a und b speichern das Ausgangssignal der Datenmatrizen des RAM 116, wenn das Ubertragungsquittungssignal anliegt und damit anzeigt, daß die Daten gültig sind. Wenn das Ubertragungsguittungssignal niederpegelig wird, werden Daten vom Eingang (MD0-MDF) an den Ausgang AD0-ADF der Datenspeicher 118 übertragen. Diese Datenspeicher sind drei Zustandsvorrichtungen und bleiben im Zustand hoher Impedanz, ausgenommen, wenn die Signale MRDC/ oder RAAAD/ niederpegelig sind.
Fig. 23 zeigt in größeren Einzelheiten die zusätzliche maschinentechnische Ausrüstung, die für eine vollständige Kathodenstrahlröhrensteuerung erforderlich ist. Diese Ausrüstung enthält eine Direktspeicherzugriffs- oder Schnittstellensteuerung 152 und einen 8-Bit-Eingabe-Ausgabeanschluß mit dem Puffer 150. Ein nicht gezeigter Punkttaktoszillator ist an einen Frequenzzähler 552 angeschlossen, der ein Zeichentaktsignal synchron mit dem Punkttaktsignal erzeugt, wobei ein D-Speicherflipflop 554 mit Zeitverzögerung der senkrechten und waagrechten Synchronisationssignale bietet, und Videoaustast- und Rücklaufsignale durch die Kathodenstrahlsteuerung 158 (Intel 8275) erzeugt werden. Die Arbeitsweise der Kathodenstrahlröhrensteuerung Intel 8275 ergibt sich aus den technischen Angaben des Herstellers. Der Vollständigkeit halber sei jedoch ein normaler Arbeitsgang der Steuerung 158 innerhalb der Anlage 50 näher beschrieben. Einen Zeilentakt vor dem Ende des senkrechten Rücklaufsignals fordert die Steuerung 158 einen direkten Speicherzugriffsübertragung (DMA) an. Die DMA-Übertragung erfolgt in Signalbündeln von acht Zeichen je Übertragungsvorgang, bis der Eingangspuffer der Kathodenstrahlröhrensteuerung 158 aufgefüllt ist Am Ende des senkrechten Rücklaufsignals überträgt die Steuerung 158 den Inhalt des Zeilenpuffers an ihren Ausgang und fordert eine DMA-Datenübertragung an den Puffer der zweiten Zeile an. Auch dieser Übertragungsvorgang erfolgt in Signalbündeln von je acht Zeichen, bis dieser spezielle Zeilenpuffer aufgefüllt ist. Mit der Abstiegsflanke des senkrechten Rücklaufsignals (VRTC) beginnt die Steuerung 158 die einzelnen Zeichen an'ihre Zeichenausgänge zu verschieben, um dadurch ein spezielles Zeichen im programmierbaren Zeichenfestwertspeicher 166 (PROM) auszuwählen. Dies erfolgt synchron mit dem Zeichentaktsignal 162. Das Ausgangssignal des Zeilenzählers der Steuerung 158 vollendet die Adressenwahl für den Zeichen-PROM 166 und wählt eine bestimmte Zeilenzahl des zu erzeugenden Zeichens aus Diese Zeilenzahl gelangt dann an das Schieberegister 168 und wird seriell der Kathodenstrahlröhre 178 mit einem Kombinationsvideoingangssignal übertragen. Während dieser Zeit tastet der Elektronenstrahl der Kathodenstrahlröhre 178 die erste Zeile ab. Ist diese Abtastung beendet, dann bewirkt das waagrechte Rücklaufsignal (HRTC), daß der Elektronenstrahl zur linken Seite der Röhre zurückkehrt. Am Ende des waagrechten Rücklaufsignals wird der Zeilenzähler in der Steuerung 158 um einen Zählschritt fortgeschaltet, und der Zeichenpuffer verschiebt weiter der Reihenfolge nach die erste Zeile von Zeichen an die Zeichenausgänge der Steuerung synchron mit dem Zeichentaktsignal 162. Der Zeilenzähler in der Steuerung 180 wird wieder fortgeschaltet, wodurch Punkte auf dem Bildschirm angezeigt werden. Dieser Vorgang wird so lange fortgesetzt, bis der Zeilenzähler die programmierte Zahl der Zeilenabtastungen für ein bestimmtes Anzeigeformat beeindet hat. Jetzt werden die Zeilenpuffer ausgewechselt, die nächste Zeile von Zeichenanzeigen wird begonnen, und eine neue DMA-Anforderung gelangt an die Schnittstellensteuerung 152. Diese überträgt dann die dritte Zeichenzeile an den ersten Zeilenpuffer. Die zweite Zeichenzeile wiederholt den vorstehenden Vorgang und verschiebt ihre Zeichen zeilenweise und der Folge nach an die Schnittstellenstifte der Steuerung 158. Dann werden diese Zeichen zeilenweise auf dem Bildschirm ebenso wie die erste Zeilen geschrieben. Nach der zweiten Zeile werden die Zeilenpuffer wieder ausgewechselt, wobei die dritte Zeile jetzt im Zeilenpuffer ist, der ursprünglich für die Zeichen der ersten Zeile verwendet wurde. Der für die zweite Zeichen zeile benutzte Zeilenpuffer ist jetzt mit Zeichen der vierten Zeile über die Signalbündelübertragung des Speichers mit wahlfreiem Zugriff aufgefüllt. Dieser Vorgang wird so lange fortgesetzt, bis an der Steuerung 158 ein DMA-Steuercode für Anhalten bei Ende eines Halbbildes anliegt, oder bis das senkrechte Rücklaufsignal erzeugt ist und damit das Ende eines Halbbildes auf der Anzeige meldet. Darauf bewirkt das senkrechte Rücklaufsignal, daß der Elektronenstrahl von der unteren rechten Ecke des Bildschirms zur oberen linken Ecke zurückläuft, worauf die Zeichenanzeigen fortgesetzt werden.
Die Fig. 25-27 zeigen die Notwendigkeit, das waagrechte Rücklaufsignal, das senkrechte Rücklaufsignal, das Videogegensignal und das Videoaustastsignal der Steuerung 158 zu verzögern. Bei Fig. 25 beginnt die Zeitspanne auf der linken Seite bei der Abstiegsflanke des waagrechten Rücklaufsignals (HRTC). Zu diesem Zeitpunkt wird das erste Zeichen an der Schnittstelle der Steuerung 158 ausgegeben und bleibt dort für die Dauer des ersten Zeichentaktsignals (Zeile 5). Eine Zugriffszeit von 150 Nanosekunden ist erforderlich, ehe das Zeichenausgabesignal betriebssicher für den programmierbaren Decodierfestwertspeicher 164 und den programmierbaren Zeichenfestwertspeicher 166 steht.
Weitere 70 Nanosekunden sind erforderlich, ehe das Ausgangssignal des Decodier-PROM 164 betriebssicher für den Zugriff zum Zeichen-PROM 166 verwendet werden kann. Dann werden 450 Nanosekunden als Zugriffszeit zum Zeichen-PROM 166 benötigt, ehe die Zeichendaten stabilisiert sind und betriebssicher vom seriellen Schieberegister 168 verarbeitet werden können. Wie auf den Zeilen 3 und 9 gezeigt, tritt ein Ladeimpuls für das Schieberegister beim achten Punkttaktimpuls auf. Eine vollständige Verzögerung von einem Zeichentakt tritt von dem Zeitpunkt der Abstiegsflanke des waagrechten Rücklaufsignals auf, bis das Zeichen vom Zeichen-PROM 166 abgerufen und in das Register 168 mit parallelem Eingang und seriellem Ausgang eingesteuert wird. Daher wird das Zeichen Nummer Eins (1) nicht zum Videoeingang der Kathodenstrahlröhre (Fig. 4) verschoben, bis die zweite Abstiegsflanke des Zeichentaktsv;w .
signals auftritt, die nach dem Zeitpunkt anliegt, in dem das waagrechte Rücklaufsignal niederpegelig oder an Masse gelegt wird. Ebenso muß das senkrechte Rücklaufsignal um einen Zeichentakt verzögert werden, damit es synchron mit den Zeichenausgangssignalen auftritt, die am Videoeingangssignal der Kathodenstrahlröhre 178 erscheinen.
Wenn außerdem ein Videogegensignal oder ein Videoaustastsignal in Verbindung mit einem bestimmten Zeichen angefordert wird, so tritt dieser Zustand am Ausgang der Steuerung 158 synchron mit ihrem Zeichenausgangssignal auf. Da- mit diese Ausgangssignale richtig mit der Videodarstellung auf dem Bildschirm synchronisiert werden, müssen sie um einen Zeichentaktimpuls verzögert werden. Somit verzögert der Vierschaltungs-D-Flipflop 554 der Fig. 23 die vorstehend erwähnten vier Signale um einen Zeichentakt, damit der Gleichlauf mit den seriellen Zeichen erhalten bleibt, die vom 8-Bit-Schieberegister 168 verschoben werden.
Nachstehend seien kurz die Fig. 26, 27, 28 und 24 erörtert.
Wie bei der Anlage 50 vorgesehen, verwendet das Anzeigeformat insgesamt achtzehn Zeichenzeilen, die bei jedem Halbbild angezeigt werden können. Außerdem können vierunddreißig Zeichen bei jeder Zeile der Videodaten angezeigt werden. Das waagrechte Rücklaufsignal umfaßt vierzehn Zeichen, und das senkrechte Rücklaufsignal liegt nach jeweils vier nachstehend definierten Zeilentaktzeiten an. Der Punkttaktgeber 160 mit 6,048 MHz erzeugt die Grundfrequenz für die einzelnen den einzelnen Punkten auf dem Bildschirm entsprechenden Bits. Eine Periode des Zeichentaktgebers 162 entspricht acht Perioden des Punkttaktgebers, wodurch eine Punktmatrix mit einer Breite von acht Zeichen entsteht.
Nach Fig. 26 werden vierzehn Zeichentaktimpulse in der Steuerung 158 gezählt, um das waagrechte Synchronisationssignal zu erzeugen. Außerdem werden vierunddreißig Zeichentaktimpulse in der Steuerung 158 gezählt, um den Beginn des nächsten waagrechten Rücklaufsignals festzulegen.
Bei diesem Ausführungsbeispiel besteht ein Zeilentakt aus zwölf Zeilen oder zwölf waagrechten- Rücklaufsignalen, wodurch die 8x12-Punktmatrix fertiggestellt wird, die für jede Anzeige eines Zeichens und die Erzeugung des Rasterzwischenraumes in einer Zeile vorgeschrieben sind. Nach Fig. 28 ist das senkrechte Synchronisationssignal während der achtundvierzig waagrechten Rücklaufimpulse hochpegelig, die vier Zeilentaktzeiten entsprechen.
Achtzehn Zeilentaktzeiten oder insgesamt 216 waagrechte Rücklauf impulse treten zwischen den senkrechten Synchronisationssignalen auf. Dadurch ergibt sich eine senkrechte Synchronisationsfrequenz von 59,7 Hz.
Zur Durchführung der waagrechten Synchronisation der Videoanzeige wird die Periode des senkrechten Synchronisationssignals auf 500 Mikrosekunden durch Zuschaltung eines monostabilen Multivibrators 556 (Fig. 24) eingestellt.
Durch Zuschaltung des monostabilen Multivibrators 556 erfolgt somit eine zeitliche Verkürzung des Synchronisationsimpulses.
Der Decodier-PROM 164 und die von der Steuerung 158 erzeugten Attributbits GPA0 und GPA1 versorgen die Kathodenstrahlröhre 178 mit Zeichen von doppelter Höhe. Die Adresse des Decodier-PROM 164 kann in zwei Abschnitte unterteilt werden. Die niederwertigen vier Bits der Adresse kommen über die Zeilenzählsignale der Steuerung 158, und die höherwertigen Bits der Adresse werden durch zwei Allzweckattributausgangssignale der Steuerung 158 erzeugt.
Die Zeilenzählausgangssignale (D01-D04) des Decodier-PROM 164 werden dem Zeichen-PROM 166 eingespeist und dienen zum Abruf der entsprechenden Zeilenzahl der Zelchenpunktmatrix, die im Zeichen-PROM 166 gespeichert ist. Wenn beispielsweise die Zeichencodeleitungen (CC0-CC6) von der Steuerung 158 zum Zeichen-PROM 166 der Zeilen- und Spaltenzahl des Großbuchstabens "T" entsprechen, dann werden die einzelnen auf dem Bildschirm dargestellten Punktlinien zur Wiedergabe des "T" über die Zeilenzählsignale (LC0-LC3) für den Zeichen-PROM 166 adressiert. Es sei bemerkt, daß die beiden Allzweckattributbits GPA0 und GPA1 gelöscht werden, wobei der Inhalt des Decodier-PROM 164 und damit auch das Ausgangssignal des Zeichen-PROM 166 dem Zeilenzähleingangssignal des Decodier-PROM 164 entsprechen. Dieses Verfahren ergibt ein Zeichen von einer einzigen Höhe, das auf dem Bildschirm der Kathodenstrahlröhre 178 angezeigt wird. Wenn das Allzweckattributbit 1 (GPA0) gesetzt ist, ist das Ausgangssignal des Decodier-PROM 164 so beschaffen, daß jede Zeichenzeile im Zeichen-PROM 166 zwei Mal auf die Zeichenzeilen 0-5 abgetastet wird, während der Zeichenzähler der Steuerung 158 die Zeilen 0-11 durchläuft. Somit wird während einer kompletten Zeile von Zeichenanzeigen nur die erste Hälfte eines jeden Zeichens für diese Zeile abgetastet und am Bildschirm 178 dargestellt. Beim Abtasten der nächsten Zeile setzt das Arbeitsprogramm das zweite Allzweckattributbit (GPA1) und GPAO wird gelöscht, wodurch der nächste Abtastabschnitt des Decodier-PROM 164 angewählt wird. Es sei bemerkt, daß während der Adressierung der zweiten Zeile der Zeilenzähler mit dem Decodier-PROM 164 in Verbindung steht, um die Zeilenzahlen 6-11 des Zeichen-PROM 166 auszuwählen. Wie auch bei der vorangehenden Zeile wird jede Zeile des Zeichencodes zwei Mal abgetastet, wodurch die senkrechte Abmessung des schließlich dargestellten Zeichens verdoppelt wird. Am Ende der Darstellung der Zeichen von doppelter Höhe muß ein Feldattributcode programmiert werden, um die Allzweckattributbits zu löschen.
Erfolgt keine Löschung, dann wird die untere Hälfte der Zeichen für den Rest des Halbbildes am Bildschirm angezeigt, wobei die obere Hälfte fehlt.
Die Fig. 29 und 30 zeigen ein normales Format für die der Bedienung anzuzeigenden Daten, und das Schaltbrett mit der Kathodenstrahlröhre und dem Tastenfeld oder den Bedienungselementen. In Abhängigkeit vom Niederdrücken des Betriebsartenschalters auf der Schalttafel erzeugt die Anlage 50 auf der linken Seite des Bildschirms eine Liste der verschiedenen vorprogrammierten Teilprogramme. Eine bestimmte Betriebsart kann durch Drücken der Zahlen- oder Buchstabentaste eingegeben werden, deren Zeichen vor der gewünschten Betriebsart erscheint.
Wenn die Bedienung beispielsweise einen Schleichgang durchführen will, wird eine Null ins Tastenfeld eingegeben. Dadurch zeigt die Anlage im Dialog die Parameter für den Schleichgang an, die in Fig. 29a gezeigt sind. Eine bestimmte Schleichgangoperation kann durch Niederdrücken der Nummerntaste gewählt werden, deren Symbol vor der gewünschten Operation erscheint. Die Kathodenstrahlröhre 178 zeigt auch die laufende Stellung der Werkzeugmaschine und des zurückgelegten Weges an. Durch Wahl verschiedener Tasten kann die Bedienung mit der Anlage in Dialog treten, damit die Maschine mit verschiedenen Geschwindigkeiten (Tasten 5-8) bewegt werden. Durch Niederdrücken der Tasten 9, H oder M können verschiedene Nulleinstellungen gewählt werden.
Daraus erhellt, daß eine Bedienung nicht mit einer Rechnersprache für den Dialog mit der Anlage vertraut zu sein braucht.
Fig. 29b zeigt das Format der doppeltgroßen Zeichen, die durch Eingabe des entsprechenden Codes und der Wahl einer Taste auf dem Steuerpult erhalten wird.
Außer den vorstehenden Ausführungsbeispielen sind noch weitere möglich, ohne den Rahmen der Erfindung zu verlassen.
Leerseite

Claims

Zentraleinheit für eine mikroprozessorgestützte Steuerung Patentanspruch Zentraleinheit, die mit peripheren Geräten in Verbindung steht, dadurch gekennzeichnet, daß sie folgende Bausteine umfaßt: einen Prozessor (90) zur Erzeugung von Digitaldaten und Adressensignalen, wobei der Prozessor (90) Vorrichtungen zur Erzeugung von sechzehn Bit von Date- und Adresseninformationen sowie eine Einrichtung enthält, um die Daten- und Adresseninformationen im Multiplexverfahren über eine interne Sammelschiene (92) zu leiten; eine Adressenübertragungsvorrichtung (94,100) mit einem Speicher (94), der mit der internen Sammelschiene (92) und einer Adressensammelschiene der Anlage (54) verbunden ist, um zeitweilig Bits der Adresseninformation zu speichern, und mit einem ersten Puffer (100), um die Adresseninformationen an die Adressensammelschiene (54) der Anlage zu leiten; eine Datenübertragungsvorrichtung (96,102) mit einem Bytewartebereichspeicher (96), der an die interne Sammelschiene (92) angeschlossen ist, und einet zweiten Puffer (102), der mit dem Bytewartebereichspeicher (96) verbunden ist, um Daten an eine Datensammelschiene (56) der Anlage zu übertragen, wobei der Bytewartebereichspeicher (96) eine erste Vorrichtung zur wahlweisen Ubertragung der durch den Prozessor (90) erzeugten niederwertigen acht Datenbits an die niederwertigen Bitstellen der Datensammelschiene (56) der Anlage enthält und auch, um die vom Prozessor (90) erzeugten hochwertigen acht Datenbits an die niederwertigen Bitstellen der Datensammelschiene (56) der Anlage zu leiten; sowie eine Steuersammelschiene (104), die in Abhängigkeit von den Ausgangssignalen des Prozessors (90) anzeigt, wenn der Prozessor (90) Adressen- oder Dateninformationen an die interne Sammelschiene (92) abgegeben hat und, um den Schaltzustand des Prozessors (90) einer Steuersammelschiene (58) der Anlage zu melden sowie einen Speicher (112), der mit dem Adressenspeicher (94) und der internen Sammelschiene (92) verbunden ist, um Teilprogrammdaten, veränderliche Date sowie Daten von den peripheren Geräten auszutauschen.