DE3132470A1 - Logikschaltungssystem - Google Patents

Logikschaltungssystem

Info

Publication number
DE3132470A1
DE3132470A1 DE19813132470 DE3132470A DE3132470A1 DE 3132470 A1 DE3132470 A1 DE 3132470A1 DE 19813132470 DE19813132470 DE 19813132470 DE 3132470 A DE3132470 A DE 3132470A DE 3132470 A1 DE3132470 A1 DE 3132470A1
Authority
DE
Germany
Prior art keywords
signal transmission
signal
logic circuit
transmission line
circuit system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19813132470
Other languages
English (en)
Inventor
Kunihiro Itami Hyogo Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3132470A1 publication Critical patent/DE3132470A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731Optimisation thereof
    • H03K19/1732Optimisation thereof by limitation or reduction of the pin/gate ratio
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017545Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

  • Logikschaltungssystem
  • Die Erfindung betrifft ein Logikschaltungssystem und insbesondere ein verbessertes Signalübertragungssystem in einem Logikschaltungssystem.-Das in der folgenden Beschreibung verwendete "Logikschaltungssystem" bezeichnet ein Schaltungssystem, das beispielsweise verschiedene Logikoperationen ausführt, Speicherung, Addition und Subtraktion, Takterzeugung, Zählung, Umkodierung und Signalübertragung und dgl. unter Verwendung von digitalen oder analogen Signalen, einschließlich der Ausführung von Funktionen die zum Betrieb eines Rechners erforderlich sind.
  • Im allgemeinen umfaßt ein Rechner, wie beispielsweise ein Mikrocomputer, Operationen wie Datensperre, Datenverarbeitung und Eingabe- Ausgabe-Funktionen zur Schnittstellenbildung mit einer externen Einheit. Insbesondere umfaßt der Computer Register, Speicherschaltungen, Addierschaltungen, Zeitschaltungen, Zähler, Programmzähler, Analog-Digital-Umsetzer und Eingabe- Ausgabe-Stellen und dgl. in Gestalt von Funktionsblöcken, die durch Signaleingangs- bzw. -ausgangsanordnungen mit gemeinsamen Signalübertragungsleitungen verbunden sind, die anschließend als Vielfachleitung (Bus") bezeichnet werden. Der Computer führt somit Signalübertragungen zur Durchführung der notwendigen Funktionen zwischen den jeweiligen Funktionsblöcken durch.
  • Falls eine Anzahl von Logikschaltsystemen vorgesehen isl,wovon jedes eine Mehrzahl der erwähnten Funktionsblöcke, gemeinsamen Vielfachleitungen und Signaleingabe-bzw. ausgabesanordnungen aufweist und ferner die Signalübertragung zwischen den Funktionsblöcken von verschiedenen Logikschaltungssystemen durchzuführen ist, so verbindet ein-übliches System die Signaleingabe- bzw. -ausgabeanordnungen für die jeweiligen Funktionsblöcke zwischen den jeweiligen Funktionsblöcken in einem Logikschaltüngssystem und der Vielfachleitung des anderen Logikschaltungssystems.
  • Daher erfordert ein übliches System die Anordnung einer großen Anzahl von Signaleingabe- bzw. Signalausgabeanordnungen und somit einer großen Anzahl von Drähten für die Vielfachleitungen.
  • Es wird nunmehr ein Ausführungsbeispiel eines üblichen Logikschaltungssystems beschrieben, bei dem zwei Logikschaltungssysteme eingesetzt werden, wovon jedes zwei Funktionsblöcke und gemeinsame ielfachleitungen aufweist und in welchem die Signalübertragung im jeweiligen Logikschaltungssystem unabhängig vom anderen Logikschaltungssystem durchgeführt und ferner eine Signalübertragung zwischen den beiden Logikschaltungssystemen, wie sie beispielsweise in einem Rechner verwendet werden, erzielt werden kann.
  • In Fig. 1 stellt ein Blockschaltbild dar, welches ein Ausführungsbeispiel eines üblichen Logikschaltungssystems dieses Typs angibt. In Fig. 1 enthält das Logikschaltungssystem bekannter Bauart eine erste und zweite Vielfachleitung 1 bzw. 2 zur Ubertragung digitaler oder analoger Signale1 sowie einen ersten, zweiten, dritten und vierten Funktionsblock 3,4. Jeder dieser Blöcke weist eine Datenspeicherschaltung, eine Datenverarbeitungsschaltung und Ein- bzw. Ausgabeschaltungen zur Schnittstellenbildung mit einer externen Einheit auf, die für einen Rechner, wie beispielsweise einen MikrocomputeF erforderlich sind.
  • Insbesondere umfaßt der Funktionsblock Register, Speicherschaltungen, Addierschaltungen, Zeitschaltungen, Zähler, Programmzähler, Analog-Digital-Umsetzer und Eingabe- bzw. Ausgabestellen .und dgl.
  • Das übliche Logikschaltungssystem umfaßt ferner Signaleingabeanordnungen 13 und 14 zur Zuführung eines Signals von der ersten Vielfachleitung 1 jeweils in den ersten und zweiten Funktionsblock 3 und 4, Signaleingabeanordnungen 23,24,25 und 26 zur Zuführung eines Signals von der zweiten Vielfachleitung 2 jeweils zum ersten, zweiten, dritten und vierten Funktionsblock 3,4,5 und 6, Signalausgabeanordnungen 31 und 41 zur Ausgabe eines Signals jeweils aus dem ersten und zweiten Funktionsblock 3 und 4 an die erste Vielfachleitung 1, und Signalausgabeanordnungen 32,42, 52 und 62 zur Ausgabe eines Signals zus jeweils dem ersten, zweiten, dritten und vierten Funktionsblock 3,4,5 und 6 zur zweiten Vielfachleitung 2.
  • Das übliche Logikschaltungssystem umfaßt somit ein erstes Logikschaltungssystem 1342 welches den ersten Funktionsblock 3, den zweiten Funktionsblock 4 und die erste Vielfachleitung 1 enthält, und ein zweites Logikschaltungssystem 256, welches den dritten Funktionsblock 5, den vierten Funktionsblock 6 und die zweite Vielfachleitung 2 aufweist. Ein Signal wird zwischen dem ersten Logikschaltungssystem 134 und dem zweiten Logikschaltungssystem 256 durch die erste Vielfachleitung 1 und die zweite Vielfachleitung 2 unabhängig voneinander übertragen.
  • Insbesondere wird eine Signalübertragung vom ersten Funktionsblock 3 zum zweiten Funktionsblock 4 durch Betrieb sowohl der Signalausgabeanordnung 31 als auch der Signaleingabeanordnung 14 durchgeführt. Andererseits wird eine Signalübertragung in umgekehrter Richtung zwischen diesen Funktionsblöcken durch Betrieb sowohl der Signalausgabeanordnung 41 und der Signaleingabeanordnung 13 erzielt. Eine Signalübertragung zwischen dem dritten Funktionsblock 5 und dem vierten Funktionsblock 6 im zweiten Logikschaltungssystem 256 wird ähnlich der vorausgehend beschriebenen Betriebsweise im ersten Logikschaltungssystem unter Verwendung der zweiten Vielfachleitung 2 erzielt.
  • Andererseits erfolgt eine Signalübertragung zwischen dem ersten Logikschaltungssystem 134 und dem zweiten Logikschaltungssystem 256, beispielsweise eine Signalübertragung vom ersten Funktionsblock 3 zum dritten Funktions-.
  • block 5, durch Betrieb der Signalausgabeanordnung 32 und der Signaleingabeanordnung 25 über die zweite Vielfachleitung 2 . Eine Signalübertragung in hierzu umgekehrter Richtung, beispielsweise eine Signalübertragung vom ersten Funktionsblock 3 zum vierten Funktionsblock 6 oder vom zweiten Funktionsblock 4 zum dritten Funktionsblick 5 oder zum vierten Funktionsblock 6 wird ähnlicher Weise erreicht. Da diese Signalübertragung die zweite Vielfachleitung 2 verwendet, kann eine Signalübertragung zwischen den Funktionsblöcken im zweiten Logikschaltungssystem 256 nicht gleichzeitig ausgeführt werden.
  • Daher ergibt sich aus obiger Erörterung, daß das bekannte Logikschaltungssystem eine große Anzahl von Signaleingabeanordnungen und Signalausgabeanordnungen benötigt und somit eine große Anzahl von Drähten für seine Vielfachleitungen.
  • Der Erfindung liegt demzufolge die Aufgabe zu tunde, die vorausgehend aufgeführten Nachteile des bekannten Lo- gikschaltungssystems zu vermeiden und insbesondere ein neues und verbessertes Logikschaltungssystem zur Verfügung zu stellen, bei welchen die Signalübertragung zwischen den jeweiligen Logikschaltungssystemen ohne Erhöhung der Signaleingabe- und Signalausgabeanordnungen ermöglicht wird, während die Unabhängigkeit der Signalübertragung innerhalb des in Frage stehenden Logikschaltungssystems aufrechterhalten bleibt.
  • Diese Aufgabe wird erfindungsgemäß durch ein Logikschaltungssystem gelöst, welches eine erste Signalübertragungsleitung aufweist, einen ersten und zweiten Funktionsblock, die mit der ersten Signalübertragungsleitung verbunden sind, um eine übertragung zwischen dem ersten und zweiten Funktionsblockundder ersten Signalübertragungsleitung zu ermöglichen, eine zweite Signalübertragungsleitung, eine dritten und vierten Funktionsblock die mit der zweiten Signalübertragungsleitung verbunden sind, um eine Signalübertragung zwischen dem dritten und vierten Funktionsblock und der zweiten Signalübertragungsleitung zu ermöglichen, und gegenseitige Signalanschaltanordnungen, die jeweils selektiv die Signalübertragung zwischen der ersten Signalübertragungsleitung und der zweiten Signalübertragungsleitung herstellen und unterbrechen.
  • Gemäß eirem Aspekt der vorliegenden Erfindung ist ein Logikschaltungssystem vorgesehen, welchem ein Signal einem ersten und zweiten Funktionsblock über jeweils eine erste und zweite Signaleingangsanordnung aus einer ersten Vielfachleitung zugeführt wird und inwelchem ein Signal vom ersten und zweiten Funktionsblock jeweils über eine erste und zweite Signalausgabeanordnung an die erste Vielfachleitung ausgegeben wird. Ferner'wird in diesem Logikschaltungssystem ein Signal aus der zweiten Vielfachleitung über eine dritte und vierte Signaleingabeanordnung jeweils dem dritten und vierten Funktions- block hinzugeführt und ein Signal wird vom dritten und vierten Funktionsblock über jeweils eine dritte und vierte Signalausgabeanordnung an die zweite Vielfachleitung abgegeben. vorteilhafterweise wird in einem derartigen Logikschaltungssystem eine gegenseitige Signa3.anschalteinheit vorgesehen, welche eine zwischen der ersten Vielfachleitung und der zweiten Vielfachleitung angeordnete Schalteranordnung zum Verbinden der ersten Vielfachleitung mit der zweiten Vielfachleitung in der erforderlichen Weise enthält.
  • Da diese gegenseitige Signalanschalteinheit infolgedessen keine Signalübertragung zwischen der ersten Vielfachleitung und der zweiten Vielfachleitung ermöglicht, kann die Signalübertragung zwischen dem ersten oder zweiten Funktionsblock der mit der ersten Vielfachleitung verbunden ist und dem dritten oder vierten an die zweite Vielfachleitung angeschlossenden Funktionsblock durch die mit dem jeweiligen Funktionsblock verbundene Signaleingabe-oder Signalausgabeanordnung und die gegenseitige Signalanschaltanordnungerfolgen,die zwischen der ersten und zweiten Vielfachleitung angeordnet ist.
  • Die vorausgehende Aufgabenstellung sowie weitere Vorteile und charakteristischen Merkmale der Erfindung ergeben sich im einzelnen aus der anschließenden Beschreibung in Verbindung mit den Ansprüchen und Zeichnungen. Es zeigen: Fig. 1 ein schematisches Schaltbild eines Ausführungsbeispiels -eines bekannten Logikschaltungssystems, Fig. 2 ein schematisches Blockschaltbild einer ersten Ausführungsform eines erfindungsgemäßen Logikschaltungssystems und Fig. 3 eine Elektronikschaltung, die einen Teil eines spezifischen Beispiels eines erfindungsgemäßen Logikschaltungssystems darstellt.
  • Es wird nunmehr auf die Zeichnungen, insbesondere Fig. 2 Bezug genommen, die eine bevorzugte Ausführungsform eines erfindungsgemäßen Logikschaltungssystem darstellt, wobei gleiche Bezugszeichen in den anderen Fig. gleiche Teile bezeichnen. Gemäß Fig. 2 weist ein erfindungsgemäßes Logikschaltungssystem eine erste und zweite Vielfachleitung 1, 2 zur Übertragung digitaler oder analoger Signale auf, sowie einen ersten, zweiten, dritten und vierten Funktionsblock 3,4,5 und 6. Jeder dieser Funktionsblöcke 3,4,5 und 6 enthält eine Datenspeicherschaltung, eine Datenverarbeitungsschaltung und Eingabe- bzw. Ausgabeschaltungen zur Schnittstellenbildung mit einer externen Einheit, die für einen Rechner, beispielsweise einen Mikrocomputer erforderlich sind. Insbesondere enthält der Funktionsblock Register, Speicherschaltungen, Addierschaltungen, Z eitschaltungen, Zähler, Programmzähl-r, Analog-Digital-Umsetzer und Eingabe-bzw. Ausgabestellen und dgl.
  • Das erfindungsgemäße Logikschaltungssystem enthält ferner Signaleingabeanordungen 13 und 14 zur Eingabe eines Signals von der ersten Vielfachleitung 1 in jeweils den ersten und zweiten Funktionsblock 3 und 4, dritte und vierte Signaleingabeanordnungen 25 und 26 zur Eingabe eines Signals von der zweiten Vielfachleitung 2 in jeweils den vierten und fünften Funktionsblock 5 und 6, eine erste und zweite Signalausgabeanordnung 31 und 41 zur Ausgabe eines Signals aus jeweils dem ersten und zweiten Funktionsblock 3 und 4 in die erste Vielfachleitung 1 und eine dritte und vierte Signalausgabeanordnung 52 und 62 zur Ausgabe eines Signals aus jeweils dem vierten und fünften Funktionsblock 5 und 6 in die zweite Vielfachleitung 2.
  • Dieses Logikschaltungssystem enthält somit ein erstes Schaltungssystem 134,das den ersten Funktionsblock 3, den zweiten Funktionsblock 4 und die erste Vielfachleitung 1 umfaßt, sowie ein zweites Logikschaltungssystem 256 welches den dritten Funktionsblock 5, den vierten Funktionsblock 6 und die zweite Vielfachleitung 2 umfaßt.
  • Dieses Logikschaltungssystem enthält vorteilhafterweise eine gegenseitige Anschalteinheit 7, die eine Schalteranordnung zum Verbinden der ersten Vielfachleitung 1 mit der zweiten Vielfachleitung 2 in der geforderten Weise umfaßt. Wird diese gegenseitige Anschalteinheit 7 ausgeschaltet1 so sind das erste und zweite Logikschaltungssystem 134 und 256 unabhängig voneinander, somit kann die Signalübertragung zwischen den Funktionsblöcken im ersten und zweiten Logikschaltungssystem 134 und 256 unabhängig voneinander jeweils durch die erste und zweite Vielfachleitung 1,2 erfolgen.
  • Insbesondere erfolgt die Signalübertragung vom ersten Funktionsblock 3 zum zweiten Funktionsblock 4 durch Betrieb der ersten Signalausgabeanordnung 31 und der zweiten Signaleingabeanordnung 14.
  • Die Signalübertragung in umgekehrter Richtung kann zwischen den Funktionsblöcken durch Betrieb der zweiten Signalausgabeanordnung 41 und der ersten Signaleingabeanordnung 13 erfolgen. Die Signalübertragung zwischen dem dritten Funktionsblock 5 und dem vierten Funktionsblock 6 im zweiten Logikschaltungssystem 256 kann in ähnlicher Weise durch Verwendung der zweiten Vielfachleitung 2 vorgenommen werden.
  • Andererseits kann die Signalübertragung zwischen dem ersten Logikschaltungssystem 134 und dem zweiten Logikschaltungssystem 256 durch Einschalten der gegegenseitigen Signalanschalteinheit 7 erfolgen. Beispielsweise kann die Signalübertragung vom ersten Funktionsblock 3 zum dritten Funktionsblock 5 durch Betrieb der ersten Signalausgabeanordnung 31, der gegenseitigen Signalanschalteinheit 7 und der dritten Signaleingabeanordnung 25 in einer Schaltung erfolgen, die den ersten Funktionsblock 3, die erste Signalausgabeanordnung 31, die erste Vielfachleitung 1, die gegenseitige Signalanschalteinheit 7, die zweite Vielfachleitung 2, die dritte Signaleingabeanordnung 25 und den dritten Funktionsblock 5 umfaßt. Ferner kann die Signalübertragung vom dritten Funktionsblock 5 zum ersten Funktionsblock 1 durch Betätigung der dritten Signalausgabeanordnung 52, der gegenseitigen Signalanschalteinheit 7 und der ersten Signaleingabeanordnung 13 in einer Schaltung erfolgen, die den dritten Funktionsblock 5, die dritte Signalausgabeanordnung 52, die zweite Vielfachleitung 2, die gegenseitige Signalanschalteinheit 7, die erste Signaleingabeanordnung 13 und den ersten Funktionsblock 3 umfaßt. Die Signalübertragung zwischen den anderen F mktionsblöcken zwischen den Logikschaltungssystemen 134 und 256 kann ebenfalls ähnlich der vorausgehenden Betriebsweise über die gegenseitige Signalanschalteinheit 7 durchgeführt werden.
  • Im Einklang mit den vorausgehend ausgeführten Ausführungsformen der Erfindung kann die Signalübertragung nicht nur zwischen den Funktionsblöcken innerhalb der jeweiligen Logikschaltungssysteme 134 und 256 erfolgen, sondern ebenfalls zwischen Funktionsblöcken der verschiedenen vorausgehend beschriebenen Logikschaltungssysteme 134 und 256. Daher ist es nicht erforderlich, die Anzahl der Signaleingabe- und Signalausgabeanordnungen im erfindungsgemäßen Logikschaltungs- system zu erhöhen und somit ist es nicht erforderlich die Anzahl der Drähte der Vielfachleitungen zu erhöhen, womit der Systemaufbau vereinfacht wird.
  • Durch Anwendung der Erfindung auf einen aus einem Einzelchip aufgebauten 4-Bit -Mikrocomputer kann die Größe des Chips um etwa 10 - 20 % verringert werden.
  • Ein Ausführungsbeispiel eines Logikschaltungssystems, welches im Eingang mit der Erfindung eine Speicherschaltung als einen Funktionsblock Verwendet, wird nunmehr unter Bezugnahme auf, Fig. 3 beschrieben. Das Logikschaltungssystem dieser Ausführungsform weist eine Speicherschaltung 30 auf die einen Funktionsblock bildet und in Reihe geschaltete, invertierende Verstärker 301 und 302 sowie einen MOS Feldeffekttransistor 303 enthält welcher gemäß den Instruktionen eines Speicherdatenauffrischsignals D beim Auffrischen der Daten in der Speicherschaltung leitend wird. Das Logikschaltungssystem enthält ferner eine Signaleingabeanordnung 13ldie einen MOS Feldeffekttransistor 131 enthält, welcher abhängig von der Befehlsgabe durch ein eingangsseitiges Signal B leitend wird, wendein Signal von der ersten Vielfachleitung 1 zur Speicherschaltung 30 eingegeben wird, eine Signalausgabeanordnung 31, die einen MOS Feldeffekttransistor 311 aufweist, welcher bei Aufnahme eines Ausgangssignals der Speicher schaltung 30 an seiner Gate-Elektrode leitend wird und ein Signal mit einem Pegel entsprechend dem Ausgangssignal der Speicherschaltung 30 liefert, und einen MOS Feldeffekttransistor 3121 welcher in Abhängigkeit von einem ausgangsseitigen Signal C leitend wird, wenn ein Signal eines Pegels entsprechenden dem Ausgangssignal der Speicherschaltung 30 an die erste Vielfachleitung 1 ausgegeben wird, abhängig vom Empfang des Signals vom Transistor 311 mit einem Pegel entsprechend dem Ausgangssignal der Speicherschaltung 30. zieles Logikschaltungssystem enthält ferner eine gegenseitige Signalanschalteinheit 7, die einen MOS Feldeffekttransistor 71 aufweist, welcher entsprechend dem Befehl durch ein gegenseitiges Anschaltsignal A leitend wird, wenn jeweils ein Signal zwischen der ersten Vielfachleitung 1 und der zweiten Vielfachleitung 2 übertragen wird.
  • Im erfindungsgemäßen Logikschaltungssystem erfolgt die Signalübertragung zwischen der ersten Vielfachleitung 1 und der Speicher schaltung 30/ indem der Transistor 131 in der Signaleingabeanordnung 13 oder die Transistoren 311 und 312 in der Signalausgabeanordnung 31 in einen leitenden Zustand gebracht werden. Ferner kann die Signalübertragung zwischen der Speicherschaltung 30 und der zweiten Vielfachleitung 2 erzielt werden, indem der Transistor 131 in der Signaleingabeanordnung 13 oder die Transistoren 311 und 312 in der Signalausgabeanordnung 31 und der Transistor 71 in der gegenseitigen Signalanschalteinheit 7 in einen leitenden Zustand gebracht werden. Werden somit die Funktionsblöcke 5 und 6 gemäßFig. 2 an die zweite Vielfachleitung 2 angeschlossen, so kann zwischen den Funktionsblöcken 5 und 6 und der as. die erste Vielfachleitung angeschlossenen Speicherschaltung 30 über die Signaleingabeanordung 13 und die gegenseitige Signalanschalteinheit 7 oder über die Signalausgabeanordnung 31 und die gegenseitige Signalanschalteinheit 7 eine Signalübertragung erzielt werden.
  • Es wird darauf hingewiesen, daß die vorausgehende-Beschreibung sich auf ein Logikschaltungssystem bezieht, welches zwei Logikschaltungssysteme 134 und 256 umfaßt, die jeweils Funktionsblöcke 3,4 und 5,6 aufweisen. Die Erfindung ist jedoch ebenfalls auf ein Logikschaltungssystem anwendbar, welches eine Anzahl von Logikschaltungssystemen mit einer Anzahl von Funktionsblöcken enthält.
  • Aus der vorausgehenden Beschreibung geht hervor, daß der Gesamtsystemaufbau vereinfacht wird, da im erfin- dungsgemäßen Logikschaltungssystem eine Anzahl von Logikschaltungssystemen verwendet werden, wovon jedes System eine gemeinsame Vielfachleitung enthält und eine Signalübertragung innerhalb des Systems unabhängig von den übrigen Logikschaltungssystemen ermöglicht sowie eine Signalübermittlung zwischen den Logikschaltungssystemen mittels der gegenseitigen Signalanschalteinheit und zur Verbindung und der da-' zwischengeschalteten jeweiligen Vielfachleitungen in der erforderlichen Weise.
  • Zusammenfassend betrifft die Erfindung eine Logikschaltungssystem,welche eine Mehrzahl von Logikschaltungssystemen aufweist1 wovon jedes eine Anzahl von an eine gemeinsame Vielfachleitung angeschossenen Funktionsblöcken aufweist, sowie eine gegenseitige Signalanschalteinheit1welche die Signalübertragung zwischen der Vielfachleitung des ersten Logikschaltungssystems und der Vielfachleitung eines zweiten Logikschaltungssystems herstellt oder trennt, wobei die gegeseitige Signalanschalteinheit mit MOS Feldeffekttransistoren ausgestattet sein kann.

Claims (8)

  1. Logikschaltungssystem P A T E N. T A N S P R Ü C H E 1. Logikschaltungssystem,g e k e n n z e i c h n e t durch eine erste Signalübertragungsleitung (1), einen ersten und zweiten Funktionsblock, die an die erste Signalübertragungsleitung (1) angeschlossen sind, um eine übertragung zwischen em ersten und zweiten Funktionsblock und der ersten Signalübertragungsleitung zu ermöglichen, eine zweite Signalübertragungsleitung (2), einen dritten und vierten Funktionsblock (5,6), die an die zweite Signalübertragungsleitung angeschlossen sind, um eine Signalübertragung zwischen dem dritten und vierten Funktionsblock und der zweiten Signalübertragungsleitung zu ermöglichen und eine gegenseitige Signaleinschalteinheit (7), welche selektiv die Signalübertragung zwischen der ersten Signalübertragungsleitung (1) und der zweiten Signalübertragungsleitung (2) herstellt oder unterbricht.
  2. 2. Logikschaltungssystem nach Anspruch 1, dadurch g e k e n n z e i c h n e t, daß die gegenseitige Signalanschalteinheit einen MOS Feldeffekttransistor enthält.
  3. 3. Logikschaltungssystem nach einem der Ansprüche 1 bis 2, dadurch g e k e n n z e i c h n e t, daß der Funktionsblock (3,4,5,6) zumindest einige der nachfolgenden Bauteile enthält: ein Register, eine Speicherschaltung, eine Addierschaltung, eine Zeitschaltung, einen Zähler, einen Programmzähler, einen Analog-Digital-Umsetzer und Eingabe- bzw. Ausgabestellen.
  4. 4. Logikschaltungssystem g e k e n n z e i c h n e t, durch eine erste Signalübertragungsleitung (1), einen ersten und zweiten Funktionsblock (3,4),der mit der ersten Signalübertragungsleitung verbunden ist, um eine Signalübertragung zwischen dem ersten und zweiten Funktionsblock und der ersten Signalübertragungsleitung zu ermöglichen, eine erste und zweite Signaleingabeanordnung (13,14) zur Eingabe von Signalen aus der ersten Signalübertragungsleitung (1) jeweils in den ersten und zweiten Funktionsblock (3,4), eine erste und zweite Signalausgabeordnung (31,41) zur Ausgabe von Signalen aus dem.ersten und zweiten Funktionsblock (3,4) jeweils in die erste Signalübertragungsleitung (1), eine zweite Signalübertragungsleitung (2), einen dritten und vierten Funktionsblock (5,6),die an die zweite Signalübertragungsleitung angeschlossen sind, um eine Signalübertragung zwischen den dritten und vierten Funktionsblock und der zweiten Signalübertragungsleitung zu gestatten, eine dritte und vierte Signaleingabeanordnung (25,26) zur Eingabe von Signalen vom dritten und vierten Funktionsblock jeweils in die zweite Signalübertragungsleitung und eine gegenseitige Signalanschalteinheit (7)welche selektiv die Signalübertragung zwischen der ersten Signalübertragungsleitung (1) und der zweiten Signalübertragungsleitung (2) herstellt oder unterbricht.
  5. 5. Logikschaltungssystem nach Anspruch 4, dadurch g e k e n n z e i c h n e t, daß die gegenseitige Signalübertragungseinheit (7) einen MOS Feldeffekttransistor enthält.
  6. 6. Logikschaltungssystem nach einem der Ansprüche 4.
    und 5, g e ke n n z e i c h n e t, durch einen ersten, zweiten, dritten und vierten Funktionsblock (3,4,5,6),wovon jeder zumindest einige folgende Bauteile enthält: Register, Speicherschaltungen, Addierschaltungen, Zeitschaltungen, Zähler, Programmzähler, Analog-Digital-Umsetzer und Eingabe- bzw.
    Ausgabestellen.
  7. 7. Logikschaltungssystem nach Anspruch 4 oder 5, dadruch g e k e n n z e i c h n e t, daß die Signaleingabeanordnungen und die Signalausgabeanordnungen jeweils MOS Feldeffekttransistoren erhalten.
  8. 8. Logikschaltungssystem nach einem der Ansprüche 4 oder 5, dadurch g e k e n n z e i c h n e t, daß der erste, zweite, dritte und vierte Funktionsblock die für einen Rechner erforderlichen Funktionen ausführen.
DE19813132470 1980-08-26 1981-08-17 Logikschaltungssystem Ceased DE3132470A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55119602A JPS5741725A (en) 1980-08-26 1980-08-26 Logical circuit system

Publications (1)

Publication Number Publication Date
DE3132470A1 true DE3132470A1 (de) 1982-07-01

Family

ID=14765450

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813132470 Ceased DE3132470A1 (de) 1980-08-26 1981-08-17 Logikschaltungssystem

Country Status (2)

Country Link
JP (1) JPS5741725A (de)
DE (1) DE3132470A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4535841A (en) * 1983-10-24 1985-08-20 International Business Machines Corporation High power chip cooling device and method of manufacturing same
US6374988B1 (en) 2000-02-02 2002-04-23 Fairfield Machine Company, Inc. Accumulating conveyor for elongated stock

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Mitt.: IBM Technical Disclosure Bulletin, Vol. 21, No. 9, Februar 1979, S. 3621-3622 *

Also Published As

Publication number Publication date
JPS5741725A (en) 1982-03-09

Similar Documents

Publication Publication Date Title
DE1549523B2 (de) Datenverarbeitungsanlage
DE3607045A1 (de) Digitale addier- und subtrahierschaltung
DE3535436C2 (de)
DE2710173A1 (de) Nachrichtenanlage
DE19815263A1 (de) Vorrichtung zur fehlertoleranten Ausführung von Programmen
DE2364253A1 (de) Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung
EP0114268A2 (de) Schaltkreis-Baustein
DE3743586C2 (de)
EP0231434B1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE2745204A1 (de) Mikroprogramm-leitwerk fuer eine datenverarbeitungsanlage
DE3018509C2 (de) Schieberegister
DE2165730A1 (de) Rechensystem
EP0308623B1 (de) Synchronisier-Flipflop-Schaltungsanordnung
DE4428545A1 (de) Schaltungsanordnung zur Umwandlung eines seriellen Datensignals in ein paralleles Datensignal
DE3132470A1 (de) Logikschaltungssystem
DE2937777A1 (de) Steuereinrichtung in einer elektronischen datenverarbeitungsanlage fuer die durchfuehrung erzwungener operationen
DE1806172A1 (de) Prioritaetsschaltung
DE2632561A1 (de) Steuereinrichtung fuer eine echtzeitsteuerung, insbesondere fuer fernsprechvermittlungsanlagen
EP0088916A1 (de) Schaltungsanordnung zum Prüfen von elektrischen, insbesondere elektronischen Einrichtungen
DE3826266C2 (de)
DE2150011C3 (de) Datenübertragungsanordnung
EP1288966B1 (de) Steuerregister
DE2737483A1 (de) Korrektur-schaltungsanordnung fuer additions- oder substraktionsoperationen mit nicht-hexadezimalen operanden in hexadezimalen rechenwerken
DE2555329C3 (de) Steuereinrichtung aus mehreren Bausteinen für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, und Verfahren zum Betrieb der Steuereinrichtung
DE2348758C3 (de)

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8125 Change of the main classification

Ipc: G06F 15/16

8126 Change of the secondary classification

Free format text: G06F 3/04 G06F 13/06 G11C 9/00

8110 Request for examination paragraph 44
8131 Rejection