DE3127624A1 - Circuit arrangement for generating pulse strings which are reliable in signal terms - Google Patents

Circuit arrangement for generating pulse strings which are reliable in signal terms

Info

Publication number
DE3127624A1
DE3127624A1 DE19813127624 DE3127624A DE3127624A1 DE 3127624 A1 DE3127624 A1 DE 3127624A1 DE 19813127624 DE19813127624 DE 19813127624 DE 3127624 A DE3127624 A DE 3127624A DE 3127624 A1 DE3127624 A1 DE 3127624A1
Authority
DE
Germany
Prior art keywords
shift register
flop
output
input
bistable flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813127624
Other languages
German (de)
Other versions
DE3127624C2 (en
Inventor
Michael Dipl.-Ing. 3300 Braunschweig Gronemeyer
Georg Dipl.-Ing. 3308 Königslutter Scharfenberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19813127624 priority Critical patent/DE3127624C2/en
Publication of DE3127624A1 publication Critical patent/DE3127624A1/en
Application granted granted Critical
Publication of DE3127624C2 publication Critical patent/DE3127624C2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

In order to generate pulse strings which are reliable in signal terms for reliable switching mechanisms, for example in railway signalling systems, a crystal generator (G) is provided whose clock pulses increment a multi-stage shift register (SR) at a repetition rate (fG) after a single start-up process. The delay period (TZ) of a delay component (Z) is defined in such a way that the shift register (SR) is restarted automatically for a further cycle only when a duration of a single cycle of the shift register (SR) pre-defined by the clock frequency (fG) of the crystal generator (G) and the step number (n) of the shift register (SR) is maintained. A type of dynamic self-holding circuit is thus produced during correct operation. The clock signals required for the reliable switching mechanism are obtained from the outputs (Q1 to Qn) of the individual stages (SR1 to SRn) of the shift register (SR). <IMAGE>

Description

Schaltungsanordnung zum Erzeugen von signaltechnischCircuit arrangement for generating signaling

sicheren Impulsfolgen Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Erzeugen von signaltechnisch sicheren Impulsfolgen mit mindestens einem Quarzgenerator, der eine aus Schaltgliedern der Digitaltechnik aufgebaute, die ImpulsSolgen abgebende Auslöseschaltung speist, die nach einem Startvorgang eine Art dynamischen Selbsthaltekreis bildet, der nur beim Einhalten vorgegebener Zeitbedingungen beständig ist.safe pulse trains The invention relates to a circuit arrangement for generating signal-technically safe pulse trains with at least one crystal generator, the one made up of switching elements from digital technology, which emits pulse signals Trigger circuit feeds a kind of dynamic self-holding circuit after a start process forms, which is only stable when adhering to specified time conditions.

Derartige Schaltungsanordnungen werden zu Steueraufgaben bei digital arbeitenden Schaitwerken benötigte Bei diesen Steuerungen ist es wichtig, daß die Steuersignale in ihrer zeitlichen Dauer und zyklischen Aufeinanderfolge fest vorgegebene Bedingungen erfüllen. Moderne Taktstromversorgungen für digitale Schaltwerke können beispielsweise so aufgebaut werden, daß ein Steuerpuls generator praktisch als Schrittmacher der gesamten Anlage ein Impulsprogramm erzeugt und damit eine Vielzahl von weiteren Taktgebern synchron steuert, Eine Schaltungsanordnung der oben angegebenen Art ist aus der DE-PS 26 02 169 bekannt. Bei dieser Schaltung gibt ein quarzstabilisierter TaktgeneratorIinpulse abD die Uber eine signaltechnisch sichere Torschaltung ein monostabiles Kippglied triggern. Nach dem Zurückfallen in den stabilen Zustand wird von dem mono stabilen Kippglied ein weiteres monostabiles Kippglied ange.steuertp das nach seinem Zurückfallen in die stabile Lage ein weiteres monostabiles Kippglied betätigt. Die durch die einzelnen monostabilen Kippglieder vorgegebenen Zeit- spannen entsprechen dabei den einzelnen Impulsabständen, und zwar entsprechend den Bedürfnissen der durch den Steuerpulsgenerator zu steuernden Taktversorgungen.Such circuit arrangements become control tasks with digital working switchgear required With these controls, it is important that the Control signals that are fixed in terms of their duration and cyclical sequence Satisfy conditions. Modern clock power supplies for digital switchgear can for example, be constructed so that a control pulse generator practically acts as a pacemaker The entire system generates an impulse program and thus a large number of others Clocks synchronously controls, A circuit arrangement of the type indicated above is from DE-PS 26 02 169 known. With this circuit there is a crystal stabilized Clock generator input from the U via a gate circuit that is safe in terms of signaling trigger monostable flip-flop. After falling back into the stable state, it becomes from the monostable flip-flop a further monostable flip-flop ange.steuertp after falling back into the stable position, another monostable flip-flop element actuated. The time specified by the individual monostable flip-flops tighten correspond to the individual pulse intervals, according to the needs the clock supplies to be controlled by the control pulse generator.

Das in der Reihenschaltung an letzter Stelle vorgesehene monostabile Kippglied erzeugt einen schmalen Fensterimpuls", in den zeitlich der nächste vom quarzstabilisierten Taktgenerator abgegebene Impuls fallen muß, damit das in der Reihenschaltung an erster Stelle vorgesehene monostabile Kippglied wieder betätigt werden und der erläuterte Vorgang erneut ablaufen kann.The monostable provided last in the series connection Flip-flop generates a narrow window pulse "in which the next in time from quartz-stabilized clock generator output pulse must fall, so that in the Series connection provided in the first place monostable flip-flop is actuated again and the process explained can run again.

Eine weitere, ebenfalls signaltechnisch sichere Torschaltung sorgt dafür, daß sich der genannte Fensterimpuls nicht unbemerkt verbreitern kann. Diese bekannte Schaltung gibt nur so lange dynamische Signale aus, wie die in Reihe geschalteten monostabilen Kippglieder eine Art Selbsthaltekreis bilden. Sobald die Periodendauer des quarzstabilisierten Taktgenerators infolge eines Defektes nicht mehr mit der Gesamtlaufzeit der in Reihe geschalteten monostabilen Kippglieder übereinstimmt, bricht der genannte dynamische Selbsthaltekreis zusammen. Von dem Zeitpunkt an werden keine Taktsignale mehr ausgegeben, so daß das zu versorgende Schaltwerk keine für den Betrieb gefährlichen Informationen ausgeben kann.Another gate circuit, which is also safe in terms of signaling, provides for the fact that the window pulse mentioned cannot widen unnoticed. These known circuit outputs dynamic signals only as long as those connected in series monostable flip-flops form a kind of self-holding circle. As soon as the period duration of the quartz-stabilized clock generator no longer works with the The total running time of the series-connected monostable flip-flops is the same, The aforementioned dynamic self-holding circle collapses. From that point onwards will be no more clock signals are output, so that the switching mechanism to be supplied does not have any for operation can output dangerous information.

Eine besondere Variante der beschriebenen Schaltungsanordnung zum Erzeugen von signaltechnisch sicheren Impulsfolgen benötigt keine signaltechnisch sicheren Torschaltungen; sie arbeitet mit einer speziellen Steuerschaltung, die es ermöglicht, einen signaltechnisch sicheren Vergleich der Quarzgenerator-Periodendauer mit der Gesamtlaufzeit der in Reihe geschalteten monostabilen Kippglieder durchzuführen.A special variant of the circuit arrangement described for The generation of signal-technically safe pulse trains does not require any signal-technically safe gate connections; it works with a special control circuit that it enables a signal-technically reliable comparison of the quartz generator period duration to be carried out with the total running time of the monostable flip-flops connected in series.

Da bei den bekannten Schaltungsanordnungen zum Erzeugen von signaltechnisch sicheren Impulsfolgen davon Gebrauch gemacht wird, daß Jede der Impulsfolgen innerhalb einer Periodendauer des Quarzgenerators liegen muß, ist nicht ohne weiteres sichergestellt, daß ein Schwingen des Quarzgenerators auf einem Vielfachen der gewünschten Frequenz selbsttätig festgestellt wird.As in the known circuit arrangements for generating signaling safe pulse trains use is made that each of the pulse trains within one Period of the quartz generator must be, is not guaranteed without further ado, that an oscillation of the quartz generator at a multiple of the desired frequency is determined automatically.

Außerdem erfordern die in Reihe geschalteten monostabilen Kippglieder einen hohen Aufwand an Bauteilen zum Einstellen der Schaltzeiten. Auch ist der mit diesem Aufwand erforderliche Platzbedarf auf den Leiterplatten unerwünscht. Da Jedes der monostabilen Kippglieder praktisch als Signalgenerator wirkt, so daß sich in der Reihenschaltung alle Toleranzen und Änderungen addieren.In addition, the series-connected monostable flip-flops require a high expenditure of components for setting the switching times. Also that is with This effort required space on the circuit boards undesirable. Since each the monostable flip-flop acts practically as a signal generator, so that in add all tolerances and changes to the series connection.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art dahingehend zu verbessern, daß beim unerwünschten Schwingen des Quarzgenerators auf einer vervielfachten Grundfrequenz dies ebenfalls als Fehler bemerkt wird, was dann unbedingt zum Abschalten des dynamischen Selbsthaltekreises fUhren muß. Auch ist es Bestandteil der Aufgabe, den bisher erforderlichen Bauteileaufwand zu mindern.The invention is based on the object of a circuit arrangement of the aforementioned type to the effect that the undesired oscillation of the quartz generator on a multiplied fundamental frequency, this is also an error it is noticed what then is essential to switch off the dynamic self-holding circuit must lead. It is also part of the task to reduce the number of components previously required to reduce.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß an den Quarzgenerator als Auslöseschaltung mit seinem Takteingang ein mehrstufiges Schieberegister angeschlossen ist, von dem ein D-Eingang der in Schieberichtung ersten Stufe mit dem Ausgang eines ersten bistabilen Kippgliedes und der Ausgang der ersten Stufe des Schieberegisters mit dem Eingang eines Verzögerungsgliedes verbunden sind, das nach Ablauf einer vorgegebenen Verzögerungszeit das erste bistabile Kippglied setzt und daß der Ausgang der in Schieberichtung gesehen letzten Stufe des Schieberegisters an einen ne gierten, das Rücksetzen des ersten bistabilen Kippgliedes bewirkenden Eingang angeschlossen ist, wobei für die Verzögerungszeit gilt: n> TZ f G mit fa = Frequenz des Quarzgenerators n = Stufenzahl des Schieberegisters.According to the invention the object is achieved in that the quartz generator a multi-stage shift register connected as a trigger circuit with its clock input is, of which a D input of the first stage in the shifting direction with the output of a first bistable flip-flop and the output of the first stage of the shift register are connected to the input of a delay element, which after a predetermined delay time sets the first bistable flip-flop and that the output the last stage of the shift register seen in the shift direction to a ne yed, the resetting of the first bistable flip-flop connected input where the following applies to the delay time: n> TZ f G with fa = Frequency of the crystal generator n = number of stages in the shift register.

Als Vorteil gegenüber den bisher bekanntgewordenen Schaltungen ist anzusehen, daß die signaltechnisch sicheren Impulsfolgen keiner kritischen Dimensionierung der sie auslösenden Schaltung bedürfen. Als Verzögerungsglied kann in vorteilhafter Weise ein zweiter Quarzgenerator in Verbindung mit einer Jeweils eine vorgegebene Anzahl von Impulsen dieses Quarzgenerators abzählenden Einrichtung vorgesehen werden. Das Verzögerungsglied kann aber auch als RC-Glied mit nachgeschaltetem Schmitt-Trigger, als monostabiles Kippglied oder aber auch als Verzögerungsleitung ausgebildet sein.The advantage over the previously known circuits is to see that the signal-technically safe pulse trains do not have any critical dimensioning require the switching that triggers them. As a delay element can be advantageous Way a second quartz generator in connection with a given one Number of pulses of this quartz generator counting device are provided. The delay element can also be used as an RC element with a downstream Schmitt trigger, be designed as a monostable flip-flop or as a delay line.

Zum Starten des dynamischen Selbsthaltekreises ist in vorteilhafter Weise ein zweites bistabiles Kippglied vorgesehen, das durch die Signale des Quarzgenerators flankengesteuert ein Startsignal zwischenspeichert, wobei der Ausgang des zweiten bistabilen Kippgliedes mit einem Rücksetzeingang des Schieberegisters sowie mit einem Setzeingang des ersten bistabilen Kippgliedes verbunden ist.It is more advantageous to start the dynamic self-holding circuit Way a second bistable flip-flop is provided, which is triggered by the signals from the quartz generator edge-controlled temporarily stores a start signal, the output of the second bistable flip-flop with a reset input of the shift register and with a set input of the first bistable flip-flop is connected.

Diese Startschaltung bietet den Vorteil, daß nach einem Abschaltvorgang der Gesamtschaltung und nach dem Beheben des diesen Abschaltvorgang auslösenden Fehlers ein erneutes Starten auf Grund einer Bedienungshandlung durchgeführt werden kann.This starting circuit has the advantage that after a shutdown process of the overall circuit and after the removal of the one that triggered this shutdown process Error a restart can be carried out due to an operator action can.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird nachstehend näher erläutert.An embodiment of the invention is shown in the drawing and is explained in more detail below.

Es zeigen: Figur 1 eine Schaltungsanordnung zum Erzeugen signaltechnisch sicherer Impulsfolgen und Figur 2 in mehreren Diagrammlinien die Schaltzustände verschiedener Meßpunkte der OQg Schaltung.They show: FIG. 1 a circuit arrangement for generating signal technology safe pulse trains and Figure 2 in several diagram lines the switching states different measuring points of the OQg circuit.

Die Zeichnung zeigt im Blockschaltbild nach Figur 1 eine Schaltungsanordnung zum Erzeugen von signaltechnisch sicheren Impulsfolgen mit einem Quarzgenerator G, der an nachgeordnete Einrichtungen Taktsignale mit der Frequenz fG abgibt. Als Auslöseschaltung für die signaltechnisch sicheren Impulsfolgen ist ein Schieberegister SR vorgesehen, dessen Ausgänge Q1, Q2, Q3 bis Qu-2 Qn-1 und Qn der einzelnen Stufen (in Schieberichtung SG gesehen) die gewünschten Impulse an nicht weiter dargestellte Einrichtungen eines Schaitwerkes abgeben.The drawing shows a circuit arrangement in the block diagram according to FIG for generating signal-technically safe pulse sequences with a quartz generator G, which sends clock signals with the frequency fG to downstream devices. as The trigger circuit for the signal-technically safe pulse trains is a shift register SR provided whose outputs Q1, Q2, Q3 to Qu-2 Qn-1 and Qn of the individual stages (seen in sliding direction SG) the desired impulses not shown Submit facilities of a switchgear.

Ein anderer wesentlicher Bestandteil der Schaltung ist ein bistabiles Kippglied SK1, welches bei ordnungsgerechtem, zeitgerechtem Arbeiten der Schaltung dazu dient, dem Schieberegister SR für einen weiteren Um lauf ein Schiebebit anzubieten. Zu dem Zweck ist der Ausgang des bistabilen Kippgliedes BK1 mit einem Eingang 1D der ersten Stufe SR1 des Schieberegisters SR verbunden. Der Ausgang Qn der in Schieberichtung SG an letzter Stelle vorgesehenen Stufe SRn des Schieberegisters SR ist mit einem negierten Rücksetzeingang R des bistabilen Kippgliedes BK1 verbunden. Hierdurch ist für den normalen Betrieb die Voraussetzung gegeben, daß Jeweils nur am Ende jedes Umlaufes des Schieberegisters SR, also nach dem Setzen der Stufe SRn, das bistabile Kippglied 3K1 in eine Schaltlage gebracht werden kann, in welcher dem Eingang 1D der ersten Stufe SR1 des Schieberegisters SR das erforderliche Schiebebit zur Übernahme angeboten wird. In der übrigen Zeit, in welcher die Stufe SRn nicht gesetzt ist, bleibt das bistabile Kippglied BK1 - vom Startvorgang einmal abgesehen - rücksetzt.Another essential part of the circuit is a bistable Toggle element SK1, which when the circuit is working properly and on time serves to offer a shift bit to the shift register SR for another round. For this purpose, the output of the bistable trigger element BK1 has an input 1D connected to the first stage SR1 of the shift register SR. The output Qn in the sliding direction SG at the last place provided stage SRn of the shift register SR is with a negated reset input R of the bistable flip-flop BK1 connected. Through this the prerequisite for normal operation is that in each case only at the end each cycle of the shift register SR, i.e. after setting the level SRn, the bistable flip-flop 3K1 can be brought into a switching position in which the Input 1D of the first stage SR1 of the shift register SR the required shift bit is offered for takeover. The rest of the time, when the SRn level is not is set, remains the bistable flip-flop BK1 - from the starting process apart from that - resets.

Ein weiterer wesentlicher Baustein der Schaltungsanordnung zum Erzeugen von signaltechnisch sicheren Impulsfolgen ist ein Verzögerungsglied Z mit einer derartigen Verzögerungszeit eines auf den Eingang Z1 gegebenen Signals, daß bei ordnungsgerechtem Betrieb am Ausgang Z2 des Verzögerungsgliedes Z frühestens dann ein Signal erscheint, wenn die letzte Stufe SRn des Schieberegisters SR bereits eingestellt ist und das folgende Taktsignal des Quarzgenerators G zum Einstellen der ersten Stufe SR1 des Schieberegisters SR noch nicht abgegeben ist. Unter Zugrundelegung der Frequenz fG der Taktsignale des Quarzgenerators G und einer Stufenzahl n des Schieberegisters SR läßt sich für die Verzögerungszeit TZ angeben: > TZ n-1 f Von den vielen Möglichkeiten der Realisierung des Verzögerungsgliedes Z wird in bevorzugter Weise eine Schaltung mit einem zweiten Quarzgenerator in Verbindung mit einer jeweils eine vorgegebene Anzahl von Impulsen dieses zweiten Quarzgenerators abzählenden Einrichtung vorgesehen.Der Eingang Z1 des Verzögerungsgliedes Z ist mit dem Ausgang Q1 der ersten Stufe SR1 des Schieberegisters SR verbunden. Hierdurch wird erreicht, daß gleichzeitig mit der uebernahme eines Schiebebits durch die erste Stufe SR1 auch das Verzögerungsglied Z gestartet wird. Der Ausgang Z2 des Verzögerungsgliedes Z ist mit einem negierten Takteingang C des bistabilen Kippgliedes BK1 verbunden. Da ein D-Eingang dieses Kippgliedes mit positivem Potential beaufschlagt ist, wird dieses Kippglied nach einem Rücksetzvorgang stets dann durch die Rückflanke eines über den Ausgang Z2 am Ende der Verzögerungszeit TZ abgegebenen Signals wieder gesetzt.Another essential component of the circuit arrangement for generating of signal-technically safe pulse trains is a delay element Z with a such a delay time of a signal given to the input Z1 that at Correct operation at the output Z2 of the delay element Z then at the earliest a signal appears when the last stage SRn of the shift register SR is already is set and the following clock signal of the crystal generator G for setting the first stage SR1 of the shift register SR has not yet been released. Based on the frequency fG of the clock signals of the crystal generator G and a number of stages n des Shift register SR can be specified for the delay time TZ:> TZ n-1 f Of the many possibilities for realizing the delay element Z is shown in preferably a circuit with a second crystal generator in connection each with a predetermined number of pulses from this second crystal generator The input Z1 of the delay element Z is provided connected to the output Q1 of the first stage SR1 of the shift register SR. Through this it is achieved that simultaneously with the acceptance of a shift bit by the first Stage SR1 also the delay element Z is started. The output Z2 of the delay element Z is connected to a negated clock input C of the bistable trigger element BK1. Since a D input of this flip-flop has a positive potential applied to it, this Toggle element after a reset process then always by the trailing edge of an over the output Z2 is set again at the end of the delay time TZ emitted signal.

Das Setzen des bistabilen Kippgliedes BK1 kann aber auch im Rahmen eines manuell durchgeführten Startvorganges durch Betätigen einer Starttaste SE über einen negierten Setzeingang S erfolgeneZu.dem Zweck ist ein zweites bistabiles Kippglied BK2 vorgesehensdessen Takteingang C zusammen mit dem entsprechenden Eingang C des Schieberegisters SR an den Quarzgenerator G angeschlossen ist. Der Ausgang des zweiten bistabilen Kippgliedes BK2 ist einerseits mit dem negierten RUcksetzeingang R des Schieberegisters SR und andererseits mit dem negierten Setzeingang S des bistabilen Kippgliedes BK1 verbunden. Ein D-Eingang des zweiten bistabilen Kippgliedes BK2 ist bei nicht betätigter Starttaste SE huber einen Widerstand W auf positives Versorgungspotential gelegt. Bei betätigter Starttaste SE liegt der D-Eingang des bistabilen Kippgliedes BK2 dagegen auf Nullpotential, so daß bei der nächsten Vorderflanke eines vom Quarzgenerator G abgegebenen Taktsignales der Ausgang des bistabilen Kippgliedes BK2 seine Schaltlage wechselt.The setting of the bistable flip-flop BK1 can also be done within the framework a manually carried out starting process by pressing a start button SE via a negated set input S. The purpose is a second bistable Flip-flop BK2 provides its clock input C together with the corresponding input C of the shift register SR is connected to the crystal generator G. The exit of the second bistable flip-flop BK2 is on the one hand with the negated reset input R of the shift register SR and on the other hand with the negated set input S of the bistable Tilting link BK1 connected. A D input of the second bistable flip-flop BK2 If the start button SE is not pressed, a resistor W has a positive supply potential placed. When the start button SE is pressed, the D input of the bistable flip-flop is located BK2 on the other hand at zero potential, so that on the next leading edge one from the quartz generator G output clock signal the output of the bistable flip-flop BK2 its switching position changes.

In die an den Ausgang Z2 des Zeitgliedes Z angeschlossene Leitung und/oder in die an den Ausgang des bistabilen Kippgliedes BK1 angeschlossene Leitung kann ein elektronischer Schalter eingefügt werden, der in Abhängigkeit eines Steuersignals, das beispielsweise bei fehlerhaftem Arbeiten des durch die Schaltungsanm ordnung mit Taktsignalen versorgten Schaltwerkes aus gelöst wird, zum Abschalten der Taktversorgung dient.In the line connected to the output Z2 of the timing element Z. and / or in the line connected to the output of the bistable flip-flop BK1 an electronic switch can be inserted which, depending on a control signal, For example, if the circuit arrangement is incorrectly working with clock signals supplied switching mechanism is released, to switch off the clock supply serves.

Die Wirkungsweise der an Hand von Figur 1 beschriebenen Schaltungsanordnung zum Erzeugen von signaltechnisch sicheren Impuls folgen wird an Hand der in mehreren Diagrammlinien L1 bis L5 dargestellten Signale und Schaltzustände verschiedener Meßpunkte näher erläutert.The mode of operation of the circuit arrangement described with reference to FIG for generating signaling safe impulse will follow Hand of the signals and switching states shown in several diagram lines L1 to L5 different measuring points explained in more detail.

Die Diagrammlinie L1 zeigt die vom Quarzgenerator G abgegebenen Taktsignale, die-unabhängig vom Schaltzustand der übrigen Schaltung fortlaufend ausgelöst werden.The diagram line L1 shows the clock signals emitted by the crystal generator G, which are continuously triggered regardless of the switching status of the rest of the circuit.

Die Diagrammlinie L2 veranschaulicht die Zeitdauer einer Betätigung der Starttaste SE, und zwar zwischen den Zeitpunkten T1 und T3. Das vom Ausgang des bistabilen Kippgliedes BK2 abgegebene Signal ist in der Diagrammlinie L3 dargestellt. Zwischen den Zeitpunkten T2 und T4 führt der Ausgang des bistabilen Kippgliedes BK2 tiefes Potential und schaltet damit den Ausgang des bistabilen Kippgliedes BK1 auf hohes Potential und das Schieberegister SR in Grundstellung.The diagram line L2 illustrates the duration of an actuation the start button SE, between times T1 and T3. That from the exit the signal emitted by the bistable flip-flop BK2 is shown in the diagram line L3. The output of the bistable trigger element leads between times T2 and T4 BK2 low potential and thus switches the output of the bistable flip-flop BK1 to high potential and the shift register SR in the basic position.

Die Signale am Ausgang Z2 des Zeitgliedes Z sind in der Diagrammlinie L4 dargestellt. Schließlich sind die Signale der Diagrammlinie L5 dem Ausgang des bistabilen Kippgliedes BK1 zugeordnet. Der besseren Ubersicht wegen sind- die Bezeichnungen L1 bis L5 def einzelnen Diagrammlinien in Kreisen an den betreffenden Schaltungsteilen der Schaltungsanordnung nach Figur 1 wiederholt.The signals at the output Z2 of the timing element Z are in the diagram line L4 shown. Finally, the signals on diagram line L5 are the output of the bistable flip-flop BK1 assigned. For the sake of clarity, the names are L1 to L5 def individual diagram lines in circles on the relevant circuit parts the circuit arrangement of Figure 1 is repeated.

Zum Zeitpunkt T0 ist lediglich der Quarzgenerator G eingeschaltet, so daß dessen Taktsignale mit der Frequenz g fortlaufend an die nachgeordneten Schaltungsteile abgegeben werden. Die Ausgänge Q1 bis Qn des Schieberegisters SR geben statische Signale, also noch keine Impulsfolgen, aus. Zu dem angenommenen Zeitpunkt TO ist ferner die Starttaste SE geöffnet, so daß das bistabile Kippglied BK2 über seinen Ausgang hohes Schaltpotential abgibt. Zu dem Zeitpunkt führt der Ausgang Z2 des Verzögerungsgliedes Z wie auch der Ausgang bes bistabilen Kippgliedes BK1 tiefes Potential. Wenn nun zum Zeitpunkt T1 die Starttaste SE geschlossen wird, so wird der neue Zustand am Ein- gang D des bistabilen Kippgliedes BK2 zum Zeitpunkt T2, also mit der Vorderflanke des nächst folgenden Taktsignals des Quarzgenerators G, übernommen, vgl.At time T0, only the quartz generator G is switched on, so that its clock signals with the frequency g continuously to the downstream circuit parts be delivered. The outputs Q1 to Qn of the shift register SR are static Signals, i.e. no pulse trains yet. At the assumed point in time TO is also open the start button SE, so that the bistable flip-flop BK2 over his Output gives high switching potential. At this point in time, the output Z2 of the Delay element Z as well as the output bes bistable flip-flop BK1 deep Potential. If the start button SE is now closed at time T1, then the new state at the gear D of the bistable flip-flop BK2 at time T2, that is to say with the leading edge of the next following clock signal of the Quartz generator G, taken over, cf.

Diagrammlinie L3. Infolge des dann vorhandenen RUcksetzsignals vom Ausgang des bistabilen Kippgliedes BK2 entsteht am Ausgang Qn positives Potential, so daß das bistabile Kippglied BK1 durch den Eingang R nicht mehr gesperrt wird.Diagram line L3. As a result of the then existing reset signal from The output of the bistable flip-flop BK2 results in a positive potential at the output Qn, so that the bistable flip-flop BK1 is no longer blocked by the R input.

Dies hat zur Folge, daß das bistabile Kippglied 3K1 durch den S-Eingang gesetzt wird, vgl. Diagrammlinie L5. Bis zum Loslassen der Starttaste SE, also bis zum Zeitpunkt T3, ändert sich an den Schaltlagen der einzelnen Schaltglieder nichts. Nach dem Zeitpunkt T3 mit der nächst folgenden Vorderflanke eines Taktsignals des Quarzgenerators G zum Zeitpunkt T4 wird das bistabile Kippglied BK2 wieder gesetzt, so daß dessen Ausgang wieder auf hohem Potential liegt. Das hat zur Folge, daß das Schieberegister SR nicht mehr gesperrt ist. Nach dem Aufhören des Rücksetzsignals, vgl. Diagrammlinie L3 zum Zeitpunkt T4, wird bei der nächsten Vorderflanke eines Taktsignals zum Zeitpunkt T41 in die erste Stufe SR1 des Schieberegisters SR ein Schien bebit übernommen. Gleichzeitig wird mit dieser Flanke der Ausgang Qn der letzten Stufe SRn des Schieberegisters SR auf tiefes Potential gelegt, so daß das bistabile Kippglied BK1 betriebsmäßig so lange zurückgestellt wird, bis das Schiebebit am Ausgang Qn erscheint.This has the consequence that the bistable flip-flop 3K1 through the S input is set, see diagram line L5. Until the start button SE is released, i.e. until at time T3, nothing changes in the switching positions of the individual switching elements. After time T3 with the next following leading edge of a clock signal of the Quartz generator G at time T4, the bistable flip-flop BK2 is set again, so that its output is again at high potential. As a result, that Shift register SR is no longer locked. After the reset signal has stopped, See diagram line L3 at point in time T4, the next leading edge becomes one Clock signal at time T41 in the first stage SR1 of the shift register SR Seemed to have been taken over. At the same time, the output Qn becomes the last stage SRn of the shift register SR placed at low potential, so that the bistable flip-flop BK1 is operationally reset until the shift bit appears at output Qn.

Mit der zum Zeitpunkt T41 ausgelösten Vorderflanke (L1) wird das Verzögerungsglied Z gestartet. Die nächsten vom Quarzgenerator G abgegebenen Taktsignale schalten das Schieberegister SR, von dem zur Erläuterung der Schaltzustände gemäß Figur 2 beispielsweise angenommen wurde, daß es aus n = 5 Stufen aufgebaut ist, fort. Dabei wird eine erste signaltechnisch sichere Impulsfolge über die Ausgänge Q1 bis Qn des Schieberegisters SR an ein nicht weiter dargestelltes Schaltwerk zur Taktversorgung abgegeben.With the leading edge (L1) triggered at time T41, the delay element becomes Z started. The next clock signals emitted by the crystal generator G switch the shift register SR, from which to explain the switching states according to FIG for example, it was assumed that it is made up of n = 5 levels, away. A first signal-technically safe pulse sequence is transmitted via outputs Q1 to Qn of the shift register SR to a switching mechanism (not shown) for clock supply submitted.

Zum Zeitpunkt T5 gibt der Ausgang Qn der letzten Stufe SRn des Schieberegisters SR das Steuersignal ab, welches das bistabile Schaltglied 3K1 nicht mehr sperrt.At time T5, the output Qn of the last stage SRn of the shift register SR from the control signal, which the bistable switching element 3K1 no longer blocks.

Unter der Voraussetzung des ordnungs- und zeitgerechten Arbeitens der Gesamtschaltung gibt das Verzögerungsglied Z nach Ablauf der vorgegebenen Verzögerungszeit TZ über seinen Ausgang Z2 zum Zeitpunkt T6 die für das Setzen des bistabilen Kippgliedes BK1 erforderliche Rückflanke ab, so daß zum Zeitpunkt T6 dieses Schaltglied wieder in diejenige Schaltlage wechselt, wobei dessen Ausgang zur Biteingabe in das Schieberegister SR wieder hohes Potential führt.Der nächste Schieberegisterumlauf beginnt mit der zum Zeitpunkt T7 vorhandenen Vorderflanke eines Taktsignales des Quarzgenerators G. Von diesem Zeitpunkt ab ist das bistabile Kippglied BK1 wieder gesperrt, da der Ausgang Qn der letzten Stufe SRn des Schieberegisters SR wieder tiefes Potential führt.Provided that they work properly and on time the overall circuit is provided by the delay element Z after the specified delay time has elapsed TZ via its output Z2 at time T6 for setting the bistable flip-flop BK1 required trailing edge, so that this switching element again at time T6 changes to that switching position, with its output for bit input into the shift register SR carries high potential again. The next shift register cycle begins with the leading edge of a clock signal from the quartz generator present at time T7 G. From this point on, the bistable flip-flop BK1 is blocked again because the Output Qn of the last stage SRn of the shift register SR again low potential leads.

Es ist zu erkennen, daß bei dieser Arbeitsweise sich eine Art dynamischer Selbsthaltekreis ausbildet, der sofort dann unterbrochen wird, wenn eine Divergenz zwischen den vom Quarzgenerator G abgegebenen Taktsignalen und der durch das Verzögerungsglied Z vorgegebenen Verzögerungszeit TZ eintritt.It can be seen that in this way of working a kind of dynamic Forms a self-holding circle that is immediately interrupted when there is a divergence between the clock signals emitted by the quartz generator G and that by the delay element Z specified delay time TZ occurs.

3 Patentansprüche 2 Figuren3 claims 2 figures

Claims (3)

Patentan sp rUche Öl Schaltungsanordnung zum Erzeugen von signaltechnisch sicheren Impulsfolgen mit mindestens einem Quarzgenerator, der eine aus Schaltgliedern der Digitaltechnik aufgebaute, die Impulsfolgen abgebende Ausldseschaltung speist, die nach einem Startvorgang eine Art dynamischen Selbsthaltekreis bildet, der nur beim Einhalten vorgegebener Zeitbedingungen beständig ist, d a d u r c h g e k e n n z e i c h n e t, daß an den Quarzgenerator (G) als Auslbseschaltung mit seinem Takteingang (C) ein mehrstufiges Schieberegister (SR) angeschlossen ist, von dem ein D-Eingang (1D) der in Schieberichtung (SG) ersten Stufe (SR1) mit dem Ausgang eines ersten bistabile len Kippgliedes (BK1) und der Ausgang (Q1) der ersten Stufe (SR1) des Schieberegisters (SR) mit dem Eingang (Z1) eines Verzögerungsgliedes (Z) verbunden sind, das nach Ablauf einer vorgegebenen Verzögerungszeit (TZ) das erste bistabile Kippglied (BK1) setzt und daß der Ausgang (Qn) der in Schieberichtung (SG) gesehen letzten Stufe des Schieberegisters (SR) an einen negierten das Rücksetzen des ersten bistabilen Kippgliedes (BK1) bewirkenden Eingang (R) angeschlossen ist, wobei Sur die Verzögerungszeit (TZ) gilt: n > TZ > n - 1 fG fG mit fG m Frequenz des Quarzgenerators n - Stufenzahl des Schieberegisters 2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß zum Starten des dynamischen Selbsthaltekreises ein zweites bistabiles Kippglied (BK2) vorgesehen ist, das durch die Signale des Quarzgenerators (G) flankengesteuert ein Startsignal zwischenspeichert, und der Ausgang des zweiten bistabilen Kippgliedes (BK2) mit einem Rücksetzeingang (R) des Schieberegisters (SR) sowie mit einem Setzeingang (S) des ersten bistabilen Kippgliedes (BK1) verbunden ist.Patent claims oil circuit arrangement for generating signal technology safe pulse trains with at least one quartz generator, one made of switching elements the digital technology, which feeds the triggering circuit that emits the pulse trains, which forms a kind of dynamic self-holding circle after a starting process, which only is consistent when adhering to specified time conditions, that is to say n n z e i c h n e t that to the quartz generator (G) as a trigger circuit with his Clock input (C) a multi-stage shift register (SR) is connected, of which a D input (1D) of the first stage (SR1) in the shifting direction (SG) with the output a first bistable flip-flop (BK1) and the output (Q1) of the first stage (SR1) of the shift register (SR) with the input (Z1) of a delay element (Z) are connected, the first after a predetermined delay time (TZ) bistable flip-flop (BK1) sets and that the output (Qn) in the slide direction (SG) seen last stage of the shift register (SR) to a negated the reset of the first bistable flip-flop (BK1) causing input (R) is connected, where Sur is the delay time (TZ): n> TZ> n - 1 fG fG with fG m frequency of the crystal generator n - number of stages of the shift register 2. Circuit arrangement according to claim 1, d a d u r c h g e k e n n n z e i c h n e t that for starting the dynamic self-holding circuit a second bistable flip-flop (BK2) is provided is that the signals of the quartz generator (G) edge-controlled a start signal cached, and the output of the second bistable flip-flop (BK2) with a reset input (R) of the shift register (SR) and a set input (S) of the first bistable flip-flop (BK1) is connected. 3. Schaltungsanordnung nach Anspruch 1 oder 2, d a -d u r c h g e k e n n z e i c h n e t, daß als Verzögerungsglied ein zweiter Quarzgenerator in Verbindung mit einer Jeweils eine vorgegebene Anzahl von Impulsen dieses Quarzgenerators abzählenden Einrichtung vorgesehen ist.3. Circuit arrangement according to claim 1 or 2, d a -d u r c h g e k e n n n z e i c h n e t that a second quartz generator in Connection with a given number of pulses from this quartz generator counting device is provided.
DE19813127624 1981-07-13 1981-07-13 Circuit arrangement for generating signal-technically safe pulse trains Expired DE3127624C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813127624 DE3127624C2 (en) 1981-07-13 1981-07-13 Circuit arrangement for generating signal-technically safe pulse trains

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813127624 DE3127624C2 (en) 1981-07-13 1981-07-13 Circuit arrangement for generating signal-technically safe pulse trains

Publications (2)

Publication Number Publication Date
DE3127624A1 true DE3127624A1 (en) 1983-01-27
DE3127624C2 DE3127624C2 (en) 1983-04-14

Family

ID=6136790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813127624 Expired DE3127624C2 (en) 1981-07-13 1981-07-13 Circuit arrangement for generating signal-technically safe pulse trains

Country Status (1)

Country Link
DE (1) DE3127624C2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2608413A1 (en) * 1976-03-01 1977-09-08 Siemens Ag Fast and precise clock pulse generator - has crystal clock driving counter whose outputs are gated to bistable flipflops
DE2842350A1 (en) * 1978-09-28 1980-04-17 Siemens Ag Clock-pulse train monitoring circuit - compares input clock pulse train pattern with stored control train pattern to detect differences

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2608413A1 (en) * 1976-03-01 1977-09-08 Siemens Ag Fast and precise clock pulse generator - has crystal clock driving counter whose outputs are gated to bistable flipflops
DE2842350A1 (en) * 1978-09-28 1980-04-17 Siemens Ag Clock-pulse train monitoring circuit - compares input clock pulse train pattern with stored control train pattern to detect differences

Also Published As

Publication number Publication date
DE3127624C2 (en) 1983-04-14

Similar Documents

Publication Publication Date Title
DE2731336C2 (en) Cycle system
DE2259957C3 (en) Electronic clock
DE2726277A1 (en) SAMPLE SIGNAL DETECTOR
DE2609526B2 (en) Electronic clock
DE2318224B2 (en) Electronic watch with a time display correcting device
DE2624131B2 (en) ELECTRONIC STOPWATCH
DE3127624A1 (en) Circuit arrangement for generating pulse strings which are reliable in signal terms
DE2716387C3 (en) Electronic clock
DE2613930C3 (en) Digital phase locked loop
DE2552366C3 (en) Time correction circuit for electronic timepieces or watches
DE2830627C2 (en) Electronic clock
DE2602169C2 (en) Circuit arrangement for the cyclical generation of a signal-technically safe sequence of control pulses
DE2608413A1 (en) Fast and precise clock pulse generator - has crystal clock driving counter whose outputs are gated to bistable flipflops
DE1286088B (en) Pulse generator for the generation of pulse trains with optionally adjustable operating mode
DE2646666A1 (en) ELECTRONIC CLOCK
DE2627830C2 (en) System for delaying a signal
DE2552291C3 (en) Circuit for setting the display mode and the correction mode in an electronic timepiece or an electronic watch
DE2554193C3 (en) Adjusting device for electronic clocks
DE3314928A1 (en) Electronic circuit for reactive power compensation
DE2931417C2 (en) Circuit arrangement for the targeted interruption of the functional sequence of a control circuit
DE2323653B2 (en) Control device for a traffic signal system
DE2617959C2 (en) Electric timer
DE2118598C3 (en) Teletypewriter with a receiver made up of electronic circuits
DE3016378C2 (en) Circuit arrangement for the temporary generation of a continuously changing phase shift of two clock pulse sequences
DE10159257C2 (en) Device for emulating a clock signal

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee