DE3110080A1 - Verfahren zum verbinden eines halbleiterkoerpers mit einem metallischen systemtraeger und danach hergestellte halbleiteranordnung - Google Patents

Verfahren zum verbinden eines halbleiterkoerpers mit einem metallischen systemtraeger und danach hergestellte halbleiteranordnung

Info

Publication number
DE3110080A1
DE3110080A1 DE19813110080 DE3110080A DE3110080A1 DE 3110080 A1 DE3110080 A1 DE 3110080A1 DE 19813110080 DE19813110080 DE 19813110080 DE 3110080 A DE3110080 A DE 3110080A DE 3110080 A1 DE3110080 A1 DE 3110080A1
Authority
DE
Germany
Prior art keywords
semiconductor body
system carrier
semiconductor
gold
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19813110080
Other languages
English (en)
Inventor
Hartwig Dipl.-Ing. 8000 München Koellner
Peter Dipl.-Phys. 8400 Regensburg Mayer
Andreas Dr. 8011 Zorneding Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19813110080 priority Critical patent/DE3110080A1/de
Publication of DE3110080A1 publication Critical patent/DE3110080A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/2011—Temperature range 400 C=<T<450 C, 673.15K =<T< 723.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20111—Temperature range 450 C=<T<500 C, 723.15K =<T< 773.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Description

  • Verfahren zum Verbinden eines Halbleiterkörpers mit
  • einem metallischen Systemträger und danach hergestellte Halbleiteranordnung Die Erfindung betrifft ein Verfahren zum Verbinden eines Halbleiterkörpers mit einem metallischen Systemträger, bei dem der Halbleiterkörper auf seiner dem Systemträger zugewandten Seite mit einer Metallschicht wenigstens teilweise belegt wird.
  • Bisher werden Halbleiterkörper oder Chips, die aus Silicium oder Germanium bestehen, durch Legieren, Löten oder Kleben mit einem Systemträger verbunden, dessen Oberfläche bisher in besonderer Weise behandelt werden muß. So wird beispielsweise beim Legieren die Rückseite des Halbleiterkörpers mit einer 0,4 bis 1,5 /um dicken Goldschicht versehen. Die Oberfläche des Systemträgers wird ebenfalls mit einer 1,2 bis 6 #um dicken Goldschicht ausgestattet. Gegebenenfalls wird noch zwischen dem Halbleiterkörper und dem Systemträger ein dünnes Goldplättchen gelegt, das 10 bis 20 #um dick ist. Durch Zusammenpressen bilden die beteiligten Metalle dann beispielsweise bei 450 0C eine eutektische Legierung, deren eutektischer Punkt unter der Montagetemperatur liegt.
  • Die so entstandene Schmelze verbindet die Rückseite des Halbleiterkörpers mit der Oberfläche des Systemträgers.
  • Derartige Verbindungen zwischen dem Halbleiterkörper und dem Systemträger haben gute mechanische, elektrische und thermische Eigenschaften. So liegt-eine gute Anpassung zwischen dem Halbleiterkörper und dem Systemträger vor, da mechanische Verspannungen beispielsweise infolge der unterschiedlichen Ausdehnungskoeffizienten von der Legierungsschicht aufgenommen werden. Auch entsteht ein metallurgisch stabiles System mit einem guten Langzeitverhalten. Schließlich tritt auch während der Montage keine Überbeanspruchung des Halbleiterkörpers auf. Dieses bekannte Verfahren ist aber insgesamt kostenaufwendig, da viel Edelmetall auf der Rückseite des Halbleiterkörpers und insbesondere auf der Oberfläche des Systemträgers benötigt wird. Auch ist dieses Verfahren arbeitsintensiv, da eine umfangreiche galvanische Vorbehandlung erforderlich ist.
  • Beim Löten wird die Rückseite des Halbleiterkörpers und die Oberfläche des Systemträgers mit einem Weichlot, beispielsweise mit Pb oder SnPb verlötet. Damit kann Gold durch Silber oder Nickel oder Kupfer ersetzt werden. Während der Montage treten auch keine thermischen Überbeanspruchungen des Chips auf. Diffusions- und Rekristallisationsvorgänge können aber bei bestimmten Beanspruchungen, wie einen Temperaturwechsel oder einer Langzeitbelastung, die mechanische und damit auch die elektrische und thermische Qualität verringern und so zu einem Ausfall des Halbleiterbauelements führen.
  • Beim Kleben wird die Rückseite des Halbleiterkörpers schließlich mit der Oberfläche des Systemträgers mit einem elektrisch leitenden Kleber verbunden, der vorzugsweise mit Silber angereichert ist. Auch hier kann der Anteil an Edelmetallen kleiner als beim Legieren gehalten werden. Dieses Verfahren ist aber hinsichtlich der mechanischen, elektrischen und thermischen Qualität dem Legieren unterlegen. Die elektrische Belastbarkeit danach hergestellter Transistoren ist deutlich geringer.
  • Auch das Langzeitverhalten ist schlechter. Insbesondere muß bei Einsatz von Nichtedelmetall-Oberflächen mit Dif- fusions- und Oxidationsvorgängen gerechnet werden, die zu einem elektrischen Ausfall führen können.
  • Es ist daher Aufgabe der Erfindung, ein Verfahren der eingangs genannten Art anzugeben, das die Vorteile der üblichen Legier-, Löt- und Klebverfahren beibehält, Jedoch deren Nachteile vermeidet.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Systemträger mindestens auf seiner Oberfläche mit einer Kupferlegierung versehen wird, die weniger als 5 5' Fremdmetallanteile enthält, daß als Metallschicht auf dem Halbleiterkörper eine Goldschicht vorgesehen wird, und daß der Systemträger mit dem darauf Justierten Halbleiterkörper auf eine Temperatur zwischen 430 OC und 480 0C erwärmt wird, so daß die Goldschicht mit der Kupferlegierung des Systemträgers in ein Gold-Halbleiter-Eutektikum aufschmilzt und anschließend unter Kupferaufnahme bei gleicher Temperatur wieder erstarrt.
  • Bei der Erfindung wird also ein aus Silicium oder Germanium bestehender Halbleiterkörper verwendet, dessen Rückseite mit einer beispielsweise 0,4 bis 1,5 /um dicken Goldschicht versehen ist. Der Systemträger besteht aus einer Kupferlegierung mit weniger als 5 5'-Fremdmetallanteil, beispielsweise aus CuFe2 oder CuAgO,4, wobei durch Anwendung eines bestimmten Temperaturprofils mit einer höchsten Temperatur zwischen 430 OC und 480 0C eine Verbindungsschicht aus einer Legierung entsteht, die 60 bis 75 5' Gold, 35 bis 22 5' Kupfer und 3 bis 5 5' Silicium bzw.
  • 60 bis 75«% Gold, 35 bis 22 96 Kupfer und 3 bis 5 96 Germanium enthält und 2 /um bis 5 /um dick ist. Diese Verbindungsschicht wird auch bei einem weiteren Tempern in ihrer Zusammensetzung oder Ausdehnung nicht wesentlich verändert.
  • Die Bildungstemperatur der Verbindungsschicht liegt also bei 430 0C bis 480 Or Bei diesen Temperaturen schmilzt zunächst ein Gold-Silicium bzw. Gold-Germanium-Eutektikum auf, das dann unter Kupferaufnahme bei gleicher Temperatur wieder erstarrt. Dieses intermediäre Aufschmelzen gewährleistet eine einwandfreie metallische Verbindung zwischen Halbleiterkörper und Systemträger mit sehr guten elektrischen und mechanischen Eigenschaften. Das zwangsläufige Erstarren durch die Kupferaufnahme bedeutet außerdem eine sehr gute Fixierung des Halbleiterkörpers auf dem Systemträger noch während des Montagevorgangs. Auch ist mit Schädigungen des Halbleiterkörpers bei diesen Temperaturen nicht zu rechne:l.
  • Der Montagevorgang kann durch seitliches Schwingen einer den Halbleiterkörper auf dem Systemträger andrückenden Nadel parallel zur Oberfläche des Systemträgers mit 30 bis 100 Hz, beispielsweise mit 50 Hz, unterstützt werden. Auch ist es vorteilhaft, wenn während des Montagevorgangs Ultraschallschwingungen auf die Nadel einwirken.
  • Anstelle eines vollständig aus Kupfer bestehenden Systemträgers können auch Systemträger mit einer Kupfer oberfläche benutzt werden. Das Grundmaterial des Systemträgers kann beispielsweise Oxid-Keramik oder ein beliebiges Metall sein.
  • Das erfindungsgemäße Verfahren liefert hervorragende mechanische, elektrische und thermische Eigenschaften der Befestigung des Halbleiterkörpers auf dem Systemträger mit einem sehr guten Langzeitverhalten der danach hergestellten Halbleiterbauelemente. Diese Eigenschaften umfassen alle Vorteile, die mit den herkömmlichen Verfahren (vergleiche oben) zu erzielen sind. Auch liefert die AuCuFe- bzw. AuCuGe-Legierung eine ausgezeichnete Anpassung hinsichtlich der unterschiedlichen thermischen Ausdehnungskoeffizienten zwischen dem Halbleitermaterial des Halbleiterkörpers und dem Metall des Systemträgers.
  • Weiterhin werden im Vergleich zum üblichen Legieren 30 bis 80 5' an Gold eingespart, wobei zusätzlich die gesamte galvanische Vorbehandlung des Systemträgers entfällt.
  • Die einzige notwendige Behandlung des Systemträgers ist eine übliche Reinigung vor der Montage.
  • Die Erfindung ermöglicht also auch eine Halbleiteranordnung, bei der die durch die Temperaturbehandlung entstandene Verbindungsschicht zwischen dem Systemträger und dem Halbleiterkörper zwischen 60 und 75 96 Gold, zwischen 35 und 22 96 Kupfer und zwischen 3 und 5 96 Halbleitermaterial enthält. Die Schichtdicke der Verbindungsschicht beträgt dabei vorzugsweise zwischen 2 und > /um.
  • Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert, in deren einziger Figur eine Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens gezeigt ist: Mit einer Nadel 4 wird ein aus Silicium bestehender Halbleiterkörper 2, der auf seiner der Nadel 4 gegenüberliegenden Oberfläche mit einer etwa 1,0 /um dicken Goldschicht 3 versehen ist, gegen einen aus Kupfer bestehenden Systemträger 1 gedrückt, wobei die Nadel parallel zur Oberfläche des Systemträgers 1 in Schwingungen versetzt wird, wie dies durch einen Doppelpfeil angedeutet ist. Die Frequenz dieser Schwingungen beträgt etwa 50 Hz. Gegebenenfalls können auf die Nadel 4 auch Ultraschallschwingungen einwirken. Die gesamte Anordnung ist dabei auf eine Temperatur von 450 0C erwärmt. Dadurch bildet sich eine Verbindungsschicht mit etwa 65 5' Gold, 31 96 Kupfer und 4 % Silicium. In einer Schichtdicke von 3 /um aus dem bei obiger Temperatur aufschmelzenden Gold-Silicium-Eutektikum. Durch diese Verbindungsschicht wird der Halbleiterkörper 2 auf einfache Weise sicher am Systemträger 1 festgelegt.
  • 1 Figur 8 Patentansprüche

Claims (8)

  1. Patentanspniche 1. Verfahren zum Verbinden eines Halbleiterkörpers mit einem metallischen Systemträger, bei dem der Halbleiterkörper auf seiner dem Systemträger zugewandten Seite mit einer Metallschicht wenigstens teilweise belegt wird, d a d u r c h g e k e n n z e i c h n e t , daß der Systemträger (1-) mindestens auf seiner Oberfläche mit einer Kupferlegierung versehen wird, die weniger als 5 5' Fremdmetallanteile enthält, daß als Metallschicht auf dem Halbleiterkörper (2) eine Goldschicht (3) vorgesehen wird, und daß der Systemträger (i) mit dem darauf justierten Halbleiterkörper (2) auf eine Temperatur zwischen 430 0C und 480 0C erwärmt wird, so daß die Goldschicht (3) mit der Kupferlegierung des Systemträgers (1) in ein Gold-Halbleiter-Eutektikum aufschmilzt und anschließend unter Kupferaufnahme bei gleicher Temperatur wieder erstarrt.
  2. 2. Verfahren nach Anspruc#h 1, d a d u r c h g e -k e n n z e i c h n e t , daß die Fremdanteile Fe2 oder Ag sind, also die Kupferlegierung aus CuFe2 bzw.
    CuAg4 besteht.
  3. 3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß eine den Halbleiterkörper (2) auf den Systemträger (i) andrUckende Nadel (4) parallel zur Ebene der Verbindungsfläche zwischen Halbleiterkörper (2) und Systemträger (1) in Schwingungen versetzt wird.
  4. 4. Verfahren nach Anspruch 3, d a d u r c h g e -k e n n z e 1 c h n e t , daß die Schwingungen eine Frequenz zwischen 30 und 100 Hz aufweisen.
  5. 5. Verfahren nach Anspruch 4, d a d u r c h g e -k e n n z e i c h n e t , daß die Frequenz 50 Hz beträgt.
  6. 6. Halbleiteranordnung, hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 5, bei dem der Halbleiterkörper aus Silicium besteht, d a d u r c h g e -k e n n z e i c h n e t , daß die durch die Temperaturbehandlung entstandene Verbindungsschicht zwischen Systemträger (1) und Halbleiterkörper (2) zwischen 60 und 75 ,~ Gold, zwischen 35 und 22 5' Kupfer und zwischen 3 und 5 96 Silicium enthält.
  7. 7. Halbleiteranordnung hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 5, bei dem der Halbleiterkörper aus Germanium besteht, d a d u r c h g e -k e n n z e i c h n e t , daß die durch die Temperaturbehandlung entstandene Verbindungsschicht zwischen Systemträger (1) und Halbleiterkörper (2) zwischen 60 und 75 96 Gold, zwischen 35 und 22 96 Kupfer und zwischen 3 und 5 5' Germanium enthält.
  8. 8. Halbleiteranordnung nach Anspruch 6 oder 7, d a -d u r c h g e k e n n z e i c h n e t , daß die Schichtdicke der Verbindungsschicht zwischen 2 und 5 #um liegt.
DE19813110080 1981-03-16 1981-03-16 Verfahren zum verbinden eines halbleiterkoerpers mit einem metallischen systemtraeger und danach hergestellte halbleiteranordnung Ceased DE3110080A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813110080 DE3110080A1 (de) 1981-03-16 1981-03-16 Verfahren zum verbinden eines halbleiterkoerpers mit einem metallischen systemtraeger und danach hergestellte halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813110080 DE3110080A1 (de) 1981-03-16 1981-03-16 Verfahren zum verbinden eines halbleiterkoerpers mit einem metallischen systemtraeger und danach hergestellte halbleiteranordnung

Publications (1)

Publication Number Publication Date
DE3110080A1 true DE3110080A1 (de) 1982-09-30

Family

ID=6127399

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813110080 Ceased DE3110080A1 (de) 1981-03-16 1981-03-16 Verfahren zum verbinden eines halbleiterkoerpers mit einem metallischen systemtraeger und danach hergestellte halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE3110080A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3442537A1 (de) * 1984-11-22 1986-05-22 BBC Aktiengesellschaft Brown, Boveri & Cie., Baden, Aargau Verfahren zum blasenfreien verbinden eines grossflaechigen halbleiter-bauelements mit einem als substrat dienenden bauteil mittels loeten
DE3840228A1 (de) * 1988-11-29 1990-05-31 Siemens Ag Halbleiterbauelement fuer bump-montage
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
EP0400177A1 (de) * 1989-05-31 1990-12-05 Siemens Aktiengesellschaft Verbindung eines Halbleiterbauelements mit einem Metallträger
FR2656687A1 (fr) * 1989-12-28 1991-07-05 Vectavib Procede de montage d'une piece mecanique comportant un element sensible definissant, avec un support, un condensateur variable, piece mecanique et outil pour sa mise en óoeuvre.
EP0593986A1 (de) * 1992-10-23 1994-04-27 TEMIC TELEFUNKEN microelectronic GmbH Verfahren zum Verlöten eines Halbleiterkörpers mit einem Trägerelement
DE4303790A1 (de) * 1993-02-10 1994-08-11 Daimler Benz Ag Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen Halbleiterbauelementen und metallischen Oberflächen von Trägerelementen
DE102004036961B3 (de) * 2004-07-30 2006-04-20 Osram Opto Semiconductors Gmbh Verfahren zum Verbinden eines Halbleiterchips mit einem Substrat

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2930779A1 (de) * 1978-07-28 1980-02-07 Tokyo Shibaura Electric Co Halbleitervorrichtung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2930779A1 (de) * 1978-07-28 1980-02-07 Tokyo Shibaura Electric Co Halbleitervorrichtung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
" " " " No. 55-110048 *
" " " " No. 55-132048 *
Abstract zur JP-A2 Veröff.No. 54-67374 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3442537A1 (de) * 1984-11-22 1986-05-22 BBC Aktiengesellschaft Brown, Boveri & Cie., Baden, Aargau Verfahren zum blasenfreien verbinden eines grossflaechigen halbleiter-bauelements mit einem als substrat dienenden bauteil mittels loeten
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
DE3840228A1 (de) * 1988-11-29 1990-05-31 Siemens Ag Halbleiterbauelement fuer bump-montage
EP0400177A1 (de) * 1989-05-31 1990-12-05 Siemens Aktiengesellschaft Verbindung eines Halbleiterbauelements mit einem Metallträger
FR2656687A1 (fr) * 1989-12-28 1991-07-05 Vectavib Procede de montage d'une piece mecanique comportant un element sensible definissant, avec un support, un condensateur variable, piece mecanique et outil pour sa mise en óoeuvre.
WO1991010347A2 (fr) * 1989-12-28 1991-07-11 Vectavib Procede de montage d'une piece mecanique comportant un element sensible definissant, avec un support, un condensateur variable
WO1991010347A3 (fr) * 1989-12-28 1991-09-19 Vectavib Procede de montage d'une piece mecanique comportant un element sensible definissant, avec un support, un condensateur variable
US5297720A (en) * 1989-12-28 1994-03-29 Societe Anonyme: Vectavib Method of assembling a mechanical part including a sensitive element on a support to define a variable capacitor, a mechanical part, and a tool for implementing the method
EP0593986A1 (de) * 1992-10-23 1994-04-27 TEMIC TELEFUNKEN microelectronic GmbH Verfahren zum Verlöten eines Halbleiterkörpers mit einem Trägerelement
DE4235908A1 (de) * 1992-10-23 1994-04-28 Telefunken Microelectron Verfahren zum Verlöten eines Halbleiterkörpers mit einem Trägerelement
DE4303790A1 (de) * 1993-02-10 1994-08-11 Daimler Benz Ag Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen Halbleiterbauelementen und metallischen Oberflächen von Trägerelementen
DE102004036961B3 (de) * 2004-07-30 2006-04-20 Osram Opto Semiconductors Gmbh Verfahren zum Verbinden eines Halbleiterchips mit einem Substrat

Similar Documents

Publication Publication Date Title
DE69404789T2 (de) Zinn-wismut-lötverbindung mit verbesserten hochtemperatureigenschaften und verfahren zu deren bildung.
EP0186829B1 (de) Verfahren und Verbindungswerkstoff zum metallischen Verbinden von Bauteilen
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
DE69837224T2 (de) Mit bleifreiem Lötmittel verbundene elektronische Vorrichtung
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE60119695T2 (de) Verfahren zur herstellung einer verbindung zwischen kupfer und rostfreiem stahl
DE69923337T2 (de) Löten eines halbleiterchips auf ein substrat
DE69027448T2 (de) Verfahrungen und Vorrichtung zur Befestigung von Kontakthöckern auf TAB-Trägerleiter
DE19747846A1 (de) Bauelement und Verfahren zum Herstellen des Bauelements
DE3328975A1 (de) Verfahren zum hartverloeten zweier bauteile mit unterschiedlichen waermeleitfaehigkeiten und hartgeloetetes schaltungsflachgehaeuse
DE2623778A1 (de) Verfahren zum loeten von schwer loetbarem metall und vorrichtung zur durchfuehrung desselben
WO1995000459A1 (de) Verfahren zur herstellung einer gasdichten lötverbindung und anwendung des verfahrens bei der herstellung von bauelementen mit vakuumdichtem gehäuse
DE60225508T2 (de) Leiterplatte und verfahren zu ihrer herstellung
DE3110080A1 (de) Verfahren zum verbinden eines halbleiterkoerpers mit einem metallischen systemtraeger und danach hergestellte halbleiteranordnung
DE68918972T2 (de) Montage einer Halbleiteranordnung.
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE2747087C2 (de) Elektrischer Kontakt und Verfahren zu dessen Herstellung
DE60016413T2 (de) Verfahren zum löten mit bleifreiem lötmaterial
DE3740773A1 (de) Verfahren zum herstellen elektrisch leitender verbindungen
DE3704200C2 (de)
DE2238569A1 (de) Verfahren zum loeten einer halbleiterplatte
DE69430114T2 (de) Element-Anschlussfläche für Halbleiteranordnungsmontageplatte
DE102005046710B4 (de) Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection