DE3104331A1 - "INTEGRATED DIGITAL / ANALOG CONVERTER" - Google Patents
"INTEGRATED DIGITAL / ANALOG CONVERTER"Info
- Publication number
- DE3104331A1 DE3104331A1 DE3104331A DE3104331A DE3104331A1 DE 3104331 A1 DE3104331 A1 DE 3104331A1 DE 3104331 A DE3104331 A DE 3104331A DE 3104331 A DE3104331 A DE 3104331A DE 3104331 A1 DE3104331 A1 DE 3104331A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- current
- signal
- pair
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
Die vorliegende Erfindung betrifft einen Digital/Analog-Wandler in integrierter Schaltkreis te chnik nach dem Gattungsbegriff des Anspruches- 1. Die Erfindung bezieht sich insbesondere auf monolithische Wandler, die speziell für einen Betrieb mit Mikroprozessoren geeignet sind, wie sie in analogen Steuersystemen verwendet werden«The present invention relates to a digital-to-analog converter in integrated circuit technology according to the generic term of claim 1. The invention relates in particular to monolithic converters specially designed for operation with microprocessors suitable as they are used in analog control systems «
Seit einiger Zeit ist eine große Vielzahl von Digital/Analog-Wandlern verfügbar. Derartige Wandler verwenden häufig Stromquellen, die selektiv gemäß einem digitalen Eingangssignal aktiviert werden. Das US-Reissue-Patent Nr. RE 28 633 zeigt einen erfolgreichen Wandler dieser Art. Ein neuerer Entwurf eines Wandlers ist in der US-PS 3 961 326 dargestellt und beschrieben. Digital/Analog-Wandler werden ebenfalls bei einer sukzessiven Annäherung verwendetf wie dies beispielsweise in der US-Patentanmeldung mit der Ser„No. 931 960 dargestellt und beschrieben ist. Dieser zuletzt erwähnte Wandler ist insbesondere von Vorteil, da er invertiert betriebene Transistorschaltkreise, die manchmal als I L (integrated injection logic) bezeichnet werden^ zusammen mit bipolaren Transistorschaltkreisen enthält, die auf dem gleichen monolithischen Chip angeordnet sind.A wide variety of digital-to-analog converters have been available for some time. Such converters often use current sources that are selectively activated in accordance with a digital input signal. U.S. Reissue Patent No. RE 28,633 shows a successful transducer of this type. A more recent design of a transducer is shown and described in U.S. Patent 3,961,326. Digital / analog converters are also used in a successive approximation f, as is the case, for example, in the US patent application with the Ser "No. 931 960 is shown and described. This last-mentioned converter is particularly advantageous because it contains inverted transistor circuits, sometimes referred to as integrated injection logic (IL), together with bipolar transistor circuits which are arranged on the same monolithic chip.
Es gab Vorschläge für Wandlerf die speziell zur Verwendung mit Mikroprozessoren geeignet sind, wobei ein solcher Wandler beispielsweise in der Veröffentlichung von Schoeff "A Microprocessor Compatible High-Speed 8-Bit DAC" vom Februar 197S8, in ISSCC Digest of Technical Papers, auf den Seiten 132-133 beschrieben wurde«,There have been proposals for converter f that are especially suited for use with microprocessors, such a converter, for example, in the publication of Schoeff "A Microprocessor Compatible High-Speed 8-bit DAC" of February 197S 8, in ISSCC Digest of Technical Papers, on on pages 132-133 «,
130067/0531130067/0531
Obgleich viele Vorschläge gemacht v/orden sind, hat keiner zn einem befriedigenden Wandler geführt, der in der Lage ist, die erforderliche Leistung zu bringen und dabei zusätzlich einen geeigneten einfachem Aufbau für eine wirtschaftliche Herstellung aufweißt. Insbesondere führten die bekannten Entwürfe nicht zu einem monolithischen Wandler mit einer Referenzquelle und einem Verstärker zur Erzeugung einer Ausgangsspannung, die auIe durch eine einzige Spannungsversorgung von beispielsweise \b Volt betrieben werden können.While many proposals have been made, none has resulted in a satisfactory converter which is capable of providing the required performance while also having a suitably simple structure for economical manufacture. In particular, the known designs have not led to a monolithic converter with a reference source and an amplifier for generating an output voltage which auIe can be operated by a single power supply, for example, \ b volts.
Es ist daher die Aufgabe der vorliegenden Erfindung, einen integrierbaren Digital /Anal ο g-Wandl er der eingangs genannten Art i.o aurnnibilden, daß ei1 bei Betrieb mittels einer einzigen Spannungsquelle eine Avis gangs spannung Ii eiert, die sich zwischen Hull und einem vorbestimmten Nennwert bewegt. Die Lösung dieser Aufgabe f.olinfi gerrifj der in /nspruch 1 oder einem der unabhängigen Ansprüche gekennzeichneten Erfindung. V/eitere vorteilhafte Ausführung;rboii;piele der Erfindung sind den Untoransprüchen entnehnbai.It is therefore the object of the present invention, an integratable digital / Anal ο g-Wandl it of the type mentioned io aurnnibilden that ei wobbles during operation by means of a single voltage source a Avis transition voltage II 1 extending between Hull and a predetermined nominal value emotional. The solution to this problem f.olinfi gerrifj the invention characterized in claim 1 or one of the independent claims. Further advantageous embodiments of the invention can be found in the sub-claims.
Der erfindungsgemüßc Digital/Analog-Wandler enthält einen überlegenen Puff endverstärker, der in der Lage ist, eine Ausgangsspannung zwischen IJuIl und einem bestimmten Ileimwert zu erzeugen, während dor WaHdI(U' nit einer einzigen Spannungsversorgung betrieben wird. (Jen'iO einem weiteren Aspekt der Erfindung ist eine vereinfachte Einzeltransistor-Stromquellenzelle vorge-The inventive digital-to-analog converter includes a superior one Puff power amplifier that is able to generate an output voltage to generate between IJuIl and a certain Ileimwert, while dor WaHdI (U 'n with a single power supply is operated. (Jen'iO is another aspect of the invention a simplified single transistor power source cell is provided
sehen, die in der Lage ist, direkt mit einer I "L-Schaltlogik zusammenzuarbeiten und zu einer bedeutenden Verminderung der Komponentenzahl des Chips führt. Gemäß einem weiteren Aspekt der Erfindung ist ein Wandler mit einer neuen vereinfachten FleferenzspannungsVersorgung vorgesehen, um den Verstärkungs-see who is able to work directly with an I "L switching logic work together and result in a significant reduction in the number of components in the chip. According to another aspect According to the invention, a converter with a new, simplified FleferenzspannungsVersversorgung is provided to increase the gain
13 0067/053113 0067/0531
BAD ORIGINALBATH ORIGINAL
faktor der Stromquellen zu regulieren und den Ausgangsstrom des Wandlers zu stabilisieren. Schließlich ist gemäß der Erfindung ein Schaltkreis zur Einstellung des Stromes vorgesehen, wodurch die erforderliche Leistung vermindert wird, während immer noch ein ausgezeichnetes Arbeitsverhalten erzielt wird.factor of the power sources to regulate and the output current to stabilize the converter. Finally, according to the invention, a circuit for adjusting the current is provided, thereby reducing the required performance while still achieving excellent performance.
Anhand eines in den Figuren der beiliegenden Zeichnung dargestellten Ausführungsbeispieles sei im folgenden die Erfindung näher erläutert. Es zeigen:Based on one shown in the figures of the accompanying drawing Exemplary embodiment is explained in more detail below, the invention. Show it:
Figo 1 ein Blockdiagramm des Wandlers gemäß einem bevorzugten Ausführungsbeispiel;1 shows a block diagram of the converter according to a preferred embodiment;
Fig. 2A und 2B ein detailliertes Schaltungsdiagramm des bevorzugten Ausführungsbeispieles jFigures 2A and 2B are a detailed circuit diagram of the preferred Embodiment j
Fig„ 3 eine schematische Darstellung des Schaltkreises zur Erzeugung der Referenzspannung für die Stromquellen;3 shows a schematic representation of the circuit for Generating the reference voltage for the power sources;
Fig«, 4 Aspekte des Pufferverstärkers;Fig «, 4 aspects of the buffer amplifier;
Fig. 5 und 6 die Funktion des Schaltkreises zur Erzeugung des Einstellstromes; und5 and 6 the function of the circuit for generating the setting current; and
Fig. 7A und 7B eine perspektivische Schnittansicht des Aufbaues eines Treibertransistors, wie er in dem Pufferverstärker verwendet wird, und eine schemati«ehe Darstellung der Elemente dienes Transistors.7A and 7B are a perspective sectional view showing the structure of a drive transistor used in the buffer amplifier is used, and a schematic representation of the elements serving the transistor.
/Of" ■> 1/ Of "■> 1
Gemäß Fig. 1 werden die Steuersignale "US und CE der Mikroprozessorlogik einem Gatter 20 zugeführt, das die I L-Datenverriegelungen 22 steuert. Die Verriegelungen 22 sind für Daten auf dem Datenbus 24 transparent, wenn beide Steuersignale CE und CS den Logikwert "0" aufweisen. Die Eingangsdaten werden in den Verriegelungen gespeichert, wenn entweder das Steuersignal CE oder CS den Logikwert "1" einnimmt.1, the control signals "US and CE" of the microprocessor logic are fed to a gate 20 which controls the I L data latches 22. The latches 22 are transparent to data on the data bus 24 when both control signals CE and CS have the logic value "0". The input data are stored in the latches when either the control signal CE or CS assumes the logic value "1".
2 Gemäß Fig. 2 umfassen die Datenverriegelungen 22 acht I L-Flip-Flops G20/G30 - G27/G37, wobei der Einfachheit halber nur das erste und achte Flip-Flop dargestellt ist. Das Ausgangssignal des Steuergatters 20, das sich um 1,2 Volt bewegt, wird den Basen der acht Transistoren Q1O-Q17 zugeführt, die zusammen mit entsprechenden Daten-Eingangstransistoren Q0-Q7 die anfänglich gesperrten I2L-Gatterpaare G0/G10 - G7/G17 steuern. In Abhängigkeit von dem Zustand der Eingangsdaten wird die eine oder andere der beiden Gatterleitungen 26, 28, usw. heruntergezogen, um die zugeordneten acht Setz/Rückstell-Flip-Flops G20/G30 - G27/G37 zu steuern. Wenn das linke Flip-Flop G20-G27 eingeschaltet wird, so fließt der Strom durch den zugeordneten Kollektor 30 usw., der an den Emitter eines entsprechenden PllP-Stromquellentransistors Q20-Q27 angeschlossen ist. Dieser Strom wird von dem Emitterschaltkreis des Transistors gezogen und unterbricht den Stromfluß durch den Transistor zu einem It/2R-Leiternetzwerk 32, das in der üblichen Weise arbeitet, um einen analogen Ausgangsstrom entsprechend dem binären Eingang auf den Datenbus 24 zu Liefern.2 According to FIG. 2, the data latches 22 comprise eight IL flip-flops G20 / G30-G27 / G37, only the first and eighth flip-flops being shown for the sake of simplicity. The output signal of the control gate 20, which moves by 1.2 volts, is fed to the bases of the eight transistors Q1O-Q17 which, together with corresponding data input transistors Q0-Q7, form the initially blocked I 2 L gate pairs G0 / G10-G7 / Control G17. Depending on the status of the input data, one or the other of the two gate lines 26, 28, etc. is pulled down in order to control the associated eight set / reset flip-flops G20 / G30-G27 / G37. When the left flip-flop G20-G27 is switched on, the current flows through the associated collector 30, etc., which is connected to the emitter of a corresponding PIP current source transistor Q20-Q27. This current is drawn from the emitter circuit of the transistor and interrupts the flow of current through the transistor to an It / 2R conductor network 32 which operates in the usual manner to provide an analog output current corresponding to the binary input on the data bus 24.
Es seien mm in näheren Einzelheiten die StroraquoLlentransistoren Q20-Q27 beibrachtet, wobei die Spannung zwischen der gerne ins ainen DasiiJlei tunß 54 und der Kmi Lter-Widerstandsschiene 36 durchLet the current-equivalent transistors be in more detail Q20-Q27, with the tension between the happy ins ainen DasiiJlei doß 54 and the Kmi Lter resistance rail 36 through
ι I . . I1 1Uι I. . I 1 1 U
BAD ORiQfNALBAD ORiQfNAL
eine geregelte Referenzspannungsquelle gesteuert wird, die in vereinfachtem Formal in Fig. 3 dargestellt int. Diese Anordnung umfaßt eine Bandlückenzelle der Art, "wie Bie in der US-PS 3 08? {363 dargestellt und beschrieben ist, l)ei der zwei Transistoren Q51 und Q52 mit zugeordneten Widerständen 1131 und R32 mit unterschiedlichen Stromdiohton botriebem werden« Wie in diesel1 Patentschrift erläutert wird, worden die Kollektor ströme der "beide-n Transistoren durch einen Fehlerverstärker 38 angefühlt. Bei der vorliegenden Anordnung ist jedoch der Verstärkerausgang zu der Eniitter-Widerstandsschiene 36 geführt, an die ein Ilefi'.rcnzviclerstand RB und ein Referenirtransistor Q'jO angeschlossen fund. Diese Elemente bilden zusnmnen mit einem weiteren Widerstand R30 eine Rückführung v.n dt.11 Basen der Transistoren 0^1 und (0)2.j A7oduroh die fJchienc -Aj auf eine Siiannung gesteuert wii'd, die einen Iluokiuhnmfsrti om über Uli erzeugt, doi* einea regulated reference voltage source is controlled, which is shown in simplified form in FIG. 3. This arrangement comprises a band gap cell of the type "as shown and described in US Pat and Q52 with associated resistors 1131 and R32 botriebem with different Stromdiohton be "As will be explained in diesel 1 patent, has been the collector currents of the" both-n transistors by an error amplifier 38 felt. In the present arrangement, however, the amplifier output is led to the emitter resistance rail 36, to which an Ilefi'.rcnzviclerstand RB and a reference transistor Q'jO are connected. These elements form zusnmnen with a further resistor R30, a feedback vn dt.11 bases of the transistors 1 and 0 ^ (0) 2.j A7oduroh the fJchienc -aj wii'd controlled to a Siiannung which om a Iluokiuhnmfsrti generated Uli, doi * one
ng übe r den VJiderstand H1O entsprechend der Band Kiel; 011-g V(,o von l)fispielsv/(.irc 1,Γ0 Volt iüj1 »Siliciu«· bildet. Hi(-rduroh wii'd der ßtiom durch den 'Jiansistor O'.;() und alle acht PllP-'lrannistore'ii der Wandler unabhünf ig von de;r Temperatur auf 100 JiA «ingeste-llt.ng over the resistance H 1 O according to the volume Kiel; 011-g V ( , o of l) fbeispielsv / (. Irc 1, Γ0 Volt iüj 1 "Siliciu" · forms. Hi (-rduroh wii'd the estiom through the 'Jiansistor O'.; () And all eight PllP -'lrannistore'ii the converter regardless of the temperature to 100 JiA «ingeste-llt.
In eiern speziellen Ausiührungsbeispiel gemäiJ Fig. ? uniaiit eier Diiieu'eiitial-Fehlerverstärker 'Irtuisirteu'en dl.ö und (lljt\ und einem Auagangsverstäi'ker (I1Al mit gemeinsamem Dnitter. Die Scihwäe;hung deii* Sj)annungsVersorgung eier Schleiie wird chiroh die gemeinsame Rückführung über den Transistor (li?(> verbessert, eier elie Kollektor/Basisspannung der Transistoren Q5>1 und (Ib?- festlegt imel den Zählerverstärker abgleicht. Ein Shunt regier1 39 bekannter Bauart hält die gemeinsame Basisschiene 34 aui 1,2 Volt.In a special embodiment according to FIG. uniaiit eggs Diiieu'eiitial error amplifier 'Irtuisirteu'en d l .ö and (l l jt \ and a Auagangsverstäi'ker (I 1 Al with common Dnitter The Scihwäe;. Hung i de i * j) annungsVersorgung eggs Schleiie is the chiroh common feedback via the transistor (li? (> improved, eier elie collector / base voltage of the transistors Q5> 1 and (Ib? - defines imel the counter amplifier balances. A shunt regier 1 39 of known design keeps the common base rail 34 at 1.2 volts .
130067/0 Β 31130067/0 Β 31
BAD ORIGINALBATH ORIGINAL
Gemäß Fig. 4 zusammen mit Fig. 2 wird das Ausgangssignal des R/2R-Leiternetzwerkes 30 über eine Leitung 40 dem Ausgangs-Pufferverstärker 42 zugeführt, der spezielle Merkmale aufweist, um die unipolare massebezogene Ausgangsspannungsänderung des R/2R-Leiternetzwerkes zu verarbeiten. Dieser Verstärker umfaßt ein vertikales PHP-Differential-Eingangstransistorpaar Q.43/Q44 mit einem Transistor 0.44 zur Erzeugung eines Rückführungssignales entsprechend der Ausgangsspannung des Verstärkers. Das Leitersignal wird über den Transistor Q43 einem neuartigen HPIJ-Stromspiegelschaltkreis mit den Transistoren Q34-Q39 zugeführt. Das Signal verläuft über die Transistoren Q36 und Q34 zu dem Transistor Q37, der über die Transistoren Q35/Q39 den Transistor Q40 ansteuert, welcher ein spezieller Treibertransistor für den Ausgangs-Emitterfolger Q41 ist, der eine Ausgangsspannung an dem Anschlußstift V. (Leistung) liefert. Dieser Stift ist mit dem Stift VAus (Fülller) und mit dem Bereichs-Auswahlstift verbunden, wobei der Spannungsbereich 2,b6 Volt beträgt. Alternativ kann der Bereichs-Auswahlstift an die Analog-Bezugεschiene angeschlossen sein, um einen Bereich von 10 Volt vorzugeben. Die Ausgangsspannung wird auf die Basis des Transistors 0.44 zurückgeführt, der das Signal von dem R/2R-Leiternetzwerk abgleicht.According to FIG. 4 together with FIG. 2, the output signal of the R / 2R conductor network 30 is fed via a line 40 to the output buffer amplifier 42, which has special features in order to process the unipolar, ground-related output voltage change of the R / 2R conductor network. This amplifier comprises a vertical PHP differential input transistor pair Q.43 / Q44 with a transistor 0.44 for generating a feedback signal corresponding to the output voltage of the amplifier. The conductor signal is fed through transistor Q43 to a novel HPIJ current mirror circuit comprising transistors Q34-Q39. The signal passes through transistors Q36 and Q34 to transistor Q37 which, via transistors Q35 / Q39, drives transistor Q40, which is a special driver transistor for output emitter follower Q41 which provides an output voltage at pin V. (power) . This pin connects to the V Out (filler) pin and to the range select pin, with the voltage range being 2.b6 volts. Alternatively, the range selection pin can be connected to the analog reference rail to specify a range of 10 volts. The output voltage is fed back to the base of transistor 0.44, which adjusts the signal from the R / 2R ladder network.
Ein Hauptproblem bei der Erzielung einer massebezogenen Schwebung der Ausgangsspannung in einem Wandler mit einer einzigen Spannungsversorgung rührt von der Sättigung in der Ausgangsstufe her,wenn der Pegel des Wandlersignales sehr klein wird, d.h. sich dem Wert Null nähert. Die Fähigkeit der Ausgangsstufe, die Ausgangsspannung nahe an Null heranzusteuern, ist normalerweise begrenzt. In einem normalen Verstärker ruft die darausA major problem in achieving a single ended beating of the output voltage in a converter Power supply comes from saturation in the output stage when the level of the converter signal becomes very low, i.e. approaches zero. The ability of the output stage to drive the output voltage close to zero is normal limited. In a normal amplifier it calls from it
130067/0531130067/0531
folgende Unsymmetrie in der Rückführung eine Tendenz zur Übersteuerung des Verstärkers hervor, wodurch das Sättigungsprobleia "weiter intensiviert wird. Dieses Problem ist durch eine spezielle Schaltkreisanordnung gelöst worden, die noch zu beschreiben sein wird.The following asymmetry in the feedback has a tendency to overdrive of the amplifier, eliminating the saturation problem "is further intensified. This problem is due to a special Circuit arrangement has been solved, which is yet to be described will be.
Gemäß Fig. 7 weist der Ausgangs-Treibertransistor Q40 die gewöhnliche Epitaxialschicht, einen Kollektor C. (n+) und eine Basis (p) mit einem Emitter E (n+) auf. Zusätzlich ist in der Basis eine zweite mit C^ bezeichnete n+ Elektrode gebildet, die als zweiter Emitter in den Schaltkreisdiagrammen gemäß den Fig. 2 und 4 auftritt. Dieses Element ist extern an die Basis des Transistors Q35 angeschlossen. Normalerweise ist dieses Element nicht negativ in bezug auf die Basis des Transistors Q4O, so daß kein Strom fließen wird. Wenn sich jedoch die Ausgangsspannung des Verstärkers eng an den Wert Null annähert, so beginnt dieses Element als ein invertiert betriebener Kollektor (daher mit C, bezeichnet) zu arbeiten und sammelt den Strom, wodurch die Aussteuerung der Basis des Transistors Q35 begrenzt wird. Dies verhindert eine Sättigung des Transistors Q4O und steuert ebenfalls das Gleichgewicht der anderen dem Transistor Q35 zugeordneten Transistoren. Tatsächlich erfaßt der zusätzliche Kollektor den Einsatz der Sättigung in dem Transistor Q4o und verhindert über eine interne Rückkopplungsschleife mit den Transistoren Q35/Q39 eine weitere merkliche Sättigung, während das richtige Ausgangssignal weiter gebildet wird. Infolgedessen wird eine Überlastung des gesamten Verstärkers verhindert und die Ausgängsspannung kann nahe an den Wert Null herangesteuert werden, obgleich nur eine einzige Spannungsversorgung verwendet wird.Referring to Fig. 7, the output driver transistor Q40 has the usual one Epitaxial layer, a collector C. (n +) and a Base (p) with an emitter E (n +). In addition, a second n + electrode labeled C ^ is formed in the base, which occurs as a second emitter in the circuit diagrams of FIGS. This element is external to the base of transistor Q35 connected. Usually this element is not negative with respect to the base of the transistor Q4O so that no current will flow. However, if the output voltage of the amplifier closely approximates the value zero, this element begins as an inverted operated element Collector (hence labeled C) to work and collect the current, which limits the modulation of the base of transistor Q35. This prevents the transistor from becoming saturated Q40 and also controls the balance of the other transistors associated with transistor Q35. Indeed the additional collector detects the onset of saturation in transistor Q4o and prevents an internal one Feedback loop with transistors Q35 / Q39 saturate another noticeable while providing the correct output signal is further educated. As a result, overloading of the entire amplifier is prevented and the output voltage can can be driven close to the value zero, although only a single power supply is used.
130067/0531130067/0531
31 O '+ 3 331 O '+ 3 3
Gemäß einen ν/ eiteren Aspekt der Erfindung wird das signal des Tr insistors Q40 vorzugsweise von einem getrennten Kollektor C, lbgenommen, der in einer tiefen n+ Tasche β:·1 ildet wird, die sich nach unten zu der verdeckten Schicht erstreckt. Diese Kelvin-Verbindung vermeidet die Effekte des Spannungsabfalles über dem Innenwiderstand zwischen dem herkömmlichen Kollektor C^ und der verdeckten Schicht.In accordance with a further aspect of the invention, the signal from transistor Q40 is preferably taken from a separate collector C, Ib formed in a deep n + pocket β : · 1 which extends down to the buried layer. This Kelvin connection avoids the effects of the voltage drop across the internal resistance between the conventional collector C ^ and the hidden layer.
Gemäß den Fig. 5 und 6 sowie der oberen linken Ecke in Fig. 2A umfaßt der erfindungsgemäße Wandler einen neuartigen selbstwirksamen Schaltkreis zur Bildung der Ströme mit relativ hohem Pegel, wie sie von dem I L-Schaltkreis, dem ECL-Steuergatter 20 und der Referenz-Versorgungsspannung für die Stromquellen Q20-Q27 erforderlich sind. Der einzige Vorspannungs-Versorgungstransistor Q75 weist aufgesplitterte Kollektoren auf, die für die entsprechend geforderten Einstellströme proportioniert sind und er wird vorsätzlich mit hohem Injektionspegel betrieben. Unter diesen Bedingungen bilden ß und I (gesamt) ein konstantes Produkt, d.h. ß I- = K. Ein Kollektor 60 ist mit einem Stromspiegel 62 verbunden, der ebenfalls an die Basis des Transistors Q75 angeschlossen ist. Entsprechend weiteren Einzelheiten _ _According to FIGS. 5 and 6 and the upper left corner in FIG. 2A the converter according to the invention comprises a novel self-acting circuit for the formation of the currents with a relatively high Levels as reported by the I L circuit, the ECL control gate 20 and the reference supply voltage for the current sources Q20-Q27 are required. The only bias supply transistor Q75 has split collectors, which are proportioned for the required setting currents and it is deliberately operated with a high injection level. Under these conditions ß and I (total) form a constant product, i.e. ß I- = K. A collector 60 is connected to a current mirror 62 which is also connected to the base of transistor Q75 is connected. According to further details _ _
/ist gemäß Fig. 6 der Kollektor 60 an die Basis eines Rückführungstransistors Q73 angeschlossen, dessen Kollektor mit der Basis des Transistors Q75 verbunden ist. Der Kollektor 60 und der Emitter des Transistors Q75 sind an ein Paar von Transistoren Q76 und Q77 angeschlossen, die Emitter mit einem Flächenverhältnis von 1,25 : 1 aufweisen,um das Verhältnis der durchfließenden Ströme vorzugeben. Der kombinierte Strom/ According to FIG. 6, the collector 60 is connected to the base of a feedback transistor Q73, the collector of which is connected to the base of transistor Q75. The collector 60 and the emitter of the transistor Q75 are connected to a pair of transistors Q76 and Q77, the emitters with one Area ratio of 1.25: 1 to the ratio of the currents flowing through. The combined electricity
2
wird der I L-Haupt-Injektorschiene zugeführt. Diese Schiene
ist die positivere der beiden Versorgungsanschlüsse des2
is fed to the I L main injector rail. This rail is the more positive of the two supply connections of the
isnnR7/053i bad originalisnnR7 / 053i bad original
2 22 2
I L-Schaltkreises und ist an alle I L-Elemente angeschlossen, die schematisch durch Halbpfeil-Emitter angezeigt sind; der negativere Anschluß ist die verdeckte Schicht.I L circuit and is connected to all I L elements, indicated schematically by half-arrow emitters; the more negative connection is the hidden layer.
Hit der gezeigten Stromspiegelrückfülirung ergibt sich der Basisstrom JB für den Transistor Q75 mit o( I- · M, wobei σ( das Verhältnis des gesamten Kollektorstromes in dem Kollektor 60 und U das Stromspiegelverhältnis darstellt. Da ß als IcT/ljj definiert ist, kann die Gleichung wie folgt angegeben werden: o( M = ] Jk, wobei K die zuvor beschriebene Konstante ist, die sich nus der anfänglichen Entwurfscharakteristik ergibt. Durch geeigm te Einstellung von (X und M in bezug auf die Erfordernisse der* unterschiedlichen Schaltkreisabüchnitte bezüglich der Grund»tröme, d.h. durch Festlegung der relativen Flächenbertdcho der Emitter der Transistoren Q76 und Q77 und der aufgespli ti orten Kollektoren des Transistors Q75 können ßiabile Grundfiiröme für die einzelnen Schaltkreisabschnitie erzielt we;rden. Wie aus Fig. 5 ersichtlich ist, macht darüber hinaus die Schaltkreisanordnung von dem gesamten Strom Gebrauch, um ohne Verlust die Grundströme einzustellen. Der Schaltkreis verwendet sowohl den Basisstroin als auch den Kollektorstrom des IUickführungskollektors als eine Stromquelle beim Einstellen der Grundströme. Fig. 6 wurde zusammen mit Fig. 5 dargestellt, um einen leichten Vergleich des Blockdiagrammes mit dem tatsächlichen Schaltkreis zu ermöglichen.The current mirror feedback shown results in the base current J B for the transistor Q75 with o (I- · M, where σ (represents the ratio of the total collector current in the collector 60 and U the current mirror ratio. Since ß is defined as I cT / ljj, the equation can be given as follows: o (M =] Jk, where K is the constant previously described which results from the initial design characteristics The basic currents, ie by determining the relative area amplitudes of the emitters of the transistors Q76 and Q77 and the split-up collectors of the transistor Q75, can achieve stable basic currents for the individual circuit sections the circuit arrangement uses all of the current to set the base currents without loss the base current as well as the collector current of the return collector as a current source when setting the base currents. Fig. 6 has been presented in conjunction with Fig. 5 to enable easy comparison of the block diagram with the actual circuit.
BAD ORIGINAL 130067/0B31BATH ORIGINAL 130067 / 0B31
I- e e r s ο i 1 οI- eer s ο i 1 ο
Claims (1)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12089280A | 1980-02-12 | 1980-02-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3104331A1 true DE3104331A1 (en) | 1982-02-18 |
DE3104331C2 DE3104331C2 (en) | 1992-01-09 |
Family
ID=22393134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3104331A Granted DE3104331A1 (en) | 1980-02-12 | 1981-02-07 | "INTEGRATED DIGITAL / ANALOG CONVERTER" |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPH071869B2 (en) |
CA (1) | CA1192312A (en) |
DE (1) | DE3104331A1 (en) |
FR (1) | FR2475823B1 (en) |
GB (1) | GB2075295B (en) |
NL (1) | NL8100578A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2529966A1 (en) * | 1974-07-05 | 1976-01-22 | Rca Corp | TRANSISTOR AMPLIFIER |
US4400689A (en) * | 1977-04-07 | 1983-08-23 | Analog Devices, Incorporated | A-to-D Converter of the successive-approximation type |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE28633E (en) * | 1970-12-30 | 1975-11-25 | Solid state digital-to-analog converter | |
JPS5629386B2 (en) * | 1973-04-07 | 1981-07-08 | ||
JPS5312435B2 (en) * | 1973-08-01 | 1978-05-01 | ||
US3961326A (en) * | 1974-09-12 | 1976-06-01 | Analog Devices, Inc. | Solid state digital to analog converter |
-
1981
- 1981-01-30 CA CA000369779A patent/CA1192312A/en not_active Expired
- 1981-02-06 NL NL8100578A patent/NL8100578A/en not_active Application Discontinuation
- 1981-02-07 DE DE3104331A patent/DE3104331A1/en active Granted
- 1981-02-10 JP JP56018844A patent/JPH071869B2/en not_active Expired - Lifetime
- 1981-02-10 GB GB8104017A patent/GB2075295B/en not_active Expired
- 1981-02-11 FR FR8102661A patent/FR2475823B1/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2529966A1 (en) * | 1974-07-05 | 1976-01-22 | Rca Corp | TRANSISTOR AMPLIFIER |
US4400689A (en) * | 1977-04-07 | 1983-08-23 | Analog Devices, Incorporated | A-to-D Converter of the successive-approximation type |
Non-Patent Citations (1)
Title |
---|
SCHOEFF, J.: A Microprocessor Compatible High-Speed 8-Bit DAC. In: 1978 JEEE Interna- tional Solid-State Circuits Conference, S.132-133 * |
Also Published As
Publication number | Publication date |
---|---|
DE3104331C2 (en) | 1992-01-09 |
FR2475823A1 (en) | 1981-08-14 |
JPH071869B2 (en) | 1995-01-11 |
FR2475823B1 (en) | 1987-05-22 |
GB2075295A (en) | 1981-11-11 |
JPS572121A (en) | 1982-01-07 |
CA1192312A (en) | 1985-08-20 |
NL8100578A (en) | 1981-09-01 |
GB2075295B (en) | 1984-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2647132A1 (en) | SEMICONDUCTOR COMPONENT | |
DE2751881A1 (en) | MONOLITHIC DIGITAL SEMI-CONDUCTOR CIRCUIT WITH SEVERAL BIPOLAR TRANSISTORS | |
DE3339498C2 (en) | ||
DE2260405B2 (en) | Reference voltage generator circuit | |
DE4113498C1 (en) | ||
DE2416534A1 (en) | COMPLEMENTARY-SYMMETRIC AMPLIFIER CIRCUIT | |
DE3486360T2 (en) | Differential switch. | |
DE3528550C2 (en) | ||
DE3525522C2 (en) | ||
DE69015507T2 (en) | TTL-ECL / CML converter with differential output. | |
DE3615383A1 (en) | A CIRCUIT TO SHIFT THE INPUT LEVEL OF A DIGITAL-ANALOG CONVERTER | |
DE2924171C2 (en) | ||
DE3210661A1 (en) | AMPLIFIER | |
DE1035942B (en) | Coincidence circuits with transistors | |
EP0237086B1 (en) | Current mirror circuit | |
EP0119655B1 (en) | Level adaptation circuit | |
DE3104331A1 (en) | "INTEGRATED DIGITAL / ANALOG CONVERTER" | |
DE3303117A1 (en) | INTEGRATED DIGITAL / ANALOG CONVERTER | |
DE1952927A1 (en) | Circuit arrangement for regulating the damping of a line, in particular a telecommunication line | |
DE3206769A1 (en) | CONSTANT VOLTAGE SWITCHING | |
DE1135038B (en) | Bistable switching arrangement with tunnel diodes and switching transistors | |
DE3215107C2 (en) | Digital-to-analog converter | |
DE1512374B2 (en) | Circuit arrangement for limiting the output voltage of a logic circuit | |
DE1246027B (en) | Logical circuit made up of two transistors connected in a power takeover circuit | |
DE2916854C2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: GOERTZ, H., DIPL.-ING. FUCHS, J., DR.-ING. DIPL.-I |
|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H03F 1/08 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |