DE3047802A1 - SYSTEM FOR RECORDING DATA IN DIGITAL CIRCUITS DURING SHORT-TERM SUPPLY VOLTAGE - Google Patents

Description

MERLONI ELETTRODOMESTICI S.p.A. 18. Dezember 1980 Viale Aristide Merloni, 45
I-6OO44 FABRIANO, Italien B 1974 Al/ll raMERLONI ELETTRODOMESTICI SpA December 18, 1980 Viale Aristide Merloni, 45
I-6OO44 FABRIANO, Italy B 1974 Al / ll ra

Be SchreibungDescription

System zum Festhalten von Daten in digitalen Schaltungen während kurzzeitiger SpeisespannungsausfälleSystem for holding data in digital circuits during brief power failure

Die Erfindung bezieht sich auf eine Verbesserung in aus digitalen Schaltungen aufgebauten Systemen zum Festhalten bzw. Beibehalten von Daten während kurzzeitiger Speisespannungsausfälle.The invention relates to an improvement in capture systems made up of digital circuitry or retention of data during brief supply voltage failures.

In digitalen elektronischen Systemen ist es wesentlich, die Spannungsversorgung aufrecht zu erhalten, da sogar eine kurzzeitige Speisespannungsunterbrechung die in flüchtigen Schaltungen (wie Speichern, Zählern, Adressensystemen, etc.) enthaltene Information zerstört, wodurch es als Ergebnis erforderlich wird, eine erneute Initialisierung des Systems oder einen Neueintrag der bei dem Verfahren verlorengegangenen Information vorzunehmen. In digital electronic systems it is essential to maintain the power supply, as even a brief interruption of the supply voltage in volatile circuits (such as memories, counters, address systems, etc.) destroyed information contained, whereby it becomes necessary as a result, a new Initialization of the system or a new entry of the information lost during the process.

Der Erfindung liegt demgemäß die Aufgäbe'zugrunde, einen Weg zu zeigen, wie unter Vermeidung der vorstehend angedeuteten Schwierigkeiten vorzugehen ist, um aufThe invention is accordingly based on the task, one Way to show how to proceed while avoiding the difficulties indicated above, in order to

130042/0585130042/0585

besonders einfache und sichere V/eise Daten während kurzzeitiger Spannungsversorgungsausfälle festzuhalten.Record particularly simple and reliable data during brief power supply failures.

Gemäß der Erfindung sind Vorkehrungen dafür getroffen, Verknüpfungs- oder äquivalente Adressierungs- und/oder Speicherelemente vom C-MOS-Typ zu verwenden, die unter statischen Bedingungen einen vernachlässigbaren Spannungsbzw. Leistungsabfluß mit sich bringen, und zwar hauptsächlich aufgrund der vorhandenen Leckströme, die während Netzspannungsunterbrechungen durch die auf einem Kondensator hohen Kapazitätswerts gespeicherte Ladung über einen gesonderten Stromzweig abgeführt werden, während der übrige Teil der Schaltungsanordnung, einschließlich der Leistung verbrauchenden Verknüpfungselemente, wie TTL-Elemente und anderer Elemente, die in jedem Falle Leistung verbrauchen, über einen gesonderten Stromversorgungszweig gespeist werden, der vorzugsweise eine geringe Zeitkonstante aufweist, so daß die Spannungsversorgung der zuletzt genannten Schaltungakreise nahezu unverzüglich auf ein Absinken der Netzspannung absinkt.According to the invention, provisions are made for linking or equivalent addressing and / or To use memory elements of the C-MOS type, which under static conditions have a negligible voltage or Bring power drain, and mainly due to the existing leakage currents that occur during mains voltage interruptions through the on a capacitor high capacity value stored charge can be dissipated via a separate current branch, while the remaining part of the circuit arrangement, including the power-consuming logic elements, such as TTL elements and other elements that consume power in any case, via a separate power supply branch are fed, which preferably has a low time constant, so that the voltage supply the last-mentioned circuitry drops almost immediately to a drop in the mains voltage.

Anhand von Zeichnungen wird die Erfindung nachstehend an bevorzugten Ausführungsbeispielen näher erläuterte Fig. 1 zeigt eine erste Ausführungsform eines Doppel-Spannungsversorgungsteiles für eine Schaltungsanordnung gemäß der Erfindung.The invention is explained in more detail below using preferred exemplary embodiments with the aid of drawings Fig. 1 shows a first embodiment of a double voltage supply part for a circuit arrangement according to the invention.

Fig. 2 zeigt eine zweite Ausführungsform des Spannungsversorgungsteiles gemäß Fig. 1.
Fig. 3 "zeigt eine dritte Ausführungsform des Spannungs-FIG. 2 shows a second embodiment of the voltage supply part according to FIG. 1.
Fig. 3 "shows a third embodiment of the voltage

^ου versorgungsteiles gemäß Fig. 1. ^ου supply part according to Fig. 1.

Fig. 4 zeigt eine generelle Anordnung einer digitalen Schaltungsanordnung gemäß der Erfindung.4 shows a general arrangement of a digital circuit arrangement according to the invention.

Fig. 5 zeigt ebenfalls eine generelle Anordnung einer digitalen Schaltungsanordnung gemäß der Erfindung mit einem Mikroprozessor.Fig. 5 also shows a general arrangement of a digital circuit arrangement according to the invention with a microprocessor.

Fig. 6 zeigt den Verlauf von Signalen zur Erläuterung der Arbeitsweise der Schaltungsanordnung gemäß Fig. 5.FIG. 6 shows the course of signals to explain the mode of operation of the circuit arrangement according to FIG. 5.

13ÖCU2/058513ÖCU2 / 0585

In Fig. 1 ist eine allgemeine Spannungsstabilisierungsanordnung dargestellt, die an ihrem Ausgangsanschluß eine Speisespannung Vout an bzw. für eine digitale Schaltung abgibt. An dem mit Vout bezeichneten Ausgang der SpannungsStabilisierungsanordnung ist ein erster Widerstand R1 nach Erde bzw. Masse hin angeschlossen. Dieser Widerstand R1 dient zur schnellen Ableitung von Ladungen, sofern solche auf Glättungskondensatoren gespeichert sind, die vor der Spannungsstabilisierungs- bzw. Spannungsabgabeanordnung 1 angeordnet oder in dieser enthalten sind. Von dem Verbindungspunkt 2 verzweigen zwei gesonderte Spannungsversorgungsleitungen aus, die mit V1 bzw. V2 bezeichnet sind. Die Leitung V1 ist dabei an der Spannungsversorgungsanordnung 1 über eine einen geringen Leckstrom bzw. Sperrstrom führende Diode D1 angeschlossen. Die betreffende Leitung umfaßt ferner einen Kondensator C1 mit hohem Kapazitätswert. Die Leitung V2 umfaßt eine Kompensator-Diode D2 sowie einen Widerstand R2 für die Ableitung der auf einem Filterkondensator C2 gespeicherten Ladungen. Es dürfte ersichtlich sein, daß mit Absinken der am Ausgang Vout auftretenden Ausgangsspannung auch die Spannung V2 absinkt, während eine Spannung V1, die durch die auf dem Kondensator C1 gespeicherten Ladungen gegeben ist, beibehalten bleibt.In Fig. 1, a general voltage stabilizing arrangement is shown, which at its output terminal a Sends supply voltage Vout to or for a digital circuit. At the output labeled Vout the The voltage stabilizing arrangement is a first resistor R1 connected to earth or ground. This resistor R1 is used to quickly dissipate charges, if such are stored on smoothing capacitors, which are used before the voltage stabilization or Voltage output arrangement 1 arranged or contained in this. Branch from connection point 2 two separate power supply lines, which are labeled V1 and V2. Line V1 is included connected to the voltage supply arrangement 1 via a diode D1 carrying a low leakage current or reverse current. The line in question also includes one High capacitance capacitor C1. The line V2 comprises a compensator diode D2 and a resistor R2 for the derivation of the filter capacitor C2 stored charges. It should be apparent that with a drop in the output voltage occurring at the output Vout also the voltage V2 drops, while a voltage V1 generated by that stored on the capacitor C1 Charges is given, is retained.

Die Spannung V1 dient - wie dies weiter unten noch erläutert werden wird - zur Speisung von einen extrem niedrigen Leistungsverbrauch zeigenden Speicher-·, Adressierungs- und ähnlichen Schaltungsanordnungen unter statischen Bedingungen, wodurch die in diesen Schaltungsanordnungen enthaltene Information während einer vorgegebenen voreinstellbaren Zeitspanne festgehalten bzw. beibehalten wird.The voltage V1 is used - as will be explained further below - to feed an extreme memory with low power consumption, Addressing and similar circuit arrangements under static conditions, whereby the in these Circuit arrangements contained information held during a predetermined presettable period of time or is retained.

Die Spannung V2 sinkt schnell auf Null ab, wenn die *" Spannung Vout an dem entsprechend bezeichneten Ausgang absinkt, wodurch die übrigen Leistung verbrauchenden Verknüpfungsanordnungen abgeschaltet bzw. gesperrt werden.The voltage V2 drops rapidly to zero when the * "voltage Vout at the correspondingly designated output drops, whereby the remaining power-consuming linkage arrangements switched off or blocked will.

130042/0588130042/0588

Yfenn die Netzspannung wieder eingeschaltet wird und damit die Spannung Vout wieder auftritt, wird auch die Spannung V2 wieder hergestellt, womit die Schaltungsanordnung ihren Betrieb von der Stelle aus wieder aufnehmen kann, an der sie stillgesetzt worden ist, ohne daß irgendeine Forderung nach einer erneuten Initialisierung "bezüglich der Information damit verbunden ist, die durch das Vorhandensein der Spannung V1 fest- bzw. beibehalten worden ist.When the mains voltage is switched on again and with it If the voltage Vout occurs again, the voltage V2 is also restored, with the result that the circuit arrangement can resume operations from the point at which it was shut down without that any request for re-initialization "is associated with the information, which has been fixed or maintained by the presence of the voltage V1.

In Fig. 2 ist eine zweite Ausführungsform gezeigt. Die Spannungsstabilisierungsanordnung bzw. der Spannungsregler 1', die bzw. der der in Fig. 1 dargestellten Anordnung 1 ähnlich ist bzw. dieser entspricht, gibt eine stabilisierte Spannung Vout ab, die sich am Schaltungspunkt 2' zu zwei Leitungen entsprechend V1 und V2 verzweigt. Die Leitung V1 ist dabei identisch mit der in Fig. 1 gezeigten entsprechend bezeichneten Leitung. In der Leitung V2 ist ein Reihenwiderstand R3 mit relativ geringem Widerstandswert vor einen normalerweise^ geschlossenen Kontakt r1 eines Relais RL eingefügt, welches durch die nicht stabilisierte Speisespannung Vi gespeist wird. Auf Absinken der Speisespannung sinkt auch die Spannung Vi ab, wodurch das Relais RL aberregtA second embodiment is shown in FIG. the Voltage stabilization arrangement or the voltage regulator 1 ', the or that of the arrangement shown in FIG. 1 1 is similar or corresponds to this, emits a stabilized voltage Vout, which branches off at node 2 'to form two lines corresponding to V1 and V2. The line V1 is identical to the correspondingly designated line shown in FIG. 1. In the line V2 is a series resistor R3 with a relatively low resistance value in front of a normally ^ closed Contact r1 of a relay RL inserted, which by the non-stabilized supply voltage Vi is fed. When the supply voltage drops, the voltage Vi also drops, as a result of which the relay RL deenergizes

^⁵ wird. Dadurch schließt der Kontakt r1 die Leitung V2 nach Erde bzw. Masse hin kurz, so daß die Spannung auf dieser Leitung so schnell wie möglich absinken kann.^ ⁵ will. As a result, the contact r1 short-circuits the line V2 to earth or ground, so that the voltage on this line can drop as quickly as possible.

In Fig. 3 ist eine dritte Ausführungsform gezeigt. Die Spannungsstabilisierungsanordnung 1', die der in Fig. und 2 dargestellten Spannungsstabilisierungsanordnung entspricht bzw. dieser ähnlich ist, gibt eine stabilisierte Spannung Vout ab. Diese Spannung wird am Schaltungspunkt 2" in zwei Leitungszweige verteilt ab-A third embodiment is shown in FIG. The voltage stabilization arrangement 1 ', which is the one shown in Fig. and FIG. 2 corresponds to or is similar to the voltage stabilization arrangement shown in FIG Voltage Vout. This voltage is distributed at circuit point 2 "in two branches of the line.

gegeben. Der eine Leitungszweig betrifft die Spannung V1, wie sie oben bezeichnet worden ist. Der andere Leitungszweig betrifft die Spannung V2, die über einengiven. One branch of the line concerns the voltage V1, as it has been designated above. The other branch relates to the voltage V2, which is via a

130042/05S5130042 / 05S5

gesteuerten Siliziumgleichrichter SR1 an dem Anschluß V2 abgegeben wird. An diesem Anschluß ist der gesteuerte Siliziumgleichrichter SR1 mit seiner Kathode angeschlossen; die Anode des gesteuerten Siliziumgleichrichters SR1 ist an dem Schaltungspunkt 2" angeschlossen. Die Torelektrode des gesteuerten Siliziumgleichrichters SR1 ist an dem Verbindungspunkt eines zu einem RC-Glied gehörenden Kondensators C3 und eines Widerstands R4 angeschlossen. Dieses RC-Glied bildet ein Differenzierglied mit niedriger Zeitkonstante, um den gesteuerten Siliziumgleichrichter dann in den leitenden Zustand zu steuern, wenn die Spannung Vout verfügbar oder von der Spannungsversorgungsanordnung 1" wieder bereitgestellt wird. Es dürfte ersichtlich sein, daß dann, wenn die Spannung Vout absinkt, die Spannung an der Anode des gesteuerten Siliziumgleichrichters SR1 negativ bezogen auf das Kathodenpotential des betreffenden gesteuerten Siliziumgleichrichters wird. Dadurch wird der gesteuerte Siliziumgleichrichter abgeschaltet bzw. in den Sperrzustand überführt. Wenn die Spannung Vout wieder hergestellt wird, wird ein Spannungsimpuls an die Torelektrode G des gesteuerten Siliziumgleichrichters angelegt, wodurch dieser in den leitenden Zustand gelangt. Dadurch wird die Spannung V2 wieder be-controlled silicon rectifier SR1 is output at the connection V2. At this connection is the controlled one Silicon rectifier SR1 connected to its cathode; the anode of the silicon controlled rectifier SR1 is connected to circuit point 2 ". The gate electrode of the controlled silicon rectifier SR1 is at the connection point of a capacitor C3 and one belonging to an RC element Resistor R4 connected. This RC element forms a differentiating element with a low time constant then control the controlled silicon rectifier into the conductive state when the voltage Vout is available or from the power supply arrangement 1 " is provided again. It should be seen that as the voltage Vout decreases, the voltage at the anode of the controlled silicon rectifier SR1 negative relative to the cathode potential of the relevant controlled silicon rectifier is. This switches off the controlled silicon rectifier or transferred to the locked state. When the tension Vout is restored, a voltage pulse is applied to the gate electrode G of the silicon controlled rectifier applied, whereby this gets into the conductive state. This increases the voltage V2 again

^ reitgestellt.^ mounted.

In Fig. 4 ist eine generelle Anordnung einer digitalen Schaltungsanordnung gezeigt, die gemäß der Erfindung aufgebaut ist. im linken Teil der Schaltungsanordnung4 is a general arrangement of a digital one Circuit arrangement is shown which is constructed according to the invention. in the left part of the circuit arrangement

ist eine Entkopplungseinheit 10 vorgesehen, die aus durch die Spannung V2 gesteuerten UND-Gliedern besteht. Die Ausgänge dieser UND-Glieder führen zu den Eingängen einer geringe Leistung verbrauchenden Steuerlogik hin, die durch C-MOS-Bauelemente oder äquivalentea decoupling unit 10 is provided, which consists of AND gates controlled by the voltage V2. The outputs of these AND gates lead to the inputs of a low power consuming control logic out that by C-MOS devices or equivalent

Bauelemente realisiert ist. Die Ausgänge dieser Steuerlogik sind über eine zweite Entkopplungseinheit 13 beispielsweise mit einem Mikroprozessor 12 verbunden. DieComponents is realized. The outputs of this control logic are, for example, via a second decoupling unit 13 connected to a microprocessor 12. the

130042/058S130042 / 058S

betreffende zweite Entkopplungseinheit 13 mag dabei durch Inverter oder Puffer gebildet sein, die mit der Spannung V2 versorgt werden. Der Block 12 ist seinerseits mit einem Puffer 14 verbunden, der mehrere Lasten treibt bzw. steuert. Die Spannung V2 speist sämtliche Schaltungen mit Ausnahme jener des Blockes 11, dessen Schaltungen stattdessen durch die aufrechterhaltene Spannung V1 gespeist werden.relevant second decoupling unit 13 may be formed by inverters or buffers, which with the Voltage V2 are supplied. The block 12 is in turn connected to a buffer 14 which carries several loads drives or controls. The voltage V2 feeds all circuits with the exception of those of the block 11, its Circuits are instead powered by the maintained voltage V1.

In Fig. 5 ist das Blockdiagramm eines digitalen Systems gezeigt, welches eine programmierte Logik (einen Mikroprozessor) verwendet. Dabei werden die Speisespannungen sowohl elektrisch als auch dynamisch auf drei Speisespannungsschienen entkoppelt abgegeben.In Fig. 5 is the block diagram of a digital system using programmed logic (a microprocessor). The supply voltages both electrically and dynamically decoupled on three supply voltage rails.

1515th

Es ist möglich, daß eine Eingangsspannung Vi einer Spannungsversorgungsanordnung zugeführt wird, die generell die Speisespannung V^ abgibt. Die betreffende Spannung V-, wird mit Hilfe von Dioden D1, D2, D3 auf drei Spannungen V1, V2 bzw. V3 auf gezweigt. Dabei ist mit V1 die Speisespannung für den Mikroprozessor /uP und/oder die verlustbehaftexen Verknüpfungsschaltungen bezeichnet, mit V2 ist eine Spannung bezeichnet, die zur Ermittelung des Vorhandenseins der Speisespannung des Systems dient. Mit V3 ist eine Spannung zur Versorgung oder Speisung einer in MOS-Technik aufgebauten Komplementär-Logik (C-MOS) bezeichnet, die beim Programmierungsschritt des Mikroprozessors Strom spart.It is possible that an input voltage Vi is fed to a voltage supply arrangement which generally emits the supply voltage V ^. The person in question Voltage V-, is raised with the help of diodes D1, D2, D3 three voltages V1, V2 and V3 are branched. Here, V1 is the supply voltage for the microprocessor / uP and / or denotes the lossy logic circuits, with V2 denotes a voltage which is used to determine the presence of the supply voltage of the system. With V3 there is a voltage for the supply or supply of a complementary logic (C-MOS) built in MOS technology, which is used in the programming step the microprocessor saves electricity.

^⁰ Es ist möglich, daß den Spannungen V1, V2 und V3 folgende Zeitkonstanten zugehörig sind: Γ1 = Ersatzwiderstand R1 · C1,^ ⁰ It is possible that the voltages V1, V2 and V3 have the following time constants: Γ1 = equivalent resistance R1C1,

wobei der Ersatzwiderstand R1 der Ersatzwiderstand ist, der an den Anschlüssen des Kondensators C1 festzustellen ist;
T2 = R2 · Ersatzkapazität C2the equivalent resistance R1 being the equivalent resistance which is to be determined at the connections of the capacitor C1;
T2 = R2 · substitute capacitance C2

wobei die Ersatzkapazität C2 die eingangsseitige Ersatzkapazität an den Anschlüssen deswhere the equivalent capacitance C2 is the input side Replacement capacity at the connections of the

130042/0586130042/0586

Widerstands R2 bezogen auf die Schaltungsanordnung 51 ist, die zur Ermittelung des Speisespannungsverluste s dient; T 3 = Ersatzwiderstand R3 · C3, wobei der Ersatzwiderstand R3 der Ersatzwiderstand an den Anschlüssen des Kondensators C3 ist.Resistance R2 is related to the circuit arrangement 51, which is used to determine the supply voltage loss s; T 3 = equivalent resistance R3 · C3, where the equivalent resistance R3 is the equivalent resistance at the connections of the capacitor C3.

Für die richtige Arbeitsweise gemäß der Erfindung sind bei den in Fig. 5 dargestellten Schaltungsanordnungen folgende Bedingungen zu erfüllen:For the correct operation according to the invention are in the circuit arrangements shown in FIG to meet the following conditions:

XZ «Π und ΠΑ«. XZ «Π and ΠΑ«.

Die Beziehung X Λ «Ti ermöglicht die kürzestmögliche Abfallzeit der Speisespannung zu ermitteln und in dem Mikroprozessor /UP die Informationsübertragungsroutine auszulösen, wodurch ein Verarbeitungsschritt bezeichnet wird, durch den die betreffende Information in das im Block 52 enthaltene Sicherungsregister übertragen wird. Die Beziehung Ti «£<T3 hält während der Zeitspanne, während der der Mikroprozessor nicht aktiv ist, die Information in dem in dem Block 52 vorhandenen komplementären Verknüpfungsregister fest. Wenn die Speisespannung wieder hergestellt bzw. bereitgestellt wird, wird der Mikroprozessor die Neustart-Adresse von einem derartigen Register erhalten.The relationship X Λ «Ti enables the shortest possible fall time of the supply voltage to be determined and the information transfer routine to be triggered in the microprocessor / UP, which denotes a processing step by which the relevant information is transferred to the backup register contained in block 52. The relationship Ti «£ <T3 holds the information in the complementary link register present in block 52 during the period of time during which the microprocessor is not active. When the supply voltage is restored or provided, the microprocessor will receive the restart address from such a register.

In Fig. 6 ist der zeitliche Verlauf von Signalen bezüglieh der Spannungen V1, V2 und V3 gezeigt. Diese Spannungsverläufe dürften keine detaillierte Erläuterung benötigen.In Fig. 6, the timing of signals is related of voltages V1, V2 and V3 are shown. These voltage curves should not be explained in detail require.

Aus vorstehendem folgt somit, daß im Falle von Speise-From the above it follows that in the case of food

Spannungsausfällen die Arbeitsweise des Systems nicht einem Verlust oder einer Beschädigung ausgesetzt ist, und zwar insofern nicht, als das betreffende System praktischPower failure does not expose the system to loss or damage, and not insofar as the system in question is practical

130042/0585130042/0585

seinen Betrieb wieder von der Stelle aus aufnehmen kann, an der die Unterbrechung aufgetreten ist, ohne daß irgendein externer Einfluß erforderlich oder irgendeine externe Störung damit verbunden ist. 5can resume operations from the point at which the interruption occurred without some external influence is required or some external disturbance is associated with it. 5

Die Erfindung bezieht sich auf ein System zum Festhalten von Daten in digitalen Schaltungen während kurzzeitiger Speisespannungsausfälle, wozu eine geteilte Speiseschaltung verwendet wird, deren einer Zweig für die Speisung von Speicherzellen und/oder in C-MOS-Technik ausgeführten oder aquivalentenAdressierungsschal- ^: tungen durch die auf einem Kondensator hohen Wertes gespeicherte Ladung dient, während der andere Zweig I der Speisung des übrigen Teiles der Schaltungsanordnung j zugeteilt ist, die hohe Leistung verbrauchende Elemente enthält, wie TTL-Schaltungselemente oder irgendeinen Anteil an bipolaren Schaltungen. Der erwähnte zweite Zweig ist dabei mit Einrichtungen versehen, die für einen schnellen Spannungsabfall auf den Ausfall derThe invention relates to a system for retaining data in digital circuits during short-term supply voltage failure, for which purpose a split feed circuit is used, of which one branch for the supply of memory cells and / or in C-MOS technology exported or ^{aquivalentenAdressierungsschal-:} obligations by the Charge stored on a capacitor of high value serves, while the other branch I is assigned to the supply of the remaining part of the circuit arrangement j which contains high power consuming elements, such as TTL circuit elements or some proportion of bipolar circuits. The mentioned second branch is provided with devices for a rapid voltage drop in the event of the failure of the

™ externen Speisespannungsversorgung sorgen.™ provide an external power supply.

13ÖCH2/0S8S13ÖCH2 / 0S8S

-4t--4t-

LeerseiteBlank page

Claims (4)

PATENT- UND RrECHTSA" NL WALTE .■PATENT AND RIGHTSA "NL WALTE. ■ RECHTSANWALT PATENTANWÄLTE" 3 O A 7 8 O RECHTSANWALT PATENTANWÄLTE " 3 OA 7 8 O JOCHEN PAGENBERG dr jur.. ll ._m harvard WOLFGANG A. DOST ob . oipl-chi JOCHEN PAGENBERG dr jur .. ll. _m harvard WOLFGANG A. DOST ob. oipl -chi UDO W. ALTENBURGUDO W. ALTENBURG GALILEIPLATZ I₁ 8000 MÜNCHEN 80GALILEIPLATZ I ₁ 8000 MUNICH 80 TELEFON (0 B9) 98 66 64 TELEX: (05) 22 791 pad d CABLE: PADBÜRO MÜNCHENTELEPHONE (0 B9) 98 66 64 TELEX: (05) 22 791 pad d CABLE: PADBÜRO MUNICH datum 18. Dezember 1980 B 1974 Al/II radate December 18, 1980 B 1974 Al / II ra PatentansprücheClaims r\j System zum Festhalten von Daten in digitalen Schaltungen während kurzzeitiger Speisespannungsausfälle, dadurch gekennzeichnet, daß zur kurzzeitigen Datenspeicherung dienende Speicherelemente (11;52) vorgesehen sind, die durch in komplementärer Schaltungstechnik ausgeführte unter statischen Bedingungen eine geringe Leistung verbrauchende Verknüpfungsanordnungen ausgeführt sind, daß eine Doppel-Spannungsversorgungsanordnung (V1,V2) vorgesehen ist, r \ j System for retaining data in digital circuits during brief supply voltage failures, characterized in that memory elements (11; 52) are provided for brief data storage which are implemented by logic arrangements that are designed in complementary circuit technology and under static conditions that consume little power a double voltage supply arrangement (V1, V2) is provided, daß eine erste Leitung (V1;V3) mit einem die Speisespannung an der in komplementärer.Technik ausgeführten Verknüpfungsanordnung (11;52) aufrecht erhaltenden Kondensator (C1;C3) hohen Kapazitätswerts verbunden ist und daß eine zweite Leitung (V2) dem übrigen Teil der Leistung verbrauchende Verknüpfungsanordnungen, insbesondere TTL-Schaltungen, umfassenden Schaltungsanordnung zugehörig ist.that a first line (V1; V3) with a supply voltage on the linking arrangement (11; 52) executed in complementary technology Capacitor (C1; C3) high capacitance value is connected and that a second line (V2) the remaining part of the Power-consuming logic arrangements, in particular TTL circuits, comprehensive circuit arrangement is associated. 13ÜÖ42/058B original inspected13ÜÖ42 / 058B originally inspected 'ZUGELASSENE VERTRETER BEIM EUROPÄISCHEN PATENTAMT PROFESSIONAL REPRESENTATIVES BEFORE THE EUHOPi AN PATENT OFFICE'' APPROVED REPRESENTATIVES AT THE EUROPEAN PATENT OFFICE PROFESSIONAL REPRESENTATIVES BEFORE THE EUHOPi AN PATENT OFFICE 2. System nach Anspruch 1, dadurch gekennzeichnet, daß die erste Leitung (V1;V3) über eine Diode (D1;D3) mit niedrigem Sperrstrom entkoppelt ist.2. System according to claim 1, characterized in that the first line (V1; V3) via a diode (D1; D3) with low reverse current is decoupled. 3. System nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Kurzschlußeinrichtungen CRL,r1) vorgesehen sind, die die zweite Speisespannungsleitung (V2) nach Erde bzw. Masse hin kurzzuschließen gestatten und die insbesondere einen durch einen Relais gesteuerten Kontakt umfassen.3. System according to claim 1 or 2, characterized in that short-circuiting devices CRL, r1) are provided which allow the second supply voltage line (V2) to be short-circuited to earth or ground and which in particular comprise a contact controlled by a relay. 4. System nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Entkopplungseinrichtung in der zweiten Speisespannungsleitung (V2) einen gesteuerten Siliziumgleichrichter (SR1) enthält, der so angeordnet ist, daß er auf eine Wiederherstellung der Speisespannung in den leitenden Zustand gelangt.4. System according to claim 1 or 2, characterized in that the decoupling device in the second supply voltage line (V2) contains a controlled silicon rectifier (SR1) which is arranged so that it is on the supply voltage is restored to the conductive state. 130042/0585130042/0585