FR2476348A1 - SYSTEM FOR BACKING DATA IN DIGITAL CIRCUITS - Google Patents
SYSTEM FOR BACKING DATA IN DIGITAL CIRCUITS Download PDFInfo
- Publication number
- FR2476348A1 FR2476348A1 FR8026834A FR8026834A FR2476348A1 FR 2476348 A1 FR2476348 A1 FR 2476348A1 FR 8026834 A FR8026834 A FR 8026834A FR 8026834 A FR8026834 A FR 8026834A FR 2476348 A1 FR2476348 A1 FR 2476348A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- line
- power supply
- circuits
- digital circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 230000000295 complement effect Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 claims description 2
- 238000013500 data storage Methods 0.000 claims 1
- 230000008034 disappearance Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001020 rhythmical effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
SYSTEME DE SAUVEGARDE DES DONNEES DANS DES CIRCUITS NUMERIQUES PENDANT DES PANNES TEMPORAIRES D'ALIMENTATION. LA TENSION STABILISEE D'ALIMENTATION VI EST DERIVEE SUIVANT UNE TENSION V APPLIQUEE AU MICROPROCESSEUR MP, UNE TENSION V APPLIQUEE A UN DETECTEUR DE PANNE 51, ET UNE TENSION V APPLIQUEE A UN CIRCUIT 52 CONTENANT UN REGISTRE DE SAUVEGARDE. UN CONDENSATEUR C3 DE GRANDE CAPACITE PERMET DE MAINTENIR LA TENSION V PENDANT LA DUREE DE LA PANNE. APPLICATION A LA PROTECTION DES CIRCUITS NUMERIQUES CONTRE LES PANNES TEMPORAIRES D'ALIMENTATION.DATA BACKUP SYSTEM IN DIGITAL CIRCUITS DURING TEMPORARY POWER FAILURES. THE STABILIZED SUPPLY VOLTAGE VI IS DERIVED ACCORDING TO A VOLTAGE V APPLIED TO THE MICROPROCESSOR MP, A VOLTAGE V APPLIED TO A FAULT DETECTOR 51, AND A VOLTAGE V APPLIED TO A CIRCUIT 52 CONTAINING A BACKUP REGISTER. A LARGE CAPACITY C3 CAPACITOR MAKES THE VOLTAGE V MAINTAINED DURING THE DURATION OF THE FAILURE. APPLICATION TO THE PROTECTION OF DIGITAL CIRCUITS AGAINST TEMPORARY POWER SUPPLY FAILURES.
Description
1 24763481 2476348
La présente invention concerne un système de sauvegarde des données dans les circuits The present invention relates to a data backup system in circuits
numériques pendant les pannes temporaires d'alimentation. during temporary power outages.
Dans les systèmes électroniques du type numérique, il est essentiel de maintenir l'alimentation dans tout l'en- semble puisqu'une interruption de l'alimentation même momentanée, détruit des informations contenues dans des circuits effaçables (comme des mémoires, des compteurs, des systèmes d'adressage, etc..) avec comme conséquence la io nécessité de réinitialiser le système ou de réintroduire In electronic systems of the digital type, it is essential to maintain the power supply throughout the entire assembly since even a momentary interruption of the power supply destroys information contained in erasable circuits (such as memories, counters, addressing systems, etc.) resulting in the need to reset the system or reintroduce
des informations perdues au cours de la panne. information lost during the outage.
Selon l'invention, il est prévu d'employer des éléments logiques C-MOS ou équivalents pour l'adressage et/ou le stockage lesquels, en régime permanent, ont une consommation négligeable, essentiellement due à des courants de chute, qui sont fournis pendant les interruptions de l'alimentation principale par la charge emmagasinée dans un condensateur de capacité élevée, sur un circuit d'alimentation distinct, tandis que le reste des circuits y compris les circuits logiques consommant de l'énergie comme les éléments TTL ou autres éléments dissipateurs d'énergie dans tous les cas, According to the invention, it is envisaged to use logic elements C-MOS or equivalent for addressing and / or storage which, in steady state, have a negligible consumption, mainly due to drop currents, which are provided during interruptions of the main power supply by the load stored in a capacitor of high capacity, on a separate power supply circuit, while the rest of the circuits including logic circuits consuming energy such as TTL elements or other elements dissipators of energy in all cases,
sont alimentés par un circuit d'alimentation préféré présen- are fed by a preferred power supply circuit
tant de préférence une faible constante de temps, de façon à ce que l'alimentation de ces derniers circuits soit coupée so preferably a low time constant, so that the supply of these circuits is cut off
presque immédiatement au moment de la panne de l'alimenta- almost immediately upon the breakdown of the food
tion principale.main issue.
La présente invention va être décrite ci-après en se référant à ses formes de réalisation préférées, lesquelles sont décrite à titre indicatif mais nullement The present invention will be described hereinafter with reference to its preferred embodiments, which are described for guidance but not at all.
limitatif-en se référant aux dessins annexés. limiting-with reference to the accompanying drawings.
Sur ces dessins, la figure 1 représente une première réalisation d'une double alimentation pour un montage selon l'invention; In these drawings, Figure 1 shows a first embodiment of a dual power supply for an assembly according to the invention;
la figure 2 représente une seconde forme de réalisa- FIG. 2 represents a second form of embodiment
tion de la source d'alimentation de la figure 1; la figure 3 représente une troisième réalisation de la source d'alimentation de la figure 1; la figure 4 représente un montage d'ensemble d'un circuit numérique selon l'invention; la figure 5 représente également un schéma d'ensemble d'un circuit numérique comprenant un microprocesseur, selon l'invention; et la figure 6 représente des formes de signaux illustrant the power source of Figure 1; Figure 3 shows a third embodiment of the power source of Figure 1; FIG. 4 represents an overall assembly of a digital circuit according to the invention; FIG. 5 also represents an overall diagram of a digital circuit comprising a microprocessor, according to the invention; and FIG. 6 illustrates signal forms illustrating
le fonctionnement du circuit de la figure 5. the operation of the circuit of FIG.
En se référant à la figure 1, on va décrire un régula- Referring to Figure 1, a regulation will be described
teur de la tension générale d'alimentation qui délivre sur sa borne de sortie une tension d'alimentation Vout pour circuit numérique. Une première résistance Ri est connectée entre Vout et la masse de façon à dissiper rapidement les charges éventuelles qui pourraient être emmagasinées dans les condensateurs de filtrage prévus ou contenues dans la source d'alimentation 1. A partir du noeud 2, partent deux lignes d'alimentation séparées désignées respectivement par the general supply voltage which delivers on its output terminal a supply voltage Vout for digital circuit. A first resistor Ri is connected between Vout and ground so as to rapidly dissipate any charges that could be stored in the filter capacitors provided or contained in the power source 1. From node 2, two lines of separate power supplies designated respectively by
Vi et V2. La ligne Vi est découplées de la source d'alimen- Vi and V2. The line Vi is decoupled from the food source
tation 1 par l'intermédiaire d'une diode Dl à faible courant inverse et comprend un condensateur de capacité élevée Ci. La ligne V2 comprend une diode de compensation D2, une résistance R2 pour la dissipation des charges emmagasinées dans le condensateur de filtrage C2. Il est évident qu'au moment de la disparition de la tension Vout, la tension V2 tombe aussi tandis qu'une tension Vi provenant des charges emmagasinées dans le condensateur Ci est maintenue. La tension Vi sert à alimenter, comme on l'expliquera par la 1 through a low reverse current diode D1 and comprises a capacitor of high capacitance Ci. The line V2 comprises a compensation diode D2, a resistor R2 for the dissipation of the charges stored in the filter capacitor C2. It is obvious that at the time of the disappearance of the voltage Vout, the voltage V2 also falls while a voltage Vi from the charges stored in the capacitor Ci is maintained. The voltage Vi is used to feed, as will be explained by the
suite, des circuits de mémoire d'adressage et autres cir- subsequently, address memory circuits and other cir-
cuits semblables faibles consommateurs d'énergie dans des conditions établies, ce qui permet donc de sauvegarder à volonté et pendant un temps donné et préréglable les similar low energy consumers under established conditions, which allows to save at will and for a given time and preset the
informations contenues dans ces circuits. information contained in these circuits.
La tension V2 qui tombe rapidement à zéro au moment o la tension Vout est coupée invalide les autres circuits The voltage V2 which falls rapidly to zero at the moment when the voltage Vout is cut invalidates the other circuits
3 24763483 2476348
logiques consommateurs d'énergie.logics that consume energy.
Donc au moment o la source principale est rétablie So when the main source is reestablished
et par conséquent Vout également, la tension V2 est égale- and therefore Vout also, the voltage V2 is also
ment rétablie et le circuit peut alors reprendre son fonctionnement depuis le point o ils étaient arrêtés sans qu'il soit nécessaire de faire une nouvelle initialisation puisque les informations ont été sauvegardées par la restored and the circuit can then resume operation from the point where it was stopped without the need for a new initialization since the information was saved by the
présence de la tension VI.presence of the voltage VI.
La figure 2 représente une seconde forme de réalisation. Figure 2 shows a second embodiment.
Le régulateur de tension 1' semblable à celui qui est représenté sur la figure 1 délivre une tension stabilisée Vout qui se subdivise à partir du noeud 2' en deux lignes correspondant à VI et V2. La ligne Vi est identique à celle de la figure 1. Sur la ligne V2 une résistance série R3 de valeur relativement faible est intercalée en amont des contacts normalement fermés rl d'un relais RL excité par la tension d'alimentation non stabilisée Vi. Donc, au moment de la coupure de la source d'alimentation principale, la tension Vi s'annule aussi et par conséquent l'excitation du relais RL est coupée et les contacts rl court-circuitent V2 à la masse de façon à ce que cette tension puisse The voltage regulator 1 'similar to that shown in Figure 1 provides a stabilized voltage Vout which is subdivided from the node 2' into two lines corresponding to VI and V2. The line Vi is identical to that of FIG. 1. On the line V2, a series resistor R3 of relatively low value is inserted upstream of the normally closed contacts r1 of a relay RL excited by the unstabilized supply voltage Vi. Therefore, at the time of the breaking of the main power source, the voltage Vi also vanishes and consequently the excitation of the relay RL is cut off and the contacts r1 short circuit V2 to the ground so that this voltage can
diminuer aussi rapidement que possible. decrease as quickly as possible.
La figure 3 représente une troisième forme de réalisation. Le régulateur de tension 1" semblable à celui Fig. 3 shows a third embodiment. 1 "voltage regulator similar to the one
des figures 1 et 2 délivre une tension stabilisée Vout- FIGS. 1 and 2 deliver a stabilized voltage Vout-
Celle-ci se subdivise à partir du noeud 2" en une branche This is subdivided from node 2 "into a branch
correspondant à la tension VI comme on l'a déjà vu ci- corresponding to the voltage VI as already seen above.
dessus, et en une branche relative à la tension V2 par l'intermédiaire d'un redresseur au silicium commandé (SCR) SR1, dont l'anode est connectée au noeud 2" et la cathode above, and in a branch relative to the voltage V2 via a controlled silicon rectifier (SCR) SR1, whose anode is connected to the node 2 "and the cathode
reliée à la borne V2. L'électrode de gâchette G du redres- connected to terminal V2. The trigger electrode G of the redres-
setvr commandé SR1 est reliée au noeud du groupe RC constitué par un condensateur C3 et une résistance R4 qui forment un groupe différentiateur à faible constante de temps capable de commuter le redresseur commandé à l'état conducteur lorsque la tension VOut est fournie par ou rétablie à partir de la source d'alimentation 1". Il est évident qu'à chaque fois que la tension V s'annule, l'anode du Tout redresseur SR1 sera négative par rapport à sa cathode et que par conséquent ce redresseur sera amené au blocage. Lorsque la tension Vout sera rétablie, une impulsion de tension sera appliquée à la gâchette G et elle amènera SR1 controlled setvr is connected to the node of the RC group consisting of a capacitor C3 and a resistor R4 which form a low time constant differentiator group capable of switching the controlled rectifier to the conductive state when the VOut voltage is supplied by or restored to from the power source 1 ".It is obvious that every time the voltage V vanishes, the anode of the entire rectifier SR1 will be negative with respect to its cathode and that consequently this rectifier will be brought to the blocking When the voltage Vout is restored, a voltage pulse will be applied to the trigger G and it will bring
le redresseur à la conduction en rétablissant par consé- the rectifier to conduction, thereby restoring
quent le tension V2.the voltage V2.
La figure 4 représente un montage général de circuit numérique qui suit le principe de l'invention. A la gauche du circuit, est prévue une unité de découplage 10 constituée par des portes ET alimentées par la tension V2, les sorties de ces portes sont appliquées aux entrées d'une logique FIG. 4 represents a general digital circuit assembly that follows the principle of the invention. To the left of the circuit is provided a decoupling unit 10 consisting of AND gates fed by the voltage V2, the outputs of these gates are applied to the inputs of a logic
de commande à faible consommation réalisée par une techno- of low-energy control by a techno-
logie C-MOS ou une technologie équivalente, la sortie de cette logique étant par exemple reliée à un microprocesseur 12 par l'intermédiaire d'une seconde unité de découplage 13 constituée par un inverseur ou un tampon alimenté par la tension V2. Le bloc 12 est à son tour connecté à un tampon 14 qui commande plusieurs charges. La tension V2 alimente tous les circuits à l'exception de ceux qui sont reliés au bloc 11 lequel est par contre alimenté par la tension de C-MOS or equivalent technology, the output of this logic being for example connected to a microprocessor 12 through a second decoupling unit 13 constituted by an inverter or a buffer powered by the voltage V2. The block 12 is in turn connected to a buffer 14 which controls several charges. The voltage V2 feeds all the circuits except those connected to the block 11 which is on the other hand powered by the voltage of
maintien VI.maintaining VI.
En se référant maintenant à la figure 5, on va décrire le schéma de principe d'un système numérique utilisant une logique programmée (un microprocesseur) dans laquelle les tensions d'alimentation ont été découplées à la fois du point de vue électrique et du point de vue dynamique sur Referring now to FIG. 5, the block diagram of a digital system using programmed logic (a microprocessor) in which the supply voltages have been decoupled both from the electrical point of view and from the point of view is described. dynamic view of
trois lignes d'alimentation.three power lines.
On peut voir qu'une tension d'entrée Vi est appliquée à une source d'alimentation, qui délivre une tension générale d'alimentation VI. La tension VI se subdivise grâce aux diodes DI, D2 et D3 en trois tensions VI, V2 et V3 de la façon suivante: Vi est la tension d'alimentation du microprocesseur pP et/ou des circuits logiques dissipateurs; V2 est une tension de détection de la présence de la tension d'alimentation dans le système; V3 est une tension d'alimentation d'une logique à MOS complémentaires (C-MOS) qui assure la sauvegarde du programme It can be seen that an input voltage Vi is applied to a power source, which delivers a general supply voltage VI. Voltage VI is divided by means of diodes DI, D2 and D3 into three voltages VI, V2 and V3 as follows: Vi is the supply voltage of the microprocessor pP and / or dissipative logic circuits; V2 is a detection voltage of the presence of the supply voltage in the system; V3 is a supply voltage of a complementary MOS logic (C-MOS) which ensures the backup of the program
en cours du microprocesseur.current microprocessor.
On peut voir que les tensions VI, V2 et V3 sont associées aux constantes de temps suivantes Tl = RI équiv.. Cl Ri equiv. étant la résistance équivalente telle qu'elle est vue depuis les bornes du condensateur Cl; It can be seen that the voltages VI, V2 and V3 are associated with the following time constants Tl = RI equiv. Cl Ri equiv. being the equivalent resistance as seen from the terminals of capacitor C1;
T 2 = R2. C2 equiv.T 2 = R2. C2 equiv.
C2 équiv. étant la capacité d'entrée équivalente vue des bornes de la résistance R2 reliée au circuit 51 pour la détection de la disparition de la tension d'alimentation T3 = R3 equiv. C3 R3 equiv. étant la résistance équivalente telle qu'elle C2 equiv. being the equivalent input capacitance seen from the terminals of the resistor R2 connected to the circuit 51 for detecting the disappearance of the supply voltage T3 = R3 equiv. C3 R3 equiv. being the equivalent resistance as it
est vue des bornes du condensateur C3. is seen from the terminals of the capacitor C3.
Pour obtenir un fonctionnement correct, selon l'inven- To obtain correct operation, according to the invention
tion, des circuits représentés sur la figure 5, les conditions suivantes doivent être satisfaites 12 ",cl et î1 " -3 La relation T2"Tl permet de détecter dans le temps le 5, the following conditions must be satisfied 12 ", cl and 1" -3 The relation T2 "T1 makes it possible to detect in time the
plus court possible la disparition de la tension d'alimen- shorter possible the disappearance of the power supply
tation et de déclencher dans le microprocesseur pP la routine de transfert des informations identifiant une étape de traitement jusqu'au registre de sauvegarde contenu dans le tation and to trigger in the microprocessor pP the information transfer routine identifying a processing step up to the backup register contained in the
bloc 52.block 52.
La relation T1"T3 maintient, pendant l'instant o le microprocesseur est inactif, les informations dans un The relationship T1 "T3 maintains, during the instant when the microprocessor is inactive, the information in a
registre logique complémentaire contenu dans le bloc 52. complementary logical register contained in block 52.
Lorsque la tension d'alimentation est rétablie, le micro- When the supply voltage is restored, the micro-
processeur obtiendra l'adresse de redémarrage du registre processor will get the registry restart address
en question.in question.
La figure 6 représente les formes des signaux rythmeurs des tensions Vi, V2 et V3 et n'ont pas besoin d'être décrites FIG. 6 represents the forms of the rhythmic signals of the voltages V1, V2 and V3 and do not need to be described.
avec davantage de détail.in more detail.
Il résulte donc de la description présentée ci-dessus, It follows therefore from the description presented above,
qu'en cas de pannes d'alimentation, le fonctionnement du système ne risque pas d'être détérioré, dans la mesure ou il peut pratiquement reprendre son fonctionnement au point o l'interruption s'est produite sans qu'aucune action that in case of power failure, the operation of the system is not likely to be impaired, insofar as it can practically resume its operation to the point where the interruption occurred without any action
extérieure ne soit nécessaire.exterior is necessary.
L'invention a été présentée en se référant aux modes de réalisation préférés, mais comme on le comprendra facilement, des modifications ou changements peuvent lui être apportés en pratique stans pour cela sortir du cadre The invention has been presented with reference to the preferred embodiments, but as will be easily understood, modifications or changes may be made in practice stans for that out of the box
de l'invention.of the invention.
Claims (4)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT51138/79A IT1120243B (en) | 1979-12-19 | 1979-12-19 | IMPROVEMENT IN DATA PRESERVATION SYSTEMS IN DIGITAL CIRCUITS IN THE TEMPORARY LACK OF ELECTRIC POWER SUPPLY |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2476348A1 true FR2476348A1 (en) | 1981-08-21 |
Family
ID=11274447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8026834A Withdrawn FR2476348A1 (en) | 1979-12-19 | 1980-12-17 | SYSTEM FOR BACKING DATA IN DIGITAL CIRCUITS |
Country Status (5)
Country | Link |
---|---|
DE (1) | DE3047802A1 (en) |
ES (1) | ES8106989A1 (en) |
FR (1) | FR2476348A1 (en) |
GB (1) | GB2065942B (en) |
IT (1) | IT1120243B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3332701A1 (en) * | 1983-09-10 | 1985-03-28 | kabelmetal electro GmbH, 3000 Hannover | Circuit arrangement for an electrical device with microprocessor |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3212024A1 (en) * | 1982-03-31 | 1983-10-06 | Siemens Ag | Circuit arrangement for protecting the information present on a central data-transmission line harness |
DE3723579C1 (en) * | 1987-07-16 | 1989-02-16 | Sgs Halbleiterbauelemente Gmbh | Longitudinal voltage regulator |
EP0588469A1 (en) * | 1992-09-17 | 1994-03-23 | International Business Machines Corporation | Personal computer with SCSI bus power control |
DE4404131C2 (en) * | 1994-02-09 | 1998-07-23 | Siemens Ag | Battery-free data buffering |
DE10116871A1 (en) * | 2001-04-04 | 2002-11-07 | Infineon Technologies Ag | Integrated circuit with low energy consumption in a power saving mode |
-
1979
- 1979-12-19 IT IT51138/79A patent/IT1120243B/en active
-
1980
- 1980-12-17 FR FR8026834A patent/FR2476348A1/en not_active Withdrawn
- 1980-12-17 GB GB8040359A patent/GB2065942B/en not_active Expired
- 1980-12-18 DE DE19803047802 patent/DE3047802A1/en not_active Withdrawn
- 1980-12-18 ES ES497910A patent/ES8106989A1/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3332701A1 (en) * | 1983-09-10 | 1985-03-28 | kabelmetal electro GmbH, 3000 Hannover | Circuit arrangement for an electrical device with microprocessor |
Also Published As
Publication number | Publication date |
---|---|
GB2065942A (en) | 1981-07-01 |
ES497910A0 (en) | 1981-09-16 |
IT1120243B (en) | 1986-03-19 |
ES8106989A1 (en) | 1981-09-16 |
GB2065942B (en) | 1984-07-11 |
DE3047802A1 (en) | 1981-10-15 |
IT7951138A0 (en) | 1979-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6141764A (en) | Method for initializing an electronic device using a dual-state power-on-reset circuit | |
US4677311A (en) | Power supply system for an electronic apparatus having memory | |
EP0440204B1 (en) | Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other | |
EP2363940B1 (en) | DC power supply of an electric system and process | |
FR2475307A1 (en) | LOW POWER BATTERY BACKUP CIRCUIT FOR SEMICONDUCTOR MEMORY | |
US5778238A (en) | Power-down reset circuit | |
US20030109243A1 (en) | Portable electronic device with power failure recovery and operation method thereof | |
FR2476348A1 (en) | SYSTEM FOR BACKING DATA IN DIGITAL CIRCUITS | |
CA1166352A (en) | Backup power circuit for biasing bit lines of a static semiconductor memory | |
EP2363939B1 (en) | AC uninterruptible power supply for an installation and method therefor | |
FR2794867A1 (en) | Detector and storage circuit used with non-volatile memories such as EPROM, EEPROM, etc., comprises detector circuit, high voltage circuit, and storage cell | |
EP0787379B1 (en) | Power-on reset circuit | |
FR2727536A1 (en) | MOUNTING TO CHARGE AND DISCHARGE CAPACITORS ACCUMULATORS | |
FR2767933A1 (en) | SUPPLY VOLTAGE ADAPTER CIRCUIT | |
EP0902353B1 (en) | Device for waking up a system working in sleep mode | |
JP3000824B2 (en) | Voltage detection circuit | |
FR2703484A1 (en) | Information processing apparatus with selective saving of data | |
JPH063454Y2 (en) | Memory backup circuit | |
JPH0374148A (en) | Power source using battery | |
KR200142920Y1 (en) | Memory backup circuit | |
JP2515950Y2 (en) | Backup power supply voltage drop detection circuit | |
JP2577128Y2 (en) | Microcomputer reset device | |
WO2019229341A1 (en) | Self-powered switching device and method for operating such a device | |
JPH1198717A (en) | Charging/discharging circuit of backup capacitor | |
CH691640A5 (en) | System having means to wake him when in "sleep" mode. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |