DE3031909A1

DE3031909A1 - Feldeffekttransistor

Info

Publication number: DE3031909A1
Application number: DE19803031909
Authority: DE
Inventors: Heinrich Dipl.-Ing. 4150 Krefeld Dämbkäs; Klaus Prof. Dr.rer.nat. 4330 Mülheim Heime
Original assignee: Individual
Current assignee: Individual
Priority date: 1980-08-23
Filing date: 1980-08-23
Publication date: 1982-04-08

Description

Feldeffekttransistor
Die Erfindung betrifft Feldeffekttransistoren mit einem auf einem hochohmigen Substrat angeordneten P - bzw.
N - leitenden Kanal mit Anschlüssen für Drain, Source und für mindestens ein Gate bzw. mindestens zwei Gates.
Feldeffekttransistoren werden bekanntlich auch als unipolare Transistoren bezeichnet, da bei ihnen - im Gegensatz zu den bipolaren NPN - bzw. PNP - Transistoren -der Leitungsmecha.ismus nur auf Majoritätsladungsträgern beruht.
Sie werden fast ausschließlich nach den zur Herstellung diskreter bipolarer Bauelemente wie auch integrierter Schaltkreise bekannten Verfahren hergestellt.
Feldeffaktcransistoren haben einen sehr hohen Eingangswiderstand, der bei etwa 109 Ohm liegt.
Bei Schaltvorgängen tritt keine Ladungsspeicherung auf, so daß die Schaltgeschwindigkelt ausschließlich durch die Aufladung der Kapazität der Gate - Elektrode über den Wid rstand des Strompfades bestimmt ist.
Nachteilig ist diese Kapazität im Hochfrequenzbereich, deren Rückwirkung auf das Bauelementverhalten durch den illereft noch erheblich vergrößert wird.
Die obere Grenzfrequenz ist beim Betreiben eines Feldeffekttransistors in Source - Schaltung durch die bei hohen Frequenzen einsetzende Abnahme der Vorwärtssteilheit gegeben, die durch die Laufzeit der Ladungsträger im Kanal verursacht wird. Daher besteht eine wichtige Forderung bei den Feldeffekttransistoren darin, für große Vorwartssteilheiten die Län3e de Kanals klein z#i gestalten.
Es ist bekannt (Beneking, ~Feldeffekttransistoren", Springer Verlag, 1973) bei Sperrschicht - Feldeffekttransistoren auf einem hochohmiren Substrat die Anschlußinseln für Source, Drain und Gate koplanar, d.h.
in einer Ebene anzuordnen. Diese koplanare Anordnung hat den Vorteil, daß ohne weiteres die eingangs erwähnten Herstellungsverfahren eingesetzt werden kjnnen. Unter koplanarer Anordnung ist in diesem Zusammenhang eine Anordnung auf derselben Seite des Kanals und in derselben Ebene zu verstehen. Nachteilig ist jedoch, daß die Bahnwiderstände zwischen Source und Gate beziehungsweise zwischen Gate und Drain sehr hoch sind. Der Abstand zwischen Source und Gate beziehungsweise zwischen Gate und Drain muß hinreichend groß sein, um einerseits elektrische Durchbrache zu vermeiden, zum anderen sind die Abstände auch technologisch bedingt, da zur Justierung und Separierun# genügend freier Raün zwischen den einzelnen Elektroden verbleiben muß. Diese Bahnwiderstände erhöhen zum Beispiel die Verlustleistungen. Der Bahnwiderstand zwischen Source und Gate wirkt dazu noch gegenkoppelnd und setzt so die Verstärkung und maximale Grenzfrequenz herab.
Es ist weiterhin bekannt (Baum, G. "Substratsteuerung von MOS - Transistoren, Nachrichtentechnik 18, 1968', auf einem leitenden Substrat, welches von z Kanal entgegengesetztem Leitungstyp sein muß, den Kanal zu erzeugen und auf dem Kanal Source und Drain vorzusehen sowie auf der vom Kanal abgewandten Seite des Substrats den Anschluß für das Gate anzuordnen, wobei das gesamte Substrat die Funktion des Gates übernimmt.
Ferner ist bekannt, auf einem Substrat eine erste leitende Schicht aufzubringen, auf die dann der Kanal als zweite leitende Schicht aufgebracht wird, auf der dann die Source - und Drain - Elektroden vorzusehen sind. ie untere leitende Schicht, die von entgegengesetzt - leitenden Typ (im Vergleich zum Kanal) sein muß und so einen PN - Übergang zum Kanal bildet, wird außerhalb des Kanalbereichs durch ein von oben zu ätzendes Kontaktfenster freigelegt und kontaktiert (Y.Ishii, S. Nojima, M. Ida, K. Kurumada, "A New Approach to GaAs JFET's, Solid State Electronics, 1980).
Bei den beiden letztgenannten Typen wird zwar der Bahnwiderstand zwischen Source und Drain stark verkleinert, da der Abstand zwischen beiden verkleinert wurde, jedoch sind die zwischen Gate und Source, Gate und Drain und zwischen Drain und Source gebildeten Kapazitäten sehr groß und wesentlich höher als bei der koplanaren Anordnung.
Die Kapazität zwischen Gate und Source schließt bei hohen Frequenzen den Eingang des Feldeffekttransistors kurz, während die Kapazität zwischen Gate und Drain die gegenkoppelnde Wirkung bei hohen Frequenzen heraufsetzt.
Ein wesentlicher Nachteil dieser Anordnung ist jedoch vor allem darin zu sehen, daß dieser Aufbau keine Integration von mehreren Schaltkreisen auf einer Scheibe zuläßt, da das steuernde Gate vom gemeinsamen Substrat bzw.
einer gemeinsamen leitenden Schicht gebildet wird.
Hier setzt die Erfindung ein. Ihr liegt die Aufgabe zu Grunde, die Grenzfrequenz von Feldeffekttransistoren heraufzusetzen, wobei die bekannten technologischen Verfahren (Epitaxie, Diffusion, Ionenimplantation) zum Einsatz kommen können, ohne daß das Auflösungsvermögen der üblichen Strukturierungsverfahren verbessert werden muß. Eine zusätzliche Verbesserung des Auflösungsvermögens der Strukturierungsverfahren setzt die Grenzfrequenz noch weiter herauf.
Diese Aufgabe wird bei St rrschicht - Feldef#ekttransistoren mit einem auf einem hochohmigen Substrat (zum Beispiel semiisolierendes GaAs oder Si) angeordneten N -leitenden Kanal sowie mit Anschlüssen für Drain, Source und für mindestens ein Gate dadurch gelöst, daß auf dem N - leitenden Kanal die Anschlüsse für Drain und Source angeordnet sind, daß die Grenzschicht zwischen dem hochohmigen Substrat und den N - leitenden Kanal im Bereich zwischen Drain und Source eine hochdotierte P - Zone aufweist und daß diese P - Zone außerhalb des N - leitenden Kanals im Bereich des Anschlusses für das Gate freigelegt und mit diesem verbunden ist.
Diese Aufgabe wird weiterhin bei Sperrschicht - Feffideffekttransistoren mit einem auf einem hochohmigen Substrat angeordneten P - leitenden Kanal sowie mit Anschlossen für Drain, Source und für mindestens ein Gate dadurch gelöst, daß auf dem P - leitenden Kanal die Anschlüsse für Drain und Source angeordnet sind, dao die Grenzschicht zwischen dem hochohmigen Substrat und dem P - leitenden Kanal im Bereich zwischen Drain und Source eine hochdotierte N - Zone aufweist und daß die N - Zone außerhalb des P - leitenden Kanals im Bereich des Anschlusses für das Gate freigelegt ist und mit diesem verbunden ist.
Durch die erfindungsmäßige Maßnahme wird in beiden Fällen erreicht, daß der Abstand zwischen Drain und Source und damit der Bahnwiderstand herabgesetzt wird, ohr. daß das Auflösungsvermögen der fotolithosraphischen Verfahren, d.h. der Strukturierungsverfahren verbessert werden muß.
Insbesondere sind nicht neue Verfahren mit extremer Auflösung zu entwickeln bzw. für die Massenproduktion reif zu machen. Es muß auch nicht auf eine kostspielige Elektronenstrahibelichtung und dergleichen zu-uckgegriffen werden. Abgesehen davon, daß im allgemeinen von einer Erhöhung des Auflösungsvermögens in vielen Fällen abgesehen werden kann, kann eine größere Toleranz beim Ausrichten der Masken zugelassen werden als bisher möglich war. Darüberhinaus wird die Verlustleitung verringert sowie auch die benötigte Chip - Fläche reduziert. Darüberhinaus ist das erfinungsmälge Prinzip für die monolithische Integration bestens geeignet.
In einer weiteren Ausgestaltung der Erfindung sind bei einem Sperrschicht - Feldeffekttransistor mit einem auf einem hochohmigen Substrat angeordneten N - leitenden Kanal sowie mit Anschlüssen für Drain, Source und für mindestens zwei Gates auf dem N - leitenden Kanal die Anschlüsse für Drain, Scurce und ein erstes Gate angeordnet, wobei die Grenzschicht zwischen dem hochohnigen Substrat und dem N - leitenden Kanal im Bereich zwischen Drain und Source unter dem ersten Gate eine hochdotierte P - Zone aufweist und die P - Zone außerhalb des N - leitenden Kanals im Bereich eines Anschlusses für ein zweites Gate freigelegt und mit diesem verbunden ist.
In Abwandlung dieses erfindungsgemäßen Prinzips sind in einer noch weiteren Ausgestaltung der Erfindung auf einem P - leitenden Kanal die Anschlüsse für Drain, Source und ein erstes Gate angeordnet, wobei die Grenzschlcht zwischen dem hochohmigen Substrat und dem P - leitenden Kanal in dem Bereich zwisch n Drain und Source unter dem ersten Gate eine hochdotierte N+ - Zone aufweist und die N -Zone außer des P - leitenden Kanals im Bereich des Anschlusses für ein zweites Gate freigelegt und mit diesem verbunden ist.
Durch diese Maßnahme wird erreicht, daß der bisher stets vorhandene Bahnwiderstand zwischen den beiden Gates völlig vermieden wird und durch ;e beträchtliche Verminderung des Abstandes zwischen Source und Drain die Laufzeit der Ladungsträger zu herabgesetzt wird, daß die Grenzfrequenz entscheidend erhöht wird.
In einer noch weiteren Ausgestaltung der Erfindung sind auf einem N - leitenden Kanal die Anschlüsse für Drain und Source, sowie für ein erstes, durch eine dünne Isolatorschicht vom Kanal isoliertes Gate angeordnet, wobei die Grenzschicht zwischen dem hochohmigen Substrat und dem N - leitenden Kanal im Bereich zwischen Drain und Source unterhalb des ersten Gates eine hochdotierte P+-Zone aufweist und die + Gates eine hochdotierte P -Zone aufweist und die P -Zone außerhalb des N - leitenden Kanals im Bereich des Anschlusses für ein zweites Gate freigelegt und kontaktiert ist.
In Abwandlung dieses Prinzips sind auf einem P - leitenden Kanal die Anschlüsse für Drain, Source sowie ein erstes durch eine dünne Isolatorschicht vom Kanal isoliertes Gate angeordnet, wobei die Grenzschicht zwischen dem hochohmigen Substrat und dem P - leitenden Kanal im Bereich zwischen Drain und Source unterhalb des ersten Gates eine hochdotierte N+ - Zone aufweist und die N + -Zone außerhalb des P - leitenden Kanals im Bereich des Anschlusses für ein zweites Gate freigelegt und kontaktiert ist. In beiden Fällen ist jeweIls ein Feldeffekttransistcr geschaffen, der zusätzlich zu den obengenannten erfindungsgemäßen Eigenschaften - wie Verkleinerung der Chipfläche, Verringerung der Verlustleistung, Erhöhung der Packungsdichte und Erhöhung der Grenzfrequenz -die Eigenschaften eines Feldeffekttrans stors mit isoliertem Gate mit denen von Feldeffekttransistoren mit Sperrschicht -Gate verbindet. Als wesentliche zusätzliche Eigenschaften sind dabei zum Beispiel der hohe Eingangswider#-'and des Feldeffekttransistors mit isoliertem Gate (~ O14 Ohm), sowie ein erweiterter Eingangsspannungsbtereich zu nennen.
Vorteile und Merkmale der Erfindung werden anhand von Ausführungsbeispielen in der Zeichnung erläutert.
Es zeigen: Fig. 1 im Längsschnitt ein Ausführungsbeispiel mit einem Gate in schematischer Darstel ung; Fig. 2 eine Draufsicht in Richtung des Pfeiles II in Fig. 1; Fig. 3 eine Ansicht in Richtung des Pfeiles II in Fig. 2; Fig. 4 im Längsschnitt ein Ausführungsbeispiel mit zwei Gates in schematischer Darstellung; Fig. 5 eine Draufsicht in Richtung des Pfeiles V in Fig. 4; Fig. 6 eine Ansicht in Richtung des Pfeiles VI in Fig. 5; Fig. 7 im Längsschnitt ein Ausführungsbeispiel mit isoliertem Gate und einem Sperrschicht - Gate in schematischer Darstellung; Fig. 8 eine Draufsicht in Richtung des Pfeiles VIII in Fig. 7 und Fig. 9 eine Ansicht in Richtung des Pfeiles IX in Fig. 8.
In Fig. 1 ist mit 1 ein hochohmiges Substrat - zum Beispiel semiisolierendes GaAs oder semiisolierendes Si -bezeichnet. Es weist einen N - leitenden Kanal 2 auf, auf dem in an sich bekannter Weise die Anschlüsse 3 und 4 für Drain und Source angeordnet sind.
In der Grenzschicht zwischen dem Substrat und dem N - leitenden Kanal befindet sich erfindungsgemäß die hochdotiert P+ - Zone 5.
Wie aus den Fig. 2 und 3 ersichtlich ist, ist die hochdotierte P - Zone über den Kanal hinausgefünrt und im Bereich des Anschlusses 6 für das Gate Ireigelegt. Zur Hcrstellunc des erfindungsgemä;'.en Sperrschicht - Feldeffekttransistors wird auf dem hochonmigen Substrat, zum Beispiel semiisolierendem GaAs oder semiisolierendem Si, eine maskierende Schicht erzeugt, in die ansch@le@end ein Fenster, das den Abmessungen der P+ - Schicht entspricht, £ingebracht wird.
Diese maskierende Schicht kann zum Beispiel bestehen aus einer Fotolackschicht, aus SiO oder Si N oder aus einer x xy Metallschicht.
Anschließend wird zur Beispiel durch Diffus ion oder Ionenimplantation die hochlotierte P - Schicht erznugt. Die weiteren Verfahrensschritte erfolgen nach einem der bekannten Verfahren. Auf dem N - leitenden Kanal werden die .nschlse für Drain und Source so justiert, daß die Grenzen der P -Zone innerhalb des Bereiches angeordnet sind, der von den Anschlüssen für Drain und Source beqr nir ist. Anschließend wird zum Beispiel naßchemisch oder durch Sp##tt£rn außerhalb des N - leitenden Kanals die hochdotierte P + -Zone im Bereich des Anscfjlusses für das Gate freigelegt.
Dieser freie Oberflächenbereich wird mit dem Anschlu3 für das Gate kontaktiert.
Fig. 4 zeigt im Längsschnitt ein Ausführungsbeispiel für einen SperrschIcht - Feldeffekttransistor mit zwei Gates.
Mit 8 ist ein hochohmiges Substrat bezeichnet. Es weist einen N - leitenden Kanal 9 auf, auf dem in an sich bekannter Weise die Anschlüsse 10, 11 und 12 für Drain, Source und ein erstes Gate angeordnet sind. In der Grenzschicht zwischen dem Substrat und dem N - leitenden Kanal befindet sich erfindung mäß die hochdotierte P+ - Zone 13.
Die Fig. 5 und 6 zeigen, daß die stark dotierte P - Zone übr den Kanal seitlich hinausgeführt und im Bereich 14 für das zweite Gate freigelegt ist.
Die Herstellung dieses Feldeffekttransistors erfolgt in der gleichen Weise wie bei der zuvor beschriebenen Ausf':?lrungsbeispiel. wobei zusätzlich in an sieh bekannter Weise der Anschluß für das erste Gate erzeugt wird.
Entsprechend erfolgt die rterstellung der Sperrschicht - Feldeffekttransistoren mit P - leitendem Kanal und der erfir.-dungsgemäßen hochdotierten N - Zone.
Fig. 7 zeigt im Längsschnitt ein Ausfuhrungsbeispiel für einen Feldeffekttransistor mit zwei Gates, wobei das eine Gate ein isoliertes Gate und das andere ein Sperrschicht -Gate ist. Mit 15 ist ein hochohmiges Substrat bezeichnet.
Auf dem N - leitenden Kanal 16 sind in an sich bekannter Weise die Anschlüsse 18 und 19 für Drain und Source angeordnet. Das erste Gate 20 ist durch eine wanne Isolatorschicht 17 vom leitenden KanaL getrennt. In der Grenzschicht zwischen dem Substrat und den N - leitenden Kanal befindet sich erfindungsgemäß die hoch-st erte P - Zone 21. Die Fig. 8 und 9 zeigen, daß die h#chdotierte P+ -Zone über den Bereich des Kanals hinausgeführt und im Bereich des Anschlusses 22 für das zweite Gate freigelegt und mit diesem kontaktiert ist.
Entsprechend ist in Abwandlung hiervon ein Feldeffekttransistor mit zwei Gates, wobei das eine ein isoliertes Gate und das andere ein Sperrschicht - Gate ist und die hochdotierte Zone eine hochdotierte N+ - Zone ist, aufgebaut.
Die Herstellung dieser Feldeffekttransistcren erfolgt in der gleichen Weise wie bei den zuvor beschriebenen Ausführungsbeispielen, wobei das isolierte Gate in an sich bekannter Weise hergestellt wird.
Zur Herstellt der hochdotierten Schichten kommen die an sich bekannten Verfahren zum Einsatz. Unter hochdotierten Zonen sind Zonen mit Ladungsträgerkonzentratlonen zwischen 1018/cm³ und 1021/cm3 zu verstehen.
- Patentansprüche - Leerseite

Claims

Patentansrüche 1. Sperrschicht - Feldeffekttransistor mit einem auf einem hochohmigen Substrat angeordneten N - leitenden Kanal sowie mit Anschlüssen für Drain, Source und für mindestens ein Gate, dadurch gekennzeichet, daß auf dem N - leitenden Kanal (2) die Anschlüsse (3 bzw. 4) für Drain und Source angeordnet sind, daß die Grenzschicht zwischen dem hochohmigen Substrat (1) und dem N - leitenden Kanal im Bereich zwischen Drain und Source eine hochdotierte P - Zone (5) aufweist und daß die P - Zone außerhalb des N - leitenden Kanals im Bereich des Anschlusses (6, für das Gate freigelegt ist und mit diesem verbunden ist.
2.) Sperrschicht - Feldeffekttransistor mit einem auf einem hochohmigen Substrat angeordneten P - leitenden Kanal sowie mit Anschlüssen für Drain, Source und für mindestens ein Gate, dadurch gekennzeichnet, daß auf dem P - leitenden Kanal die Anschlüsse für Drain und Source angeordnet sind, die Grenzschicht zwischen dem hochohmigen Substrat und dem P - leitenden Kanal im Bereich zwischen Drain und Source eine hochdotierte N Zone aufweist und daß die N+ - Zone außerhalb des P -leitenden Kanals im Bereich des Anschlusses für das Gate freigelegt und mit diesem verbunden ist.
3.) Sperrschicht - Feldeffekttranãistor mit einem auf einem hochohmigen Substrat angeordneten N - leitenden Kanal sowie mit Anschlüssen für Drain, Source und für mindestens zwei Gates, dadurch gekennzeichnet, daß auf dem N - leitenden Kanal (9) die Anschlüsse (10 bzw. 11 bzw. 12) für Drain, Source und ein erstes Gate angeordnet sind und die Grenzschicht zwischen dem hochohmigen Substrat (8) und dem N - leitenden Kanal im Bereich zwischen Drain und Source unter dem ersten Gate eine hochdotierte P - Zone (13) aufweist und daß die P - Zone außerhalb des N - leitenden Kanals im Bereich des Anschlusses (14) für ein zweites Gate freigelegt ist und mit diesem verbunden ist.
4.) Sperrschicht - Feldeffekttransistor mit einem auf einem hochohmigen Substrat angeordneten P - leitenden Kanal sowie mit Anschlüsse für Drain, Source und für mindestens zwei Gates, dadurch gekennzeichnet, daß auf dem P - leitenden Kanal die Anschlüsse für Drain, Source und ein erstes Gate angeordnet sind und die Grenzschicht zwischen dem hochohmigen Substrat und dem P - leitenden Kanal im Bereich zwischen Drain und Source unter dem ersten Gate eine hochdotierte N+ -Zone aufweist und daß di N+ - Zone außerhalb des P -leitenden Kanals in Bereich des Anschlusses für ein zweites Gate freigelegt und mit diesem verbunden ist.
5.) Feldeffekttransistor mit einem auf einem hochohmigen Substrat angeordneten N - leitenden Kanal sowie mit Anschlüssen für Drain, Source und für mindestens zwei Gates, dadurch gekennzeichnet, daß auf dem N - leitenden Kanal (16) die Anschlüsse (18 bzw. 19) für Drain, Source und ein erstes, durch eine dünne Isolatorschicht vom N - leitenden Kanal isoliertes Gate (20) angeordnet sind, daß die Grenzszhicht zwischen dem hochohmigen Substrat (15) und dem N- leitenden Kanal im Bereich zwischen Drain und Source unterhalb des ersten Gates eine hschdotierte P - Zone (21) aufweist und daß die P - Zone außerhalb des N - leitenden Kanals im Bereich des Anschlusses (22) Cür ein zweites Gate freigelegt und mit diesem kontaktiert ist.
6.) Feldeffekttransistor mit einem auf einem hochohmigen Substrat angeordneten P - leitenden Kanal mit Anschlssen für Drain, Source und für mindes-ens zwei Gates, dadurch gekennzeichnet, daß auf dem P - leitenden Kanal die Anschlüsse für Drain, Source und ein erstes, durch eine dünne Isolatorschicht vom leitenden Kanal isoli#rtes Gate ungeordnet sind, daß die Grenzshicht zwischen dem hochohmigen Substrat und dem P - leitenden Kanal im Bereich zwischen Drain und Source unterhalb des ersten Gates eine hochdotierte N - Zone aufweist und daß die N+ - Zone außerhalb des P - leitenden Kanals im Bereich des Anschlusses für ein zweites Gate freigelegt und kontaktiert ist.