DE3003291A1 - TWO-CHANNEL DATA PROCESSING ARRANGEMENT FOR RAILWAY SECURITY PURPOSES - Google Patents
TWO-CHANNEL DATA PROCESSING ARRANGEMENT FOR RAILWAY SECURITY PURPOSESInfo
- Publication number
- DE3003291A1 DE3003291A1 DE19803003291 DE3003291A DE3003291A1 DE 3003291 A1 DE3003291 A1 DE 3003291A1 DE 19803003291 DE19803003291 DE 19803003291 DE 3003291 A DE3003291 A DE 3003291A DE 3003291 A1 DE3003291 A1 DE 3003291A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- data processing
- processing arrangement
- microcomputers
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 3
- 230000001131 transforming effect Effects 0.000 claims 1
- 238000004804 winding Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L7/00—Remote control of local operating means for points, signals, or track-mounted scotch-blocks
- B61L7/06—Remote control of local operating means for points, signals, or track-mounted scotch-blocks using electrical transmission
- B61L7/08—Circuitry
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Train Traffic Observation, Control, And Security (AREA)
- Safety Devices In Control Systems (AREA)
- Hardware Redundancy (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT . Unser Zeichen Berlin und München VPA gg ρ 2 6 0 5 DESIEMENS AKTIENGESELLSCHAFT. Our sign Berlin and Munich VPA gg ρ 2 6 0 5 DE
Zweikanalig© Datezw®rarbe±tungsanordnwig für Eisenbahn SicherungszweckeTwo-channel © Datezw®rarbe ± tungsanordnwig for railways Security purposes
. Die Erfindung bezielst sich auf ein© zweikanallge Datenverarbeitungsanordnung für Eisenbahnsicherungs= zwecke mit zwei dieselben Daten verarbeitenden Mikrocomputern, denen für zu vergleichende Informationen beider Microcomputer je ein Vergleicher zugeordnet ist, die bei übereinstimmenden Informationen über -jeweils einen Ausgang ein Sehaltkennz©iehen ausgeben.,. The invention aims at a two-channel data processing arrangement for railway safety = purposes with two microcomputers processing the same data, those for information to be compared a comparator is assigned to both microcomputers, when the information about -each is the same Output a stop indicator to an output.,
Die im Eisenbahnsicherungswesen ©ingesetzten Schalt= werke müssen vielfach Slch@rh®itsv®rantwortung übernehmen. Dies betrifft Stellwerksanlagen, Streckengeräte für die Zugbeeinflussung oder auch Einrichtungen auf den Schienenfahrzeugen selbst„ Aus diesem Grunde müssen Datenverarbeitungsanlagen^ die in zunehmendem Maße auch durch Mikrocomputer realisiert werden, nach anerkannten Sicherheitsprinzipien arbeiten, bei denen bei evtl. auftretenden technischen Fehlern der Prozeß, also die zu steuernde Eisenbahn» in einen für den Menschen ungefährlichen Zustand überführt wirdo Dies kann beispsielsweis© dadurch geschehen-, daß unter Anwendung der seit vielen Jahren auf dem Eisenbahnsicherungsgebiet anerkannten Sicherheitsphilosophie allen als gefährlich anerkannten Signalen hoher Signalpegel oder eine Wechselspannung zugeordnet wird, die bei einer Störung der betreffenden Datenverarbeitungsanlage auf allen Ausgabekanälen abgeschaltet wird. Hierzu sind jedoch Einrichtungen erforderlich„ die eine fehlerhafte Datenverarbeitung so rechtzeitig erkennen9 daß die durch eine fehlerhafte Daten-HSH 6 Fa / 28.01.1980The switchgear used in the railway safety system must often assume responsibility for it. This applies to interlocking systems, line devices for train control or devices on the rail vehicles themselves The railway to be controlled »is brought into a state that is not dangerous for humans o This can be done, for example, by applying the safety philosophy recognized for many years in the railway safety area to all signals recognized as dangerous with high signal levels or an alternating voltage assigned to a Disturbance of the data processing system in question is switched off on all output channels. For this, however, facilities are required "which recognize faulty data processing in good time 9 so that the faulty data HSH 6 Fa / 01/28/1980
130032/0134130032/0134
-,2-- VPA 80 P 2 6 0 5 de-, 2-- VPA 80 P 2 6 0 5 de
Verarbeitungsanlage ermittelten Steuerbefehle nicht zum steuernden Prozeß gelangen.Processing system determined control commands do not reach the controlling process.
Bei einer bekannten Datenverarbeitungsanlage der eingangs genannten Art (DE-OS 2 319 753) wird.zur Erhöhung der Verfügbarkeit der Gesamtanlage nach dem Auftreten eines Fehlers in einer ersten zweier Datenverarbeitungsanlagen auf die andere Datenverarbeitungsanlage umgeschaltet, die im Parallelbetrieb ständig mitarbeitet und von der angenommen wird, daß sie nicht zu demselben Zeitpunkt ebenfalls defekt wurde. Bei diesen bekannten 2v2-Systemen kann nur unter Anwendung eines besonderen Aufwandes festgestellt werden, welche von den beiden Datenverarbeitungsanlagen im Störungsfall ein falsches Ergebnis lieferte.In a known data processing system of the type mentioned (DE-OS 2 319 753) the availability of the entire system after the occurrence of an error in a first two data processing systems switched to the other data processing system, which is constantly running in parallel cooperates and it is assumed that it did not become defective at the same time. at These known 2v2 systems can only be determined with the application of a special effort, which from the two data processing systems delivered an incorrect result in the event of a malfunction.
Im Hinblick auf die erforderliche Sicherheit kann nun keine Beschränkung dahingehend erfolgen, daß nur bestimmte Anlagenteile eines verdoppelten Datenverarbeitungssystems abgeschaltet werden, weil hierfür kein genügend sicherer Fehlererkennungsmechanismus enthalten ist. Es hätte daher auch keinen Zweck, mit nur einem sicher als intakt erkannten Rechner weiterzuarbeiten, well dieser aus Mangel eines sicheren Fehlererkennungsmechanismus in Alleinarbeit Gefährdungen für den Menschen und das Material verursachen kann.With regard to the required security, there can be no restriction to the effect that only certain Plant parts of a duplicated data processing system are switched off because this no sufficiently secure error detection mechanism is included. So there would be no point in having to continue working only with a computer that has been recognized as intact, because this is due to the lack of a secure one Failure detection mechanism working alone can cause hazards to people and the material can.
Der Erfindung liegt daher die Aufgabe zugrunde, eine zweikanalige Datenverarbeitungsanordnung der eingangs genannten Art für die Verwendung auf dem Gebiete des Eisenbahnsicherungswesens dahingehend zu verbessern, daß unter Verwendung von nicht sicheren Vergleichern und Vermeidung spezieller Bausteine gewährleistet wird, daß bei einer festgestellten Signaldiskrepanz zwischen den beiden Datenverarbeitungsanlagen mitThe invention is therefore based on the object of a two-channel data processing arrangement of the type mentioned for use in the field of To improve railway safety systems to the effect that using unsafe comparators and avoidance of special modules it is guaranteed that if a signal discrepancy is detected between the two data processing systems with
130032/0134130032/0134
300329300329
80 F 2 S 0 5 de Sicherheit keine den Prozeß gefährdenden Signale aus-= gegeben werden«80 F 2 S 0 5 de Safety no signals endangering the process off = are given"
Erfindungsgemäß wird die Aufgab© dadurch gelöst v daß an den Ausgang jedes der beiden Vergleicher ein IMD= Glied angeschlossen ist, von dem jeweils ein zv/eiter Eingang einen informationslosen Puls erhält9 daß jedem der UND-Glieder ein gesonderter Impulsverstärker nachgeschaltet ist, von denen der eine die für seinen Betrieb erforderliche Energie aus einer Stromversorgungsquelle und der andere aus den transformatorisch ausgekoppelten und gleichgerichteten Äusgasagssignalen des erstgenannten Impulsverstärker® erhält9 und daß zwischen den Ausgängen ©in©s dar b©idea Mikrocomputer und den die Signal® aufnehmenden Einrichtungen aktive Ausgabeschaltungen mit transformator!scher Signalauskopplung vorgesehen sind9 deren Stromversorgung trans·= formatoriseh über den Ausgangokrols des zweiten Impulsverstärkers erfolgt β According to the invention gave © is achieved v that at the output of each of the two comparators an IMD = element is connected, of which in each case a zv / conductor input a informationless pulse gives 9 that each of the AND gates is followed by a separate pulse amplifier, of which one receives the energy required for its operation from a power supply source and the other from the transformer-coupled and rectified output signals of the first-mentioned pulse amplifier® 9 and that active output circuits between the outputs © in © s dar b © idea microcomputer and the devices receiving the Signal® with transformer! shear signal extraction 9 are provided whose power trans · β = formatoriseh via the Ausgangokrols of the second pulse amplifier
In vorteilhafter Weis® kann jedes der beiden UND= Glieder hinsichtlich der Stromversorgung mit einem informationslosen Puls mit der Taktstromversorgung des zugeordneten Mikrocomputers verbunden sein= Der besondere Vorteil der erfindungsgemäßen zi^eikanaligen Datenverarbeitungsanordnung liegt in der besonders einfachen Verknüpfung der beiden Kanäle über die Stromversorgung von Impulsverstärkern, so daß auch infolge von Bauteilausfällen in diesen Baugruppen in unerwünschter Weise kein ordnungsgerechter Zustand vorgetäuscht werden kann.In an advantageous Weis®, each of the two AND = elements with regard to the power supply with a informationless pulse with the clock power supply of the assigned microcomputer = the particular advantage of the zi ^ eikanaligen according to the invention The data processing arrangement lies in the particularly simple linking of the two channels via the Power supply of pulse amplifiers, so that also as a result of component failures in these assemblies In an undesirable way, no proper condition can be simulated.
Eine vorteilhafte Weiterbildung der Erfindung sieht vor, daß der Ausgang des einen und des anderen UND-Gliedes jeweils mit einem Eingang des zugeordnetenAn advantageous development of the invention provides that the output of one and the other AND element each with an input of the assigned
130032/0134130032/0134
VPA 80 P 2 6 0 5 deVPA 80 P 2 6 0 5 de
Mikrocomputers verbunden ist. Durch eine derartige Rückführung der an den Ausgängen der beiden UND-Glieder bei ordnungsgerechtem Zustand des gesamten Schaltwerkes vorhandenen Impulse an die zugeordnete Verarbeitungseinheit ist es möglich, von Zeit zu Zeit eine kanalspezifische Überprüfung vorzunehmen. Die jeweilige Prüfdauer muß dabei kleiner sein als die kleinste Reaktionszeit von Stellgliedern der durch die Datenverarbeitungsanlage gesteuerten Eisenbahnanlage. 10Microcomputer is connected. By such a return of the at the outputs of the two AND gates if the entire switchgear is in proper condition, the pulses to the assigned processing unit it is possible to carry out a channel-specific check from time to time. The respective The test duration must be shorter than the smallest reaction time of the actuators by the data processing system controlled railway system. 10
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird nachstehend näher erläutert. Das Blockschaltbild zeigt im linken Teil zwei Mikrocomputer MR1 und MR2 einer zweikanallgen Datenverarbeitungsanordnung, die über Eingangslaitungen EN, die praktisch stellvertretend sind für eine Vielzahl von Eingangsleitungen, alle diejenigen Informationen erhält, die zur Steuerung einer Eisenbahnsicherungsanlage von Wichtigkeit sind. Ebenfalls stellvertretend für eine Vielzahl von Leitungen ist an den Mikrocomputer MR2 eine Datenausgangsleitung DG angeschlossen, deren Informationen an zwei als Datenausgang dienenden Klemmen K1 und K2 für ein Stellglied der Eisenbahnsicherungsanlage zur Verfügung stehen. Verschiedene Ausgänge des Mikrocompu-k ters MR1 sind mit 1L1, 1L2 bis 1Ln und beim Mikrocomputer MR2 mit 2L1, 2L2 bis 2Ln bezeichnet. Diese Ausgänge können die vielfältigsten Signale führen, z.B. Daten und/oder Steuerinformationen oder auch Adressen. Alle diese Informationen sind geeignet, jeweils paarweise verglichen zu werden, damit möglichst frühzeitig eine Diskrepanz in der Arbeitsweise der beiden Mikrocomputer MR1 und MR2 festgestellt werden kann. Zum Zwecke der Fehlererkennung sind den beiden Mikrocomputern MR1 und MR2 zwei VergleicherAn embodiment of the invention is shown in the drawing and will be explained in more detail below. The block diagram shows in the left part two microcomputers MR1 and MR2 of a two-channel data processing arrangement, which receives all the information that is important for controlling a railway safety system via input lines EN, which are practically representative of a large number of input lines. A data output line DG is also connected to the microcomputer MR2 to represent a large number of lines, the information of which is available at two terminals K1 and K2 serving as data output for an actuator of the railway safety system. Various outputs of the k Mikrocompu- ters MR1 are connected to 1L1, 1L2 to 1LN and when microcomputer MR2 with 2L1, 2L2 to 2Ln designated. These outputs can carry a wide variety of signals, such as data and / or control information or addresses. All of this information is suitable for being compared in pairs so that a discrepancy in the operation of the two microcomputers MR1 and MR2 can be determined as early as possible. For the purpose of error detection, the two microcomputers MR1 and MR2 have two comparators
130032/0134130032/0134
VPA 80 P 2 8 0 5 de VR1 und VR2 zugeordnet. Beide sind mit den Ausgängen 1L1.bis.1Ln und 2L1 bis 2Ln der Mikrocomputer MR1 und MR2 verbunden. Wesentlich ist nun für das vorliegende 2v2-System, daß mit Hilfe der Vergleicher VR1, VR2„ die nicht unbedingt aus fehlersicheren Bausteinen auf-= gebaut sein müssen, Schaltkennzeichen abgeleitet werden, die es im Fehlerfall gestatten, daß mit Sicherheit an den Klemmen K1 und K2 kein Signal für das zu steuernde Stellelement (nicht dargestellt) ausgegeben wird. So ist an den Vergleicher VR1 bzw„ VR2 ein UND-Glied UD1 bzw. UD2 angeschlossenj, welches über einen zweiten Eingang E1 bzw. E2 und eine Steuerleitung IG1 bzw. IG2 mit dem in dem betreffenden Verarbeitungskanal vorhandenen. Mikrocomputer MR1 bzwo MR2 verbunden ist. Über die Steuerleitung IG1 bzw. IG2 gelangen auf das zugeordnete UND-Glied UD1 bzw» UD2 informationslose. Impulse aus der Taktstronversorgraig d©s zugeordneten Mikrocomputers MR1 bzw. MR2? es wäre aber auch eine gemeinsame gesondert© XmpwXsquelle denkbar„ Durch diese Schaltungsmaßnalme wird erreicht„ daß am Ausgang des UND-Gliedes UD1 bzwo UD2 immer dann rechteckförmige Signale anstehen, wenn der Vergleicher VR1 bzw. VR2 einen ordnungsgerechten Zustand festgestellt hat, also von beiden Mikrocomputern MR1 und MR2 gleichartige Signale vorliegen. Die von den UND-Gliedern UD1 und UD2 dann ausgegebenen Rechtecksignale gelangen jeweils auf einen ersten -bzvr. zweiten Impulsverstärker IR1, IR2O Der Impulsverstärker IR1 ist hinsichtlich der Energieversorgung an eine vorhandene Spannungsquelle angeschlossen§ dies ist durch ein in Klammern gesetztes Pluszeichen angedeutet. Der zweite Impulsverstärker IR2 wird nicht aus dieser Spannungsquelle gespeist| vielmehr erfolgt die Energiezufuhr aus dem Ausgangskreis des ordnungsgerecht arbeitenden Impulsverstärkers IR1 0 der zu demVPA 80 P 2 8 0 5 de VR1 and VR2 assigned. Both are connected to the outputs 1L1.bis.1Ln and 2L1 to 2Ln of the microcomputers MR1 and MR2. It is now essential for the present 2v2 system that with the help of the comparators VR1, VR2 "which do not necessarily have to be made up of fail-safe modules", switching indicators are derived which, in the event of a fault, allow the terminals K1 and K2 no signal for the actuator to be controlled (not shown) is output. Thus, an AND element UD1 or UD2 is connected to the comparator VR1 or VR2, which via a second input E1 or E2 and a control line IG1 or IG2 with the one present in the relevant processing channel. Microcomputer MR1 or MR2 o is connected. Via the control line IG1 or IG2, the assigned AND element UD1 or »UD2 has no information. Pulses from the microcomputer MR1 or MR2 assigned to the Taktstronversorgraig? it would also separately a common © XmpwXsquelle conceivable "This Schaltungsmaßnalme" will be obtained that at the output of the AND gate UD1 or o UD2 always pending rectangular signals when the comparator has VR1 and VR2 detected an its original condition, so from both Microcomputers MR1 and MR2 are similar signals. The square-wave signals then output by the AND gates UD1 and UD2 each reach a first -bzvr. second pulse amplifier IR1, IR2 O The power supply of the pulse amplifier IR1 is connected to an existing voltage source § this is indicated by a plus sign in brackets. The second pulse amplifier IR2 is not fed from this voltage source rather, the energy is supplied from the output circuit of the properly working pulse amplifier IR1 0 to the
130032/0134130032/0134
-β'- VPA 80 P 2 6 0 5 de-β'- VPA 80 P 2 6 0 5 de
Zweck selbstverständlich mit Rechtecksignalen angesteuert werden muß. Zum Zwecke der Energieversorgung ist im Ausgangskreis des Impulsverstärkers IRi ein Transformator U1 vorgesehen mit einer Primärwicklung U11 und einer Sekundärwicklung U12. An die letztgenannte ist eine Gleichrichterschaltung GG1 angeschlossen, die wiederum den Impulsverstärker IR2 sowie die Primärwicklung U21 eines im Ausgangskreis des letztgenannten Verstärkers IR2 liegenden Transformators U2 speist. Die Sekundärwicklung U22 dieses Transformators speist schließlich über eine weitere Gleichrichterschaltung GG2 einen an die Datenausgangsleitung DG angeschlossenen Impulsverstärker IR3 sowie die Primärwicklung U31 eines weiteren Transformators U3» an dessen Sekundärwicklung U32 die den Datenausgang bildenden Klemmen K1 und K2 angeschlossen sind. Selbstverständlich sind im praktischen Betrieb wesentlich mehr Ausgangsleitungen entsprechend der Datenausgangsleitung DG vorgesehen. In dem Fall ist auch eine Vielzahl von Impulsverstärkern einzusetzen, die vorzugsweise über die Gleichrichterschaltung GG2 mit Energie versorgt werden.Purpose of course must be controlled with square wave signals. For the purpose of energy supply, im Output circuit of the pulse amplifier IRi provided a transformer U1 with a primary winding U11 and a Secondary winding U12. A rectifier circuit GG1 is connected to the latter, which in turn the pulse amplifier IR2 and the primary winding U21 of one in the output circuit of the latter amplifier IR2 lying transformer U2 feeds. The secondary winding U22 of this transformer finally feeds through a further rectifier circuit GG2 a pulse amplifier IR3 connected to the data output line DG as well as the primary winding U31 of a further transformer U3 »on its secondary winding U32 which is the data output forming terminals K1 and K2 are connected. Of course, are essential in practical operation more output lines are provided corresponding to the data output line DG. In that case there is also one Use a large number of pulse amplifiers, which are preferably supplied with energy via the rectifier circuit GG2 are supplied.
Charakteristisch ist für die oben beschriebene zweikanalige Datenverarbeitungsanordnung, daß nicht nur dann die Ausgabe von Signalen unterbleibt, wenn einer der Mikrocomputer- MR1 bzw. MR2 fehlerhaft arbeitet, sondern auch dann, wenn infolge eines Fehlers beim Vergleicher VR1 bzw. VR2 das diesem nachgeschaltete UND-Glied UD1 bzw. UD2 abgeschaltet wird. Denn auch bei einem Fehler bei den letztgenannten UND-Gliedern oder in einem diesen nachgeschalteten Impulsverstärkern IR1 und IR2 unterbleibt die im Fehlerfall nicht gewünschte Datenausgabe.It is characteristic of the two-channel described above Data processing arrangement that not only the output of signals is omitted when one of the Microcomputer MR1 or MR2 works incorrectly, but also when as a result of an error in the comparator VR1 or VR2 the downstream AND gate UD1 or UD2 is switched off. Because even if there is a mistake is omitted in the latter AND gates or in one of these downstream pulse amplifiers IR1 and IR2 the data output that is not required in the event of an error.
130032/0134130032/0134
VPA-80 P 2 60 § de' Sowohl an den Ausgang des UND-Gliedes UD1 als aueh beim UND-Glied UD2 ist eine Leitung RL1 bzw«, RL2 angeschlossen, die mit dem zugehörigen Mikrocomputer MR1 bzw. MR2 verbun-= den ist. Mit Hilfe einer derartigen Rückführung ist es möglich, von Zeit zu Zeit die Funktionsfähigkeit des Vergleichers VR1 bzw. VR2 und des jeweiligen UND-Gliedes UD1 bzw. UD2 durch absichtlich ungleich ausgegebene Daten kanalspezifisch zu überprüfen, so daß sichergestellt ist, daß der betreffende Vergleicher bei im Fehlerfall anstehenden antivalentem Signalpaar auch wirklich,kein Ausgangssignal mehr abgibt, so daß der nachgeschaltete Impulsverstärker IR1 bzw. IR2 abgeschaltet wird. Die PrUfdauer muß bei diesem Test kleiner sein als die kleinste Reaktionszeit des an die Klemmen."BfI und K2 angeschlossenen Stellgliedes.VPA-80 P 2 60 § de ' Both at the output of the AND element UD1 and also at the AND element UD2 is connected to a line RL1 or RL2, which is connected to the associated microcomputer MR1 or MR2 that is. With the help of such a feedback it is possible to check the functionality of the comparator from time to time VR1 or VR2 and the respective AND element UD1 or UD2 due to data that are intentionally output unequal to be checked for each channel so that it is ensured that the relevant comparator also really does not have an output signal when a complementary signal pair is present in the event of an error emits more, so that the downstream pulse amplifier IR1 or IR2 is switched off. The duration of this test must be shorter than the smallest Response time of the connected to the terminals. "BfI and K2 Actuator.
Aufgrund der erläuterten Prüfung ist es in vorteilhafter Weise möglich, die zweikanalige Datenverarbeitungsanordnung unabhängig vom betrieblichen Geschehen, also unabhängig vom Datenfluß, auf ordnungsgerechtes Arbeiten fortlaufend in regelmäßigen Zeitabständen zu prüfen und somit frühzeitig einen ersten Fehler in einem der Schaltungsteile VR1, VR2, UD1 bzw. UD2 zu entdecken. Dann kann über eine die beiden Mikrocomputer MR1 und MR2 ver= bindende Datenaustauschleitung DLG ein derartiger Datenaustausch erfolgen, daß es zur Abschaltung des gesamten Systems kommt. Dies ist beispielsweise dadurch möglich,, daß die beiden Vergleicher VRI und VR2 hinsichtlich ihrer Eingangssignale in einen festgelegten Ungleichzustand versetzt werden, der auch dann erhalten bleibt, wenn beide Mikrocomputer MR1 und MR2 abgeschaltet werden.On the basis of the test explained, it is advantageously possible to use the two-channel data processing arrangement Regardless of what is happening in the company, i.e. independent of the flow of data, to work properly to be checked continuously at regular intervals and thus early a first fault in one of the circuit parts VR1, VR2, UD1 or UD2 to be discovered. Then one of the two microcomputers MR1 and MR2 ver = binding data exchange line DLG such a data exchange takes place that it is necessary to switch off the entire Systems is coming. This is possible, for example, by that the two comparators VRI and VR2 are in a fixed inequality with regard to their input signals which is retained even if both microcomputers MR1 and MR2 are turned off.
Empfangen die Mikrocomputer MR1 und MR2 über die Leitungen RL1 bzw. RL2 außerhalb der Prüfintervalle ungleiche Signale, so können sie in einem definierten Zustand, z.B. Verarbeitungsstillstand, übergehen, der das Blockieren der informationslosen Pulse über die Leitungen JG1 bzw.The microcomputers MR1 and MR2 receive over the lines RL1 or RL2 signals unequal outside the test intervals, so they can be in a defined state, e.g. Processing standstill, overriding the blocking of the information-less pulses via the lines JG1 resp.
130032/0134130032/0134
VPA 80 P 2 60 5VPA 80 P 2 60 5
JG2 mit einschließt. Solange wenigstens einer der informationslosen
Pulse über eine der Leitungen JG1 bzw. JG2
ausbleibt oder wenigstens einer der Vergleicher VR1 bzw. VR2 dauerhaft "ungleich" meldet und das jeweils nachgeschaltete
UND-Glied UD1 bzw. UD2 sperrt, bleibt der Eingang des zugehörigen Impulsverstärkers JR1 bzw. JR2 dauerhaft
blockiert, wodurch die Gleichrichterschaltung GG1 bzw. GG2 nicht mehr mit Energie versorgt wird.Includes JG2. As long as at least one of the information- less pulses via one of the lines JG1 or JG2
If there is no or at least one of the comparators VR1 or VR2 permanently reports "unequal" and the respective downstream AND element UD1 or UD2 blocks, the input of the associated pulse amplifier JR1 or JR2 remains permanently blocked, so that the rectifier circuit GG1 or GG2 no longer is supplied with energy.
1 Figur1 figure
3 Patentansprüche3 claims
13Q032/013A13Q032 / 013A
Claims (3)
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3003291A DE3003291C2 (en) | 1980-01-30 | 1980-01-30 | Two-channel data processing arrangement for railway safety purposes |
| IN1370/CAL/80A IN152462B (en) | 1980-01-30 | 1980-12-11 | |
| AT81100056T ATE3127T1 (en) | 1980-01-30 | 1981-01-07 | TWO-CHANNEL DATA PROCESSING ARRANGEMENT FOR RAILWAY SAFETY PURPOSES. |
| EP81100056A EP0033436B1 (en) | 1980-01-30 | 1981-01-07 | Dual-channel data processing system for ensuring the safety of railways |
| US06/225,798 US4400792A (en) | 1980-01-30 | 1981-01-16 | Dual-channel data processing system for railroad safety purposes |
| AR284009A AR227170A1 (en) | 1980-01-30 | 1981-01-21 | PROVISION OF TWO-CHANNEL DATA PROCESSING FOR SAFETY PURPOSES OF RAILWAY TECHNIQUE |
| JP1030381A JPS56121151A (en) | 1980-01-30 | 1981-01-28 | 2 channel data processor |
| CA000369570A CA1162311A (en) | 1980-01-30 | 1981-01-28 | Two-channel data processing system for railway safety purposes |
| DK40281A DK148560C (en) | 1980-01-30 | 1981-01-29 | DATA CHANGE DATA PROCESSING LINK TO RAILWAY SECURITY FORM |
| ZA00810603A ZA81603B (en) | 1980-01-30 | 1981-01-29 | A two-channel data processing system |
| FI810262A FI70650C (en) | 1980-01-30 | 1981-01-29 | DATA SHEET DATABEHANDLINGSANORDNING FOER JAERNVAEGSSAEKERHETSAENDAMAOL |
| YU254/81A YU42999B (en) | 1980-01-30 | 1981-01-30 | Two-channel plant for processing data to achieve safety in railway traffic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3003291A DE3003291C2 (en) | 1980-01-30 | 1980-01-30 | Two-channel data processing arrangement for railway safety purposes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3003291A1 true DE3003291A1 (en) | 1981-08-06 |
| DE3003291C2 DE3003291C2 (en) | 1983-02-24 |
Family
ID=6093273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3003291A Expired DE3003291C2 (en) | 1980-01-30 | 1980-01-30 | Two-channel data processing arrangement for railway safety purposes |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4400792A (en) |
| EP (1) | EP0033436B1 (en) |
| JP (1) | JPS56121151A (en) |
| AR (1) | AR227170A1 (en) |
| AT (1) | ATE3127T1 (en) |
| CA (1) | CA1162311A (en) |
| DE (1) | DE3003291C2 (en) |
| DK (1) | DK148560C (en) |
| FI (1) | FI70650C (en) |
| IN (1) | IN152462B (en) |
| YU (1) | YU42999B (en) |
| ZA (1) | ZA81603B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0281890A2 (en) * | 1987-03-12 | 1988-09-14 | Siemens Aktiengesellschaft | Security circuit device with a plurality of microcomputers processing the same data |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3137450C2 (en) * | 1981-09-21 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | Safety output circuit for a data processing system |
| DE3303791C2 (en) * | 1982-02-11 | 1992-04-16 | ZF-Herion-Systemtechnik GmbH, 7990 Friedrichshafen | Electronic control with safety devices |
| EP0112837A1 (en) * | 1982-02-11 | 1984-07-11 | Zf-Herion-Systemtechnik Gmbh | Electronic control with safety mechanisms |
| FR2540685A1 (en) * | 1983-02-03 | 1984-08-10 | Jeumont Schneider | INTERFACE FOR CONNECTING A COMPUTER SYSTEM TO AN ACTUATOR DEVICE |
| GB8401806D0 (en) * | 1984-01-24 | 1984-02-29 | Int Computers Ltd | Data storage apparatus |
| DE3412049A1 (en) * | 1984-03-30 | 1985-10-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | SIGNAL-SAFE DATA PROCESSING DEVICE |
| JPS6182201A (en) * | 1984-09-29 | 1986-04-25 | Nec Home Electronics Ltd | Fail-safe controlling circuit |
| US4665522A (en) * | 1985-01-28 | 1987-05-12 | The Charles Stark Draper Laboratory, Inc. | Multi-channel redundant processing systems |
| AU568977B2 (en) * | 1985-05-10 | 1988-01-14 | Tandem Computers Inc. | Dual processor error detection system |
| DE3522418A1 (en) * | 1985-06-22 | 1987-01-02 | Standard Elektrik Lorenz Ag | DEVICE FOR REPORTING THE OCCUPANCY CONDITION OF TRACK SECTIONS IN THE AREA OF AN ACTUATOR |
| JPS62130429A (en) * | 1985-12-02 | 1987-06-12 | Nec Home Electronics Ltd | Recognizing device for read data |
| IT1213344B (en) * | 1986-09-17 | 1989-12-20 | Honoywell Information Systems | FAULT TOLERANCE CALCULATOR ARCHITECTURE. |
| DE3700986C2 (en) * | 1987-01-15 | 1995-04-20 | Bosch Gmbh Robert | Device for monitoring a computer system with two processors in a motor vehicle |
| JPH061402B2 (en) * | 1987-03-20 | 1994-01-05 | 住友電気工業株式会社 | Multiple system control circuit |
| SE457391B (en) * | 1987-04-16 | 1988-12-19 | Ericsson Telefon Ab L M | PROGRAM MEMORY MANAGED REAL TIME SYSTEM INCLUDING THREE MAINLY IDENTICAL PROCESSORS |
| EP0306244B1 (en) * | 1987-09-04 | 1995-06-21 | Digital Equipment Corporation | Fault tolerant computer system with fault isolation |
| EP0306211A3 (en) * | 1987-09-04 | 1990-09-26 | Digital Equipment Corporation | Synchronized twin computer system |
| US4916704A (en) * | 1987-09-04 | 1990-04-10 | Digital Equipment Corporation | Interface of non-fault tolerant components to fault tolerant system |
| US5185877A (en) * | 1987-09-04 | 1993-02-09 | Digital Equipment Corporation | Protocol for transfer of DMA data |
| US4907228A (en) * | 1987-09-04 | 1990-03-06 | Digital Equipment Corporation | Dual-rail processor with error checking at single rail interfaces |
| GB8729901D0 (en) * | 1987-12-22 | 1988-02-03 | Lucas Ind Plc | Dual computer cross-checking system |
| US4903191A (en) * | 1987-12-23 | 1990-02-20 | E. I. Du Pont De Nemours And Company | Centrifuge control system having dual processors |
| DE3801123A1 (en) * | 1988-01-16 | 1989-07-27 | Philips Patentverwaltung | MEDIATION SYSTEM |
| JPH07117905B2 (en) * | 1989-02-09 | 1995-12-18 | 日本電気株式会社 | Microprocessor |
| GB2228114B (en) * | 1989-02-13 | 1993-02-10 | Westinghouse Brake & Signal | A system comprising a processor |
| US5065312A (en) * | 1989-08-01 | 1991-11-12 | Digital Equipment Corporation | Method of converting unique data to system data |
| US5163138A (en) * | 1989-08-01 | 1992-11-10 | Digital Equipment Corporation | Protocol for read write transfers via switching logic by transmitting and retransmitting an address |
| US5048022A (en) * | 1989-08-01 | 1991-09-10 | Digital Equipment Corporation | Memory device with transfer of ECC signals on time division multiplexed bidirectional lines |
| US5068780A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones |
| US5153881A (en) * | 1989-08-01 | 1992-10-06 | Digital Equipment Corporation | Method of handling errors in software |
| US5251227A (en) * | 1989-08-01 | 1993-10-05 | Digital Equipment Corporation | Targeted resets in a data processor including a trace memory to store transactions |
| EP0415545B1 (en) * | 1989-08-01 | 1996-06-19 | Digital Equipment Corporation | Method of handling errors in software |
| US5068851A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Apparatus and method for documenting faults in computing modules |
| DE3938501A1 (en) * | 1989-11-20 | 1991-05-23 | Siemens Ag | METHOD FOR OPERATING A MULTI-CHANNEL FAILSAFE COMPUTER SYSTEM AND DEVICE FOR IMPLEMENTING THE METHOD |
| JPH03293906A (en) * | 1990-04-10 | 1991-12-25 | Mitsubishi Electric Corp | Train-operation control-command transmitter |
| DE59006247D1 (en) * | 1990-09-07 | 1994-07-28 | Siemens Ag | Device for controlling an electronic signal box organized according to the area computer principle. |
| DE4032033A1 (en) * | 1990-10-09 | 1992-04-16 | Siemens Ag | Electric control and monitoring for underground plant - triggering safety-relevant signals for transmission over independent paths and processing by redundant systems |
| EP0575942A3 (en) * | 1992-06-23 | 1995-10-25 | Hitachi Ltd | Display apparatus and method |
| JP3343143B2 (en) * | 1992-12-02 | 2002-11-11 | 日本電気株式会社 | Failure diagnosis method |
| FR2704329B1 (en) * | 1993-04-21 | 1995-07-13 | Csee Transport | Security system with microprocessor, applicable in particular to the field of rail transport. |
| US5485379A (en) * | 1994-07-25 | 1996-01-16 | Kelsey Hayes Company | Method and system for detecting the proper functioning of an ABS control unit utilizing substantially identical programmed microprocessors |
| JP3412349B2 (en) * | 1994-12-28 | 2003-06-03 | 株式会社日立製作所 | Control device |
| JP3216996B2 (en) * | 1996-07-19 | 2001-10-09 | 三菱電機株式会社 | Dual electronic interlocking device |
| US7302587B2 (en) * | 2001-06-08 | 2007-11-27 | Matra Transport International | Secure computer system |
| ITTO20040179A1 (en) * | 2004-03-17 | 2004-06-17 | Sab Wabco Spa | BRAKING CONTROL SYSTEM OF A RAILWAY OR RAILWAY VEHICLE WITH INTEGRATED FUNCTIONS OF ANTI-SKATING AND ANTI-LOCKING OF ROUTES |
| ITTO20040325A1 (en) * | 2004-05-14 | 2004-08-14 | Ansaldo Segnalamento Ferroviario Spa | DEVICE FOR THE SAFE TRANSMISSION OF DATA TO BOE FOR RAILWAY SIGNALING |
| GB0602641D0 (en) * | 2006-02-09 | 2006-03-22 | Eads Defence And Security Syst | High speed data processing system |
| JP4874698B2 (en) * | 2006-04-14 | 2012-02-15 | 日本電子株式会社 | Electronic probe microanalyzer |
| ATE496455T1 (en) * | 2008-03-03 | 2011-02-15 | Sick Ag | SAFETY DEVICE FOR SAFE CONTROL OF CONNECTED ACTUATORS |
| EP2796999B1 (en) * | 2013-04-24 | 2016-04-13 | ALSTOM Transport Technologies | Inherent fail safe enabling control and command unit with two out of two architecture |
| DK3131192T3 (en) | 2015-08-14 | 2018-12-03 | Thales Man & Services Deutschland Gmbh | Control device and method for controlling a safety-relevant component |
| DE102018115759B3 (en) * | 2018-06-29 | 2019-08-29 | Scheidt & Bachmann Gmbh | Balisensteuerungsvorrichtung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2319753A1 (en) * | 1972-04-24 | 1973-11-08 | Cii | DATA PROCESSING SYSTEM |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3618028A (en) * | 1970-04-20 | 1971-11-02 | Ibm | Local storage facility |
| DE2064837A1 (en) * | 1970-12-24 | 1972-08-10 | Licentia Gmbh | Circuit arrangement for the implementation of logical functions |
| DE2636352C3 (en) * | 1976-08-12 | 1979-12-20 | Kraftwerk Union Ag, 4330 Muelheim | Protection system for a nuclear reactor |
| DE2651314C2 (en) * | 1976-11-10 | 1982-03-25 | Siemens AG, 1000 Berlin und 8000 München | Safety output circuit for a data processing system that emits binary signals |
| DE2701924C3 (en) * | 1977-01-19 | 1987-07-30 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Control device for rail-bound vehicles |
| US4270168A (en) * | 1978-08-31 | 1981-05-26 | United Technologies Corporation | Selective disablement in fail-operational, fail-safe multi-computer control system |
| US4309768A (en) * | 1979-12-31 | 1982-01-05 | Bell Telephone Laboratories, Incorporated | Mismatch detection circuit for duplicated logic units |
-
1980
- 1980-01-30 DE DE3003291A patent/DE3003291C2/en not_active Expired
- 1980-12-11 IN IN1370/CAL/80A patent/IN152462B/en unknown
-
1981
- 1981-01-07 AT AT81100056T patent/ATE3127T1/en not_active IP Right Cessation
- 1981-01-07 EP EP81100056A patent/EP0033436B1/en not_active Expired
- 1981-01-16 US US06/225,798 patent/US4400792A/en not_active Expired - Fee Related
- 1981-01-21 AR AR284009A patent/AR227170A1/en active
- 1981-01-28 CA CA000369570A patent/CA1162311A/en not_active Expired
- 1981-01-28 JP JP1030381A patent/JPS56121151A/en active Granted
- 1981-01-29 ZA ZA00810603A patent/ZA81603B/en unknown
- 1981-01-29 FI FI810262A patent/FI70650C/en not_active IP Right Cessation
- 1981-01-29 DK DK40281A patent/DK148560C/en not_active IP Right Cessation
- 1981-01-30 YU YU254/81A patent/YU42999B/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2319753A1 (en) * | 1972-04-24 | 1973-11-08 | Cii | DATA PROCESSING SYSTEM |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0281890A2 (en) * | 1987-03-12 | 1988-09-14 | Siemens Aktiengesellschaft | Security circuit device with a plurality of microcomputers processing the same data |
| EP0281890A3 (en) * | 1987-03-12 | 1990-08-01 | Siemens Aktiengesellschaft | Security circuit device with a plurality of microcomputers processing the same data |
Also Published As
| Publication number | Publication date |
|---|---|
| DK148560B (en) | 1985-08-05 |
| JPS56121151A (en) | 1981-09-22 |
| AR227170A1 (en) | 1982-09-30 |
| FI70650B (en) | 1986-06-06 |
| YU42999B (en) | 1989-02-28 |
| EP0033436A1 (en) | 1981-08-12 |
| YU25481A (en) | 1983-12-31 |
| US4400792A (en) | 1983-08-23 |
| DE3003291C2 (en) | 1983-02-24 |
| JPS626263B2 (en) | 1987-02-09 |
| FI70650C (en) | 1986-09-24 |
| CA1162311A (en) | 1984-02-14 |
| FI810262L (en) | 1981-07-31 |
| ATE3127T1 (en) | 1983-05-15 |
| DK148560C (en) | 1985-12-30 |
| DK40281A (en) | 1981-07-31 |
| IN152462B (en) | 1984-01-21 |
| EP0033436B1 (en) | 1983-04-20 |
| ZA81603B (en) | 1982-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3003291A1 (en) | TWO-CHANNEL DATA PROCESSING ARRANGEMENT FOR RAILWAY SECURITY PURPOSES | |
| DE19742716A1 (en) | Control and data transmission system and method for transmitting security-related data | |
| DE2258917B2 (en) | CONTROL DEVICE WITH AT LEAST TWO PARALLEL SIGNAL CHANNELS | |
| DE3600092C2 (en) | ||
| DE2158433A1 (en) | DEVICE AND METHOD OF OPERATING THE DEVICE FOR ERROR CHECKING AND ERROR LOCATION IN A MODULAR DATA PROCESSING SYSTEM | |
| DE2729362B1 (en) | Digital data processing arrangement, in particular for railway safety technology, with switchgear processing the same information in two channels | |
| DE2651314B1 (en) | Safety output circuit for a data processing system which emits binary signals | |
| EP0524330A1 (en) | Process for fault recognition and location in redundant signal generating devices used in a automation system | |
| EP0545026B1 (en) | Automatic safe control system of vehicles mutual distance | |
| EP0429972A2 (en) | Apparatus and method for monitoring navigation equipment | |
| DE2134079B2 (en) | Arrangement for redundant process computer control | |
| DE2647367B2 (en) | Redundant process control arrangement | |
| DE102006008065B4 (en) | Method of selecting one of two train buses | |
| DE3137450C2 (en) | Safety output circuit for a data processing system | |
| DE102007004917A1 (en) | Method and arrangement for controlling and monitoring field elements | |
| EP1469627A1 (en) | Method for secure data transfer | |
| DE2543089C2 (en) | Circuit arrangement for securing track vacancy detection information | |
| WO2011054458A1 (en) | Safety communication system for signaling system states | |
| DE2913371A1 (en) | PROCESS AND SYSTEM FOR SEQUENCE CONTROL | |
| AT395358B (en) | DATA PROCESSING SYSTEM WITH COMPUTERS PROCESSING IN SEVERAL CHANNELS | |
| DE19543817C2 (en) | Method and arrangement for checking and monitoring the operation of at least two data processing devices with a computer structure | |
| DE3439563C2 (en) | ||
| DE2831960C2 (en) | Safety device for the receiving-side evaluation circuit of a data transmission system with information that is mutually exclusive | |
| DE19531923B4 (en) | Device for realizing safe-life functions | |
| DE2948384C2 (en) | Safety device for speed control for rail-bound vehicles |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8365 | Fully valid after opposition proceedings | ||
| 8339 | Ceased/non-payment of the annual fee |