DE2064837A1 - Circuit arrangement for the implementation of logical functions - Google Patents
Circuit arrangement for the implementation of logical functionsInfo
- Publication number
- DE2064837A1 DE2064837A1 DE19702064837 DE2064837A DE2064837A1 DE 2064837 A1 DE2064837 A1 DE 2064837A1 DE 19702064837 DE19702064837 DE 19702064837 DE 2064837 A DE2064837 A DE 2064837A DE 2064837 A1 DE2064837 A1 DE 2064837A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- transformer
- blocking oscillator
- circuit arrangement
- implementation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/084—Diode-transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Description
Schaltungsanordnung zur Realisierung von logischen Funktionen l (Zusatz zu PatentanmeldungP 19 33 713.4, angem.: 28.6.69) Die Hauptanmeldung P 19 33 713.4 bezieht sich auf eine Schaltungsanordnung zur Realisierung von logischen Funktionen durch die dynamische Verknüpfung von wechselspannungsförmigen Eingangssignalen mittels getrennter Eingangsübertrager und einem diesen Ubertragern nachgeschalteten gemeinsamen, einen weiteren übertrager aufweisenden Sperrschwingerschaltkreis, dessen Impulsspannung über eine in den Sekundärstromkreis des Sperrschwingerübertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt wird.Circuit arrangement for the implementation of logical functions l (addendum to patent application P 19 33 713.4, filed: June 28, 69) The main application P 19 33 713.4 relates to a circuit arrangement for the implementation of logic functions through the dynamic linking of AC input signals using separate input transformer and a common downstream of these transformers, a further transformer having blocking oscillator circuit, its pulse voltage via a switched on in the secondary circuit of the blocking oscillator transformer Amplifier stage is fed to the output.
Eine derartige Schaltungsanordnung erfüllt die Aufgabe, fehlersicher mit binärer Wirkung zu arbeiten. Jede Schaltungsanordnung für sich bildet einen Logikbaustein. Unter Fehlersicherheit wird dabei verstanden, daß beim Auftreten beliebiger Fehler innerhalb und außerhalb der Bausteine niemals ein gefährlich felilerhaftes Ausgangssignal auftreten darf. puhrt ein Logikbaustein nach seiner logischen Funktion und den anliegenden Eingangsbedingungen am Ausgang ein Signal, so darf beim Auftreten eines inneren Defektes (Bauelementeausfall) kein L-Signal'am Ausgang auftreten. Führt der Baustein am Ausgang ein Signal nach seiner logischen Funktion und den anliegenden Eingangssignalen, muß der Ausgang beim Auftreten eines innerenFehlers nach Signal wechseln und in diesem Zu stand bleiben, auch wenn die Eingangs signale erneut wechseln. Jeder Störungsfall bringt den Ausgang des fehlersicheren Bausteines in den Grundzustand "Null".Such a circuit arrangement fulfills the task of being fail-safe to work with binary effect. Each circuit arrangement in itself forms one Logic module. Failure safety is understood here to mean that when any error inside or outside the building blocks is never a dangerously flawed one Output signal may occur. paces a logic module according to its logical function and the applied input conditions at the output a signal may occur when an inner one Defective (component failure) no L signal at the output appear. If the block carries a signal at the output according to its logical function and the applied input signals, the output must when an internal error occurs switch to signal and remain in this state, even if the input signals change again. Every malfunction brings the output of the fail-safe block in the basic state "zero".
Ein logisches Gesamtsystem muß enthalten: UND-, ODER-, NICHT , SPEiCHER-Einheiten. Die in der Hauptpatentanmeldung angegebenen Ausführungsbeispiele betreffen eine UND-Einheit mit zwei Eingängen und eine ODER-Einheit mit drei Eingängen.An overall logical system must contain: AND, OR, NOT, MEMORY units. The embodiments specified in the main patent application relate to a AND unit with two inputs and an OR unit with three inputs.
Aufgabe der vorliegenden Erfindung ist es, in Erweiterung des Gegenstandes der Hauptanmeldung eine Schaltungsanordnung zur Bildung einer UND-Einheit mit drei-Verknüpfungseingängen anzugeben. Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß zur Realisierung einer UND-Einheit mit drei Eingängen die Eingangsübertragerkreise zur Erzeugung der Versorgungs- und Steuerspannungen durch Gleichrichtung und Glättung der übertragenen Eingangssignale mit dem Basis-, Emitter- und Kollektorkreis eines zum Sperrschwingerschaltkreis gehörenden Transistors gekoppelt sind.The object of the present invention is to expand the subject matter the main application a circuit arrangement for forming an AND unit with three logic inputs to specify. This object is achieved according to the invention in that for implementation an AND unit with three inputs, the input transformer circuits for generation of the supply and control voltages by rectifying and smoothing the transmitted Input signals with the base, emitter and collector circuit of one to the blocking oscillator circuit belonging transistor are coupled.
Die Erfindung wird nachstehend an Hand eines in der Fig.The invention is described below with reference to one shown in FIG.
dargestellten Ausführungsbeispiels näher erläutert.illustrated embodiment explained in more detail.
In der Fig. führen die Verknüpfungseingänge E 1, E 2 und E 3 auf getrennte Übertrager 1, 2 und 3. Sekundärseitig sind diese Übertrager mit einem Sperrschwingerschaltkreis verbunden. Dieser Sperrschwingerschaltkreis besteht im wesentlichen aus dem Übertrager 4, dem Transistor 5 und den Widerständen 16, 17, 27 und 29. In bzw, an die Zuleitung von den Eingangsübertragern 1, 2 und 3 sind weiterhin Dioden 11, 12, 18, 19, 23 und 24, Kondensatoren 13, 20 und 25, Induktivitäten 14, 21 und 26 sowie Zenerdioden 15, 22 und 28 geschaltet. In den Sekundärstromkreis des Sperrschwingeräbert;ragers 4 ist eine aus einem Transistor 6 und Widerstand 30 bestehende Verstärkerstufe geschaltet, die auf den Ausgang A der Schaltungsanordnung führt.In the figure, the logic inputs E 1, E 2 and E 3 lead to separate ones Transformers 1, 2 and 3. On the secondary side, these transformers are equipped with a blocking oscillator circuit tied together. This blocking oscillator circuit consists essentially of the transformer 4, the transistor 5 and the resistors 16, 17, 27 and 29. In or, to the supply line from the input transformers 1, 2 and 3 are still diodes 11, 12, 18, 19, 23 and 24, capacitors 13, 20 and 25, inductors 14, 21 and 26 and Zener diodes 15, 22 and 28 are connected. In the secondary circuit of the blocking oscillator rager 4 an amplifier stage consisting of a transistor 6 and resistor 30 is connected, which leads to output A of the circuit arrangement.
Die Wirkungsweise der Schaltungsanordnung ist folgende: Realisiert werden soll die Funktion E 1 . E 2 . E 3 = A.The operation of the circuit arrangement is as follows: Realized should be the function E 1. E 2. E 3 = A.
Werden die Eingangsübertrager 1, 2 und 3 gleichzeitig von wechselspannungsförmigen Eingangssignalen an E 1, E 2 und E 3 beaufschlagt, so führt der Ausgang A ein wechselspannungsförmiges Ausgangssignal.The input transformers 1, 2 and 3 are simultaneously of alternating voltage When input signals at E 1, E 2 and E 3 are applied, output A carries an alternating voltage Output signal.
Die Eingangssignale werden auf der Sekundärseite der übertrager 1, 2 und 3 durch die Dioden 11, 12,. 18, 19, 23 und 24 in Verbindung mit Glättungskondensatoren 13, 20 und 25 gleichgerichtet. Die Induktivitäten 14, 21 und 26 bewirken eine zusätzliche Glättung der gleichgerichteten Eingangs signale. Zur Spannungsstabilisierung der gleichgerichteten Eingangssignale sind an die Zuleitung zum Übertrager 4 des Sperrschwingers Zenerdioden 15, 22 und 28 angeschaltet. Das Signal des Eingangs E 1 wirkt über den Spannungsteiler 16, 17 und die Primärwicklung 41 des Ubertragers 4 auf die Basis'des Transistors 5, während das Signal des Eingangs E 2 über die Primärwicklung 42 des Übertragers 4 das Kollektorpotential fur den Transistor 5 liefert. Das Signal des Eingangs E 3 bildet nach Gleichrichtung und Glättung die negative Versorgungsspannung für den Emitter des Transistors 5. Die Induktivität 26 im Kreis des Eingangs E 3 hat darüber hinaus die Aufgabe zu verhindern, daß der Emitter des Eransistors 5 direkt, d.h. wechselstrommäßig, an O-Potential liegt.The input signals are on the secondary side of the transmitter 1, 2 and 3 through the diodes 11, 12 ,. 18, 19, 23 and 24 in conjunction with smoothing capacitors 13, 20 and 25 rectified. The inductances 14, 21 and 26 cause an additional one Smoothing of the rectified input signals. To stabilize the voltage of the rectified input signals are to the feed line to the transformer 4 of the blocking oscillator Zener diodes 15, 22 and 28 switched on. The signal of input E 1 acts via the Voltage divider 16, 17 and the primary winding 41 of the transformer 4 on the Basis'des Transistor 5, while the signal of the input E 2 via the primary winding 42 of the Transformer 4 supplies the collector potential for transistor 5. The signal of the Input E 3 forms the negative supply voltage after rectification and smoothing for the emitter of the transistor 5. The inductance 26 in the circuit of the input E 3 also has the task of preventing the emitter of the transistor 5 directly, i.e. in terms of alternating current, at 0 potential.
Durch den Transistor 5 fließt, bedingt durch die Spannungsteilung der Widerstände 16 und 17 im Basiskreis, zunächst ein kleiner Kollektorstrom. Dieser Strom wird mit Hilfe der als Rückkopplungswicklugg wirkenden Wicklung 41 im Basiskreis des Transistors 5 schnell vergrößert. Die Höhe der Rückkopplungsspannung bestimmt den maximal möglichen Kollektorstrom. Der Widerstand 29 dient zur Kollektorstrombegrenzung. Ist der Maximalwert erreicht, d.h. der Ausdruck dic wird Null, so wird keine Spannung mehr in die Primär- dt wicklungen 41 und 42 des Übertragers 4 induziert, und der Transistor 5 schaltet in den Sperrzustand. Dabei entsteht eine Rückschlagspannung entgegengesetzter Polarität. Hierauf wiederholt sich periodisch dieser Vorgang, d.h. der Transistor wechselt periodisch zwischen den Schaltzuständen "Ein" und "Aus", solange alle Eingangssignale an E 1, E 2 und E 3 anstehen. Die gleichgerichtete Signalspannung wird somit in eine nahezu rechteckförmige Impulsspannung umgeformt und auf die Sekundärseite 43 des Übertragers 4 übertragen, wo sie nach Verstärkung durch den Transistor 6 dem Ausgang A zugeführt wird.Flows through the transistor 5 due to the voltage division of resistors 16 and 17 in the base circuit, initially a small collector current. This Current is generated with the aid of the winding 41 acting as a feedback winding in the base circuit of the transistor 5 increased rapidly. The level of the feedback voltage is determined the maximum possible collector current. The resistor 29 is used to limit the collector current. If the maximum value is reached, i.e. the expression dic becomes zero, there is no voltage induced more in the primary dt windings 41 and 42 of the transformer 4, and the Transistor 5 switches to the blocking state. This creates a kickback tension opposite polarity. This process is then repeated periodically, i.e. the transistor changes periodically between the switching states "On" and "Off", as long as all input signals are present at E 1, E 2 and E 3. The rectified Signal voltage is thus converted into an almost square-wave pulse voltage and transmitted to the secondary side 43 of the transformer 4, where they are amplified is fed to the output A through the transistor 6.
Beim Auftreten einer beliebigen Störung an der Schaltung anordnung, z.B. durch Bauelementenausfall, Kurzschluß oder Unterbrechung, kann kein Signal am Ausgang A ausgegeben werden. Bci einem Ausfall des Transistors 5 kann die Sperrschwingerschaltung nicht ausschwingen. Das gleiche gilt für X derungen der Widerstandswerte gegen 0 bzw. gegen Bei einem Kurzschluß der Gleichrichterdioden werden die übertragenen Eingangs signale durch den hohen induktiven Widerstand der Induktivitäten stark gedämpft, so daß die Sperrschwingerschaltung ebenfalls nicht ausschwingen kann.If any fault occurs in the circuit arrangement, e.g. due to component failure, short circuit or interruption, no signal can be generated output at output A. Bci a failure of the transistor 5, the blocking oscillator circuit not swing out. The same applies to X changes in the resistance values towards 0 or against In the event of a short circuit in the rectifier diodes, the transmitted Input signals are strong due to the high inductive resistance of the inductors damped so that the blocking oscillator circuit cannot swing out either.
Die Ausgabe eines Fehlsignals wird somit verhindert.The output of an incorrect signal is thus prevented.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702064837 DE2064837A1 (en) | 1970-12-24 | 1970-12-24 | Circuit arrangement for the implementation of logical functions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702064837 DE2064837A1 (en) | 1970-12-24 | 1970-12-24 | Circuit arrangement for the implementation of logical functions |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2064837A1 true DE2064837A1 (en) | 1972-08-10 |
Family
ID=5792797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702064837 Pending DE2064837A1 (en) | 1970-12-24 | 1970-12-24 | Circuit arrangement for the implementation of logical functions |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2064837A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0033436A1 (en) * | 1980-01-30 | 1981-08-12 | Siemens Aktiengesellschaft | Dual-channel data processing system for ensuring the safety of railways |
-
1970
- 1970-12-24 DE DE19702064837 patent/DE2064837A1/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0033436A1 (en) * | 1980-01-30 | 1981-08-12 | Siemens Aktiengesellschaft | Dual-channel data processing system for ensuring the safety of railways |
EP0033436B1 (en) * | 1980-01-30 | 1983-04-20 | Siemens Aktiengesellschaft | Dual-channel data processing system for ensuring the safety of railways |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0309892B1 (en) | Switching power supply | |
DE1933713A1 (en) | Circuit arrangement for the implementation of logical functions | |
DE2023715A1 (en) | Controlled drive device for the laundry drum of a washing machine | |
DE2411871C2 (en) | Circuit arrangement for the floating transmission of signals via isolating points in telecommunications systems | |
DE2064837A1 (en) | Circuit arrangement for the implementation of logical functions | |
EP0642295B1 (en) | Electronic ballast for a load, for example a discarge lamp | |
DE1950331C3 (en) | Circuit arrangement for the implementation of logical functions | |
DE2014135C3 (en) | Circuit arrangement for the implementation of logical functions | |
DE3238127A1 (en) | ARRANGEMENT FOR CONTROLLING SEMICONDUCTOR CIRCUITS | |
DE2110723C3 (en) | Delay element for a logical alternating voltage system | |
DE2264016C3 (en) | Circuit arrangement for expanding the logical link in the case of a fail-safe AND element | |
DE2064809A1 (en) | Circuit arrangement for the implementation of logical functions | |
DE69313094T2 (en) | Converter for operating discharge lamps with heating coils through a resonance circuit | |
DE2148072A1 (en) | CIRCUIT ARRANGEMENT FOR MONITORING BINARY SIGNALS FOR ANTIVALENCE | |
DE1638962A1 (en) | Circuit with controllable rectifiers | |
DE2544427C2 (en) | Circuit arrangement for the implementation of logical functions | |
DE2150533C3 (en) | Circuit arrangement for the logical combination of AC input signals | |
DE2631388C3 (en) | Circuit arrangement for the control pulse generation of a pulse width-controlled switching regulator transistor | |
DE2359125C3 (en) | Circuit arrangement for the logical combination of AC input signals | |
DE3005527C2 (en) | Ignition pulse generation for a decoupling thyristor between an inverter and the DC voltage source feeding it | |
DE2353969A1 (en) | PROTECTIVE CIRCUIT FOR DETECTING THE SIMULTANEOUS VOLTAGE SUPPLY TO TWO OPPOSITE ARRANGEMENTS | |
DE1950330B2 (en) | Inverting circuit for failsafe logic network - uses AC voltage coupling and blocking oscillator | |
DE1513682C (en) | Power supply equipment, in particular for motor vehicles | |
DE29521223U1 (en) | Power supply connected in parallel | |
EP0061049A1 (en) | Control circuit for a switched vertical deflection circuit of a television receiver |