DE2917942A1

DE2917942A1 - Schwellenschaltung

Info

Publication number: DE2917942A1
Application number: DE19792917942
Authority: DE
Inventors: Claude Jan Principe Freder Can; Karel Hart; Maurice Vincent Whelan
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1978-05-11
Filing date: 1979-05-04
Publication date: 1979-11-22
Also published as: NL7805068A; HK19783A; FR2425771A1; GB2021346B; CA1141441A; US4326136A; DE2917942C2; JPH0237729B2; JPS54163665A; GB2021346A; FR2425771B1

Description

N.V. Philips' Bloeilampenfabrieksn, Eindhoven

18.10.1978 . 1 PHN.9118

"Schwellenschaltung"

Die Erfindung bezieht sich auf eine Schwellenschaltung mit einem ersten Feldeffekttransistor von einem ersten Leitungstyp mit einer Gate-Elektrode, einer Source-Elektrode und einer Drain-Elektrode, einem zweiten Feldeffekttransistor von einem zweiten, komplementären Leitungstyp mit einer Gate-Elektrode, einer Source-Elektrode und einer Drain-Elektrode, einem Eingangsanschlusspunkt, der mit den Gate-Elektroden des ersten und des zweiten Feldeffekttransistors verbunden ist, einem Ausgangsanschlusspunkt, der mit den Drain-Elektroden des ersten und des zweiten Feldeffekttransistors verbunden ist, einem ersten bzw. zweiten Speisungsanschlusspunkt, der mit der Source-Elektrode des ersten bzw. zweiten Feldeffekttransistors verbunden ist, und ersten Mitteln zum Anlegen einer Speisespannung zwischen dem ersten und dem zweiten Speisungsanschlusspunkt.

Derartige Schaltungen sind z.B. als Inverter in logischen Schaltungen allgemein bekannt. Siehe dazu z.B. "Proceedings of the IEEE", Juli 1971» Band 59, Nr. 7, Seiten 1044-1058 Fig. I6a. Bei derartigen Schaltungen ist die Grosse der Speisespannung für den dynamischen Bereich der Ausgangsspannung mitbestimmend. Daher ist es erwünscht, dass die Speisespannung in bezug auf die Schwellenspannung der verwendeten Transistoren verhältnismässig hoch ist, z.B. 10 V Speisespannung in bezug auf eine Schwellenspannung von

909847/0639

18.10.1978 ^* / " " *■" ^: ΡΗν.9118

z.B. 1 V. Es stellt sich aber heraus, dass dann der Hub der Eingangsspannung, der erforderlich ist, um die Ausgangsspannung von dem einen aussersten Wert zu dem anderen aussersten Yert ändern zu lassen, ebenfalls in bezug auf diese Schwellenspannung verhältnismässig gross ist, wodurch diese Schaltungen weniger gut zur Anwendung als Schwellenschaltung geeignet sind, weil dann der Schwellenpegel ungenau definiert ist und die Umschaltgeschwindigkeit beschränkt ist.

Die Erfindung hat die Aufgabe, eine Schwellenschaltung der obenerwähnten Art anzugeben, bei der ein geringerer Hub des Eingangssignals erforderlich ist, um das Ausgangssignal von dem einen äussersten Wert zu dem anderen äussersten Wert ändern zu lassen.

Um die Aufgabe zu erfüllen, ist die Erfindung dadurch gekennzeichnet, dass zweite Mittel zum Anlegen einer Gleichspannung zwischen den Gate-Elektroden des ersten und des zweiten Feldeffekttransistors mit einer Polarität gleich der der anzulegenden Speisespannung vorhanden sind.

Der benötigte Spannungshub am Eingang, um die Ausgangsspannung von dem einen äussersten Wert zu dem anderen äussersten Wert ändern zu lassen, ist minimal, wenn die genannte Gleichspannung zwischen den Gate-Elektroden des ersten und des zweiten Feldeffekttransistors in derselben Grössenordnung wie die anzulegende Speisespannung abzüglich der Summe der Schwellenspannungen des ersten und des zweiten Feldeffekttransistors liegt.

Für viele Anwendungen, z.B. in einem Analog/ Digita'l-Wandler, ist es wünschenswert, dass der Schwellwert der .Schwellenschaltung in bezug auf die Speisespannung frei gewählt werden kann.

Eine erste Ausführungsform einer Schwellenschaltung ist dazu durch dritte Mittel zum Anlegen einer Gleichspannung zwischen dem Eingangsanschlusspunkt und der Gate-Elektrode des' ersten Feldeffekttransistors gekennzeichnet. Die Gleichspannung zwischen dem Eingangsanschlusspunkt und -der Gate-Elektrode des ersten Transistors verschiebt dabei

909847/0639

ORKaiNÄL INSPECTED

18.10.1978 2> % PHN.9118

den Kippunkt um einen Wert gleich dieser Gleichspannung.

Eine Ausführungsform einer derartigen Schwellenschaltung mit einer Gleichspannung zwischen dem Eingangsanschlusspunkt und der Gate-Elektrode des ersten Transistors und einer Gleichspannung zwischen den Gate-Elektroden des ersten und des zweiten Transistors ist dadurch gekennzeichnet, dass die genannten dritten Mittel enthalten: einen ersten Widerstand, der zwischen dem Eingangsanschlusspunkt und der Gate-Elektrode des ersten.Feldeffekttransistors angeordnet ist, wobei die zweiten Mittel durch einen zweiten Widerstand gebildet werden, der zwischen den Gate-Elektroden des ersten und des zweiten Feldeffekttransistors angeordnet ist, und Mittel, mit deren Hilfe ein Gleichstrom durch die Reihenschaltung des ersten und des zweiten Wider-Standes geschickt wird.

Wenn die Gleichspannung zwischen dem Eingangsanschlusspunkt und der Gate-Elektrode des ersten Transistors und die Gleichspannung zwischen den Gate-Elektroden des ersten und des zweiten Transistors in bezug auf die Gate-Elektrode des ersten Transistors dieselbe Polarität aufwei-' sen, ist es vorteilhaft, dass die genannten dritten Mittel mit wenigstens einem Teil der genannten zweiten Mittel gemeinsam sind.

Eine Ausführungsform einer derartigen Schwellenschaltung ist dadurch gekennzeichnet, dass die genannten zweiten und dritten Mittel einen ersten Widerstand zwischen dem Eingangsanschlusspunkt und der Gate-Elektrode des ersten Feldeffekttransistors und einen zweiten Widerstand zwischen dem Eingangsanschlusspunkt und der Gate-Elektrode des zweiten Transistors sowie Mittel enthalten, mit deren Hilfe ein Gleichstrom durch die Reihenschaltung des ersten und des zweiten Widerstandes geschickt wird.

Bei den Ausführungsformen, bei denen ein

Gleichstrom durch den ersten und den zweiten Widerstand geschickt wird, ist es vorteilhaft, dass die genannten Mittel zum Hindurchschicken eines Gleichstroms durch Mittel zum Anlegen einer Gleichspannung über der Reihenschaltung des ersten und des zweiten Widerstandes gebildet werden.

909847/0639

ORIGINAL INSPECTED

18.10.1978 Jf *£■ PHN.9118

Ein Analog/Digital-Wandler kann mit Hilfe -von Schwellenschaltungen verwirklicht werden, wenn eine Anzahl dieser Schaltungen mit voneinander verschiedenen Schwellen mit einem gemeinsamen Signaleingang kombiniert werden. Die Ausführungsformen der Schwellenschaltung nach der Erfindung, bei denen die Gleichspannung zwischen den Gate-Elektroden des ersten und des zweiten Transistors mit Hilfe des zweiten Widerstandes erhalten und die Schwellwertverschiebung mit Hilfe des ersten Widerstandes erreicht wird, erweisen sich als besonders geeignet zur Anwendung in einem Analog-Digital-Wandler. Um dies zu erreichen ist diese Schwellenschaltung dadurch gekennzeichnet, dass die Schwellenschaltung eine erste Reihenschaltung von η Widerständen zwischen einem ersten und einem zweiten Punkt und eine zweite Reihenschaltung von η Widerständen zwischen dem zweiten Punkt und einem dritten Punkt enthält; dass jeweils der i. Widerstand aus· der ersten Reihenschaltung, von dem ersten Punkt her gerechnet, zwischen die Gate-Elektroden eines i. und eines (i+i). Feldeffekttransistors vom ersten Leitungstyp und jeweils der i. Widerstand aus der zweiten Reihenschaltung, von dem zweiten Punkt her gerechnet, zwischen die Gate-Elektroden eines i. und eines (i+i). Feldeffekttransistors vom zweiten Leitungstyp aufgenommen ist, wobei i eine, positive ganze Zahl zwischen 1 und η ist; dass jeweils die Source-Elektrode des i. Feldeffekttransistors vom ersten Leitungstyp gemeinsam mit der Drain-Elektrode des i. Feldeffekttransistors vom zweiten Leitungstyp mit einem i. Ausgangsanschlusspunkt verbunden ist; dass die Source-Elektroden der n+1 Feldeffekttransistoren vom ersten Leitungstyp gemeinsam mit dem ersten Speisungsanschlusspunkt verbunden sind; dass die Source-Elektroden der n+1 Feldeffekttransistoren vom zweiten Leitungstyp gemeinsam mit dem zweiten Speisungsanschlusspunkt verbunden sind, und dass Mittel vorhanden sind, mit deren Hilfe Gleichströme durch die erste

"und die zweite Reihenschaltung geschickt werden.

Jedes Paar i-ter Transistoren bildet bei dieser Ausfuhrungsform eine Schwellenschaltung nach der Erfindung". Zwischen den Gate-Elektroden jeweils der beiden i-ten Tran-

909847/0839

ORIGINAL INSPECTED

18.10.1978 & i& PHN.9118

sistoren ist stets die gleiche Anzahl von Widerständen vorhanden. Wenn diese alle denselben Wert aufweisen, ist für jedes Paar der Widerstandswert zwischen den beiden Gate-Elektroden gleich, so dass auch die Gleichspannungen dazwischen gleich sind.

Wenn der zweite Punkt zwischen den beiden Reihenschaltungen als Eingang gewählt wird, ist von diesem Eingang her die Anzahl von Widerständen zu der Gate-Elektrode des Transistors vom ersten Leitungstyp jedes i-ten Paares stets anders, so dass auch der Schwellwert stets anders ist. Wenn diese Widerstände einander gleich sind, ist der Schwellwert jeder folgenden Schwellenschaltung in der Reihe, die von i = 1 zu i = n+1 geht, stets um eine Spannung IR höher, wobei I den Gleichstrom durch diese Widerstände und ' 15 R den Wert jedes dieser Widerstände darstellen. Wenn die Ruhespannung an diesem Eingang niedriger als der niedrigste Schwellwert ist, wird beim Anlegen einer Eingangsspannung die Anzahl von Schwellenschaltungen, deren Schwelle überschritten wird, ein Mass für diese Eingangsspannung sein. Aehnliches trifft zu, wenn jeder andere Punkt der beiden Reihenschaltungen von η Widerständen, z.B. der genannte erste Punkt, als Signaleingang gewählt wird.

Die zuletzt genannte Ausführungsform kann dadurch näher gekennzeichnet sein, dass die genannten Mittel, mit deren Hilfe Gleichströme hindurchgeschickt werden, durch eine Gleichspannungsquelle zwischen dem ersten und dem dritten Punkt gebildet werden.

Dabei ist es vorteilhaft, dass ein Eingangswiderstand zwischen den ersten Punkt und einen Punkt auf konstanter Spannung zur Aufnahme eines Signaleingangsstroms aufgenommen ist. Dieser Signaleingangsstrom führt über dem Eingangswiderstand eine Signalspannung herbei, die, weil über jedem Widerstand der ersten und der zweiten Reihenschaltung eine Gleichspannung vorhanden ist, an jedem Punkt dieser Reihenschaltungen vorhanden ist.

Dabei ist eine weitere vorteilhafte Massnahme dadurch gekennzeichnet, dass die Schwellenschaltung eine Einstellstromquelle enthält, mit deren Hilfe ein Einstell-

909847/0639 ORIGINAL INSPECTED

18.10.1978 AA ir " ' -"- ■- ^: PKH.9118

strom durch den Eingangswiderstand geschickt wird.

Mittels dieser Einstellstromquelle kann die Ruheeinstellung des Signaleingangs geregelt werden.

Da es zum Erhalten einer vielseitigen Anwendbarkeit oft erwünscht ist, Schaltungen nur teilweise als integrierte Schaltung auszuführen, kann die Erfindung auch gekennzeichnet werden durch eine erste und eine zweite Yiderstandsbahn, wobei diese Bahnen in im wesentlichen parallelen Richtungen verlaufen; eine Reihe von η ersten Feldeffekttransistoren von einem ersten Leitungstyp, die in einer Reihe im wesentlichen parallel zu der ersten Widerstandsbahn liegen; eine Reihe von η zweiten Feldeffekttransistoren von einem zweiten, komplementären Leitungstyp, die in einer Reihe im wesentlichen parallel zu der zweiten Widerstandsbahn liegen, wobei jeweils ein erster Feldeffekttransistor einem zweiten Feldeffekttransistor gegenüber liegt; eine erste Leiterbahn, die im wesentlichen parallel zu der Reihe erster Feldeffekttransistoren liegt, und eine zweite Leiterbahn, die im wesentlichen parallel zu der Reihe zweiter Feldeffekttransistoren liegt, wobei die Gate-Elektroden der ersten Feldeffekttransistoren jeweils mit der ersten Widerstandsbahn, die Gate-Elektroden der zweiten Feldeffekttransistoren jeweils mit der zweiten Widerstandsbahn, die Source-Elektroden der ersten Feldeffekttransistoren jeweils mit der ersten Leiterbahn, die Source-Elektroden der zwei ten Feldeffekttransistoren jeweils mit der zweiten Leiterbahn und die Drain-Elektroden der jeweiligen ersten Feldeffekttransistoren mit den Drain-Elektroden der gegenüberliegenden zweiten Feldeffekttransistoren verbunden sind.

Diese Struktur kann sehr einfach mit z.B. externen Verbindungen und Einzelteilen zu einer Schwellenschaltung erweitert werden. Die integrierte Schaltung ist dabei sehr kompakt mit minimalen Verbindungen zwischen den Transistorpaaren vom ersten und vom zweiten Leitungstyp, während die Anzahl einander kreuzender Verbindungen auf ein Mindestmass beschränkt bleiben kann.

Bei dieser integrierten Schaltung ist es vor- - teilhaft, dass die ersten Feldeffekttransistoren mit ihrem

909847/0639

ORIGINAL INSPECTED

0.

18.10.1978 X PHN.9118

Kanal parallel zu der ersten Widerstandsbahn zwischen der ersten Widerstandsbahn und der ersten Leiterbahn liegen, wobei von dieser ersten Widerstandsbahn bzw. dieser ersten Leiterbahn Abzweigungen zu den Gate-Elektroden bzw. Source-Elektroden der ersten Feldeffekttransistoren führen, und dass die zweiten Feldeffekttransistoren mit ihrem Kanal parallel zu der zweiten Widerstandsbahn zwischen der zweiten Widerstandsbahn und der zweiten Leiterbahn liegen, wobei von dieser zweiten Widerstandsbahn bzw. von dieser zweiten Leiterbahn Abzweigungen zu den Gate-Elektroden bzw. Source-Elektroden der zweiten Feldeffekttransistoren führen.

Durch diese Massnahme können die beiden Widerstandsbahnen und die beiden Leiterbahnen mit den Source- und Gate-Elektroden der beiden Reihen von Transistoren ohne einander kreuzende Verbindungen verbunden werden.

Dabei ist es weiter günstig, dass die beiden

Widerstandsbahnen zwischen den beiden Reihen von Feldeffekttransistoren liegen, und dass die beiden Leiterbahnen zu beiden Seiten der beiden Reihen von Transistoren liegen. Was die Verbindungen zwischen den Drain-Elektroden der einander gegenüber liegenden Transistoren anbelangt, kann die integrierte Schaltung näher dadurch gekennzeichnet sein, dass beide Widerstandsbahnen mit einer Isolierschicht überzogen sind, und dass die Drain-Elektroden jeweils beider einander gegenüber liegender Feldeffekttransistoren mit dritten Leiterbahnen, die über diese Isolierschicht führen, verbunden sind.

Um Verbindungen mit diesen dritten Leiterbahnen herstellen zu können, kann die integrierte Schaltung weiter dadurch gekennzeichnet sein, dass sich die genannten dritten Leiterbahnen an dritte Bahnen aus demselben Material wie die erste und die zweite Widerstandsbahn anschliessen, wobei diese dritten Bahnen ebenfalls mit einer Isolierschicht überzogen sind und sich in Richtungen im wesentliehen senkrecht zu der Richtung der ersten Leiterbahn unter diese erste Leiterbahn hindurch erstrecken.

Eine weitere für die Integration geeignete Massnahme zur Lösung der angegebenen Aufgabe ist dadurch

'909847/0639

ORlGfNAL INSPECTED

29T7.942..

j" ■' JKi ~Z ~ ϊ''1*' "" Γ "I i-r- . —' ;v. ~~ ■

18.10.1978 Jg ' PHN.9118

gekennzeichnet, dass eine vierte Leiterbahn vorhanden ist, über die ein Ende der ersten Widerstandsbahn mit demjenigen Ende der zweiten Widerstandsbahn verbunden wird, das nicht dem genannten Ende der ersten Widerstandsbahn gegenüber li,egt.

Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:

Fig. la eine bekannte CMOS-Inverterschaltung, Fig. Ib ein zu der Schaltung nach Fig. 1a gehöriges Diagramm,

Fig. Ic ebenfalls ein zu der Schaltung nach Fig. la gehöriges Diagramm,

Fig. 2a eine erste Ausführungsform einer Schaltung nach der Erfindung,

Fig. 2b ein zu der Schaltung nach Fig. 2a gehöriges Diagramm,

Fig. 3a eine zweite Ausführungsform einer Schaltung nach der Erfindung,

Fig. 3b eine verbesserte Form der Schaltung nach Fig. 3a,

Fig. 3c ein zu der Schaltung nach Fig. 3^> gehöriges Diagramm,

Fig. 4 eine bevorzugte Ausführungsform der Schaltung nach der Erfindung mit mehreren Schwellen,

Fig. 5 eine Abwandlung eines Teiles der Schaltung nach Fig. 4,

Fig. 6 den Prinzipaufbau einer integrierten Schaltung, in der die Widerstände und Transistoren der Schaltung nach Fig. 4 auf sehr kompakte Weise angeordnet sind,

Fig. 7 einen Teil der Fig. 6 in detaillierterer Form,

. Fig. 8 einen Schnitt durch einen p-Kanaltransistor aus der Schaltung nach Fig. 7 längs der Linie VIII-VIII,

Fig. 9 einen Schnitt durch einen n-Kanaltransistor aus der Schaltung nach Fig. 7 längs der Linie IX-IX,

9098A7/0639

ORIGINAL INSPECTED

18.10.1978 J? PHN.9118

Fig. 10 einen Schnitt durch die Schaltung nach Fig. 7 längs der Linie X-X, und

Fig. 11 einen Schnitt durch die Schaltung nach Fig. 7 längs der Linie XI-XI.

Fig. 1a zeigt eine bekannte CMOS-Inverterschaltung mit einem p-Kanalfeldeffekttransistor T und einem n-Kanalfeldeffekttransistor T . Die Gate-Elektroden beider

Feldeffekttransistoren T und T sind mit einem Eingangsanschlusspunkt 1 und die Drain-Elektroden mit einem Ausgangsanschlusspunkt 2 verbunden. Weiter ist die Source-Elektrode des Transistors T mit einem Speisungsanschlusspunkt 3 und die Source-Elektrode des Transistors T mit einem Speisungsanschlusspunkt h verbunden.

Wenn die Spannungen an den Anschlusspunkten 1, 2, 3 bzw. k gleich V., V , V , bzw. V sind, zeigt Fig. 1b

1 O CLCl SS '

ein Diagramm, das die Beziehung zwischen der Ausgangsspannung V und der Eingangsspannung V. darstellt. Wenn die Eingangsspannung V. gleich V ist, ist der Transistor T

1 SS IX

nichtleitend* und der Transistor T leitend und ist die Ausgangsspannung V (in unbelastetem Zustand) gleich V,,. Wenn die Eingangsspannung V. zunimmt und die Schwellenspannung

V des Transistors T überschreitet (V. = V + V ), wird der Transistor T leitend, während der Transistor T weniger gut leitend wird, wodurch V abnimmt. Wenn die Eingangsspannung V. die Schwellenspannung V des Transistors T überschreitet (V. = V,, - V ), wird der Transistor T nicht-

ι dd P P

leitend und ist die Ausgangsspannung V gleich V .

O SS

Im Umschaltbereich AV ist die Ausgangsspannung

V nicht genau definierbar und hängt von verschiedenen Parametern ab. Dadurch lässt sich kein genauer Kippunkt definieren.

Fig. Ic zeigt die gleiche Kennlinie wie Fig. 1b

für V,, - V = V + V . Da in der Kennlinie nach Fig. 1b dd ss η ρ ^ö

gilt, dass AV = V.,-V -V -V ist, gilt in der Kennlinie nach Fig. 1c: Δν = O. Der Umschaltpunkt ist bei V. - V +

V . genau definiert. Dabei ist es jedoch nachteilig, dass

der Spannungshub V,,-V des Ausgangssignals V in bezug

ClCX SS O

auf den Hub im Falle der Fig. 1b, z.B. 2 Y in bezug auf 10 V

909847/0639

ORIGINAL INSPECTED

18.10.1978 ^ν V6 PHN.9118

herabgesetzt ist.

Fig. 2a zeigt eine Schwellenschaltung nach der Erfindung. Diese entspricht der Schaltung nach Fig. 1a unter Hinzufügung einer Spannungsquelle 5» die in diesem Beispiel eine Spannung &V = V,,-V -V -V führt und zwischen den Gate-Elektroden der Transistoren T und T liegt.

ρ η

Fig. 2b zeigt das zugehörige Diagramm, das dem Diagramm nach Fig. 1b entspricht, wobei jedoch die Ausgangsspannung V gleich V,, bleibt, solange die Eingangsspannung

V. den Wert V + V + Δν nicht überschritten hat. Denn erst 1 ss η

bei V. ■= V +V + AV wird der Transistor T leitend. Da 1 ss η η

davon ausgegangen wird, dass die Quelle 5 eine Spannung

AV = V,,-V -V -V führt, gilt denn auch: V. = V^ - V : dd s s η ρ ι dd ρ

dies ist der Wert V., bei dem der Transistor T nichtleitend wird. Die Ausgangsspannung V weist also einen schroffen Uebergang von V, , zu V für V. = V + AV + V = V,, ⁰ dd ss .1 ss η dd

V auf, ohne dass auf einen grossen Ausgangsspannungshub verzichtet werden muss.

Die Spannung der Quelle 5 braucht nicht notwendigerweise den Vert AV aufzuweisen. Denn jeder Wert zwischen 0 und ÄV hat eine Verbesserung zur Folge. Wenn die Quelle 5 eine Spannung V führt, ist die Breite des Uebergangsbe-

reiches gleich AV - V in bezug auf eine Breite AV in der Situation nach Fig. 1b.

Fig. 3a zeigt eine Möglichkeit, die Eingangsspannung V., bei der die Schwelle der Schwellenschaltung überschritten wird, unabhängig von V + V + AV zu wählen.

S S Xl

Dazu ist die Schaltung nach Fig. 2a mit einer Spannungsquelle 6 zwischen der Gate-Elektrode des Transistors T und dem Eingangsanschlusspunkt 1 erweitert. Wenn diese Spannungsquelle eine Spannung V^ führt, liegt der Kippunkt bei

V. = V + V + AV - V, . ■
ι ss η b

Wenn die Polarität der Spannung V, in bezug auf die Gate-Elektrode des Transistors T gleich der der Span- ™ nung ÄV ist, können die Quellen 5 und 6 kombiniert werden. Eine solche Schaltung zeigt Fig. 3b. Dabei ist zwischen dem Eingangsanschlusspunkt 1 und der Gate-Elektrode des Transistors T eine Spannungsquelle 51 und zwischen dem Ein-

909847/0639

' ORIGINAL INSPECTED

18.10.1978 Vf Ab " '" . ' PHN.9118

gangsanschlusspunkt 1 und der Gate-Elektrode des Transistors T eine Spannungsquelle 52 angeordnet. Die Spannungsquelle 51 entspricht dann der Quelle 6 der Fig. 3a und die Reihenschaltung der Quelle 51 und der Quelle 52 entspricht der Quelle 5 in Fig. 3a.

Wenn die Quelle 51 eine Spannung mAV und die Quelle 52 eine Spannung (i-m)&V führt, ist die Gesamtspannung zwischen den Gate-Elektroden der Transistoren T und T gleich AV und von dem Parameter m unabhängig. Der Kipppunkt liegt dann bei V. = V +V + (i-m)^V und kann durch die Wahl des Parameters m eingestellt werden. Fig. 3d. zeigt dabei die Kennlinien für m = 1 , 3/4, 1/2, 1/4 und 0.

Die Schaltungen nach den Figuren 3a und Jh sind besonders gut dazu geeignet, zu einer Schaltung mit mehreren Schwellen, z.B. für einen Analog/Digital-Wandler, zusammengebaut zu werden. Fig. 4 zeigt eine solche Schaltung mit vier Schwellen. Die Schaltung enthält zwischen den Punkten 21 und 31 eine erste Reihenschaltung von "Widerständen R₁,

R ₁, R „, R und R_ und zwischen den Punkten 31 und 11 die P1 P^ P_J &■

Reihenschaltung von Widerständen R , R .., R , R und R. . Weiter enthält die Schaltung die p-Kanaltrans is t oren T ₁, T , T und T-. und die n-Kanaltransistoren T ., T , T und T .. Die Gate-Elektrode des Transistors T , T , T „, T r, T _Λ, T , T bzw. T . ist mit dem Verbindungspunkt zwischen den Widerständen R₁ und R ., , R ., und R _, R _ und

1 p1 p1 p2 p2

^RP3' ^RP3 ^{Und R}2' ^R3 ^{Und R}n1' ^Rn1 ^{Und R}n2' ^Rn2 ^{Und R}n3

R „ und Rr verbunden. Die Drain-Elektroden jedes Paares von Transistoren T_p1 und T^, T_p2 und T^, T^ und T^ bzw. T_p4 und T κ sind gemeinsam mit einem Ausgangsanschlusspunkt 21, 22, 23 bzw. 2k verbunden. Die Source-Elektroden der Transistoren T₁, T _, T „ und T . sind mit dem Speisungsanschlusspunkt 3 und die Drain-Elektroden der Transistoren ^Tn1' ^Tn2' ^T Ί ^{und T} k ^{mit dem} Speisungsanschlusspunkt k verbunden. Um durch die Widerstände zwischen den Punkten 21 und 11 einen Gleichstrom fliessen zu lassen, ist eine Zenerdiode 12 mit einer Zenerspannung V zwischen diesen Punkten

. angeordnet. Der Punkt 21 ist über einen Widerstand R mit

einem Punkt .9 konstanten Potentials verbunden. Eine Signal-

909847/0639

• ■ - '■■'■" ORlGlNALiNSPECTED '

i8.10.197e vgr . PHN.9118

Stromquelle 7 schickt Signalstrom über diesen Widerstand R

Weiter ist der Punkt 11 mit einer Einstellstromquelle 8 verbunden.

Infolge der Zenerdiode 12 ist über jedem Widerstand in dem Kreis zwischen den Punkten 21 und 11 eine konstante Spannung vorhanden. Wenn die Werte der Widerstände R₁, R₂' ^Rp3' ^Rni» ^R _n2 ^{Und R}n3 ^e±nander gleich sind, ist zwischen den Gate—Elektroden jedes Paares von Transistoren

T _Λ und T _Λ, T _ und T „, T _o und T _, T ,, und T' , dieselbe p1 n1 p2 n2 p3 n3 P^ n4

Gleichspannung vorhanden. Wenn diese Widerstände R , R , ^RP3' ^RpV ^Rn1' ^Rn2' ^Rn3 ^{Und R}n4 ^einen Wert R_q und die Widerstände R₁, R , R„ und R. einen Wert 1/2 R aufweisen, ist diese Gleichspannung zwischen den Gate-Elektroden jedes Paares gleich 1/2 V . Für eine optimale Situation muss also

gelten: V = 2Δν. Wenn die Schaltung zu η Paaren von Transistoren unter Hinzufügung von Widerständen R „ bis R und R r bis R erweitert wird, gilt in diesem Falle nach wie vor: V = 2Δν. Auf diese Weise kann also eine grosse Anzahl von Paaren mit je derselben Gleichspannung zwischen den Gate—Elektroden zusammengefügt werden.

Wenn der Punkt 31 als Signaleingang betrachtet wird, sind die Gate-Elektroden der Transistoren T .. , T , T „ bzw. T 1. über Spannungen I/16 V , 3/i6 V , 5/16 V bzw.

Il_^ 114 Z Z Z

7/16 V in bezug auf die Gleichspannung am Eingangsan-

schlusspunkt 31 verschoben. Die Schaltung nach Fig. h besteht also aus vier ineinander geflochtenen Schaltungen nach Fig. 3b mit für die Parameter m den Werten I/8, 3/8, 5/8 bzw. 7/8.

Wenn der Punkt 11 oder der Punkt 21 als Signaleingang betrachtet wird, kann die Schaltung als vier ineinander geflochtene Schaltungen nach Fig. 3a betrachtet werden.

Die Signalstromquelle 7 schickt ein Signal durch den Widerstand R , über dem eine Signalspannung V. entsteht. Diese Signalspannung ist ebenfalls an jedem Punkt des Widerstandskreises zwischen den Punkten 21 und 11, jedoch in bezug auf den Gleichspannungspegel verschoben, vorhanden.

Wenn mit der Einstellstromquelle 8, die zugleich

909847/0639

ORIGINAL INSPECTED

18.10.1978 - ¥5 : : PHiJ-. 9118

den Ruhestrom für die Zenerdiode 12 liefert, die Ruhespannung über dem Widerstand R derart eingestellt wird, dass beim Fehlen von Signalstrom alle Transistoren T ₁ bis T ^ leitend und alle Transistoren T ^ bis T . nichtleitend sind, führen alle Ausgänge 21 bis 2k eine Spannung V

S S

Wenn Signalstrom angeboten wird, werden bei zunehmendem Signalstrom nacheinander die Transistoren T .., T , T _ und

T ι leitend und werden die zugehörigen Transistoren T _Λ bis p4 nl

T 2, gesperrt, so dass nacheinander die Ausgänge 21, 22, 23 und 2k die Spannung V , führen werden. Eine Spannung V,. an einem Ausgang kann als ein logischer Pegel "1" und eine Spannung V als ein lpgischer Pegel "0" betrachtet werden. Venn der Zustand der Ausgänge in einen digitalen Code umgewandelt wird, wird ein Analog/Digital-Wandler erhalten, wobei mit der Stromquelle 8 der Nullpunkt und mit dem Widerstand R die Schrittgrösse eingestellt werden kann, d.h.

3.

• die Signalstromänderung, die erforderlich ist, um eine Aenderüng des Zustandes eines folgenden Ausgangs herbeizuführen.

Die Schaltung nach Fig. 4 kann zu einer sehr gro'ssen Anzahl, z.B. vierundsechzig, von Paaren von Transistoren T und T erweitert werden,
η ρ

Vas die Ansteuerung und die Einstellung von ^V anbelangt, gibt es sehr viele Möglichkeiten. Bei der Schaltung nach Fig. k kann die Zenerdiode 12 durch eine Spannungsquelle eines anderen Typs ersetzt oder weggelassen werden, wenn eine Stromquelle hinzugefügt wird, die einen stabilisierten Strom durch den Widerstandskreis zwischen den Punkten 21 und 11 schickt. Wenn die Zenerdiode 12 fehlt oder wenn eine gesonderte Ruhestromschaltung für die Zenerdiode angebracht wird, kann die Einstellstromquelle 8 auch unmittelbar mit dem Widerstand R verbunden werden. Veil die Zenerdiode für Signalstrom einen Kurzschluss bildet, kann sie auch mit dem Punkt 11 verbunden werden. Ferner kann das Signal auch direkt als Spannung einem geeigneten Punkt des Widerstandskreises zwischen den Punkten 21 und 11 zugeführt werden.

Fig. 5 zeigt zur Illustrierung eine andere Weise zur Ansteuerung der Schaltung nach Fig. h. Dabei sind der

909847/0839

ORIGINAL INSPECTED

18.10.1978 /"ϊ4-- - - -- - PIfN.91 18

Einfachheit halber die Transistoren T _Λ bis T ■ und T .. bis

η1 η 4 ρ 1

T 2, nicht mehr dargestellt.

Im Vergleich zu der Schaltung nach Fig. 4 ist die Zenerdiode 12 durch zwei Zenerdioden 13 und 1^ je in Reihe mit einer Zenerspannung gleich 1/2 V ersetzt. Der

Knotenpunkt zwischen den beiden Zenerdioden ist mit dem Punkt 31 verbunden, während die Signalstromquelle 7 ebenfalls mit dem Punkt 3I verbunden ist.

Eine Schaltung der in Fig. 4 dargestellten Art wird häufig als integrierte Schaltung ausgebildet werden. Zum Erhalten einer vielseitigen Anwendbarkeit werden dann z.B. die Zenerdiode 12, der Einstellwiderstand R , die Signalstromquelle 7 und die Einstellstromquelle 8 der'Schaltung nach Fig. 4 nicht in eine solche integrierte Schaltung aufgenommen werden. Dagegen werden aber der Widerstandskreis zwischen den Punkten 4 und 11 und alle Transistoren T und T aufgenommen werden.

Das Widerstandsnetzwerk und die Feldeffekttransistoren in der Schaltung nach Fig. 4 können, wie sich herausstellt, sehr kompakt integriert werden. Fig. 6 zeigt schematisch das Verbindungsmuster auf der Oberfläche einer derartigen integrierten Schaltung.

Die integrierte Schaltung nach Fig. 6 weist zwischen den Punkten 121 und 131 eine Bahn 100 aus Widerstandsmaterial, in einer praktischen Ausführungsform aus η-Typ dotiertem Polysillzium, auf, die den Widerstandskreis zwischen den Punkten, 21 und 3I nach Fig. 4 bildet. Ebenso bildet eine Widerstandsbahn 101 zwischen den Punkten 132 und 111 den Widerstandskreis zwischen den Punkten 31 und 11 nach Fig.4. Die Punkte I3I und 132 (die dem Punkt 31 in Fig. 4 entsprechen) können, wie in Fig. 6 dargestellt ist, mittels einer Metallbahn 103 miteinander verbunden werden. Falls es wünschenswert ist, die Punkte I3I und 132"mit Anschlussstiften der integrierten Schaltung zu verbinden, kann dies auch ausserhalb der integrierten Schaltung erfolgen.

Neben der Bahn 100 werden alle Transistoren T

P und neben der Bahn 101 werden alle Transistoren T gebildet (diese Transistoren sind in Fig. 7 dargestellt). Abzwei-

SO9847/0633

OR[GlNALiNSPECTED

18.10.1978 r5" ' " PHN.9118

gungen 104 und IO5 der Widerstandsbahnen 100 bzw. 101 bilden die Anschlüsse der Gate-Elektroden aller Transistoren T bzw. T . Parallel zu der Bahn 101 erstreckt sich eine

P η
Metallbahn IO6, von der Abzweigungen 108 Verbindungen mit den Source-Elektroden aller Transistoren T herstellen. Diese Metallbahn I06 führt zu einem Anschlusspunkt h .(entsprechend Fig. 4) für die Zufuhr der Speisespannung V

S S

Ebenso erstreckt sich parallel zu der Bahn 100 eine Metallbahn 107 j von der Abzweigungen 109 Verbindungen mit allen Drain-Elektroden aller Transistoren T herstellen. Diese

P Bahn I07 führt zu einem Anschlusspunkt 3 für die Zufuhr der

Speisespannung V, . Metallbahnen 110 verbinden die Drain-Elektroden der jeweils einander gegenüber liegenden Transistoren T und T miteinander und führen jeweils über eine pn

Polysiliziumbahn 112 (um Kreuzung mit der Metallbahn I06 zu erleichtern) zu weiteren Schaltungen oder zu Ausgängen 21, 22, 23, ..., wie bei der Schaltung nach Fig. k.

Der von einer gestrichelten Linie umrahmte Teil A der integrierten Schaltung nach Fig. 6 ist in Fig. 7 in detaillierterer Form dargestellt. Darin symbolisieren die mit einer gestrichelten Linie angegebenen Rechtecke 113 die Transistoren T , deren Source-, Gate- bzw. Drain-Elektroden sich an die Abzweigungen 108, 105 bzw. die Bahnen 110 anschliessen. Ebenso symbolisieren die mit einer gestrichelten Linie angegebenen Rechtecke 114 die Transistoren T , deren Source-, Gate- bzw. Drain-Elektroden sich an die Abzweigungen IO9» 104 bzw. die Bahnen 110 anschliessen.

Zur Verdeutlichung des Aufbaus der integrierten Schaltung nach Fig. 6 zeigen die Figuren 8, 9» 10 und 11 vier in Fig. 7 angegebene Schnitte, wobei Fig. 8 einen Schnitt durch einen p-Kanaltransistor T , Fig. 9 einen Schnitt durch einen η-Kanaltransistor T , Fig. 10 einen Schnitt durch die Drain-Elektroden zweier nebeneinander liegender Transistoren T und T und Fig. 11 einen Schnitt

durch die Source—Elektroden dieser zwei Transistoren darstellen.

Die Schaltung ist in diesem Beispiel auf einem η-leitenden Substrat 115 aufgebaut, auf dem sich eine ver-

90980/0639

18.10.1978 ' ■ W··" -' "-----' : PHN". 9118

hältnlsmässig dicke Siliziumoxidschicht 116 befindet_s in der Oeffnungen (die in Fig. 7 mit den gestrichelten Linien 113 und 114 dargestellt sind) vorgesehen sind. Dies lässt sich in der Praxis dadurch erzielen, dass an den Stellen, an denen dieses Oxid erforderlich ist, das Substrat 115 oxidiert wird. In diesen Oeffnungen werden die Transistoren gebildet und sind dann gegeneinander durch das Siliziumoxid 1i6 isoliert. In einer folgenden Stufe werden in den Inseln für die η-Kanaltransistoren z.B. mit Hilfe von lonenimplantation p-leitende Gebiete 117 erzeugt. In einer folgenden Stufe werden für die p-Kanaltransistoren auf dem p~ leitenden Gebiet 117 und für die n-Kanaltransistoren auf dem η-leitenden Substrat 115 dünne Siliziumoxidschichten erzeugt, die die zu bildende Gate-Elektrode gegen das darunterliegende Halbleitermaterial isolieren. In der folgenden Stufe werden in diesem Beispiel die η-leitenden PoIysiliziumbahnen 100 und 101 zusammen mit ihren Abzweigungen 104 und 105, die auf den Gate-Isolierschichten 118 gebildet werden, und die Polysilizium—Ausgangsbahnen 112 angebracht.

In den Gebieten zwischen den Siliziumoxidschichten 116 und 118 werden nacheinander, z.B. durch Diffusion, n-leitende Schichten 119a bzw. 119b, die die Source-Elektroden bzw. die Drain-Elektroden der zu bildenden p-Kanaltransistoren T bilden, und p-leitende Schichten 12Oa bzw. 120b, die die Source-Elektroden bzw. die Drain-Elektroden der zu bildenden n-Kanaltransistoren T bilden, angebracht. In denselben Schritten werden p-leitende Kontakte 122a zum Verbinden des p-leitenden Gebietes 117 mit der zu bildenden Source-Elektrodenmetallisierung der p-Kanaltransistoren T und n-leitende Kontakte 122b zum Verbinden des η-leitenden Substrats mit der jeweiligen zu bildenden Source-Elektrodenmetallisierung der n-Kanaltransistoren T angebracht. In einer folgenden Stufe wird Siliziumoxid 123 zum Definieren von Kontaktöffnungen über den Source- und Drain-Elektroden 119a, 119t> > 120a und 120b und zum Isolieren der Polysiliziumbahnen angebracht, um Kreuzungen mit den Metallbahnen zu ermöglichen, wobei die Enden der Polysiliziumbahnen 112 freigelassen werden, um Kontakt mit den zu bildenden Metall-

9098 47/0638 ^,^ _INSPECTED

18.10.1978 ' "Ht--" ^: "--"---* - ΡΗϊϊ.9118

bahnen 110 herstellen zu können. Schliesslich werden die Metallbahnen IO6, IO7 und 110, einschliesslich der Abzweigungen 104 und 108, z.B. durch das Aufdampfen von Aluminium angebracht.
Der Prinzipaufbau der integrierten Schaltung, die das Widerstandsnetzwerk und die Transistoren T und T

P η

enthält, ist sehr kompakt. Dadurch, dass die beiden Teilnetzwerke als zwei antiparallele Bahnen ausgeführt werden, kommt jeder Transistor T eines Paares, das zusammen eine Schwellenschaltung (ohne Spannungsquellen) nach Fig. 3 bildet, neben dem zugehörigen Transistor T zu liegen, wodurch sehr kurze und einander nicht kreuzende Verbindungen zwischen ihren Drain-Elektroden erzielbar sind. Weiter können dann die Source-Elektroden aller Transistoren T , gleich wie die aller Transistoren T , über je eine Bahn mit Abzweigungen mit den Speisungsanschlusspunkten verbunden werden.

Was die Ausführung im Detail anbelangt, wie sie an Hand der Figuren 7 bis 11 beschrieben ist, sei bemerkt, dass von dieser Ausführung viele Abwandlungen möglich sind und dass sie vor allem durch den Vorgang bestimmt wird, mit dessen Hilfe die integrierte Schaltung hergestellt wird. So kann statt Siliziumoxid ein anderes Isoliermaterial, z.B. Silizxumnitrid, gewählt werden. Für das Widerstandsmaterial Polysilizium .können ebenfalls andere Materialien, z.B. Titan gewählt werden. Statt aufgebrachter Widerstandsbahnen können z.B. auch Widerstandsbahnen durch eine p- oder n-Diffusion in das Substrat gebildet werden.

Was den Prinzipaufbau nach Fig. 6 anbelangt, ist es z.B. auch möglich, die Speisungsbahnen IO6 und IO7 zwischen den beiden Reihen von Transistoren und die Widerstandsbahnen 100 und 101 zu beiden S_eiten der beiden Reihen von Transistoren anzubringen.

909847/0639

κ—

ORIGINAL INSPECTED

Leerseite

Claims

291794a

I8.IO.I978 1 PHN.9118

PATENTANSPRUECHE:

Π·/ Schwellenschaltung mit einem ersten Feldeffekttransistor von einem ersten Leitungstyp mit einer Gate-Elektrode, einer Source-Elektrode und einer Drain-Elektrode, einem zweiten Feldeffekttransistor von einem zweiten komplementären Leitungstyp mit einer Gate-Elektrode, einer Source-Elektrode und einer Drain-Elektrode, einem Eingangsanschlusspunkt, der mit den Gate-Elektroden des ersten und des zweiten Feldeffekttransistors verbunden ist, einem Ausgangsanschlusspunkt, der mit den Drain-Elektroden des ersten und des zweiten Feldeffekttransistors verbunden ist, einem ersten bzw. zweiten Speisungsanschlusspunkt, der mit der Source-Elektrode des ersten bzw. zweiten Feldeffekttransistors verbunden ist, und ersten Mitteln zum Anlegen einer Speisespannung zwischen dem ersten und dem zweiten Speisungsanschlusspunkt, dadurch gekennzeichnet, dass zweite Mittel (5) zum Anlegen einer Gleichspannung zwischen den Gate-Elektroden des ersten (T ) und des zweiten (T ) FeId-

p ^x η

effekttransistors mit einer Polarität gleich der der anzulegenden Speisespannung vorhanden sind (Fig. 2a). 2. Schwellenschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die genannte Gleichspannung zwischen den Gate-Elektiroden des ersten (T ) und des zweiten (T ) Feldeffekttransistors in derselben GrössenOrdnung wie die anzulegende Speisespannung abzüglich der Summe der Schwellen-

9 09 8.47;/.Q 63 9

i8.io.i978 291₂/94 2

PHNv?118

spannungen des ersten (T ) und des zweiten (T ) Feldeffekttransistors liegt (Fig. 2a).

3· Schwellenschaltung nach Anspruch 1 oder 2, gekennzeichnet durch dritte Mittel (6) zum Anlegen einer 5· Gleichspannung zwischen dem Eingangsanschlusspunkt (i) und ■ der Gate-Elektrode des ersten Feldeffekttransistors (T )

(Fig. 3a).

k. Schwellenschaltung nach Anspruch "}, dadurch gekennzeichnet, dass die genannten dritten Mittel (52) mit wenigstens einem Teil der genannten zweiten Mittel (51+52) gemeinsam sind (Fig. 3b).

5. Schwellenschaltung nach Anspruch 3» dadurch gekennzeichnet, dass die genannten dritten Mittel (6) enthalten: einen ersten Widerstand (R₁), der zwischen dem Eingangsanschlusspunkt (k) und der Gate-Elektrode des ersten Feldeffekttransistors (T₁) angeordnet ist, wobei die zweiten Mittel (5) durch einen zweiten Widerstand (R ₁ bis R„) gebildet werden, der zwischen den Gate—Elektroden des ersten (T₁) und des zweiten (T₁) Feldeffekttransistors angeordnet ist, sowie Mittel (12), mit deren Hilfe ein Gleichstrom durch die Reihenschaltung des ersten (R₁) und des zweiten (R ₁ bis R„) Widerstandes geschickt wird (Fig. h).

6. Schwellenschaltung nach Anspruch k, dadurch gekennzeichnet, dass die genannten zweiten (51+52) und dritten (5I) Mittel einen ersten Widerstand (R bis R₂) zwischen dem Eingangsanschlusspunkt (31) und der Gate-Elektrode des ersten Feldeffekttransistors (T ₁), einen zweiten Widerstand (R~) zwischen dem Eingangsanschlusspunkt (31) und der Gate-Elektrode des zweiten Transistors (T₁) und Mittel

(12) enthalten, mit deren Hilfe ein Gleichstrom durch die Reihenschaltung des ersten (R ₁ bis R„) und des zweiten (R„)

P I Λ j

Widerstandes geschickt wird (Fig. k).

7· Schwellenschaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die genannten Mittel (12) zum Hindurchschicken eines Gleichstroms durch Mittel (12) zum Anlegen einer Gleichspannung über der Reihenschaltung des ersten und des zweiten Widerstandes gebildet werden (Fig. k). 8. - Schwellenschaltung nach Anspruch 5 oder 6, da-

ORtGiNAL INSPECTED

18.10.1978 ' 3 ..' "":" " ^:EHN-.9i"iS --'

durch, gekennzeichnet, dass die Schwellenschaltung eine erste Reihenschaltung von η Widerständen (R ₁ bis R _) zwischen einem ersten (4) und einem zweiten (31) Punkt und eine zweite Reihenschaltung von η Widerständen (R ₁ bis R ο) zwischen dem zweiten Punkt (31 ) und einem dritten (11) Punkt enthält: dass jeweils der i. Widerstand (R .) aus der ersten Reihenschaltung, von dem ersten Punkt her (4) gerechnet, zwischen die Gate-Elektroden eines i. und eines (i+1). Feldeffekttransistors (T .,T . ,) vom ersten Lei-

^v ' V px pi + 1 '

tungstyp und jeweils der i. Widerstand (R .) aus der zweiten Reihenschaltung, von dem zweiten Punkt (31) her gerechnet, zwischen die Gate-Elektroden eines i. und eines (i+i). Feldeffekttransistors (T ., T . ...) vom zweiten Leitungstyp aufgenommen ist, wobei i eine positive ganze Zahl zwischen 1 und η ist; dass jeweils die Drain-Elektrode des i, Feldeffekttransistors (Τ .) vom ersten Leitungstyp gemeinsam mit der Drain-Elektrode des i. Feldeffekttransistors (T .) vom zweiten Leitungstyp mit einem i. Ausgangsanschlusspunkt (21) verbunden ist; dass die Source-Elektroden der n+1 Feldeffekttransistoren (T ₁ bis T .) vom ersten Leitungstyp gemeinsam mit dem ersten Speisungsanschlusspunkt (v,,) "verbunden sind; dass die Source-Elektroden der n+1 Feldeffekttransistoren (Τ ₁ bis T . ) vom zweiten Leitungstyp gemeinsam mit dem zweiten Speisungsanschlusspunkt (V ) verbunden

S S sind, und dass Mittel (12) vorhanden sind, mit deren Hilfe Gleichströme durch die erste und die zweite Reihenschaltung geschickt werden (Fig. 4).

9· Schwellenschaltung nach Anspruch 8, dadurch gekennzeichnet, dass die genannten Mittel (12) zum Hindurchschicken von Gleichströmen durch eine Gleichspannungsquelle (12) zwischen dem ersten (4) und dem dritten (11) Punkt gebildet sind (Fig. 4).

10, Schwellenschaltung nach Anspruch 9» dadurch gekennzeichnet, dass ein Eingangswiderstand (R ) zwischen den ersten Punkt (4) und einen Punkt (9) auf konstanter Spannung zur Aufnahme eines Signaleingangsstroras aufgenommen ist (Fig. 4).

11. Schwellenschaltung nach Anspruch 10, dadurch

909847/0630

ORIGINAL INSPECTED

18.10.1978 h ^:..^:": "".PHN.9118

gekennzeichnet, dass die Schwellenschaltung eine Einstellstromquelle (8) enthält, mit deren Hilfe ein Einstellstrom durch den Eingangswiderstand (R ) geschickt wird (Fig. h).

12. Integrierte Schaltung, gekennzeichnet, durch eine erste (100) und eine zweite (1O1) Widerstandsbahn, wobei diese Bahnen sich in im wesentlichen parallelen Richtungen erstrecken; eine Reihe von η ersten Feldeffekttransistoren (114) von einem ersten Leitungstyp, die in einer Reihe im wesentlichen parallel zu der ersten Widerstandsbahn (1OO) liegen; eine Reihe von η zweiten Feldeffekttransistoren (113) von einem zweiten, komplementären Leitungstyp, die in einer Reihe im wesentlichen parallel zu der zweiten Widerstandsbahn (ld) liegen, wobei jeweils ein erster Feldeffekttransistor (11^) einem zweiten Feldeffekttransistor (113) gegenüberliegt; eine erste Leiterbahn (107) die im wesentlichen parallel zu der Reihe erster Feldeffekttransistoren (114) liegt, und eine zweite Leiterbahn (106), die im wesentlichen parallel zu der Reihe zweiter Feldeffekttransistoren (113) liegt, wobei die Gate-Elektroden (1O4) der ersten Feldeffekttransistoren (11^) jeweils mit der ersten Widerstandsbahn (IOO), die Gate-Elektroden (105) der zweiten Feldeffekttransistoren (113) jeweils mit der zweiten Widerstandsbahn (ΙΟΙ), die Source-Elektroden (109) der ersten Feldeffekttransistoren (11^) jeweils mit der ersten Leiterbahn (107), die Source-Elektroden (108) der zweiten Feldeffekttransistoren (113) jeweils mit der zweiten" Leiterbahn (106) und die Drain-Elektroden der jeweiligen ersten Feldeffekttransistoren (114) mit den Drain-Elektroden der gegenüberliegenden zweiten Feldeffekttransdsboren

(113) verbunden sind (Fig. 6, Fig. 7).

13· ' Integrierte Schaltung nach Anspruch 12, dadurch gekennzeichnet, dass die ersten Feldeffekttransistoren mit ihrem Kanal parallel zu der ersten Widerstandsbahn (IOO) zwischen der ersten Widerstandsbahn (IOO) und der ersten Leiterbahn (107) liegen, wobei von dieser ersten Widerstandsbahn (IOO) bzw. von dieser ersten Leiterbahn (107) Abzweigungen (1O4, I09) zu den Gate-Elektroden bzw. Source-Elektroden der ersten Feldeffekttransistoren (114) führen,

909847/0639

ORIGINAL INSPECTED

18.10.1978 " 5 "--* ^: *PiiN_f9"ii8^:

und dass die zweiten Feldeffekttransistoren (II3) mit ihrem Kanal parallel zu der zweiten Widerstandsbahn (101) zwischen der zweiten Widerstandsbahn (101) und der zweiten Leiterbahn (106) liegen, wobei von dieser zweiten Widerstandsbahn (!Öl) bzw. von dieser zweiten Leiterbahn (106) Abzweigungen (105> 108) zu den Gate-Elektroden bzw. Source-Elektroden der zweiten Feldeffekttransistoren *( 1 13) führen (Fig. 6, 7)· 14. Integrierte Schaltung nach Anspruch 12 oder 13» dadurch gekennzeichnet,- dass die beiden Widerstandsbahnen (IOO, ΙΟΙ) zwischen den beiden Reihen von Feldeffekttransistoren (113> 11*0 liegen, und dass die beiden Leiterbahnen (106, 107) zu beiden Seiten der beiden Reihen von Transistoren (IOO, ΙΟΙ) liegen (Fig. 6, 7). ΐΙ5· Integrierte Schaltung nach Anspruch 14, dadurch gekennzeichnet, dass die beiden Widerstandsbahnen (100, ΙΟΙ) mit einer Isolierschicht (123) überzogen sind, und dass die Drain-Elektroden jeweils beider einander gegenüber liegender Feldeffekttransistoren (113> 114) mit dritten Leiterbahnen (IIO), die sich über die Isolierschicht erstrecken, verbunden sind (Fig. 6, 7> IO).

16. · Integrierte Schaltung nach Anspruch 151 dadurch gekennzeichnet, dass sich die genannten dritten Leiterbahnen (110) an dritte Bahnen (II2) aus demselben Material wie die erste (lOO) und die zweite (toi) Widerstandsbahn anschliessen, wobei diese dritten Bahnen (1I2) gleichfalls mit einer Isolierschicht (123) überzogen sind und sich in Richtungen im wesentlichen senkrecht zu der Richtung der zweiten Leiterbahn (106) unter diese zweite Leiterbahn (106) hindurch erstrecken (Fig. 7, 10).

17· Integrierte Schaltung nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass eine vierte Leiterbahn (103) vorhanden ist, mit deren Hilfe ein Ende (131) der ersten Widerstandsbahn (lOO) mit demjenigen Ende (132) der zweiten Widerstandsbahn (101) verbunden ist, das nicht dem genannten Ende (131) der ersten Widerstandsbahn (lOO) gegenüber liegt (Fig. 6).

909847/0639