DE2915407C2

DE2915407C2 -

Info

Publication number: DE2915407C2
Application number: DE2915407A
Authority: DE
Inventors: Eiichi Tokio/Tokyo Jp Okamoto; Norio Fuchu Tokio/Tokyo Jp Fujisawa; Masao Yokohama Kanagawa Jp Hori
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1978-04-18
Filing date: 1979-04-17
Publication date: 1990-02-01
Also published as: SE439863B; GB2022946B; GB2022946A; DE2915407A1; JPS54137649A; SE7903384L; JPS6220768B2; US4276605A; CH650339A5

Description

Die Erfindung betrifft eine Anordnung zum Überwachen einer zum Schutz eines symmetrischen elektrischen Netzwerks dienenden Schutzeinrichtung gemäß dem Oberbegriff des Patentanspruchs 1 (JP-52-28 212-B).

Eine weitere bekannte Anordnung zum Überwachen einer zum Schutz eines elektrischen Netzwerks dienenden Schutzeinrichtung ist in Fig. 1 dargestellt. Dabei wird eine elektrische Größe, etwa die Spannung, auf die Primärwicklung des Transformators 13 gegeben und in ein Spannungssignal V′₁ umgesetzt. Dabei ist der Kontakt 12 _a eines Hilfsrelais normalerweise offen und ein Kontakt 12 _b dieses Relais normalerweise geschlossen. Das Spannungssignal V′₁ wird einem Entscheidungskreis 13 zugeführt, in welchem das Netz schützende Entscheidungen getroffen werden. Um zu prüfen, ob im Kreis 13 ein Fehler auftritt, wird der Kontakt 12 _b geöffnet und der Kontakt 12 _a geschlossen und ein Prüfspannungssignal V₂ dem Entscheidungskreis 13 zugeführt, und zwar von einer besonderen Spannungsquelle oder es wird vom Netz selbst abgeleitet. Durch Verändern der Größe des Prüfspannungssignals V₂ kann man feststellen, mit welcher Pegelhöhe der Entscheidungskreis 13 arbeitet.

Netzsysteme werden neuerdings immer umfangreicher und komplizierter, so daß Schutzrelaiseinrichtungen erforderlich werden, die eine derart verbesserte Zuverlässigkeit besitzen, daß die Beibehaltung der Stabilität dieser Netzsysteme gewährleistet ist. Zur Verbesserung der Arbeitsweise, der Wirksamkeit und der Zuverlässigkeit der Steuerung und der Messung der Netzsysteme sind bereits digitale Rechner eingesetzt worden. So wurden digitale Schutzrelaiseinrichtungen entwickelt, bei denen elektrische Größen des Netzsystems in Digitalwerte umgesetzt und die digital codierten Daten dann in Minirechnern oder Mikroprozessoren verarbeitet werden, um so digitale Entscheidungen zu erhalten. Üblicherweise werden dabei in die Rechner die Phasenströme, der Nullphasenstrom, die Phasenspannungen und die Nullphasenspannung eingeführt, damit das Schutzrelaissystem eine Vielzahl von Schutzfunktionen durchführen kann. Um jedoch alle diese elektrischen Größen einführen zu können, muß die Vorrichtung, wie etwa diejenige von Fig. 1, zu jeder der erfaßten elektrischen Größen eine zugeordnete Testspannung erhalten. Damit aber wird der Aufbau der Vorrichtung sehr kompliziert.

Bei der Anordnung zum Überwachen einer digitalen Schutzrelaiseinrichtung nach der JP-A2-52-1 51 843, die auf der Grundlage der Formel

|V _A + V _B + V _C | < ε

arbeitet, ist ebenfalls ein Generator zur Erzeugung von Testsignalen erforderlich, die verschiedene Störfälle simulieren; der Aufbau der Anordnung wird damit, wie erwähnt, kompliziert.

Aufgabe der Erfindung ist es deshalb, eine Anordnung zum Überwachen einer zum Schutz eines symmetrischen elektrischen Netzwerks dienenden Schutzeinrichtung zu schaffen, die vergleichsweise einfach im Aufbau ist und trotzdem eine hohe Zuverlässigkeit gewährleistet. Die Lösung dieser Aufgabe ergibt sich aus den kennzeichnenden Merkmalen des Patentanspruchs 1.

Ausführungsformen der Erfindung werden nachfolgend anhand der Zeichnungen erläutert. Es zeigt

Fig. 1 das bereits beschriebene Schaltschema einer üblichen Anordnung,

Fig. 2 ein Schaltschema einer Anordnung nach der Erfindung,

Fig. 3 ein Schaltschema eines Selektorkreises der Anordnung von Fig. 2,

Fig. 4A bis 4D Ablaufdiagramme des zeitlichen Betriebsablaufs der Anordnung von Fig. 2,

Fig. 5 ein Flußdiagramm der Betriebsfolge der Anordnung von Fig. 2,

Fig. 6 und 7 Schaltdiagramme weiterer Ausführungsformen der Anordnung,

Fig. 8 ein Schaltdiagramm einer weiteren Ausführungsform eines Selektorkreises,

Fig. 9 ein Schaltschema einer weiteren Ausführungsform der Anordnung,

Fig. 10 ein Schaltschema des Aufbaus einer in der Anordnung enthaltenen Multiplexeinheit und

Fig. 11 ein Schaltdiagramm einer weiteren Ausführungsform der Anordnung.

Fig. 2 zeigt eine erste Ausführungsform einer erfindungsgemäßen Überwachungseinheit in einem digitalen Schutzrelais. Als elektrische Eingangsgrößen werden Leitungsspannungen V _A (=V _RS), V _B (=V _ST) und V _C (=V _TR) sowie die Nullphasen-Spannung V₀ herangezogen. Eingangstransformatoren 11 _a, 11 _b, 11 _c und 11 _d setzen die ermittelten Spannungen V _A, V _B, V _C und V₀ in Spannungen V′ _A, V′ _B, V′ _C und V′₀ eines für das Relaissystem geeigneten Pegelwertes um.

Ein erster Selektorkreis 14 läßt an seine Ausgangsklemme selektiv die Spannung V′₀ oder die Spannung V′ _C durch. Die Ausgangsspannung des ersten Selektorkreises 14 ist mit V′ _D bezeichnet. Ein Ausführungsbeispiel des Selektorkreises 14 ist in Fig. 3 dargestellt. Dabei sind Steuersignale X₁ und X₂ vorhanden, die entgegengesetzten Binärzustand aufweisen, d. h. wenn eines der Binärsignale im Zustand "1" ist, dann befindet sich das andere Steuersignal im Zustand "0". Befindet sich das Steuersignal X₁ im Zustand "1", dann wird ein Schalter SW₁ geschlossen, so daß V′ _D gleich V′ _C ist. Wenn das Steuersignal X₂ sich im Zustand "1" befindet, dann wird ein Schalter SW₂ geschlossen, so daß V′ _D gleich V′₀ ist.

Filter 15 _a, 15 _b, 15 _c und 15 _d unterdrücken harmonische Oberschwingungen der Spannungen V′ _A, V′ _B, V′ _C und V′ _D.

Abtast- und Haltekreise 16 _a, 16 _b, 16 _c und 16 _d tasten gleichzeitig in regelmäßigen Intervallen die Ausgänge der Filter 15 _a, 15 _b, 15 _c und 15 _d ab und halten die abgetasteten Daten fest. Die Ausgänge der Abtast- und Haltekreise 16 _a, 16 _b, 16 _c und 16 _d werden einer Multiplexschaltung 17 zugeführt, welche die Eingangssignale ineinanderschachtelt, und zwar in der Reihenfolge V′ _A, V′ _B, V′ _C und V′ _D. Der Ausgang des Multiplexkreises 17 wird einem Analog-Digital-Umsetzer 18 zugeführt, in welchem das analoge Multiplexsignal in ein digitales Multiplexsignal umgesetzt wird. Das digitale Multiplexsignal wird dann der Datenverarbeitungseinheit 19 zugeführt. Die Einheit 19 nimmt selektiv die erforderlichen Daten auf und verarbeitet diese nach einem vorgegebenen Programm. Die Zeitabläufe des Betriebs der Abtast- und Haltekreise 15 _a, 15 _b, 15 _c und 15 _d, des Multiplexkreises 17, des Umsetzers 18 und der Verarbeitungseinheit 19 werden durch einen Zeitregelkreis 20 bestimmt, welcher ein Abtast- und Haltesignal SH, ein Umsetzungs-Startsignal SC und ein Kanalwählsignal CH erzeugt. Die Abtast- und Haltekreise tasten dann Daten ab, wenn sich das Abtast- und Haltesignal SH im Zustand "0" befindet und halten die Daten solange fest, solange das Abtast- und Haltesignal SH im Zustand "1" verbleibt (Fig. 4A). Der Analog-Digital-Umsetzer beginnt dann eine Analog-Digital- Umsetzung vorzunehmen, wenn das Umsetzungs-Startsignal C vom Zustand "1" in den Zustand "0" übergeht (Fig. 4B). Der Multiplexkreis nimmt das Kanalwählsignal CH auf und überträgt dann der Reihe nach die Ausgänge der Eingangskreise 22 _a, 22 _b, 22 _c und 22 _d (Fig. 4C) auf den Analog-Digital-Umsetzer.

Die Datenverarbeitungseinheit 19 nimmt nicht nur eine arithmetische Verarbeitung zum Zweck des digitalen Schutzes des Netzwerkes vor sondern auch eine arithmetische Verarbeitung zur Überwachung des Schutzrelaissystems.

Üblicherweise befindet sich das Steuersignal X₁ im Zustand "0" (Fig. 4D), und es werden die Eingangskreise 22 _a, 22 _b und 22 _c geprüft. Die Prüfung kann darin bestehen, daß der Absolutwert der Summe der drei Phasenspannungen errechnet wird, die in den drei entsprechenden Eingangskreisen auftreten, also

|V _A + V _B + V _C |

Der resultierende Absolutwert (Betrag) wird mit einer positiven reellen Zahl ε verglichen. Im Normalzustand ist |V _A+V _B+V _C | im wesentlichen gleich Null und für ε wird ein Betrag gewählt, der normalerweise folgender Gleichung genügt:

|V _A + V _B + V _C | < ε (1)

Tritt in keinem der Eingangskreise 22 _a, 22 _b und 22 _c ein Fehler auf, dann wird Gleichung (1) erfüllt.

Wird Gleichung (1) nicht erfüllt, dann werden die Berechnung und der Vergleich mehrfach wiederholt, und wenn sich dabei jedesmal ergibt, daß die Gleichung (1) nicht erfüllt ist, dann kann daraus der Schluß gezogen werden, daß in einem der Eingangskreise 22 _a, 22 _b, 22 _c ein Fehler vorhanden ist.

Ist der Schluß gezogen worden, daß ein Fehler existiert, dann betätigt die Verarbeitungseinheit 19 eine Anzeigeeinheit 21, die dann ein Warnzeichen abgibt.

Die beschriebene Betriebsweise ist im Flußdiagramm von Fig. 5 dargestellt. In der Stufe 101 werden die Ausgänge der Eingangskreise 22 _a, 22 _b, 22 _c und 22 _d aufgenommen. Dann wird in der Stufe 102 die Berechnung des Betrags

|V _A + V _B + V _C |

durchgeführt. Daraufhin wird der berechnete Betrag mit ε in der Stufe 103 verglichen. Ist dabei Gleichung (1) erfüllt, dann läuft der Vorgang weiter zu der später beschriebenen Stufe 109 und dann zur Stufe 104, wo entschieden wird, ob eine Überprüfung des Eingangskreises 22 _d durchgeführt werden soll; ist die Antwort "nein", dann folgt die Stufe 101. Ist jedoch die Antwort "ja", dann wird ein Steuersignal X₁ in der Stufe 105 erzeugt, und es wird eine Überprüfung des Eingangskreises 22 _d durchgeführt, wie später im einzelnen beschrieben werden wird.

Stellt sich jedoch in der Stufe 103 heraus, daß die Gleichung (1) nicht erfüllt ist, dann folgt als nächste Stufe die Stufe 106, wo festgestellt wird, ob folgende Gleichung erfüllt ist:

N < P (2)

wobei N die Zahl der aufeinanderfolgenden Fälle mit Antwort "nein" in der Stufe 103 darstellt und P eine vorgegebene kritische Zahl ist. Ist die Gleichung (2) nicht erfüllt, so wird der im Speicher der zentralen Verarbeitungseinheit gespeicherten Zahl "N" die Zahl 1 hinzugefügt. Der Vorgang geht dann zurück zur Stufe 101. Ist dann beim nächsten Vorgang die Gleichung (1) wiederum nicht erfüllt und überschreitet dann als Folge davon die Zahl "N" die Zahl "P", dann wird die Antwort der Stufe 106 zu "ja", worauf in der Stufe 108 angezeigt wird, daß in den Eingangskreisen 22 _a, 22 _b und 22 _c ein Fehler existiert.

Die Stufe 109 dient dazu, das Speichern der Zahl "N" wieder zu löschen. Tritt also während des Aufzählens der Zahl "N" einmal der Fall auf, daß die Gleichung (1) erfüllt ist, dann wird im Speicher die Zahl "N" wieder auf Null zurückgestellt und ein nachfolgendes Aufzählen der Zahl "N" muß wieder bei Null beginnen.

Ist die Antwort der Stufe 103 "ja", was bedeutet, daß kein Fehler in den Kreisen 22 _a, 22 _b, 22 _c existiert, und wenn entschieden worden ist, daß eine Prüfung des Eingangskreises 22 _d durchgeführt werden soll, welcher der Nullphasen-Eingangsspannung V₀ zugeordnet ist, dann wird das Steuersignal X₁ zu "1" (Stufe 105 in Fig. 5) und eine Spannung V′ _C wird dem Eingangskreis 5′ _d anstelle von V′₀ zugeführt, welcher Wert üblicherweise im wesentlichen Null ist. Demgemäß wird V′ _D zu V′ _C. Der Ausgang des Eingangskreises 22 _d gelangt dann durch den Multiplexkreis 17 und den Analog- Digital-Umsetzer 18 zur Datenverarbeitungseinheit. Die Datenverarbeitungseinheit nimmt die Ausgänge der Eingangskreise 22 _a, 22 _b, 22 _c und 22 _d (Stufe 101) auf und berechnet den Absolutwert der Summe der Ausgänge der Kreise 22 _a, 22 _b und 22 _d (Stufe 102). Die übrigen Vorgänge sind die gleichen wie vorbeschrieben, also wenn die Eingangskreise 22 _a, 22 _b und 22 _c überprüft werden.

Führt die Überprüfung der Ausgänge der Eingangskreise 22 _a, 22 _b und 22 _d zu dem Ergebnis, daß ein Fehler existiert und zeigt das Ergebnis der Überprüfung der Ausgänge der drei Eingangskreise 22 _a, 22 _b, 22 _c, daß kein Fehler vorhanden ist, dann ist daraus der Schluß zu ziehen, daß ein Fehler im Eingangskreis 22 _d existiert.

Fig. 6 zeigt ein weiteres Ausführungsbeispiel der Erfindung, wobei ein Schutzrelaissystem überwacht wird, das einen Eingangskreis 22 _e für den Nullphasenstrom I₀ besitzt. Der Eingangskreis 22 _e weist einen Filter 15 _e auf, ähnlich den vorab erwähnten Filtern 15 _a bis 15 _d. Außerdem ist ein Abtast- und Haltekreis 16 _e vorhanden, ähnlich den Kreisen 16 _a bis 16 _d. Der ermittelte Nullphasenstrom I₀ wird in einem Eingangstransformator 11 _e umgesetzt und dann einem Wählkreis 24 zugeführt, welcher ähnlich dem Wählkreis 14 ist. Der Wählkreis 24 verbindet selektiv I′₀ oder V′ _c mit seinem Ausgang. Der Multiplexkreis 17 schickt der Reihe nach die Ausgänge der Abtast- und Haltekreise 16 _a bis 16 _e in die Datenverarbeitungseinheit. Bei der Überprüfung des Eingangskreises 22 _e wird V _C dem Eingangskreis zugeführt, und die Einheit 19 verarbeitet die Ausgänge der Eingangskreise 22 _a, 22 _b und 22 _e. Der übrige Aufbau und die Funktion der einzelnen Elemente entspricht dem Ausführungsbeispiel nach Fig. 2.

Fig. 7 zeigt eine weitere Ausführungsform der Erfindung. Dabei ist der Wählkreis 14 von Fig. 2 weggelassen und durch einen ähnlichen Wählkreis 26 ersetzt, welcher die Ausgänge der Filter 15 _c und 15 _d aufnimmt; der Ausgang des Kreises 26 wird dem Abtast- und Haltekreis 16 _d zugeführt. In diesem Fall enthält der Eingangskreis nicht die Filter 15 _a bis 15 _d. Wenn der Wählkreis 26 den Ausgang des Filters 16 _c mit dem Eingang des Abtast- und Haltekreises 16 _d verbindet, dann wird geprüft, ob im Abtast- und Haltekreis 16 _d ein Fehler existiert oder nicht. Der übrige Aufbau und die Betriebsweise der Elemente entspricht dem Ausführungsbeispiel nach Fig. 2.

Bei den voranbeschriebenen Ausführungsbeispielen wird V _C dem Eingangskreis zugeführt, der normalerweise dem Nullphaseneingang zugeordnet ist. Anstelle von V _C können jedoch auch V _A oder V _B verwendet werden. Wird ein normalerweise dem Nullphasenstrom I₀ zugeordneter Eingangskreis überprüft, wie etwa beim Beispiel nach Fig. 4, dann kann dem Eingangskreis ein Signal zugeführt werden, welches das Vorhandensein eines Phasenstroms anzeigt.

Die Wählkreise 14, 24 und 26 können beliebige Schaltelemente aufweisen, etwa elektronische Schalter mit Feldeffekttransistoren. Die Wählkreise können aber auch magnetische Relais aufweisen, wie in Fig. 8 gezeigt ist. Dabei wird das Magnetrelais durch ein Steuersignal X₃ betätigt, um so den der Nullphasenspannung V₀ zugeordneten Eingangskreis zu prüfen. Nach Empfang des Steuersignals X₃ wird ein ansonsten offener Kontakt 28 _a des Relais 28 geschlossen und ein üblicherweise geschlossener Kontakt 28 _b geöffnet. Auf diese Weise kann eine selektive Verbindung von V′₀ oder V′ _C mit dem Ausgang des Wählkreises herbeigeführt werden.

Es wurde gesagt, daß die Leitungsspannungen V _A, V _B und V _C ermittelt werden und daß dann die Datenverarbeitungseinheit feststellt, ob Gleichung (1) erfüllt ist oder nicht. Anstelle der Leitungsspannungen können aber auch die Phasenspannungen V _R, V _S und V _T ermittelt und der Datenverarbeitungseinheit zugeführt werden. In diesem Fall stellt dann die Datenverarbeitungseinheit fest, ob während der Prüfung der mit den Phasenspannungen verbundenen Eingangskreise die nachfolgende Gleichung (3) erfüllt ist:

|V _R + V _S + V _T -KV₀| < ε′ (3)

wobei K und ε′ vorgegebene Konstanten sind. Zur Prüfung des der Nullphasenspannung zugeordneten Eingangskreises wird eine Beziehung ähnlich Gleichung (1) verwendet.

Fig. 9 zeigt eine weitere Ausführungsform der Erfindung, wobei diese Ausführungsform derjenigen von Fig. 2 ähnelt, mit der einen Ausnahme, daß die Abtast- und Haltekreise 16 _a, 16 _b, 16 _c und 16 _d von Fig. 2 durch Wechselstrom-Gleichstrom-Umsetzer 31 _a, 31 _b, 31 _c und 31 _d ersetzt sind. Die Wechselstrom-Gleichstrom-Umsetzer setzen die eingegebenen Wechselspannungen V′ _A, V′ _B, V′ _C und V′ _D in Gleichspannungen um, die proportional der Größe der Eingangsspannungen sind. Die Gleichspannungsausgänge der Wechselstrom- Gleichstrom-Umsetzer werden einem Multiplexkreis 17 zugeführt und dessen Ausgang dann dem Analog-Digital-Umsetzer 18.

Fig. 10 zeigt schematisch ein Beispiel des Aufbaus eines Multiplexkreises 17, der in die Einrichtung von Fig. 2 eingesetzt werden kann. Der Multiplexkreis 17 enthält Schaltkreise 17 _a, 17 _b, 17 _c und 17 _d, die jeweils den Eingangssignalen V′ _A, V′ _B, V′ _C und V₀ zugeordnet sind. Die Schaltkreise 17 _a, 17 _b, 17 _c und 17 _d werden der Reihe nach geschlossen. Die Steuerung der nacheinanderfolgenden Schließvorgänge wird durch den Zeitgabekreis 20 gesteuert. Durch das nacheinanderfolgende Schließen der Schaltkreise werden die Ausgänge der Abtast- und Haltekreise 16 _a, 16 _b, 16 _c und 16 _d der Reihe nach dem Analog-Digital-Umsetzer 18 zugeführt. Sind, wie bei Fig. 6, beispielsweise fünf Eingänge vorhanden, dann kann der Multiplexkreis fünf Schaltkreise aufweisen.

Wenn der Multiplexkreis 17 mit den Eingängen zugeordneten Schaltkreisen versehen ist, dann kann jeder der Schaltkreise als ein Teil jedes Eingangskreises aufgefaßt werden, der dann gemäß der Erfindung überprüft wird.

Fig. 11 zeigt ein weiteres Ausführungsbeispiel der Erfindung, wobei dieses Beispiel demjenigen von Fig. 2 ähnelt, mit der Ausnahme jedoch, daß der Multiplexkreis 17 und der einzelne Analog-Digital- Umsetzer 18 weggelassen und durch eine Vielzahl von Analog-Digital-Umsetzern 32 _a, 32 _b, 32 _c und 32 _d ersetzt sind, die den ermittelten Eingängen zugeordnet sind. Die Analog-Digital-Umsetzer nehmen die Ausgänge der Abtast- und Haltekreise 16 _a, 16 _b, 16 _c und 16 _d auf und setzen diese in Digitalsignale um. Die Ausgänge der Analog-Digital-Umsetzer werden dann der Reihe nach der Datenverarbeitungseinheit 19 über eine Datenleitung 33 zugeführt. Die Zuführungsfolge der Ausgänge der Analog-Digital-Umsetzer zur Einheit 19 wird durch den Taktkreis 20 gesteuert.

Sind eine Vielzahl solcher jeweils jedem Eingang zugeordneter Analog-Digital-Umsetzer vorhanden, dann kann jeder Analog-Digital-Umsetzer als Teil jedes zu prüfenden Eingangskreises angesehen werden.

Selbstverständlich ist die Erfindung nicht nur dann anwendbar, wenn ein der Null-Phasenspannung oder dem Nullphasenstrom zugeordneter Eingangskreis überprüft werden soll, sondern auch dann, wenn ein Eingangskreis überprüft werden muß, der irgendeinem Wert zugeordnet ist, welcher üblicherweise einen vorgegebenen Wert nicht überschreiten darf.

Claims

1. Anordnung zum Überwachen einer zum Schutz eines symmetrischen elektrischen Netzwerks dienenden Schutzrelaiseinrichtung, bei der eine erste Art von im Netzwerk auftretenden elektrischen Größen (V _A, V _B, V _C), deren jede im störungsfreien Zustand des Netzwerks eine vorgegebene, bestimmte Größe aufweist, durch Detektorkreise (11 a, 11 b, 11 c) erfaßt und durch erste Eingangskreise (22 a, 22 b, 22 c) digitalisiert werden, und bei der eine im Netzwerk auftretende elektrische Größe (V₀; I₀) einer zweiten Art, die bei störungsfreiem Zustand des Netzwerks unter einem vorgegebenen Wert liegt, durch Detektorkreise (11 d, 11 e) erfaßt und durch einen zweiten Eingangskreis (22 d) digitalisiert wird, wobei die Ausgänge der ersten Eingangskreise (22 a, 22 b, 22 c) in einer Datenverarbeitungseinheit (19) zur Feststellung, ob in den ersten Eingangskreisen (22 a, 22 b, 22 c) und im Netzwerk eine Störung existiert, arithmetisch verarbeitet werden, dadurch gekennzeichnet, daß bei Feststellung der Fehlerfreiheit des Netzwerks und der ersten Eingangskreise ein Wählkreis (14) zum selektiven Verbinden der zweiten Eingangskreise (22 d, 22 e) mit einer (V _c) der elektrischen Größen erster Art vorgesehen ist, und daß die Datenverarbeitungseinheit (19) den Ausgang der zweiten Eingangskreise (22 d, 22 e) und die Ausgänge (V _A, V _B) der ersten Eingangskreise (22 a, 22 b), mit Ausnahme des Ausgangs desjenigen (22 c) Eingangskreises, dessen ihm zugeordnete elektrische Größe (V _C) den zweiten Eingangskreisen (22 d, 22 e) zugeführt wird, zur Feststellung, ob im zweiten Eingangskreis (22 d, 22 e) eine Störung existiert, arithmetisch verarbeitet.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das elektrische Netzwerk ein Dreiphasensystem ist.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Datenverarbeitungseinheit (19) den Summenbetrag der elektrischen Größen (V _A, V _B, V _C) der drei Phasen errechnet und feststellt, ob der errechnete Summenbetrag unter einem vorgegebenen Wert liegt.

4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Eingangskreise (22 a, 22 b, 22 c, 22 d, 22 e) erster und zweiter Art einen Wechselstrom-Gleichstrom-Umsetzer (31) aufweist.

5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Eingangskreise (22 a, 22 b, 22 c, 22 d, 22 e) erster und zweiter Art einen Schaltkreis aufweist, der einen Teil eines Multiplexkreises (17) darstellt, welcher die Ausgänge der Eingangskreise der Reihe nach der Datenverarbeitungseinheit (19) zuführt.