DE2913327C2 - Matrix-Multiplizierer - Google Patents
Matrix-MultipliziererInfo
- Publication number
- DE2913327C2 DE2913327C2 DE2913327A DE2913327A DE2913327C2 DE 2913327 C2 DE2913327 C2 DE 2913327C2 DE 2913327 A DE2913327 A DE 2913327A DE 2913327 A DE2913327 A DE 2913327A DE 2913327 C2 DE2913327 C2 DE 2913327C2
- Authority
- DE
- Germany
- Prior art keywords
- multiplier
- input
- signals
- bit
- complement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
- G06F7/5324—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel partitioned, i.e. using repetitively a smaller parallel parallel multiplier or using an array of such smaller multipliers
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Multi Processors (AREA)
- Lock And Its Accessories (AREA)
Description
Die Erfindung betrifft einen Matrix-Multiplizierer, wie er im Oberbegriff des Anspruchs 1 beschrieben ist
Eine digitale Kochgeschwindigkeits-Muitiplikation ist oft erforderlich zur Echtzeit-Computerverarbeitung
bei solchen Aufgaben wie digitales Filtern, Signalverarbeiten und schnellen Fourier-Transformationen.
Synchrone iterative Schiftadditions-Techniken sind wenig geeignet, wenn die Geschwindigkeit ein kritischer
Faktor ist Deswegen wurden Matrix-Multiplizierer zur asynchronen Erzeugung des Produktes von zwei Zahlen
entwickelt Eine derartige Multiplizierer-Schaltung wurde von Douglas Geist in dem Aufsatz »MOS Processor
Picks Up Speed With Bipolar Multipliers« in Electronics, 31. März 1977, Seiten 113-Π5 diskutiert.
Eine wünschenswerte Eigenschaft einer Multiplizierer-Schaltung ist die Fähigkeit, die Multiplikation mit
Zahlen auszuführen, die in verschiedenen Zahlensystemen präsentiert werden. Bei einigen Anwendungen
erfolgen die Zahlen-Eingaben an die Multiplizierer-Schaltung in Absolutwerten (Lineargrößen-Form). Eei
anderen, sogenannten Zeichengrößen-Anwendungen ist ein Zeichen-Bit mit dem Größen-Abschnitt der Zahl
gekoppelt, um positive und negative Größen anzuzeigen. Bei wieder anderen Anwendungen v; ;rd eine Zweierkomplement-Zahlendarstellung
benutzt, um sowohl positive als auch negative Zahlen darzustellen. Ein Vorteil der Zweierkomplement-Niederschrift besteht darin, daß die Subtraktion einer ersten Zahl von einer zweiten
durch Addition des Zweierkomplements der ersten Zahl zu der zweiten Zahl ausgeführt werden kann, wodurch
die Notwendigkeit einer Abzugsgröße ausgeschaltet wird. Sowohl Größen-, Zeichengrößen- und Zweierkomplement-Zahlensysteme
sind der Fachwelt wohl bekannt und bedürfen hier keiner Beschreibung. Für eine ausfuhrlichere
Übersicht der binären Zahlensysteme sei auf Gear, Computer Organization and Programming,
McGraw-Hill Book Company, 1969 hingewiesen.
Es können Anwendungen vorkommen, bei welchen sowohl Lineargrößen- als auch Zweierkomplement-Zahlen
durch die gleiche Multiplizierer-Schaltung zu multiplizieren sind. Matrix-Multiplizierer-Schaltungen herkömmlicher
Art sind nicht dazu ausgelegt, den Multiplizierer programmieren zu können, das heißt ihn zwischen
Lineargrößen- und Zweierkomplementgrößen-Arbeitsweise umschalten zu können. So wird es anzuerkennen
sein, daß ein Matrix-Multiplizierer, der wahlweise steuerbar sein kann, zur Interpretierung einer gegebenen
Anzahl von Eingangs-Bits entweder als Lineargrößen-Zahl oder als Zweierkomplement-Zahl, gegenüber dem
Stand der Technik eine bedeutende Verbesserung wäre.
Eine weitere wünschenswerte Eigenschaft einer Multiplizierer-Schaltung ist ihre Einrichtung zur Erweiterung
mehrerer solcher Schaltungen in eine Matrix zur Multiplikation von Zahlen mit Bitmengen, welche die
Kapazität einer einzelnen Multiplizierer-Schaltung übersteigen. Da die Standard-Bitlänge von Computer-Datenwörtern
anzusteigen fortfahrt, gewinnt die Notwendigkeit größerer Multiplizierer-Matrizen an Bedeutung.
Die Herstellung wirtschaftlich vertretbarer monolithischer Hochgeschwindigkeits-Multiplizierer-Schaltungen
ist beim derzeitigen Stand der integrierten Schaltungstechnik auf eine Schaltung zur Multiplikation von
zwei 16-Bit-Operanden beschränkt.
Es sind herkömmliche Multiplizierer-Schaltungen bekannt, weiche zur Bildung einer erweiterten Multiplizierer-Matrix
die Zusammenschaltung mit gleichen Schaltungen gestatten. Bei der Bildung einer erweiterten
Matrix wird jeder der Operanden in Segmente unterteilt, wobei jedes Segment eine Bit-Menge hat, welche der
Kapazität der einzelnen Multiplizierer-Schaltung entspricht. Wenn die Operanden in Zweierkomplement-Form
sind, zeigt das bedeutendste Bit (Zeichen-Bit) eines Operanden an, ob er positiv oder negativ ist. Wenn der Operand
negativ ist, dann müßten innerhalb der Multiplizierer-Schaltung Korrektur-Ausdrucke gebildet werden,
um ein geeignetes Zweierkomplement-Produkt zu liefern. Die herkömmlichen Multiplizierer-Schaltungen
haben zusätzliche Eingangsanschlüsse, welche nur dazu benutzt werden, das Zweierkomplement-Zeichenbit
.- eines jeden Operanden zu empfangen. Diese zusätzlichen Eingangsanschlüsse müssen aber für diese Multipli-
? zierer-Schaltungen innerhalb der Matrix, welche die ZweierkomDlement-Zeichenbits der Operanden nicht
empfängt, auf eine logische »Null« fest verdrahtet werden. Diese zusätzlichen Eingangsanschlüsse sind mit den
Addierschaltungen verbunden zum Addieren von Korrektur-Ausdrucken in einer Zweierkomplement-Multiplikation.
Für solche Multiplizierer-Schaltungen unterer Ordnung, für welche die zusätzlichen Eingangsan-Schlüsse
auf eine logische »Null« fest verdrahtet sind, sind die zum Addieren der Korrektur-Ausdrucke benutzten
Addier-Schaltungen untätig. Somit wird deutlich, daß eine Multiplizierer-Schaltung, die leicht in eine große
Multiplizierer-Matrix erweitert werden kann und nicht der Hinzufügung von besonderen Addierschaltungen
zur internet Addition von Korrektur-Ausdrucken während einer Zweierkomplement-Multiplikation bedarf,
gegenüber dem Stand der Technik ein bedeutender Fortschritt ist.
Ein Matrix-Multiplizierer der eingangs genannten Art ist aus IEEE Transactions on Computers, VoI. C-22,
No. 12,Dez. 19/J,Seitenl045-1047bekannt.ZurBildungvonZweieΓkompIement-PΓoduktenwiΓddieZweieΓ-komplement-Multiplikation
in eine Addition umgewandelt, wobei die Teilprodukte durch UND-Verknüpfung
■ erzeugt werden und die Vorzeichen aller Teilprodukte positiv sind.
Weiterhin beschreibt die US-PS 37 52 971 einen schnellen Digital-Multiplizierer, der aus zahlreichen identisehen
Multiplizierereinheiten aufgebaut ist. Jede Einheit kann dabei eine Λ' x JV-Bit-Multiplikation ausführen.
Außerdem akzeptiert jede Einheit Produkt-Bits und Übertrag-Bits von anderen Einheiten ujid addiert diese
zum N x TV-Bit-Produkt entsprechend geeigneten Bit-Gewichtungen. Verschiedene Einheiten sind tür M x M-Bit-Multiplikationen
verbunden, wobei M größer ist als N.
\ Der Erfindung liegt die Aufgabe zugrunde, einen einfach aufgebauten Matrix-Multiplizk +r der singangs
't genannten Art 2u schaffen, der entweder Lineargrößen oder Zweierkomplement-Größen zu Produkten ver-
;. arbeiten kann.
i: Diese Aufgabe wird gemäß dem kennzeichnenden Teil des Anspruchs 1 gelöst.
I Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
f Kurz gesagt, betrifft die Erfindung einen Multiplizierer, der das Produkt eines ersten und eines zweiten ent-
p weder in Lineargrößen- oder in Zweierkomplement-Notierung vorliegenden Binärdatenwortes erzeugt. Ein
?■ erster und ein zweiter Steueranschluß empfangen ein erstes bzw. ein zweites Steuersignal, welche zu der
vi Anzeige benutzt werden, ob das erste und das zweite Binärdatenwort in Lineargrößen- oder in Zweierkomple-
I ment-Form vorliegt. Das erste und das zweite Binärdatenwort werden von mehreren logischen Toren ernpfan-
I gen, weiche auf das erste und das zweite Steuersignal ansprechen und mehrere Kreuzprodukt-Signale liefern.
I Die Kreuzprodukt-Signale werden dann durch Addierer summiert in Übereinstimmung mit der binären Bewerft
tung der einzelnen Kreuzprodukt-Signale, um das Produkt des ersten und des zweiten Binärdatenwortes zu bilp
den. Der erste und der zweite Steueranschluß gestatten die Zwischenverbindung einer Mehrzahl derartiger MuI-
p tiplizierer zur Bildung einer erweiterten Zweierkomplement-Multiplizierer-Matrix, wobei die relative Position
p eines jeden der Multiplizierer innerhalb der erweiterten Matrix durch die Steuersignale angezeigt ist, welche
ψ von dem ersten und dem zweiten Steueranschluß empfangen werden.
ί Weitere Einzelheiten mögen nun anhand der beigefügten Zeichnungen erläutert sein, die im einzelnen fol-
i gendes darstellen:
* F i g. 1 ist ein Blockdiagramm einer erweiterbaren 4 x e-Matrix-MuItiplizierer-Schaltung, welches die Eingangs-
und Ausgangsanschlüsse zum Anschließen der Schaltung zeigt.
|; F i g. 2 ist eine Tabelle von Zweierkomplement-Kreuzprod jkt-Ausdrücken, weiche durch die Multiplikation
ν eines 8-Bit-Multiplikanden und eines 4-Eit-MultipIikators erzeugt werden.
Ϊ Fig. 3 ist eine Tabelle von Zweierkomplement-Kreuzprodukt-Ausdrücken, welche entsprechend einem
i; Merkmal der Erfindung durch ein erstes und ein zweites Steuersignal modifiziert sind.
t Fig. 4 ist ein Blockdiagramm eines erweiterten 8 x 16-Matrix-Multipüzierers, welcher vier Multiplizierer der 4;
II in Fig. ί gezeigten Art umfaßt.
i F i g. 5 ist ein detailliertes Blockdiagramm der in F i g. 4 gezeigten erweiterten Matrix und zeigt die Zwischen-
\ verbindungen zwischen den einzelnen 4 χ 8-MultipIizierern.
'.{ F i g. 6 ist ein Blockdiagramm einer erweiterten Multiplizierer-Matrix, weiche die Programmierung der ersten
I; und der zweiten Steuereingänge für eine Zweierkomplement-Multiplizierer-Matrix von unbestimmter Größe
ί veranschaulicht.
i*i Fig. 7 ist ein Blockdiagramm eines 4 χ 8-Mu!tiplizierers entsprechend der bevorzugten Ausgestaltung der
I Erfindung, welches Torschaltungen, Addierer-Blöcke und ein" Übertrag-Vorausschauschaltung umfaßt.
ν- F i g. 8 A, B ist ein Logik-Diagramm, welches die Vorschaltungen im Detail zeigt und die in den Voll- und HaIb-
'; addierer-Lücken enthaltene Logik illustriert.
j Fig. 9 ist ein Logik-Diagramm, welches der in Fig. 7 und Fig. 8A, B gezeigten Übertrag-Vorausschauschal-
% tung entspricht.
I In Fig. 1 sind die an einem 4 x 8-Matrix-Multiplizierer angeschlossener, Ausgangsanschlüsse entsprechend
ϊ einer bevorzugten Ausgestaltung der Erfindung gezeigt. Der 8-Bit-Multipliicant wird dem Multiplizierer über
la die Eingangsanschlüsse als ein erstes Binärdatenwort X5 bis X0 angeboten, wobei X1 dem höchstwertigen Bit ent-
spricht. Der 4-Bit-Multiplikator wird dem Multiplizierer über die Eingangsanschlüsse als ein zweites Binärdatenwort
Y1 bis Y0 angeboten, wobei Y1 dem höchstwertigen Bit des Multiplikators entspricht. Ein i2-Bit-Produkt
wird über die Ausgangsanschlüsse als Produkten bis S0 abgegeben, wobei 5, ·, dem höchstwertigen Bit des
Produktes entspricht. Ein erstes und ein zweites Steuersignal C\ und Cj zum Empfang auf einem ersten und
zweiten Steuer&nsnhluß werden zur Programmierung des Multiplizierers benötigt, wie.noch beschrieben wird.
Die Eingangsanschiüsse M1 bis Af0 und K6 bis K0 sind Erweiterungs-Eingänge, welche benötigt werden, wenn ein
Multiplizierer innerhalb einergrößeren Matrix derartiger Multipliziererzwischengeschaltet wird. Die Eingänge
Λ", und Γ, dienen als zusätzliche Erweiterungs-Eingänge und werden ebenso benutzt, wenn der Multiplizierer
zur Durchführung von Zweierkomplement-Multiplikationen benutzt wird, wie noch gezeigt wird.
Der von der bevorzugten Ausgestaltung der Erfindung zur Erzeugung des Produktes benutzte Algorithmus ist
die »Folgeaddition«, welche kein schiften von Teilprodukten erfordert. Eine kurze Herleitung des zur Durchführung
der Zweierkomplement-Multiplikation benutzten Algorithmus sei nun beschrieben. Ein Zweierkomplement-Multiplikant
X mit /V-ßits und ein Zweierkomplement-Multiplikator Y mit ΛΖ-Bits können ausgedrückt
werden als:
.V-2
lp M-I
Y= -Υ,2"-χ +Σ Y1* ■
(2)
/-0
Dann ergibt sich das Zweierkomplement-Produkt Z dieser beiden Zahlen mit:
Λ/-2 .V-2 ,V-2 M-2
Z = X, /j2 ■ + X1I1 f - 2j i,2'J -r Y1L f - 2j Xk* j + Zj Zj ■** /,2 ' ■ O)
Unter einfacher Anwendung der Zweierkompiemeru-Ariinmcük kann gezeigt werden, daß:
M1
Λ2_
i-O
V1 = O /
.V-2 Λ-2
*-o V*-o /
Durch Einfügen von (4) und (5) in (3) ergibt sich das Produkt Z wie folgt:
tf-2 -. j- JV-2
Z = X1Y1I - X1I +X1I1 ί 2j y/2' 1+ 1 - Y1J- ' + Y,2 ( 2u ■
LV./-0 / J LV^-o
,V-2 M-2
+ Σ Σ^^2*+1· (6)
Durch Anwendung der nachstehenden Gleichungen
- Y ")M*S-2 - _-)M+S-2 . y -)M+S-2
Π\
- Κ,2"+Λ"2 = -2W+-V"2 + ρ,2**·ν-2, (8)
und durch weitere Vereinfachung von (6) kann das Produkt Z wie folgt ausgedrückt werden:
LV/=o
,\-2 -. ,V-2 M- 2
Ci*2*)+i +Σ Σ^*^2*+'· (9)
»o / J *-o /-ο
Aus der Gleichung (9) erkennt man, daß in dem Algorithmus vier Typen von Basis-Kreuzprodukt-Ausdrücken
auftreten. Zuerst gibt es Kreuzprodukt-Ausdrucke, welche nur das Zeishenbit des Multiplikanden X1 oder nur
das Zeichenbit des_Multiplikators Y1 oder sowohl X1 als auch Y1 enthalten; diese erste Gruppe von Ausdrücken
entspricht (^T1 Y1 +X1+ KJ)2V+V"2. Zweitens gibt es Ausdrücke, welche das Zeichenbit des Multiplikanden X1
multipliziert mit den komplementierten Y-Bits aufweisen entsprechend
Drittens gibt es Ausdrücke, welche das Zeichenbit des Multiplikators Ys multipliziert mit den komplementierten
Jf-Bits aufweisen entsprechend
Schließlich gibt es solche Ausdrücke, welche weder das Zeichenbit des Multiplikanden noch das Zeichenbit des
Multiplikatorsaufweisen. Diese vierte Gruppe von Ausdrücken ist charakterisiert durch die Multiplikation gerader
Größen.
Als Beispiel für die Anwendung des Algorithmus zeigt F i g. 2 eine Tabelle von Kreuzprodukt-Ausdrucken, die
für eine Zweierkomplement-Multiplikation eines 8-Bit-Multiplikanden und eines 4-Bit-Multiplikators erzeugt
sind. Die Kremprodukt-Ausdrücke sind entsprechend ihren binären Gewichten in Spalten gruppiert. Das Produkt
Zentsteht durch Addition der Kreuzprodukt-Ausdrucke in den einzelnen Spalten und Addition der in jeder
Spalte erzeugten Überträge zu der nächsthöherwertigen Spalte.
Als weiteres Beispiel zur Anwendung des Algorithmus sei angenommen, daß ein 16-Bit-Multiplikand X mit
einem 8-Bit-Multiplikator Y multipliziert werden soll. Ferner sei angenommen, daß die Multiplikation durch
eine Matrix aus 4x8 Bit-Multiplizierern wie in Fig. 4 gezeigt durchgeführt wird. Die vier Quadranten der
erweiterten Matrix sind als Quadrant 00, Quadrant 10, Quadrant 01 und Quadrant 11 bezeichnet. Der Quadrant
00 empfängt weder das Zeichenbit des Multiplikanden X noch das Zeichenbit des Multiplikators Y. Somit kann
die durch den Quadranten 00 ausgeführte Multiplikation wie folgt ausgedrückt werden:
A-O ,=0
Der Quadrant 10 empfängt das Zeichenbit X1 des Multiplikanden aber nicht das Zeichenbit Y1 des Multiplikators.
Folglich kann die durch den Quadranten 10 ausgeführte Multiplikation wie folgt ausgedrückt werden:
2_j Ak1,i "I" A1I I^ .,- j ■ . .
A 8 i=0 V-O /
Der Quadrant 01 empfängt das Zeichenbit des Multiplikators Y1, aber nicht das Zeichenbit des Multiplikanden.
Deswegen kann die durch den Quadranten 01 ausgeführte Multiplikation wie folgt angeschrieben werden:
Σ V γ ν Jk*' + γ ~>Ί
A-O i = 4
Schließlich empfängt der Quadrant 11 sowohl das Zeichenbit X1 als auch das Zeichenbit Y1. Deswegen kann
die durch den Quadranten 11 ausgeführte Multiplikation wie folgt ausgedrückt werden:
/6 Λ /M X U 6
-2» + (X1 Y1+X1+ Y1) ■ 2" + Λ-,2'5 (Σ Ϋ,2ι ) + 1 + ^7 (Σ **2*) + 1 + Σ Σ Xk Y^+* ■
V-4 ' Vl-S / Α-8 1-4
Somit umfaßt jeder der Quadranten der erweiterten Multiplizierer-Matrix einen oder mehrere der vorerwähnten
vier Basis-Kreuzprodukt-Ausdrücke, was durch die relative Position des einzelnen Quadranten innerhalb
der erweiterten Matrix festgelegt ist.
Nun wird es für den Fachmann deutlich, daß durch Benutzung der in Fig. 4 beschriebenen vier Quadranten
eine erweiterte Zweierkomplement-Multiplizierer-Matrix von beliebiger Größe gebildet werden kann. Beispielsweise
zeigt Fig. 6 eine erweiterte Zweierkomplement-Multiplizierer-Matrix, welche zur Multiplikation
von Operanden beliebiger Bit-Menge benutzt werden kann. Die Multiplizierer-Matrix besteht nur aus den vier
Typen von Multiplizierer-Quadranden, die schon im Zuhammenhang mit Fig.4 beschrieben wurden. Die
Bereiche 12 und 13 in Fig. 6 zeigen an, uaß die Anzahl der Reihen und Spalten von Multiplizierer-Quadranten
zur Anpassung an jede gewünschte Bit-Länge des Multiplikanden und des Multiplikators erweiterbar ist.
Nun sei gezeigt, daß der Basis-Algorithmus durch Hinzufügen von zwei Steuersignalen modifiziert werden
kann, wodurch man einen einzigen 4x8 Multiplizierer erhält, der zur Durchführung der Funktion eines jeden
der im Zusammenhang mit Fig. 4 diskutierten Quadranten programmiert werden kann. Die Steuersignale
haben folgende Beziehung zu den vier Quadranten:
C2 | C, | Quadrant |
0 | 0 | 00 |
0 | 1 | 01 |
1 | 0 | 10 |
1 | 1 | 11 |
Nach der Modifizierung ergibt sich der Algorithmus zum Erhalt des Produktes Z wie folgt:
-N-2
-, _,V-2
Λ-2 M-I
"J
Z = (C1- C2) (-2"+*-· + [X1 Y5+ X1+ Y1] 2"+-v"2) + y,2"-' Tc1 [Σ AT*2*1+ C1 |~Σ Xk ■ 2*Ί
M-I
M-I
+ Χ,2 (C2 IL ^2 +Ci 2-^2 M + Υ,2 +X1I
\ L/-0 L/-0 J/
Λ-2
+ Σ
wo das Symbol »■« die logische UND-Funktion angibt und das Symbol»+« Addition bedeutet. Die Anwendung
dieses modifizierten Algorithmus auf eine 4 X 8-MuItiplikation resultiert in der in Fi g. 3 dargestellten Tafel von
Kreuzprodukt-Ausdrucken. Aus Fig. 3 ist zu sehen, daß für den Fall, in welchem die Steuersignale C\ und C2
beide »0« sind, die Kreuzprodukt-Ausdrucke auf die Gerade-Größen-Muitiplikation eines 4-Bit- und eines 8-Bit-Operanden
zurückgehen. Es ist auch zu sehen, daß für den Fall, in welchem die Steuersignale C\ und C2
beide »1« sind, die Kreuzprodukt-Ausdrucke mit den in Fig. 2 für eine 4 x 8-Zweier-Komplement-Multiplikation
gezeigten identisch sind. Durch Programmierung der Steuersignale C\ und C2 kann der 4 X 8-Multiplizierer
die Funktion einesjeden der vier in Fig. 4 gezeigten Quadranten ausführen. Somit kann derBasis-4 X 8-Multiplizierer
leicht erweitert werden, um eine Multiplizierer-Matrix von jeder gewünschten Größe zu bilden.
ίο In Fig. 5 ist die 8 x 16-Zweier-Komplement-Multiplizierer-Matrix der Fig. 4 detaillierter dargestellt. Die
Multiplizierer 16,18,20 und 22 sind 4 x 8-Multiplizierer. Der Multiplizierer 16 ist derart programmiert, daß die
Steuersignale C\ und C2 beide eine logische »0« sind, wodurch der Multiplizierer 16 dem Quadranten 00 entspricht.
Der Multiplizierer 16 empfängt die geringstwertigen 8 Bits (X1 bis ΛΌ) des Multiplikanden und die vier
geringstwertigen Bits (Y1 bis Y0) des Multiplikators. An den Ausgangsanschlüssen mit Untergruppen S,, bis S0
der einzelnen Quadranten (00,01,10,11) erhält man ein 12-Bit Produkt des Multiplizierers 16. Die Ausgangs-Bits
Sy bis S0 sind die vier geringstwertigen Produkt-Bits des endgültigen Multiplikationsproduktes. Die Ausgangs-Bits
Sn bis S4 des Multiplizierers 16 müssen jedoch mit Ausgangs-Bits des Multipiizierers 18 und mit
innerhalb des Multipiizierers 20 gebildeten Kreuzprodukt-Ausdrucken addiert werden, bevor die endgültigen
Produkt-Bits für die 2" über 24 Bit-Positionen erzeugt sind. Das Ausgangs-Bit S4 des Multiplizierer* 16 ist beispielsweise
über die Leitung 24 mit dem Erweiterungseingang M0 des Multiplizierers 20 verbunden. Innerhalb
des Multiplizierers 20 werden das Eingangssignal K4 auf der Leitung 26 und das Eingangssignal X0 auf der Leitung
28 logisch verarbeitet, um das Signal X0 K4 zu bilden. Dieses Signal wird dann mit dem /tyj-Eingang auf der
Leitung 24 addiert, um das endgültige Produkt-Bit P4 einer ausgewählten Gruppe P0 bis Λ ι der Kreuzproduktsignale
zu bilden. Zur Bildung des endgültigen Produkt-Bits Pn einer ausgewählten Gruppe Pn bis Pn der Kreuz-
produktsignale des Multiplizierers 22 sind in ähnlicher Weise der Ausgang S4 des Multipiizierers 18 über die Leitung
30 auf den Erweiterungs-Eingang M0 des Multiplizierers 22 und der Ausgang Sg des Multiplizierers 20 über
die Leitung 32 mit dem Erweiterungs-Eingang K0 des Multiplizierers 22 verbunden. Das Signal K4 und das Signal
X^ sind über die Leitungen34 bzw. 36 ebenfalls mit dem Multiplizierer 22 verbunden. Die Signale Xt und X4 werden
innerhalb des Multiplizierers 22 logisch verarbeitet, um das Signal Jg K4 zu bilden, welches mit den beiden
an den Erweiterungs-Eingängen AZ0 und K0 empfangenen Signalen addiert wird, um das endgültige Produkt-Bit
Pn zu bilden.
Da der Multiplizierer 16 nur die geringstwertigen Bits des Multiplikanden und des Multiplikators empfängt,
sind die (nicht gezeigten) Erweiterungs-Eingänge M und K unbenutzt und müssen auf einen logischen Eingangs-Pegel
»0« gebracht werden. Auch die (nicht gezeigten) Eingänge X', und T1 des Multiplizierers 16 sind
unbenutzt und müssen ebenso auf einen logischen Eingangs-Pegel »0« gebracht werden. Ähnlich müssen alle
unbenutzten Eingänge der Multiplizierer 18,20 und 22 auf einen logischen Eingangs-Pegel »0« gebracht werden.
An dem Multiplizierer 18 ist das Eingangssignal Xi5 an dem Eingang X1 angeschlossen. Ähnlich ist an dem
Multiplizierer 20 das Eingangssignal Y1 an dem Eingang Ys angeschlossen. Der schon besprochene Algorithmus
der Zweier-Komplement-Multiplikation erfordert, daß die Eingangssignale XiS und Y1 mit den binär als 2i5 bzw.
27 bewerteten Positionen addiert werden. Zu diesem Zweck können die Eingänge X1 und T1 benutzt werden.
An dem Multiplizierer 18 könnte das Eingangssignal Xxs direkt mit dem Eingang X's verbunden werden. Wie in
Fig. 5 gezeigt, benuti: die bevorzugte Ausgestaltung aber einen externen Block 31 mit einem darin befindlichen
UND-Tor 33, um das Eingangssignal X15 auf den Eingang X1 zu koppeln. Für die Zweier-Komplement-Multiplikation
ist das Steuersignal C2 ein logischer »1«-Pegel, wodurch das Eingangssignal ^5 durch das Tor 33 auf
den Eingang X's übertragen wird. In ähnlicher Weise wird ein externer Block 35 mit einem darin befindlichen
UND-Tor 37 benutzt, um das Eingangssignal Y1 auf den Eingang Y's des Multiplizierers 20 zu koppeln. Wiederum
ist für die Zweier-Komplement-Multiplikation das Steuersignal C\ ein logischer »!«-Pegel.
Die Eingänge X's und Y's können außerdem als zusätzliche Erweiterungs-Eingänge benutzt werden. Mit kurzer
Bezugnahme auf Fig. 3 ist der Eingang X's zu Kreuzprodukt-Ausdrücken in derjenigen Spalte addiert, welche
der binären Wertigkeit 27 entspricht. Ähnlich ist der Eingang Y's zu Kreuzprodukt-Ausdrucken in derjenigen
Spalte addiert, welche der binären Wertigkeit 23 entspricht. Somit kann X's benutzt werden, um den Erweiterungs-Eingang
M1 zu ergänzen und Y', kann benutzt werden, um die Erweiterungs-Eingänge Mi und Ky zu ergänzen.
Unter nochmaliger Bezugnahme auf Fig. 5 empfangt der Eingang X's des Multiplizierers 20 den S1 Summen-Ausgang
des Multiplizierers 18 und der Erweiterungs-Eingang M1 des Multiplizierers 20 empfangt den S\ \
Summen-Ausgang des Multiplizierers 16, um das P\ ι Produkt-Ausgangs-Bit zu bilden, welches der Position mit
der binären Wertigkeit 2'' entspricht. An dem Multiplizierer 18 ist der (nicht gezeigte) Eingang T1 nicht benutzt
und deswegen mit einem logischen »O«-Eingangspegel verbunden. Ähnlich sind an dem Multiplizierer 22 die
(nicht gezeigten) Eingänge X's und T1 nicht benutzt und mit einem logischen »O«-Eingangspegel verbunden.
Zur Umwandlung der in Fig. 5 gezeigten Zweierkomplement-Multiplizierer-Matrix in eine Lineargrößen-Multiplizierer-Matrix
bedarf es nur der Modifizierung der Steuersignale C\ und C2. Die Steuersginale Ci und C2
für die Multiplizierer 18,20 und 22 werden alle auf eine logische »0« gebracht, so daß diese Multiplizierer nun die
gleiche Funktion ausführen wie der Multiplizierer 16. Es ist auch erforderlich, im Multiplizierer 18 das Eingangssignal
Xis von dem Eingang X1 abzukoppeln und im Multiplizierer 20 das Eingangssignal Y1 von dem Eingang Y1
abzukoppeln. Zur Lineargrößen-Multiplikation müssen der Eingang X1 des Multiplizierers 18 und der Eingang
T1 des Multiplizierers 20 an einem logischen »O^-Eingangspegel angeschlossen werden. In der in F i g. 5 gezeigten
bevorzugten Ausgestaltung wird ein logischer »0«-Pegel an den Eingang X1 des Multiplizierers 18 durch den
Block 31 geliefert, weil der logische »0«-Pegel des Steuersignals C2 den Ausgang des Tors 33 auf einen logischen
»0«-Pegel zwingt. In ähnlicher Weise bewirkt der Block 35 einen logischen »0«-Pegel an dem Eingang Y's des
29 13 317
Multiplizierers 20, weil der logische »O«-Pegel des Steuersignals C1 den Ausgang des Tors 37 auf einen logischen
»O«-Pegel zwingt. Weiterhin können die programmierbaren Übergänge zwischen der Zweierkomplement- und
der Lineargrößen-Arbeitsweise vereinfacht werden durch Kopplung der C2-Anschlüsse des Multiplizierers 18,
des Multiplizierers 22 und des Blocks 31 sowie der CVAnschlüsse des Multiplizierers 20, des Multiplizierers 22
und des Blocks 35 an eine gemeinsame Steuerleitung, welche zur Auswahl der Zweierkomplemepi-Arbeitsweise
einen logischen »1«-Pegel und zur Auswahl der Lineargrößen-Arbeitsweise einen logischen »O«-Pegel
führt.
In Fig. 7 ist ein Blockdiagramm eines4 x 8-MultipIizierers entsprechend der bevorzugten Ausgestaltung der
Erfindung dargestellt. Wie in Fig. 7 gezeigt, besteht der Multiplizierer aus mehreren Tor-Elementen, Voll-und
Halbaddierer-Blöcken und einer Übertrag-Vorausschaltung. Der Addierer-Block 50 ist ein herkömmlicher Volladdierer
mit drei Eingangsleitungen 51,52 und 53 sowie zwei Ausgangsleitungen 54 und 55. Die Eingangsleitungen
51 und 53 dienen dem Empfang von Erweiterungseingang-Signalen K0 bzw. M0. Die Eingangsleitung 52
empfängt das Kreuzprodukt-Signal X0 Y0. Der Addierer-Block 50 addiert die Signale Ko, AO Ko, und M0 in gemeinsamer
binärer Weise und erzeugt einen binären Summen-Ausgang auf der Leitung 54 und einen binären Übertrag-Ausgang
auf der Leitung 55. Die Leitung 54 ist mit dein Ausgang ^0 verbunden, der das geringstwertige Produkt-Bit
liefert. Der auf der Leitung 55 erzeugte Übertrag-Ausgang ist mit einem Volladdierer-Block 56 in de/
binär nächstbedeutenderen Position verbunden. Die übrigen Voll-Addierer-Blöcke in Fig. 7 arbeiten in ähnlicher
Weise.
Dcf HaiuäduicicF-BiüCk 60 hai Zwei Cirigäfigsicuüngcn ui üfiu u*., w'CiCHC uiC iirvVCitCrungSCingang-oigrialc Ky
bzw. Μ, empfangen. Diese beiden Eingangssignale werden binär addiert, um auf der Leitung 63 einen Summen-
Ausgang und auf der Leitung 64 einen Übertrag-Ausgang zu erzeugen. Das Summen-Ausgangssignal auf der
• Leitung 63 ist mit einem der drei Eingänge des Volladdierer-Blocks 65 verbunden, welcher der gleichen Binärwert-Position
wie der Halbaddierer-Block 60 zugeordnet ist. Das auf der Leitung 64 erzeugte Übertrag-Ausgangssignal
ist mit einem der drei Eingänge Jes Volladdierer-Blocks 66 in der binär nächsthöherwertigen Position
verbunden. Die übrigen Halbaddierer-Blöcke in Fig. 7 arbeiten in ähnlicher Weise.
Die Übertrag-Vorausschauschaltung 70 empfangt mehrere Summen- und Übertrag-Signale von den Addierer-Blöcken
und erzeugt die BitsSi ι -Sj des Ausgangsproduktes. Die Details der Übertrag-Vorausschauschaltung 70
sind in F i g. 9 dargestellt. Der Zweck der Übertrag-Vorausschauschaltung 70 ist die Verbesserung der Geschwindigkeit
des Multiplizierers di.'ch Vorwegnehmen und Erzeugen der Übertrag-Signale zu den binär bedeutenderen
Positionen, wodurch die besondere Verzögerungszeit vermieden wird, die sich normalerweise ergibt, wenn
Übertrag-Signale gleichzeitig eine Bit-Position in Richtung der bedeutendsten Bit-Position gekannt werden
; müssen. Für den Fachmann aber ist es klar, daß anstelle der Übertrag-Vorausschauschaltung 70 zusätzliche VoII-
und Halbaddierer-Blöcke eingesetzt werden können, um die endgültigen Ausgangs-Bits des Produktes zu bil-'
den. Ein solcher Ersatz würde natürlich eine längere Verzögerungszeit hervorrufen, bevor die Ausgangs-Bits des
Produktes stabilisiert sind.
F i g. 8 A, B ist ein Logik-Diagramm und zeigt den Multiplizierer der F i g. 7 in detaillierterer Form. Der Volladdierer-Block
50 entspricht dem schon in Zusammenhang mit Fig.7 besprochenen Vnlladdierer-Rlock,
Wiederum liefern die Leitungen 51, 52 und 53 drei Eingangs-Signale an den Volladdierer-Block 50. Das an die
Leitung 52 gelegte Eingangs-Signal wird durch ein logisches UND-Tor 57 erzeugt. De · UND-Tor57 hai zwei Eingänge
58 und 59, welche mit den Eingangs-Signalen Λ"ο bzw. K0 verbunden sind. Wie in der Fachwelt wohl
bekannt, ist der Ausgang des logischen Tors 57 nur dann eine logische »1«, wenn die Eingangssignale X0 und Y0
beide eine logische »1« sind. Jede der Eingangsleitungen 51, 52 und 53 ist mit einem Eingang eines EXCLU-S1VE-ODER-Tor51
verbunden, welches die drei Eingangssignale addiert und auf der Leitung 54 eine Austangssumme
erzeugt. Wie der Fachwelt wohl bekannt, ist der Ausgang des Tors 71 eine logische »1«, wenn nur einer
oder alle drei seiner Eingänge eine logische »1« führen, während der Ausgang eine logische »0« ist, wenn keiner
oder nur zwei der Eingänge eine logische »1« führen. Der erste und der zweite Eingang des logischen Tors 72 sind
mit den Leitungen 52 bzw. 53 verbunden, der erste und der zweite Eingang des logischen Tors 73 sind mit den
Leitungen 51 bzw. 53 verbunden und der erste und der zweite Eingang des logischen Tors 74 sind mit den Leitungen
51 bzw. 52 verbunden. Folglich wird der Ausgang von wenigstens einem der logischen Tore 72,73 und 74 eine
logische »1« sein, wenn irgendwelche zwei der Eingangsleitungen 51,52 und 53 eine logische »1« führen. An den
Ausgängen der logischen Tore 72,73 und 74 liegen die Eingänge eines logischen ODER-Tors 75. Somit wird der
Ausgang des logischen ODER-Tors 75 auf der Ausgangsleitung 55 für den Übertrag eine logische »1« erzeugen,
wenn irgendwelche zwei oder mehr der Eingangsleitungen 51, 52 und 53 eine logische »1« führen.
'.''■ In Fig. 8A, B sind auch die Details des im Zusammenhang mit Fig. 7 besprochenen Halbaddierer-Blocks 60
'.''■ In Fig. 8A, B sind auch die Details des im Zusammenhang mit Fig. 7 besprochenen Halbaddierer-Blocks 60
! gezeigt. Die Eingangsleitungen 61 und 62 sind an die Eingänge des EXCLUSIVE-ODER-Tors 67 angeschlossen,
welches auf der Leitung 63 eine Ausgangssumme liefert. Die Eingangsleitungen 61 und 62 sind auch mit den
Eingängen eines logischen UND-Tors 68 verbunden, weiches auf der Leitung 64 ein Übertrag-Ausgangssignal
:Λ liefert, wenn die Eingänge K3 und M3 beide eine logische »1« sind.
}'* In F i g. 9 ist ein Logik-Diagramm gezeigt, welches der Übertrag-Vorausschauschaltung 70 in der F i g. 7 bzw. in
Vi der F i g. 8 A, B entspricht. Eingangsleitungen 80 bzw. 97 in diesen Figuren entsprechen den Summen- und Über-
• \ trag-Signalen, welche durch die Addier-Blöcke in F i g. 8 A, B erzeugt werden. Die Übertrag-Vorausschauschal-
;'* tung ist konventioneller Art und wird nicht im Detail beschrieben. Die Vermeidung des vorerwähnten
§ Geschwindigkeits-Verlustes aufgrund des Bekanntseins der Überträge kann wie folgt dargestellt werden. Das
p logische Tor 100 erzeugt das endgültige Produkt-Ausgangsprodukt (UtS3 entsprechend der Binärwert-Position
23; das logische Tor 101 erzeugt das endgültige Produkt-Ausgangsbit fur S4 entsprechend der Binärwert-Position
ig 24; und das logische Tor 108 erzeugt das endgültige Produkt-Ausgangsbit furS5 entsprechend derBinärwert-Posi-
!3 tion 2\ Die logischen Tore 102,103,104 und 105 erzeugen den Übertrag von der Binärwert-Position S3 zu der
te Binärwert-Position S4. Der Ausgang des logischen Tors 105 liefert den Übertrag an einen der Einsänge der
Addier-Schaltung 1OL Der am Ausgang des Tors 105 erzeugte Übertrag wird aber nicht vun der Logik benutzt,
welche den Übertrag von der £,-Position auf die ^-Position erzeugt- Statt dessen sind die von den logischen
Toren 102 und 103 erzeugten Ausgänge mit den logischen Toren 106 bzw. 107 verbunden, derart, daß der Übertrag
von Si auf S5 parallel mit dem Übertrag von S3 auf S4 erzeugt wird. Die innerhalb der Übertrag-Vorausschauschaltung
70 benutzte parallele Übertragerzeugungs-Logik erlaubt dem Multiplizierer in dieser bevorzugten
Ausgestaltung, das Endprodukt in einer kürzeren Zeitspanne zu erzeugen als es anderweitig der Fall wäre.
Hierzu 7 Blatt Zeichnungen
Claims (3)
1. Matrix-Multiplizierer zur wahlweisen Erzeugung entweder eines Zweierkomplement- oder eines
Lineargrößen-Produktes aus einem ersten (JST0 bis XJ und einem zweiten (Y0 bis YJ Binärdatenwort, mit
S einer Torschaltungs-Anordnung zum Empfang des ersten und des zweiten Binärdatenwortes und zur Auswahl
und Erzeugung einer entsprechenden ausgewählten Gruppe von Kreuzprodukt-Signalen, und mit einer
Addierschaltung (50, 60, 70), die mit der Torschaltungs-Anordnung zur Summierung der ausgewählten
Gruppe der Kreuzprodukt-Signale und zur Abgabe des Produktes (S0 bis Sn) des ersten und de& zweiten
Binärdatenwortes verbunden ist^dadurchgekennzeichnet, daß die Torschaltungs-Anordnung in Quadranten
(00,01,10,11) einer Matrix unterteilt ist, von denen jeder Quadrant eine ausgewählte Untergruppe
(Sg bis Su) von Kreuzprodukt-Signalen erzeugt, daß die Torschaltungs-Anordnung einen ersten und einen
zweiten Steueranschluß zum Empfang eines ersten bzw. zweiten Steuersignals (Ci, C2) aufweist, und daß die
Torschaltungs-Anordnung auf das erste und das zweite Steuersignal (Ci, C2) anspricht, um die Auswahl der
jeweiligen Untergruppen (So bis Sn) der einzelnen Quadranten (00,01,10,11) und deren weitere Verarbeitung
zur ausgewählten Gruppe (P0 bis PuIPn bis P23) ier Kreuzprodukt-Signale zu steuern, wobei die ausgewählte
Gruppe der Kreuzprodukt-Signale abhängig vom ersten und zweiten Steuersignal (Ci, C2) entweder
für Lineargrößen- oder Zweierkomplement-Kreuzprodukt-Signale repräsentativ ist
2. Matrix-Multiplizierer nach Anspruch 1, dadurch gekennzeichnet, daß die Addierschaltung (50,69,70)
mehrere Addierer (50,60) und eine mit den Addierern (50, 60) verbundene Übertrag-Vorausschaltung (70)
aufweist, velche mehrere parallele Übertrag-Signale erzeugt und diese zu der ausgewählten Gruppe von
Kreuzprodukt-Signalen addiert
3. Matrix-Multiplizierer nach Anspruch 2, gekennzeichnet durch seine Ausgestaltung als monolithische
integrierte Schaltung.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/892,792 US4130878A (en) | 1978-04-03 | 1978-04-03 | Expandable 4 × 8 array multiplier |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2913327A1 DE2913327A1 (de) | 1979-10-04 |
DE2913327C2 true DE2913327C2 (de) | 1986-04-24 |
Family
ID=25400494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2913327A Expired DE2913327C2 (de) | 1978-04-03 | 1979-04-03 | Matrix-Multiplizierer |
Country Status (8)
Country | Link |
---|---|
US (1) | US4130878A (de) |
JP (2) | JPS54134943A (de) |
DE (1) | DE2913327C2 (de) |
FR (1) | FR2422204A1 (de) |
GB (1) | GB2017985B (de) |
HK (1) | HK66984A (de) |
MY (1) | MY8500496A (de) |
SG (1) | SG18584G (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4317074C1 (de) * | 1993-05-21 | 1994-06-23 | Itt Ind Gmbh Deutsche | Multiplizierer für reelle und komplexe Zahlen |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7809398A (nl) * | 1978-09-15 | 1980-03-18 | Philips Nv | Vermenigvuldiginrichting voor binaire getallen in twee-complement notatie. |
JPS59149540A (ja) * | 1983-02-15 | 1984-08-27 | Toshiba Corp | 分割型乗算器 |
FR2544105B1 (fr) * | 1983-04-06 | 1988-10-14 | Thomson Csf | Multiplieur du type en cascade utilisant un ensemble d'operateurs elementaires |
GB2166272B (en) * | 1984-10-27 | 1988-06-29 | Stc Plc | Serial multiplier circuit |
JPS61156433A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 並列乗算器 |
US4887233A (en) * | 1986-03-31 | 1989-12-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Pipeline arithmetic adder and multiplier |
US4768161A (en) * | 1986-11-14 | 1988-08-30 | International Business Machines Corporation | Digital binary array multipliers using inverting full adders |
KR920003908B1 (ko) * | 1987-11-19 | 1992-05-18 | 미쓰비시뎅끼 가부시끼가이샤 | 승산기(乘算器) |
US5032865A (en) * | 1987-12-14 | 1991-07-16 | General Dynamics Corporation Air Defense Systems Div. | Calculating the dot product of large dimensional vectors in two's complement representation |
US4941121A (en) * | 1988-04-01 | 1990-07-10 | Digital Equipment Corporation | Apparatus for high performance multiplication |
DE3823722A1 (de) * | 1988-07-13 | 1990-01-18 | Siemens Ag | Multiplizierer |
US4926371A (en) * | 1988-12-28 | 1990-05-15 | International Business Machines Corporation | Two's complement multiplication with a sign magnitude multiplier |
US5262976A (en) * | 1989-11-13 | 1993-11-16 | Harris Corporation | Plural-bit recoding multiplier |
EP0813143A3 (de) * | 1989-11-13 | 1998-01-28 | Harris Corporation | Zeichenausbreitung in einem mehrere Bit umkodierenden Multiplizierer |
JP2558912B2 (ja) * | 1990-03-08 | 1996-11-27 | 松下電器産業株式会社 | 乗算器回路 |
US5751622A (en) * | 1995-10-10 | 1998-05-12 | Chromatic Research, Inc. | Structure and method for signed multiplication using large multiplier having two embedded signed multipliers |
US5956265A (en) * | 1996-06-07 | 1999-09-21 | Lewis; James M. | Boolean digital multiplier |
US7269616B2 (en) * | 2003-03-21 | 2007-09-11 | Stretch, Inc. | Transitive processing unit for performing complex operations |
US20090077145A1 (en) * | 2007-09-14 | 2009-03-19 | Cswitch Corporation | Reconfigurable arithmetic unit |
US20090292756A1 (en) * | 2008-05-23 | 2009-11-26 | Elliot Gibson D | Large-factor multiplication in an array of processors |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3670956A (en) * | 1968-09-26 | 1972-06-20 | Hughes Aircraft Co | Digital binary multiplier employing sum of cross products technique |
US3752971A (en) * | 1971-10-18 | 1973-08-14 | Hughes Aircraft Co | Expandable sum of cross product multiplier/adder module |
US3914589A (en) * | 1974-05-13 | 1975-10-21 | Hughes Aircraft Co | Four-by-four bit multiplier module having three stages of logic cells |
-
1978
- 1978-04-03 US US05/892,792 patent/US4130878A/en not_active Expired - Lifetime
-
1979
- 1979-03-12 GB GB7908596A patent/GB2017985B/en not_active Expired
- 1979-03-28 JP JP3767479A patent/JPS54134943A/ja active Pending
- 1979-04-03 DE DE2913327A patent/DE2913327C2/de not_active Expired
- 1979-04-03 FR FR7908379A patent/FR2422204A1/fr active Granted
-
1984
- 1984-02-29 SG SG185/84A patent/SG18584G/en unknown
- 1984-08-23 HK HK669/84A patent/HK66984A/xx unknown
-
1985
- 1985-07-15 JP JP1985108774U patent/JPS6132437Y2/ja not_active Expired
- 1985-12-30 MY MY496/85A patent/MY8500496A/xx unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4317074C1 (de) * | 1993-05-21 | 1994-06-23 | Itt Ind Gmbh Deutsche | Multiplizierer für reelle und komplexe Zahlen |
US5777915A (en) * | 1993-05-21 | 1998-07-07 | Deutsche Itt Industries Gmbh | Multiplier apparatus and method for real or complex numbers |
Also Published As
Publication number | Publication date |
---|---|
HK66984A (en) | 1984-08-31 |
JPS6132437Y2 (de) | 1986-09-20 |
GB2017985B (en) | 1982-04-07 |
GB2017985A (en) | 1979-10-10 |
SG18584G (en) | 1985-02-15 |
FR2422204B1 (de) | 1984-06-15 |
JPS54134943A (en) | 1979-10-19 |
DE2913327A1 (de) | 1979-10-04 |
FR2422204A1 (fr) | 1979-11-02 |
JPS6181347U (de) | 1986-05-30 |
US4130878A (en) | 1978-12-19 |
MY8500496A (en) | 1985-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2913327C2 (de) | Matrix-Multiplizierer | |
DE10105945B4 (de) | Multiplizierer mit Linearsummierungsarray sowohl zur vorzeichenbehafteten als auch zur vorzeichenlosen Multiplikation | |
DE3854321T2 (de) | Populationszählung in Rechnersystemen. | |
DE69435034T2 (de) | Verfahren ind vorrichtung zur durchfuehrung einer schnellen hadamard transform | |
EP0123921B1 (de) | Parallelverknüpfungsschaltung mit verkürztem Übertragsdurchlauf | |
DE3686681T2 (de) | Parallelmultiplizierer. | |
DE19758079A1 (de) | Verfahren und Vorrichtung zur Galoisfeld-Multiplikation | |
DE3700991A1 (de) | Digitaler uebertragsvorgriffsaddierer | |
DE3503508C2 (de) | ||
DE3686828T2 (de) | Hochleistungsparalleler vektorprozessor mit modifizierter register/elementprozessor konfiguration. | |
DE4101004C2 (de) | Paralleler Multiplizierer mit Sprungfeld und modifiziertem Wallac-Baum | |
DE4403917A1 (de) | Vorrichtung zum Berechnen einer Besetzungszählung | |
DE3788617T2 (de) | Vektordatenverarbeitungssystem mit einer E/A-Steuerung für jeden Vektordatenprozessor und einer anderen E/A-Steuerung für mindestens einen anderen Vektordatenprozessor. | |
DE69425565T2 (de) | Verfahren und vorrichtung in einem transponierten digitalen fir-filter zur multiplikation eines binären eingangssignals mit filterkoeffizienten und verfahren zum entwurf eines digitalen transponierten filters | |
DE3854608T2 (de) | Vektorrechnerschaltung, welche schnell eine Berechnung auf drei Eingangsvektoren ausführen kann. | |
DE2557436A1 (de) | Digitale serielle multipliziereinrichtung | |
DE10204647A1 (de) | Matrizenrechner des Zeitteilungstyps | |
EP0090298A1 (de) | In MOS-Technik integrierter schneller Multiplizierer | |
DE2623374A1 (de) | Digitale multipliziereinrichtung | |
DE2952689C2 (de) | ||
DE2952072A1 (de) | Einrichtung zur verarbeitung binaer codierter dezimalzahlen | |
DE3688434T2 (de) | Schneller bcd/binaer-addierer. | |
EP0629943B1 (de) | Multiplizierer für reelle und komplexe Zahlen | |
DE19635113A1 (de) | Multiplizierer | |
DE19635111A1 (de) | Multiplizierer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |