DE2912406A1 - Frequenzteilersystem - Google Patents

Description

Frequenzteilersystem

Die Erfindung bezieht sich auf Systeme zur Frequenzteilung eines Hochfrequenzsignals mit einem sehr geringen Leistungsverbrauch und insbesondere auf ein System, zur Frequenzteilung eines Eochfrequenzsignals mit Hilfe einer intermittierenden Betriebsweise einer phasenverriegelten Schlei fe zur Benutzung in einer tragbaren elektronischen "uhr.

Gegenwärtig gibt es verschiedene Arten von elektronischen Einrichtungen miniaturisierter tragbarer Bauart, wie elektronische Armbanduhren und Taschenrechner , bei denen die Größe des Leistungsverbrauchs so gering wie möglich sein soll, um eine maximal mögliche Lebensdauer der Batterie sicherzustellen. Gegenwärtig hergestellte elektronische Armbanduhren benutzen gewöhnlich Feldeffekttoansistorschaltungen der komplementären Metalloxid-Silizium-Bauart, die einen sehr niedrigen Leistungsverbrauch sicherstellt. Dieses rührt daher, daß solche Anordnungen eine extrem hohe Eingangsimpedanz im Bezug auf zugeführte Gleichspannungen haben, wenn sie sich in ihrem gesperrten Zustand befinden. Werden solche Anordnungen dagegen für Schalterzwecke benutzt, wie im Falle von Flip-Flops, z.B. einer Frequenzteilerschaltung, beginnt bei ansteigender Betätigungsfrequenz auch der Leistungsverbrauch der Schaltung stark anzusteigen. Ein großer Teil des Leistungsverbrauchs in einer elektronischen Uhr rührt daher von den Anfangsstufen der Frequenzteilung des hochfrequenten Ausgangssignals einer Quarzkristall-Oszillatorschaltung für die Grundfrequenz der Uhr her.

909842/0699 €OPY

Diese Anfangsstufen der Frequenzteilung können in intermittierender Weise betrieben werden, wie es in der -vorliegenden Besenreibung noch erläutert wird, indem ein phasenverriegeltes Signal von einer phasenverriegelten Schleife erzeugt wird, die periodisch mit dem Ausgangssignal der Anfangsfrequenz-Teilerstufen hinsichtlich Frequenz und Phase synchron verriegelt wird. Nachdem die Phasenverriegelung bestätigt wurde, werden die Anfangsfrequenzteilerstufen unwirksam geschaltet und die zeithaltenden Schaltungen der Ohr erhalten das Ausgangssignal von dem einstellbaren Frequenz-Oszillator der phasenverriegelten Schleife entweder unmittelbar oder über einen Frequenzteiler« Nachdem eine bestimmte Zeitdauer verstrichen ist, während der eine geringe Phasenverschiebung im Signal von dem einstellbaren Frequenzoszillator aufgetreten sein kann, wird der einstellbare Frequenzoszillator erneut synchron mit dem Ausgangssignal von den Anfangsstufen des Frequenzteilers verriegelt, die zu diesem Zeitpunkt wieder wirksam geschaltet werden. Es ist jedoch schwierig, ein solches System in einem Gerät zu betreiben und eine zuverlässige und genaue Betriebsweise sicherzustellen, wenn eine herkömmliche phasenverriegelte Schleife benutzt wird. Dieses rührt daher, daß eine solche Anordnung tatsächlich keine kontinuierliche und genaue Phasenverriegelung in Bezug auf die Phase einer Bezugsfrequenz sicherstellt. Tatsächlich ändert sich die Phase des Signals von dem einstellbaren Frequenzoszillator einer herkömmlichen phasenverriegelten Schleife zyklisch mit der Phase der Bezugsfrequenz. Über eine längere Zeit ist diese Phasenänderung bei vielen Anwendungen normalerweise uninteressant. Bei Anwendungen, auf die sich die Erfindung bezieht, wie bei einem Frequenzteilersystem einer elektronischen TJhr, ist es jedoch wichtig, eine phasenverriegelte Schleife zu benutzen, die eine genaue Phasenverriegelung bewirkt.

909842/0699

COPY

Ein weiterer Nachteil einer herkömmlichen phasenverriegelten Schleife liegt darin, daß die Schaltung oftmals abgeglichen werden muß, um sicherzustellen, daß die Phasenverriegelung bei der gewünschten Bezugsfrequenz auftritt und nicht bei irgendeiner harmonischen oder einem Faktor der Bezugsfrequenz. Wenn eine automatische Einrichtung vorgesehen wird, die sicherstellt, daß die Phasenverriegelung nur bei der Bezugsfrequenz auftritt, z.B. wenn die Speisung an die Schaltung das erstemal angeschaltet wird, so wird dieses schwierig und kompliziert, wenn dieses mit einer herkömmlichen phasenverriegelten Schleife bewirkt werden soll.

Bei einem erfindungsgemäßen Frequenzteilersystem werden die zuvor erwähnten Nachteile einer herkömmlichen phasenverriegelten Schleife beseitigt. Eine genaue Verriegelung hinsichtlich Phase und Frequenz mit einem Bezugsfrequenzsignal wird sichergestellt, ohne daß periodische Änderungen in der Phase des von der phasenverriegelten Schleife erzeugten Signals auftreten. Außerdem ist eine Erneuerung der Phasenverriegelung im Falle eines zeitweiligen Verlustes der Verriegelung infolge einer Übergangsstörung schnell längs einer Exponentialkurve in Bezug auf die Zeit erreicht. Außerdem kann eine Einrichtung vorgesehen werden, mit der ein Anfangszustand, z.B. nach der Anschaltung der Speisung an die Schaltung hergestellt werden kann, wodurch das von der phasenverriegelten Schleife erzeugte Signal hinsichtlich Frequenz und Phase synchron mit der Bezugsfrequenz in automatischer und zuverlässiger Weise verriegelt wird.

Bei einem erfindungsgemäßen Frequenzteilersystem wird abwechselnd ein relativ niedriges Frequenzsignal, das ein ganzzahliger Faktor eines Hochfrequenzsignals ist, abwechselnd durch einen Frequenzteiler, der mit dem Hochfrequenzsignal arbeitet und dessen Ausgangssignal als ein Bezugsfrequenzsignal für eine phasenverriegelte Schleife

909842/069S

benutzt wird, und durch das Ausgangs sign al der phasenverriegelten Schleife erzeugt, nachdem die Phasenverriegelung erreicht wurde und der Frequenzteiler unwirksam geschaltet wurde. Solange der Frequenzteiler unwirksam geschaltet ist und das relativ niedrige Frequenzsignal durch das Ausgangssignal der phasenverriegelten Schleife erzeugt wird, werden die Phase des von dem einstellbaren Frequenzoszillator der phasenverriegelten Schleife erzeugten Signals und die Phase des Hochfrequenzsignals verglichen. Jede Abweichung der Phase des Signals von dem einstellbaren Frequenzoszillator wird erfaßt und zum Ändern der Periode des Signals der phasenverriegelten Schleife benutzt. Eine extrem hohe Genauigkeit und Zuverlässigkeit wird damit für das Frequenzteilersystem erreicht, während infolge der intermittierenden Weise, in der der das Hochfrequenzsignal aufnehmende Frequenzteiler arbeitet, der Leistungsverbrauch des Frequenzteilersystems verglichen mit herkömmlichen Systemen erheblich vermindert wird.

Es ist daher ein Ziel der Erfindung, ein verbessertes Frequenzteilersystem für ein relativ hohes Frequenzsignal zu schaffen.

Insbesondere ist es ein Ziel der Erfindung, ein verbessertes Frequenzteilersystem für ein relativ hohes Frequenzsignal zu schaffen, mit dem ein relativ niedriges Frequenzsignal abwechselnd durch einen Frequenzteiler und durch eine phasenverriegelte Schleife erzeugt wird und der Leistungsverbrauch des Frequenzteilersystems durch intermittierendes Betreiben des Frequenzteilers vermindert wird.

Gemäß einem bevorzugten Gedanken der Erfindung bewirkt das System eine Frequenzteilung eines Hochfrequenzsignals durch intermittierendes Betreiben einer Frequenzteiler-Zählersehaltung xmä einer phasenverriegelten Schleifenschaltung,

909842/0699

bei dem die Phasenverriegelung periodisch mit einem Ausgangssignal der Zählerschaltung bewirkt wird. Die phasenverriegelte Schleifenschaltung hat eine neue Bauart, die eine genaue Phasenverriegelung ohne zyklische Änderungen von der Bezugsphase bewirkt.

Weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung in Verbindung mit den Zeichnungen, wobei der allgemeine Erfindungsgedanke durch die Patentansprüche umrissen ist. Im einzelnen zeigt:

Fig. 1 ein Blockschaltbild des allgemeinen Aufbaus eines Prequenzteilersystems, wie es bei einer herkömmlichen elektronischen Uhr benutzt wird,

3fig. 2 ein allgemeines Blockschaltbild eines erf indungsgemäßen Prequenzteilersystems für eine elektronische Uhr,

Pig.3 eine allgemeine Schaltung von Teilen des in Pig. 2 gezeigten Systems im einzelnen,

Pig. 4 ein die Arbeitsweise der Schaltung der Pig. 3 zeigendes ^signaldiagramm,

Pig. 5 eine allgemeine Schaltung einer Ladepumpe, eines spannungsgesteuerten Oszillators und einer in Pig.2 gezeigten Ladepumpe,

Pig. 6 ein die Arbeitsweise der Schaltung der Pig. 5 erläuterndes Signaldiagramm,

Pig. 7 eine allgemeine Schaltung einer ersten Ausführungsform einer erfindungsgemäßen phasenverriegelten Sohle if enschaltung,

909842/0699

Fig. 8 ein die Arbeitsweise der Schaltung der Fig. 7 erläuterndes Signaldiagranm,.

Fig. 9 A bis 9E verschiedene Abänderungen eines Teils des spannungsgesteuerten Oszillators der Fig. 7»

Fig.10 eine Schaltung, die eine Möglichkeit zum Vermindern der zum Erreichen der Phasenverris gelung benötigten Zeit bei einer erfindungsgemäßen phasenverriegelten Schlafe erläutert,

Fig.11 ein Ausführungsbeispiel eines Phasenvergleichers für das erfindungsgemäße Frequenzteilersystem,

Fig. 12 ein die Arbeitsweise der Schaltung der Fig. 11 erläuterndes Signaldiagramm,

Fig. 13 A eine erste Ausführungsform, einer Konstantstrom-Ladepumpenschaltung,

Fig.13 B ein zweites Ausführungsbeispiel einer Konstantstrom-Ladepumpenschaltung,

Fig.14 eine Abwandlung der Schaltung der Fig. 13A zum Erreichen der Phasenverriegelung in einer kürzeren Zeit, nachdem Speisung zugeführt wird,

Fig. 15 A ein die Arbeitsweise der Schaltung der Fig.14· erläuternde s Signaldiagramm,

Fig»15 B eine graphische Darstellung der Änderung der Ausgangsspannung der Schaltung der Fig. 14 bis zum Erreichen der Phasenverriegelung,

909842/0699

Pig. 16 eine Abwandlung der Kontantstrom-Ladepumpe der Pig. 14 zum Erreichen einer Dämpfung zweiten Grades innerhalb der phasenverriegelten Schleife,

Pig. 17 ein die Möglichkeit zum Ausdehnen der minimalen Dauer der Steuerimpulse zeigendes Signaldiagramm, die an eine Ladepumpenschaltung der erfindungsgemäßen phasenverriegelten Schleifenschaltung gegeben werden,

Fig. 18 ein allgemeines Blockschaltbild, das die Möglichkeit einer Ausdehnung der Dauer der Steuerimpulse zeigt, wie sie in Pig. 17 gezeigt sind,

Pig. 19 eine eine Abwandlung der Schaltung der Pig. 18 zeigende Schaltung, durch die die maximale Dauer eines Steuerimpulses begrenzt ist, der an eine Ladepumpe gegeben wird, und

Pig. 20 ein Blockschaltbild eines Prequenzteilersystems zum Einleiten des "Voreinstellbetriebs, der durchgeführt wird, wenn eine hohe Batteriespannung zugeführt wird.

Pig. 1 zeigt ein allgemeines Blockschaltbild des Prequenzteilersystems einer herkömmlichen elektronischen Uhr. Das Bezugszeichen 1 bezeichnet eine Quelle eines Standard-Hochfrequenzsignals, das eine Prequenz von Sq hat. Das Signal mit der Prequenz f_Q wird an eine Prequenzteilerschal tung 2 gegeben, in der die Prequenz durch einen bestimmten Paktor n^ geteilt wird, um ein Ausgangs signal zu erzeugen, das eine Prequenz hat, die mit f^ bezeichnet werden kann, wobei fg/f^ eine ganze Zahl ist. Das Signal mit der Prequenz f,, wird an eine zweite Prequenzteiler-

909842/0699

schaltung 4- gegeben, in der die Frequenz durch, einen Faktor Dp geteilt wird, um ein Zeiteinheitensignal zu erzeugen, das gewöhnlich eine Frequenz von 1 Hz hat. Die Ausbildungen der Frequenzteilerschaltungen 2 und 4 können unterschiedlich sein, da die Schaltung 2 ein Eingangssignal verarbeiten muß, das eine viel höhere Frequenz hat als das an die Zählerschaltung 4 gegebene. Bei den meisten dieser Schaltungen, die gegenwärtig hergestellt werden, werden Feldeffekttransistor-Schaltungselemente der komplementären Metalloxid-Silizium-Bauart benützt. Diese Schaltungselemente haben die Eigenschaft eines extrem niedrigen Leistungsverbrauches, wenn sie bei niedrigen Frequenzen betrieben werden, zeigen jedoch einen schnellen Anstieg des Leistungsverbrauches, wenn die Betriebsfrequenz über einen bestimmten Wert hinaus ansteigt- Der Frequenzteiler 2 einer elektronischen Uhr verbraucht daher eine erheblich größere Leistung verglichen mit anderen !eilen der Ohrschaltung. Um die Lebensdauer der Batterie einer elektronischen Uhr zu vergrößern, soll der Leistungsverbrauch durch die Frequenzteilung eines hochfrequenten Bezugssignals f_Q soweit wie möglich vermindert werden.

In Fig» 2 ist ein allgemeines Blockschaltbild eines erfindungsgemäßen Frequenteilersystems für eine elektronische Uhr gezeigt. In cbr folgenden Beschreibung wird das durch eine Besugsfrequenzsignalquelle 1 erzeugte Signal mit HF bezeichnet. Dieses Signal wird an einen elektronischen Schalter 6 gegeben, der die Zuführung des HF-Signals entweder an einen Eingang einer ersten Frequenzteilerschalttiag 2 oder an einen Eingang einer Phasenvergleicherschal™ tung 12 bewirkt. Ei_Qe Verknüpfungsschaltung 10 ist so geschaltet, daß sie ein später als FS-Signal bezeichnetes Signal erzeugt, das eine identische Frequenz mit dem Aus-

309842/069S

gangssignal von der letzten Stufe des Frequenzteilers 2 hat, das Jedoch mit dem HF-Signal im wesentlichen synchronisiert ist. Das FS-Signal wird auch an einen Eingang der Phasenvergleicherschaltung 12 gegeben. Der Phasenvergleicher 12 erhält auch das Ausgangssignal von einem spannungsgesteuerten Oszillator 8 und vergleicht die Phase dieses Signals, das als VCO-Signal bezeichnet wird, mit der Phase sowohl des FS- oder des HP-Signals in Abhängigkeit davon, welches durch die Betätigung des elektronischen Schalters 6 ausgewählt ist. Je nachdem, ob die Phase des VCO-Signals dem FS- oder HF-Signal vorangeht oder nacheilt, gibt die Vergleicherschaltung 12 Phasensteuerimpulse an eine Ladepumpenschaltung 13, die ein Ansteigen oder Vermindern der Spannung über einem Kondensator in Abhängigkeit davon bewirkt, ob die Phasensteuerimpulse ein Laden oder Entladen des Kondensators bewirken. Die nachfolgend mit Vc bezeichnete Kondensator spannung wird als eine Frequenzsteuerspannung an (fen spannungsgesteuerten Oszillator 8 gegeben, um die Frequenz des VCO-Signals zu steuern. Jeder der Phasensteuerimpulse von dem Phasenvergleicher 12 wird auch unmittelbar an den spannungsgesteuerten Oszillator 8 gegeben, um eine direkte Steuerung der Phase des VCO-Signals zu bewirken, wie dieses später beschrieben wird.

Eine Steuerschaltung 14 erzeugt ein Ausgangssignal zum Steuern des elektronischen Schalters 6, wodurch die Dauer der intermittierenden Arbeitsweise des Frequenzteilerzählers 12 bestimmt wird. Die Steuerschaltung 14- erzeugt außerdem ein Steuersignal, das eine Zeitgeberschaltung steuert, deren Ausgangs sign al an die Steuerschaltung 14 gegeben wird. Eine Phasenkoinzidenz erfassende Detektorschaltung 16 erhält das VCO-Signal und auch ein Steuersignal von der Steuerschaltung 14 und dem Phasenvergleicher "2 . So-

909842/0699

lange die Steuerschaltung 14 ein Ausgangssignal erzeugt, das bewirkt, daß der elektronische Schalter 6 das HP-Signal an den Frequenzteilerzähler 2 gibt, wirken der Phasenvergleicher 12, die Ladepumpe 13 und der spannungsgesteuerte Oszillator 8 als eine phasenverriegelte Schleife, die bewirkt, daß die S¹S- und VCO-Signale auf die gleiche Frequenz und Phase verriegelt werden. Wenn die Phasenverriegelung erreicht ist, wird dieses durch die Detektorschaltung 16 erfaßt, die ein Signal an die Steuerschaltung 14 gibt, wodurch ein Steuersignal an den elektronischen Schalter 6 gegeben wird, das die Betriebsweise des !Frequenzteilers 2 verhindert und die Zuführung des HF-Signals an den Phasenvergleicher 12 zum Vergleich mit dem VCO-Signal bewirkt. Danach v/ird das VCO-Signal in der Phasenlage synchron mit dem HF-Signal während einer Zeitdauer gehalten, die durch die Zeitgeberschaltung 18 bestimmt ist, obwohl die Frequenzen dieser Signale erheblich unterschiedlich sind. Am Ende dieser Zeitdauer bewirkt ein

Steuersignal von der Steuerschaltung 14, daß der elektronische Schalter 6 erneut die Betriebsweise des FrequenzteäLers 2 beginnt, um die VCO- und FS-Signale in eine phasenverriegelte Beziehung zu bringen. Auf diese Weise kann die Frequenzteiler-Zählerschaltung 2 intermittierend betrieben werden. Dieses System bewirkt eine hohe Zuverlässigkeit, da, solange der Frequenzteiler 2 unwirksam ist, so daß das an die Zählerschaltung 4 für die niedrige Frequenz gegebene Signal von dem spannungsgesteuerten Oszillator 8 zugeführt wird, jegliche Tendenz für das VCO-Signal zu einer Änderung der Phasenlage durch die Wirkung der phasenverriegelten Schleife über einen Vergleich der Phase mit dem HF-Signal unterdrückt wird. Außerdem ergibt sich ein hoher zulässiger Bereich von Änderungen in der Phasenlage des VCO-Signals während der Zeitdauern, während denen der Zähler 2 unwirksam ist, da ein genauer Synchronismus

808842/0699

COPY

sowohl in der Phasenlage als auch Frequenz zwischen den FS- und VCO-Signalen während der Zeitdauern eingestellt wird, während denen der Zähler 2 unwirksam ist. Dieser exakte Synchronismus in der Phasenlage kann nicht durch eine herkömmliche phasenverriegelte Schleife erreicht werden.

Bei einem solchen Frequenzteilersystem kann das HF-Signal in der Größenordnung von 4- MHz und das VCO-Signal im Bereich von 32 KHz liegen.

Das Frequenzteilersystem der Fig. 2 wird jetzt im einzelnen in Verbindung mit der in Fig. 3 gezeigten Schaltung erläutert. Die in Fig.3 gezeigte Quelle eines Bezugshochfrequenzsignals HF mit einer Frequenz von £q weist einen Kristalloszillator auf, der durch ein Quarzkristall 20 mit einem AT-Schnitt gesteuert ist. Der Frequenzteiler 2 hat Rückwärtsanschlüsse, die durch ein Ausgangssignal von der Steuerschaltung 14- gesteuert sind, der einen Teil der Funktionen des elektronischen Schalters 6 in Fig. 2 ausführt, d.h. die Zählerschaltung 2 wirksam oder unwirksam schaltet. Die anderen Funktionen des Schalters 6 in Fig. 2 , d.h. die Zuführung und Abtrennung des HF-Signals an den Phasenvergleicher 12 werden durch einen elektronischen Schalter 36 ausgeführt. Ein UND-Glied 10 erzeugt das logische Produkt aus allen Ausgangssignalen von den Stufen der Teilerschaltung 2 und dem HF-Signal. Dieses geschieht, um ein Signal zu erzeugen, das die gleiche Frequenz wie die des Ausgangssignals von der letzten Stufe der Schaltung 2 hat, jedoch im wesentlichen frei von einer Verzögerung ist, die durch die Ausbreitung durch die verschiedenen Stufen des Teilers bedingt ist. Dieses FS-Signal hat eine Frequenz von f* - f_Q/n, wobei η der Teilerfaktor der Zählerschaltung 2 ist. Da das Ausgangssignal von dem UND-Glied 10 die gleiche Impulsbreite wie das HF-Signal hat, ist seine Einschaltdauer extrem

909842/0699

niedrig. Dieses kann jedoch leicht durch eine Verriegelungsschaltung am Ausgang des UND-Gliedes 10 berücksichtigt werden. Um die Beschreibung zu vereinfachen, ist eine solche'. Schaltung in !ig. 3 nicht gezeigt. Nachfolgend wird die Betriebsweise der Schaltung der !ig. 3, hei der das SB-Signal mit dem VCO-Signal verglichen und durch die Arbeitsweise der phasenverriegelten Schleife in Phasenverriegelung gebracht wird, als PS-Betriebsweise bezeichnet, was als eine Abkürzung für_die Voreinstell-Betriebsweise gewählt ist. Die Betriebsweise, bei der der Prequenzteiler-Zähler unwirksam ist und das !S-Signal das VCO-Signal nicht steuert,

wird als eine PL-Betriebsweise bezeichnet,was als eine Abkürzung für die Phasenverriegelungs-Betriebsweise gewählt ist. Durch Abnehmen des !S-Signals vom Ausgang des UWD-Gliedes 10 anstatt von der letzten S-^ufe des ieilers 2 werden Zeitfehler beseitigt, die sonst auftreten würden, xvenn ein Übergang von der PL- zur PS-Betriebsweise auftritt.

Die Steuerschaltung 14· v/eist drei UND-Glieder 22, 24- und und vier Daten-!lip-!lops 26,28,32,34- auf. Die Detektorschaltung 16 für die Phasenkoinzidenz weist einen Zähler 19 mit mit dem Ausgang eines ODER-Gliedes 17 verbundenen Rücksetzanschlüssen auf. Zwei Eingangssignale Pd und P~c für das ODER-Glied 17 v/erden von der Phasenvergleichschaltung 12 erzeugt und bestehen aus Impulsen, die angeben, daß das VCO-Signal der Phase des !S-Signals entweder voreilt oder nacheilt. Das andere Eingangssignal für das ODER-£lied 17 kommt von dem Q_B -Ausgang des !lip-!lops 28. Der Zeitgeber 18 besteht aus einem Zähler, der mit dem Ausgang Q^ des !lip-!lops 26 verbundene Rücksetzanschlüsse sowie mit den Eingängen eines UND-Gliedes 30 verbundene Ausgänge hat.

Die Arbeitsweise der in !ig. 3 gezeigten Schaltung wird jetzt anhand des Signaldiagramms der !ig. 4- erläutert. Zuerst, wenn sich die Schaltung in der PL-Betriebsweise befindet,

909842/0693

führen die Ausgänge Qa und Qb der Flip-Flops 26 und 28 einen hohen logischen Pegel, der nachfolgend als H-Pegel bezeichnet ist, wodurch der Frequenzteiler 2 im zurückgesetzten Zustand gehalten wird, so daß der Ausgang vom UND-Glied 10 niedrigen logischen Pegel fuhrt,der nachfolgend als L-Pegel bezeichnet wird. Das Ausgangssignal mit H-Pegel von dem Flip-Flop 28, das nachfolgend nur noch mit FF bezeichnet ist, bewirkt, daß der elektronische Schalter 36 das HF-Signal an einen Eingang der Phasenvergleichschaltung 12 gibt. Da der Ausgang §a des FF 26 L-Pegel führt, ist der Zeitgeber-Zähler 18 zu diesem Zeitpunkt wirksam geschaltet und zählt die an seinen Takteingang gegebenen Impulse des VCO-Signal s. v/enndie Ausgänge aller Stufen des Zeitgeber-Zählers 18 H-Pegel annehmen und auch das Signal VCO H-Pegel hat, führt auch der Ausgang des UND-Gliedes 30 H-Pegel. Es kann bestimmt werden, daß der Impuls des Signals VCO, der bewirkt, daß der Ausgang des UND-Gliedes 30 H-Pegel annimmt, der (n - 1)te Impuls ist, wobei von dem Zeitpunkt aus gezählt wird, bei dem der zurückgesetzte Zustand des Zeitgeber-Zählers 18 aufgehoben.wur.de. Der Ausgang des UND-Gliedes 30 gelangt auf H-Pegel bei Auftreten der Rückflanke dieses (n - 1)ten Impulses des Signals VCO. Der Übergang von L—Pegel auf den H— Pegel am Ausgang des UND-Gliedes 30 bewirkt,daß der Ausgang Qd des FF 32 von L-Pegel auf H-Pegel gelangt. Dadurch gelangt der Ausgang Qe des FF 3^ bei Auftreten der Vorderflanke des Impulses des Signals VCO, d.h. zum Zeitpunkt t_n auf H-Pegel, da das Signal VCO an den Taktanschluß des FF 34 gegeben wird.

Wenn der Ausgang Qe H-Pegel annimmt, werden die FF 26 und zurückgesetzt,so daß die Ausgänge Qa und Qb L-Pegel annehmen. Vor dem Zeitpunkt t_n hält das über das ODER-Glied 1? zugeführte Ausgangssignal Qb die Zählerschaltung 16 in dem zurückgesetzten Zustand. Wenn zum Zeitpunkt t das Ausgangs— signal Qb L-Pegel annimmt, wird dieser zurückgesetzte Zustand

909842/0699

aufgehoben und der Zähler 19 beginnt die Impulse des Signals YÜO" zu zählen, bis das Eingangssignal Pd oder Pc erzeugt wird, was angibt,daß die Phasenverriegelung nicht erreicht ist. Auch zum Zeitpunkt t_ß wird der zurückgesetzte Zustand des Frequenzteilers 2 aufgehoben, sodaß das PS-Signal von dem TMD-Glied 10 abgegeben und der Phasenvergleichsschaltung 12 zugeführt wird. Außerdem wird, da der Ausgang §a des PP 26 sich auf Η-Pegel befindet, die Zählerschaltung 18 in den zurückgesetzten Zustand gebracht. Die Schaltung befindet sich jetzt in der PS-Betriebsweise, bei der die PS- und VCO-Signale miteinander verglichen und hinsichtlich Phase und Frequenz verriegelt werden.

Bei der PS-Betriebsart v/erden Impulse Pd oder Pc periodisch erzeugt, bis diePhasenverriegelung zwischen den Signalen ¥00 und IS vorgenommen ist. Um jedoch sicherzustellen, daß die Phasenverriegelung tatsächlich erreicht ist, ist der Schaltungsaufbau so vorgenommen, daß vier aufeinanderfolgende YGQ-Impulse auftreten müssen, für die keine Pd oder Pc -Impulse erzeugt werden, um den Übergang zu der PL-Betriebsweise stattfinden zu lassen. Dieses wird mit Hilfe des Zählers 16 erreicht. Bei dem in Pig. 3 gezeigten Ausführungsbeispiel ist der Zähler 19 ein durch vier teilender Zähler, wobei der Teilerfaktor dieses Zählers jedoch auch vergrößert oder verkleinert werden kann. Wenn beide Stufen des Zählers 19 und das Signal VCO Η-Pegel zu einem Zeitpunkt t- _yj annehmen, führt auch der Ausgang des UND-Gliedes 24· Η-Pegel. Die FP 32 und 34- werden dadurch zurückgesetzt, so daß die Ausgänge Qd und Qe L-Pegel annehmen. Kurze Zeit später nimmt der Ausgang des UND-Gliedes 22 Η-Pegel an der Rückflanke des Signals ¥00 an, wodurch der Ausgang Qa des PE 25 Η-Pegel annimmt, der frequenzteiler 2 zurückgesetzt und in diesem zurückgesetzten Zustand gehalten wird. Bei der Yorderflanke des nächsten VCO-Impulses zum in Pig. 4 geseigten Zeitpunkt t^ nimmt der Ausgang Qb des PP 28 in

909842/0699

Abhängigkeit von dem Η-Pegel des Ausgangs Qa ebenfalls Η-Pegel an. Dadurch wird das HP-Signal von dem elektronischen Schalter 36 an einen Eingang der Phasenvergleichsschaltung 12 gegeben. Da sich der Ausgang Qa des FF 26 nun auf L-Pegel befindet, wird der zurückgesetzte Zustand des Zeitgeber-Zählers 18 aufgehoben und dieser Zähler beginnt die VCO -Impulse zu zählen. Die Schaltung befindet sich nun erneut in der PL-Betriebsart. Während der PS-Betriebsart gibt der elektronische Schalter 36 ein Eingangssignal mit L-Pegel an die Pasenvergleichsschaltung 12, um den Leistungsverbrauch dieser Schaltung zu vermindern.

Während der PS-Betriebsart werden die Phase des FS-Signals und die des VCO-Signals miteinander verglichen und die Phase des VCO-Signals wird abgeglichen, um irgendwelche kleinen Änderungen auszugleichen. Jede größere Abweichung der VCO-Frequenz infolge einer äußeren Störung oder eines hohen Pegels eines Leckstroms in dem Kondensator der VCO-Schaltung kann durch den Phasenvergleich mit dem FS-Signal jedoch nicht ausgeglichen, werden. Dieses bewirkt eine obere Zeitgrenze, bis zu der die Schaltung in der PL-Betriebsweise arbeiten darf. Diese Zeit kann durch Ändern der Anzahl von Stufen des Zeitgeber-Zählers 18 eingestellt werden, Da die Größe, mit der die Abweichung der VCO-Frequenz auftritt, bei höheren Temperaturen als bei normalen Betriebstemperaturen stärker ist, kann das Teilerverhältnis des Zeitgeber-Zählers 18 bei hohen Betriebstemperaturen vermindert werden oder die PL-Betriebsweise kann beseitigt werden, wenn die Temperatur eine bestimmte Größe überschreitet.

Die Arbeitsweise eines Ausführungsbeispiels der erfindungsgemäßen phasenverriegelten Schleifenschaltung wird jetzt anhand der Schaltung in Fig. 5 und der Signalformen der Fig.6 erläutert. In Fig. 5 bezeichnet das Bezugszeichen 8 einen

spanmingsgesteuerten Oszillator und 12 eine Phasenvergleichsschaltung, die diePhase des Ausgangssignals von dem spannungsgesteuerten Oszillator 8 mit der des IB-Signals vergleicht. Phasensteuerimpulse Pc und Pd werden durch die Phasenvergleichsschaltung 12 erzeugt, die angeben, daß die Phase· des VCO-Signals der des FS-Signals vor- oder nacheilt, und werden an eine Ladepumpenschaltung 13 gegeben, um die Ladung eines Kondensators 66 zu steuern. Die Spannung über dem Kondensator 66, die mit Vg bezeichnet ist, wird an den fepannungsgesteuerten Oszillator 8 gegeben, um die Frequenz des Signals VCO zu steuern. Jeder der Steuerimpulse von der Phasenvergleichsschaltung 12 v/ird auch zu einer direkten Steuerung der Phase des VOO-Signals benutzt, wie dieses später erläutert wird.

Der spannungsgesteuerte Oszillator 8 ist eine Ringoszillatorschaltung, die ein Paar von in Reihe geschalteten Invertern 40 und 42 und einenKondensator 44 aufweist, der zwischen den Ausgang des Inverters 42 und den Eingang des Inverters 40 geschaltet ist. Widerstände 46 und 48 sind in Reihe mit zwei elektronischen Schaltern 52 und 54- zwischen den Ausgang des Inverters 40 und den Verbindungspunkt zwischen dem Eingang des Inverters 40 und dem Kondensator 44 geschaltet. Ein anschließend mit FKE bezeichneter Feldeffekttransistor 50 ist mit seinen Source— und Drain-Anschlüssen über den Widerstand 48 geschaltet. Der Gate-Anachluß des FET 50 ist mit einem Kondensator 66 der Ladepumpenschaltung 13 verbunden, um eine Steuerspannung Vg zu erhalten und der FET dient als eine Quelle fester Spannung. Der FET 50 ist vom N-Kanal-Typ, so daß beim Ansteigen der Spannung Vg über die Schv/ellwertspannung des FET 50 der Source-Drain-Widerstand des FET 50 bis auf einen sehr niedrigen Wert abnimmt, während bei einem Abfallen der Spannung Vg unter die Schwellv/ertspannung des FET der Source-Drain-V/iderstand bis auf einen sehr hohen Wert ansteigt. Wenn sich die elektronischen

909842/0699

2912A06

Schalter 52 und 54 in ihrem geschlossenen Zustand befinden, so wird die Frequenz des VCO-Signals durch die Zeitkonstante des Kondensators 44 und des Widerstandes 46 in Reihe mit der Parallelschaltung aus dem V/iderstand 48 und dem FET 50 bestimmt. Die Frequenz des VCO-Signals kann daher durch die Spannung Vg gesteuert werden. V/enn die elektronischen Schalter 52 und 54 während einer kurzen Zeitdauer geöffnet sind, wird der Pfad zwischen dem Ausgang des Inverters 40 und dem Kondensator 44 geöffnet. Dadurch wird eine Verzögerung der.Phasenlage des VCO-Signals bewirkt, wobei die Größe der Phasenverzögerung proportional zur Zeitdauer ist, während der sLch die elektronischen Schalter 52 und 54 in ihrem geöffneten Zustand befinden.

Der Phasenvergleicher 12 weist zwei Daten-Flip-Flops 56 und 58 auf, wobei das VCO-Signal an den Taktanschluß des FF 58 und an den Rücksetzanschluß des FF 56 gegeben wird. Das FS-Signal wird an den Taktanschluß des FF 56 und an den Rücksetzanschluß des FF 58 gegeben. Das Ausgangssignal Q1 des FF 56 wird an die Gate-Elektrode eines P-Kanal-FET 60 in der Ladepumpenschaltung 13 gegeben, während das Ausgangssignal Q2 des FF 58 an den Gate-Anschluß eines N-Kanal-FET 62 in der Schaltung 13 gegeben wird. Die Drain-Anschlüsse der Transistoren 60 und 62 sind zusammengeschaltet und über einen V/iderstand 64 mit dem Kondensator 66 verbunden. V/enn die an den Gate-Anschluß des Transistors 60 gegebene Spannung L-Pegel annimmt, wird die Spannung V an den V/iderstand 64 gegeben, wodurch ein Ladestrom in den Kondensator 66 fließt. V/enn die dem Gate-Anschluß des Transistors 62 zugeführte Spannung Η-Pegel annimmt, beginnt sich der Kondensator 66 über den Widerstand 64 und den FET 62 zu entladen.

Wie anhand der in Fig.6 gezeigten Signaldiagramme zu erkennen ist, wird angenommen, daß zum Zeitpunkt ti die

909842/0699

Phase des Signals VCO in Bezug auf das Signal FS nacheilt, v/obei die Phasennacheilung (t,, - to) = Xyj ist... Wenn das 3TS- Signal zum Zeitpunkt t^ Η-Pegel annimmt, wird das FF zurückgesetzt, so daß das Ausgangs signal Q2 Η-Pegel annimmt, während das Ausgangssignal Q2 L-Pegel annimmt. Das Gpf-Ausgangssignal des FF 56 nimmt ebenfalls zum Zeitpunkt tyj L-Pegel an, da ihm ein Eingangssignal mit Η-Pegel am Datenanschluß zugeführt wird. Wenn das VCO-Signal H-Pegel zum Zeitpunkt tp annimmt, wird das FF 56 zurückgesetzt, so (kß der Ausgang ψΓ H-^egel annimmt, während die Ausgänge Q2 und Q2 des FF 58 jeweils auf Η-Pegel und L-Pegel bleiben. Der Ausgang ^T behält daher während der Zeit X^j L-Pegel, v/ie dieses in Fig. 6 gezeigt ist, und während dieser Zeit wird ein Ladestrom über den Widerstand 64· an den Kondensator 66 gegeben, wodurch die Spannung Vg ansteigt. Das vom (JT-Ausgang des FF 56 erzeugte Signal wird in dem Signaldiagramm der Fig. 6 mit Pc bezeichnet. Anschließend wird zum Zeitpunkt t^, da das VCO-Signal in Bezug auf das FS-Signal immer noch nacheilt, der zuvor beschriebene Vorgang wiederholt. Das Signal Pc geht daher auf L-Pegel während einer Zeitdauer von Xp = (t^, - t^)· Während der Zeit Xp wird die Spannung Vj, an den Widerstand 64- über den FBT 60 gegeben, wodurch ein Ladestrom in den Kondensator 66 fließt, so daß die Spannung Yg am Kondensator 66 erneut steigt. Jedesmal, wenn die Spannung Vg ansteigt, wie dieses zuvor beschrieben wurde, tritt ein Abfall des Souree-Drain-Widerstandes des Transistors 50 auf, wodurch ein proportionaler Anstieg der Frequenz -des YCO-Signals bewirkt wird. Als Folge davon beginnt die Phase des VCO- ^ignals der des FS-Signals vorzueilen.

Zum Zeitpunkt t,- eilt die P^ase des VCO-Signals der Phase des FS-Signals um eine Größe (tg -tj-) voraus. Wenn das VGO-Signal zum Zeitpunkt t,- Η-Pegel annimmt, wird ein

9098A2/0699

Rücksetzeingangssignal an das FF 56 gegeben, so daß der Ausgang ^T auf H-Pegel gehalten v/ird. Der Übergang vom L-Pegel auf H-Pegel des VCO-Signals zum Zeitpunkt t,- bewirkt auch, daß der Ausgang Q2 des FF 58 auf den H-Pegel und der Ausgang Q2 auf den L-Pegel gelangt. Das am Anschluß Q2 des FF 58 erzeugte Signal ist in Fig. 6 mit Pd bezeichnet. Wenn das FS-Signal zum Zeitpunkt tg H-Pegel annimmt, v/ird FF 58 zurückgesetzt, wodurch das Signal Pd auf den L-Pegel und das Signal Pd auf den H-Pegel zurückkehren. Während das Signal Pd H-Pegel hat, d.h. für die Zeitdauer X^, hat der FET 62 einen niedrigen Source-Drain-Widerstand, so daß ein Entladestrom vom Kondensator 66 über den Widerstand 64 nach Erde fließt. Die Spannung Vg über dem Kondensator 66 wird daher um eine bestimmte Größe vermindert. Der Source-Drain-tfiderstand des FET 50 v/ird daher vermindert, wodurch die Frequenz des VCO-Signals erniedrigt wird. Es ist ein besonderes Merkmal der Erfindung, daß die Phase des VGO-Signals während der Zeitdauer HL-, ebenfalls modifiziert wird. Während das Signal J?d H-Pegel hat, sind die elektronischen Schalter 52 und 54 geschlossen, so daß der spannungsgesteuerte Oszillator 8 normal schwingt· Wenn das Signal Vd jedoch L-Pegel annimmt, gelangt jeder der elektronischen Schalter 52 und 54 in seinen geöffneten Zustand, so daß jede Änderung der Spannung über demKondensator 44 infolge eines Ladens oder Entladens über den Widerstand 46 und die Zusammenfassung von Widerstand 48 und FET 50 verhindert wird. Daher v/ird die Phase des VCO-Signals um eine Größe verzögert, die durch .die Dauer der Zeitdauer T-T bestimmt ist, d.h. durch die Impulsbreite des Signals Pd Bei der erfindungsgemäßen phasenverriegelten Schleife wird daher der Abgleich der Frequenz des spannungsgesteuerten Oszillatorsignals gleichzeitig mit einem Abgleich der Phase des spannungsgesteuerten Oszillatorsignals vorgenommen, um einen Phasenfehler in Bezug auf ein Bezugssignal auszugleichen. Zum Zeitpunkt tr, befindet sich daher die Phase des

909842/0699

VCO-Signals näher an der des FS-Signals. Der zuvor beschriebene Vorgang wird dann wiederholt, sodaß ein Impuls Pd mit einer Impulsbreite X^ erzeugt wird und dadurch ein Entladestrom vom Kondensator 66 über den Widerstand 64- und den IEQ? 62 fließt. Die Spannung Vg wird daher um eine kleine Größe vermindert. Gleichzeitig wird der Impuls !Pd zugeführt, um die elektronischen Schalter 52 und 54- zu steuern, wodurch die Phase des VCO-Signals um einen kleinen Betrag erneut verzögert wird. Zum Zeitpunkt tg wurde die Phasendifferenz zwischen den VCO- und FS-Signalen weiter vermindert und der Vorgang der Phasenverzögerung und der Erniedrigung der Frequenz des VCO-Signals wird nochmals wiederholt.

Zum Zeitpunkt tg wurden die VGO- und FS-Signale in Phasen- und Frequenzübereinstimmung gebracht, so daß keines der Signale Pc und Pd erzeugt wird und damit keine Änderung in der Phase oder Frequenz des VCO-Signals ausgeführt wird. Danach bleiben die VCO- und FS-Signale ohne zyklische Änderungen in ihrer Phase verriegelt.

Im Falle einer herkömmlichen phasenverriegelten Schleife würde nur ein Abfall in der Spannung Vg erzeugt werden, um die Phasenvoreilung des VCO-Signals in Bezug auf das FS-Signal auszugleichen, wenn die Schaltbedingung zum Zeltpunkt te als Beispiel gewählt wird. Die Frequenz des VCO-Signals wird daher nach dem Zeitpunkt tg vermindert. Anschließend wird zu irgendeinem Zeitpunkt, wie zum Zeitpunkt tg die Phasenvergleichschaltung feststeilen,daß sich die VCO-tmd FS-Signale in Phasenübereinstimmung befinden und würde kein Signal erzeugen, das eine·Phasenkorrektur bewirkt. In der "Praxis würde die Größe der Frequenzänderung des VCO-Signals, die bis zum Zeitpunkt tg aufgetreten ist, derart sein, daß die Phase des VCO-Signals sich weiterhin in Bezug auf das FS-Signal nach dem Zeitpunkt tg ändern würde,wodurch

909842/0699

912406

es in Bezug auf das FS-Signal nachzueilen beginnen würde. Dieses würde dann durch die Phasenvergleichsschaltung erfaßt und einKorrektursignal erzeugt werden, um die Frequenz des VCO-Signals zu erhöhen. Die FS- und VCO-Signale wurden daher erneut an irgendeinem nachfolgenden Zeitpunkt in
Phasenübereinstimmung gelangen, wonach das VCO-Signal
beginnen würde, der Phase des FS-Signals vorzueilen. Mit anderen V/orten, ein Zustand zyklischer Änderung der Phase des VCO-Signals würde auftreten, bei dem die VCO- und FS-Signale sich nur bei periodischen Intervallen in einer
genauen Phasenübereinstimmung befinden würden. Dieses ist eine Folge der Tatsache, daß bei einer herkömmlichen phasenverriegelten Schleife eine unmittelbare Korrektur der
Phase des spannungsgesteuerten Oszillators nicht durchgeführt wird, sondern nur eine Einstellung seiner Frequenz, um Phasenfehler in dem VCO-Signal zu kompensieren. Bei der erfindungsgemäßen phasenverriegelten Schleife ist es, wie in Fig. 6 gezeigt ist, möglich, die FS- und VCO-Signale
in genaue Phasenübereinstimmung mit Hilfe eines Vorganges zu bringen, bei dem die Phase des VCO-Signals in Übereinstimmung mit der des Bezugssignals in exponentieller V/eise in Bezug auf die Zeit gebracht wird. Dieses ist eine Folge der Tatsache, daß, z.B. zum Zeitpunkt te, wenn erfaßt wird, daß das VCO-Signal der Phase des FS-Signals voreilt,ein
Korrekturimpuls Pd erzeugt wird, der eine Änderung der
Frequenz des VCO-Signals bewirkt, während gleichzeitig
das Signal Td an die spannungsgesteuerte Oszillatorschaltung 8 so gegeben wird, um eine Änderung der Phase des VCO Signals direkt zu bewirken. Durch eine Folge von anwachsend kleineren Korrekturschritten, wie sie zu den Zeitpunkten t^, tr, und tg in Fig. 6 auftreten, wird das VCO-Signal in genaue Phasenübereinstimmung mit dem FS-Signal zum Zeitpunkt tq
gebracht, ohne daß anschließend ein Überschießen oder ein

909842/0699

Schwanken der Phase des VCO-Signals auftritt.

Bei dem in Fig. 5 gezeigten Ausführungsbeispiel der erfindungsgemäßen phasenverriegelten Schleife ist die Schaltungsanordnung so, daß bei einem anfänglichen Kacheilen der Phase des VOO-Signäls in Bezug auf das FS-Signal nur eine Steuerung der Frequenz des VCO-Signals durchgeführt wird, bis das VGO-Signal in der Phase dem FS-Signal vorzueilen beginnt. Danach wird eine Korrektur sowohl der Phase als auch&r Frequenz des VCO-Signals durchgeführt, so daß die FS-Signale und VCO-Signale in Phasenübereinstimmung gebracht werden. Ss ist jedoch in gleicher Weise möglich, die Schaltungsanordnung so auszubilden, daß, wenn das VCO-Signal anfangs der Phase des FS-Signals voreilt, allein eine Steuerung der Frequenz des VCO-Signals durchgeführt wird, bis das VCO-Signal der Phase des FS-Signals nachzueilen beginnt. Danach * kann eine gleichzeitige Steuerung der Phase und Frequenz des VGO-Signals durchgeführt werden, um das VGO-Signal in Phasenübereinstimmung mit dem FS-Signal zu bringen. Welche Maßnahme auch angewendet wird, die zur Steuerung der Frequenz des VCO-Signals angelegte Spannung Vg wird einen stetigen Wert erreichen, bei dem die VCO— und FS-Signale sich in phasenverriegelter Beziehung zueinander befinden, wie dieses durch die Spannung Vs in Fig. 6 dargestellt ist.

Die Arbeitsweise der erfindungsgemäßen phasenverriegelten Schleife kann in der folgenden Weise durch mathematische Gleichungen ausgedrückt werden. Wenn T^ die Periode des VGO-Signals vor dem Zeitpunkt t,- in Fig. 6 und Tg die Periode des VGO-Signals nach Vornahme der Phasensteuerung sind, d.h. nach dem Zeitpunkt t₆, so ergeben sich die Gleichungen:

- P(X₅) + x₅ - kx₅ (2)

S09842/0699

wobei X₇ die Größe der Phasendifferenz zwischen den VCO-Signalen und FS-Signalen zum Zeitpunkt te ist und X^, die Größe der Phasendifferenz bezeichnet, die anschließend zum Zeitpunkt t^ erfaßt wird, während ^T^ die Periodendifferenz zwischen d?n VCO und FS-Signalen vor dem Zeitpunkt te angibt und AT₂ die Periodendifferenz nach Vornahme der Phasensteuerung angibt. Für den Idealfall, bei dem P(X*) = x* ist, können die Gleichungen 1 und 2 in Form einer Matrix verallgemeinert v/erden, wobei die Anfangsbedingungen eingesetzt werden. Dieses ergibt:

(5)

wobei ΔΤ und χ die Perioden- und Phasendifferenzen zu einem etwas späteren Zeitpunkt t sind.

Die Eigenv/erte der Koeffizienten der Gleichung 5 werden erhalten zu:

λ_Λ =0, λ₂ = 1-k (4)

Die Größe der Phasendifferenz zwischen den VCO-Signalen und FS-Signalen kann damit in allgemeiner Form ausgedrückt werden zu:

X_n = A₀(I - k)ⁿ , (5)

wobei A₀ eine durch die Anfangsbedingungen bestimmte Konstante ist. V/enn die Ungleichbedingung 0<"k <2 erfüllt ist, gibt dieses an, daß die Phasendifferenz zwischen den VCO- und FS-Signalen in exponentieller tfeise auf O vermindert v/erden kann, ohne daß Schwingungen oder ein Überschießen bei der Phasensteuerung auftreten.

909842/0S99

Wenn eine mathematische Analyse ähnlich der zuvor angegebenen für eine herkömmliche phasenverriegelte Schleife durchgeführt wird, bei der eine direkte Steuerung der Phase nicht durchgeführt wird, gibt die sich ergebende Gleichung für den Wert von X_n eine divergierende Bedingung oder eine Schwingungsbedingung an.

In Fig. 7 ist ein Ausführungsbeispiel eines Phasenvergleiohers 12, einer Ladepumpe 14 und von Schaltungselementen dargestellt, die die Funktion des elektronischen Schalters 56 in Fig. 2 bewirken. Der Phasenvergleicherteil der Schaltung in Fig. 7 ist identisch der in Fig. 5 zuvor gezeigten Frequenzvergleichsschaltung 12, wobei Jedoch zum Unwirksamschalten der FF 58 und 56 während der PL-Betriebsart die Datenanschlüsse dieser FF mit dem Qa -Ausgang des FF 28 aus Fig. 4 verbunden sind, der während der PL-Betriebsart L-Pegel annimmt. Die Ladepumpenschaltung, die FET 60 und 62, den Widerstand und den Kondensator 66 aufweist, ist ebenfalls der in Fig. 5 gezeigten Ladepumpenschaltung identisch. Jedoch sind elektronische Schalter 84 und 86 zxvischen das FF 56 und die Gate-Elektrode des FET 60 und zivischen die Gate-Elektrode des FET 62 und des FF 58 jeweils geschaltet.

Bei der PS-Betriebsart werden die FS- und VCO-Signale miteinander verglichen und durch die FF 58 und 56 Ausgangsimpulse Pd und Pc nach Maßgabe mit der Größe der Phasendifferenz zwischen diesen Signalen erzeugt, wie dieses zuvor anhand der Fig. 5 und 6 beschrieben wurde. Die Arbeitsweise der Schaltung in der PL-Betriebsart wird Jetzt erläutert, nachdem die TCO-und FS-^ignale in Phasenübereinstim— mung gebracht xmrden. Bei der PL-Betriebsart wird die Phase des VGO-Signals mit der des hochfrequenten HF-Signals verglichen» V/ie im Signaldiagramm der Fig. 4 gezeigt ist, hat

$09842/0699

das Signal Qb während der PL-Betriebsart Η-Pegel. Wie in Fig. 7 gezeigt ist, wird das Signal Qb an die Steueranschlüsse eines elektronischen Schalters 70 gegeben, an
den das HF-Signal als Eingangssignal gegeben wird. V/enn sich das Signal Qb auf dem L-Pegel befindet, führt auch der Ausgang des Schalters 70 L-Pegel. V/enn das Signal Qb den Η-Pegel hat, wird das HF-Signal über den elektronischen Schalter 70 an die Taktanschlüsse der Daten-Flip-Flops 72 und 76 gegeben und auch an den Datenanschluß
des Daten-Flip-Flops 74. Das VGO-Signal wird an den Datenanschluß des FF 72 und an den Taktanschluß des FF 74 gegeben. Das Ausgangs signal Q3 des FF 72 wird an den
Datenanschluß des FF 76 und an einen Eingang eines UND-Gliedes SO gegeben. Das Ausgangssignal Q4 des FF 76 wird an den anderen Eingang des UND-Gliedes 80 gegeben, dessen Ausgangssxgnal an einen Eingang eines NAND-Gliedes 82
gegeben wird. Das Ausgangssxgnal Q5 des FF 74 wird an den anderen Eingang des NAND-Gliedes 82 gegeben.

Während derPL-Betriebsart wird das Ausgangssxgnal des
NAND-Gliedes 82 an den Gate-Anschluß des FET 60 über
den elektronischen Schalter 86 gegeben. Das VGO-Signal
und das Ausgangssxgnal Q5 des I¹F 72 werden an Eingänge
eines UND-Gliedes 78 gegeben, dessen Ausgangssxgnal an
den Gate-Anschluß des FET 62 wahrend der PL-Betriebsart über den elektronischen Schalter 84 gegeben wird. Nimmt daher während der PL-Betriebsart das Ausgangssxgnal des NAND-Gliedes 82 den L-Pegel an, tritt eine Aufladung des Kondensators 66 über den Widerstand 64 auf, während, wenn das Ausgangssxgnal des UND-Gliedes 78 während der PL-Betriebsart Η-Pegel annimmt, eine Entladung des Kondensators über den Widerstand 64-und den FET 62 auftritt.

909842/0699

Der Zweck für die Durchführung des Phasenvergleichs zwischen den VCO- und HF-Signalen während der PL-Betriebsart ist der folgende: Während der PS-Betriebsart werden die FS- und VGO-^Üignale in genaue Phasen- und Frequenzübereinstimmung gebracht. Wenn danach das FS-^üignal unwirksam gemacht wird und die PL-Betriebsart beginnt, kann die Phase des VCO-Signals in Bezug auf die des HF-Signals zu driften beginnen, das ein ganzzahliges Vielfaches des FS-Signals ist und sich im groben mit dem FS-Signal in Phase befindet. Diese Drift tritt infolge der Entladung des Kondensators 66 infolge eines Leckstroms, der Wirkungen von Temperaturänderungen auf den Kondensator 66 und anderer Komponenten usw. auf. Solange sich die ergebende Phasen änderung des "VCO-Signals nicht +~ρ· Bogenmaß in Bezug auf das HF-Signal übersteigt, kann das VCO-Signal als ein ganzzahliger Faktor des HF-Signals betrachtet werden, so daß die zeithaltende Genauigkeit der Uhr nicht beeinflußt wird.

Anhand der Fig. 7 und des Signalformdiagramms in Fig. 8 ist das TCO-Signal anfangs mit einer Phasenverzögerung in Bezug auf das HF-Signal zum Zeitpunkt t^Qt um eine Größe von Ct^iQi_t^Q) gezeigt. Um diese Phasenverzögerung des VCO-Signals zu vermindern, muß der Pegel der Ladung auf dem Kondensator 66 vergrößert werden. Dieses wird durch Entladen des Kondensators 66 während einer bestimmten Zeitdauer und dann durch Laden des Kondensators 66 während einer etwas längeren Zeitdauer erreicht, wobei die Differenz zwischen der Lade- und Entlade-Zeitdauer gleich (t^Q, - t^) ist. Dieses wird in der folgenden Weise gemacht. Der Ausgang Q3 des FF 72 nimmt zum Zeitpunkt t^ Η-Pegel als Folge des an seinen Taktanschluß gegebenen HF-Signals und des an seinen Datenanschluß gegebenen VCO-Signals an. Der Ausgang Q4- des FF 76 nimmt zum Zeitpunkt

909842/069$

2912A06

t₁₂ Η-Pegel an. Der Ausgang des FF 74 hat zum Zeitpunkt t^jQi bereits Η-Pegel angenommen. Der Ausgang des UND-Gliedes 78 nimmt daher Η-Pegel vom Zeitpunkt t^Q_f bis zum Zeitpunkt t^^, an. Das UND-Glied 80 erzeugt das logische Produkt der Signale Q3 und ($l· , so daß sein Ausgangssignal vom Zeitpunkt t^ bis zum Zeitpunkt t^g Η-Pegel annimmt. Das NAND-Glied 82 erzeugt das logische Produkt des Signals Q5 und des Ausgangssignals vom UND-Glied 80, so daß sein Ausgang L-Pegel vom Zeitpunkt t^ bis zum Zeitpunkt t>j₂ annimmt. Dieses ist ein Ausgangsimpuls, der das Invertierte des Ausgangsimpulses vom UND-Glied 80 über das gleiche Zeitintervall ist. Das Ausgangssignal vom NAND-Glied 82 bewirkt das Laden des Kondensators 66 über den Widerstand 64- und den FET 60 vom Zeitpunkt t^ bis zum Zeitpunkt t^₂· Während das Ausgangssignal von dem UND-Glied 78 das Entladen des Kondensators 66 über den Widerstand 64- und den FET 62 vom Zeitpunkt t^_Qi bis zum Zeitpunkt t^ bewirkt. Auf diese Weise tritt tatsächlich ein Aufladen des Kondensators 66 während einer Zeitdauer von Ct^₀1 - t^) auf. Das Aufladen des Kondensators 66 bewirkt auf diese Weise einen Anstieg der Frequenz des VGO-Signals, um eine Phasenverzögerung des VGO-Signals gegenüber dem HF-Signal auszugleichen. Danach eilt zum Zeitpunkt t^Qi das VCO-Signal der Phase des HF-Signals um eine Größe von ("^Q-^O' ^ voraus. In diesem Fall nimmt das Ausgangssignal "Q3 des FF 72 zum Zeitpunkt t₂₀ Η-Pegel an. Das Ausgangssignal des UND-Gliedes 78 nimmt daher vom Zeitpunkt t₂₀, bis zum Zeitpunkt t₂Q Η-Pegel an. Die Entladung des Kondensators 66 über den Widerstand 64 und den FET 62 tritt daher vom Zeitpunkt t'₂Q, bis zumZeitpunkt t_2Q auf. Zum Zeitpunkt t₂Qi nimmt der Ausgang Q5 des FF 74 L-Pegel an, wodurch das NAHD-Glied 82 gesperrt wird. Selbst, wenn daher das Ausgangssignal des UND-Gliedes 80 Η-Pegel zum Zeitpunkt t₂₀ annimmt, wird kein Ausgangs signal von dem NAND-Glied 82 erzeugt, um das Laden des Kondensators 66 zu bewirken.

909842/0699

Auf diese Weise wird ein Entladen des Kondensators 66 , um ein Anwachsen der Periode des VCO-Signals zu bewirken, vorgenommen, um die Phasenvoreilung des VCO-Signals gegenüber dem HF-Signal auszugleichen.

Es ist auch möglich, eine Phasensteuerung des VCO-Signals während der PL-Betriebsart anzuwenden. Dieses kann durch Benutzen des inversen des vom UND-Glied 78 erzeugten Signals in der gleichen Weise bewirkt werden, wie das Signal PdL während der PS-Betriebsart benutzt wird. Andererseits kann die Ansteuerelektrode des Phasensteuerelementes des einstellbaren Frequenzoszillators, nämlich des EET 50 in Fig. 5, während der PL-Betriebsart auf dem Η-Pegel gehalten werden.

Wie in den Fig. 3k bis 9Έ gezeigt ist, können verschiedene Modifikationen einer spannungsgesteuerten Osζillatorschaltung für die erfindungsgemäße phasenverriegelte Schleife, wie sie in Fig. 5 gezeigt ist, angewendet werden. Bei dsm in Fig. 9A gezeigten Beispiel wird ein P-Kanal-FET 86 als ein Phasensteuerelement benutzt, der ein Entladen des Kondensators 44 auf seinen Gate-Anschluß bewirkt. Bei dem Ausführungsbeispiel der Fig. 9B wird ein Steuersignal an den Gate-Anschluß des FET 88 gegeben, was ein Entladen obs Kondensators 44 über den Widerstand 90 bewirkt. Bei dem Ausführungsbeispiel der Fig. 9G bewirkt die Zuführung einer Steuerspannung an den FET 92 das Anlegen einer festen Spannung an den Verbindungspunkt des Kondensators 44 und des Widerstandes 48. Bei dem Ausführungsbeispiel der Fig»9D bewirkt die Zuführung einer Steuerspannung an den Gate-Anschluß des FET 94 einen Kurzschluß des Widerstandes 48. Bei dem Ausführungsbeispiel der Fig. 9E bewirkt die Zuführung eines Steuersignals an den elektronischen Schalter 96 die Unterbrechung eines Ladestrompfades für den Koni ensator 44, so daß eine Phasenverzögerung des VCO-Signals be-

909842/0899

wirkt werden "kann, wenn die Phasenvergleicherschaltung erfaßt, daß die Phase des VCO-Signals der des FS-Signals voreilt.

In Hg. 10 ist in allgemeiner Form eine Schaltungsanordnung für eine Maßnahme gezeigt, durch die die zum Einstellen der Phasen- und Frequenzübereinstimmung zwischen den FS- und VCO-Signalen erforderliche Zeit zu dem Zeitpunkt verringert werden kann, wenn Speisung an die Uhrschaltung gegeben wird. Inverter 40 und 42 der einstellbaren Frequenz-Oszillatorschaltung, die die Form der Schaltung 8 in Fig.5 oder eine der modifizierten Schätfcungsformen der Fig. 9A bis 9D haben kann, sind vorgesehen. Wenn Speisung zugeführt wird, d.h. eine Batterie in die Uhr eingesetzt wird, nimmt die Spannung V,, den Η-Pegel an, während das Ausgangssignal Qc auf dem L-Pegel bleibt. Wenn das FS-^öignal dann vom L-Pegel auf den Η-Pegel sich ändert, nimmt das Ausgangsignal Qc des FF 100 den Η-Pegel an, wodurch eine Spannung zum Speisen der Inverter 40 und 42 des ein-stellbaren Frequenz-Oszillators zugeführt wird. Die erste Periode des VCO-Signals wird daher eine kurze Zeit nach dem Übergang des FS-Signals vom L-Pegel auf den Η-Pegel begonnen. Die VGO- und FS-Signale können daher aufeinanderfolgend in exakten Phasensynchronismus durch die Wirkung der phasenverriegelten Schleife innerhalb einer kurzen Zeitdauer gebracht werden.

Fig. 11 zeigt ein zweites Ausführungsbeispiel der in dem Blockschaltbild der Fig. 2 gezeigten Phasenvergleichsschaltung 12. Dieses Ausführungsbeispiel ist so ausgelegt, daß es den Phasenvergleichsvorgang im wesentlichen unabhängig, von dem Einschaltzyklus der VCO- und FS-Signale durchführt. Ein Bezugszeichen 1 gibt eine Quelle eines Standard-Frequenzsignals an, während das Bezugszeichen

909842/0699

einen Frequenzteiler bezeichnet, der eine Verknüpfungsschaltung, wie das Verknüpfungsglied 10 in Fig. 3 enthält oder nicht, um ein Ausgangssignal FS einer relativ niedrigen Frequenz zu erzeugen, wenn die Uhr sich in der PS-Betriebsart befindet. Das FS-^signal wird an den Taktanschluß eines Daten-^lip-Flops 106 in der Phasenvergleichsschaltung 12 und an einen Eingang eines ODER-Gliedes 112 gegeben . Das VCO-Signal von dem spannungsgesteuerten Os zillator wird an den Rucksetzanschluß des FF 106 und an den Taktanschluß eines Daten-FF 110 gegeben. Das VOO-Signal wird auch invertiert und an den Taktanschluß eines Daten-FF 108 gegeben, dessen DatenanschluB mit dem L-Pegelpotential verbunden ist. Das Q-Ausgangssignal des FF 106 wird an den Setzanschluß des FF 108 gegeben, während das Q-Ausgangssignal des FF 106 an einen Eingang einer Ladepumpenschaltung 13 gegeben wird. Das Q-Ausgangssignal des EF 108 wird an einen Eingang eines ODER-Gliedes 112 gegeben, dessen Ausgangssignal an den Rücksetzanschluß des FF 110 gegeben wird. Das Q-Ausgangssignal des FF 110, das mit 118 bezeichnet ist, wird an einen Eingang der Ladepumpenschaltung 13 gegeben. Das Q-Ausgangssignal des FF 110 wird an die spannungsgesteuerte Oszillatorschaltung 8 gegeben, um die unmittelbare Steuerung der Phase des VCO-Signals zu bewirken. Die Datenanschlüsse der FF 106 und 110 sind mit dem H-Pegelpotential verbunden.

Die Arbeitsweise dieser Schaltung wird jetzt anhand des Signalformdiagramms der Fig. 12 erläutert. Zum Zeitpunkt t^Q gelangt das FS-Signal auf den B-Pegel, wodurch der Q-^Ausgang des FF 106 Η-Pegel annimmt und das FF 108 gesetzt wird. Gleichzeitig nimmt der mit dem Bezugszeichen 114- versehene Q-Ausgang des FF 106 L-Pegel an. Da der mit dem Bezugszeichen 116 bezeichnete Ausgang des FF 108 jetzt Η-Pegel führt, bewirkt der Η-Pegel am Ausgang des ODER-Gliedes 112 das Rück-

909842/0699

setzen des FF 110, wodurch damit der mit dem Bezugzeichen 120 versehene Q-Ausgang des FF 110 auf Η-Pegel gehalten wird.

Das VCO-Signal eilt der Phase des FS-Signals nach und gelangt nicht vor dem Zeitpunkt t^ auf den Η-Pegel. Dieses bewirkt das Zurücksetzen des I¹F 106, so daß der Ausgang 114 auf den Η-Pegel zurückkehrt. Anschließend bewirkt zum Zeitpunkt t^, die abfallende Flanke des VCO-Signals, das invertiert an den Taktanschluß FF 108 gegeben wird, daß der Ausgang 116 auf den L-Pegel zurückkehrt.

Zum Zeitpunkt t₂₀ eilt das VCO-Signal immer noch dem Signal FS nach, so daß der zuvor beschriebene "Vorgang wiederholt wird und der Ausgang 114 erneut auf den L-Pegel während einer kurzen Zeitdauer gelangt. Der mit der Ladepumpe 13 verbundene Ausgang 114 bewirkt, das die Ladepumpe 13 die an den einstellbaren Frequenzoszillator 8 zugeführte Steuerspannung derart ändert, daß die Periode des VCO-Signals abnimmt. Es ist darauf hinzuweisen, daß jedesmal, wenn das FS-Signal sich vom L-Pegel auf den Η-Pegel ändert, während sich das VCO-Signal auf dem L-Pegel befindet, ein Impuls mit Η-Pegel als ein Ausgangssignal 116 über das ODER-Glied 112 zugeführt wird, das das FF 110 in dem zurückgesetzten Schaltzustand hält und das FF 110 daran hindert, auf den nachfolgenden Übergangdes VCO-Signals vom L-Pegel auf den H-^egel anzusprechen.

Zum Zeitpunkt t* eilt das VCO-Signal dem FS-Signal voraus. Wenn das VCO-Signal den Η-Pegel am Taktanschluß des FF annimmt, nimmt das Ausgangssignal 118 des FF 110 den H-Pegel an, während das invertierte Ausgangssignal 120 sich vom Η-Pegel auf L-Pegel ändert. Das VCO-Signal hält das FF'106 im zurückgesetzten Zustand. Zum Zeitpunkt t™ gelangt das FS-^dignal auf den Η-Pegel, so daß von dem ODER-Glied 112

909842/0699

ein Ausgangssignal erzeugt wird, das das FF 110 zurücksetzt, wodurch, das Signal 118 auf den L-Pegel und das Signal 120 auf den Η-Pegel zurückkehrt. Ein an die Ladepumpe 13 zugeführter Impuls 118 bewirkt das Vergrößern der Periode des VGO-Signals durch Änderung des Pegels des Steuersignals 119. Der an den spannungsgesteuerten Oszillator 8 gegebene Impuls 120 bewirkt eine Phasenverzögerung des VCO-Signals.

Aus der vorstehenden Beschreibung wird klar, dsß die Arbeitsweise dieser SchaltuEg so ist, daß ein Phasenvergleich nur aufgrund der Zeitpunkte der Vorderflanken der FS- und VCO-Signale durchgeführt wird. Das PS-Signal kann daher einen langsamen Einschaltzyklus haben, ohne daß dadurch der Phasenvergleichsvorgang nachteilig beeinflußt wird.

In J¹Xg. 13A ist ein erstes Ausführungsbeispiel einer KonstantstromLadepumpenschaltung gezeigt. Im Falle einer Ladepumpe mit der zuvor in Fig. 5 gezeigten Bauart, die mit dem Besugszeiehen 13 bezeichnet ist, hängt die Größe der Änderung der Spannung über dem Kondensator 66 in Abhängigkeit von einem Laden oder Entladen bewirkenden Steuerimpuls, d.h.« dem Signal Tc" oder dem Signal Pd von dem Spannungspegel über dem Kondensator 66 ab, wenn der Steuerimpuls zugeführt wird. Befindet sich z.B. die Spannung über dem Kondensator 66 auf einem hohen Pegel nahe dem der Spannung V_dd, d.h.. nahe der Spannung V₃₃, so bewirkt die Zuführung eines Steuerimpulses, der den I¹ET 60 leitend schaltet, nur das Fließen eines relativ kleinen Ladestroms in den Kondensator 66. Venn die Spannung über dem Kondensator 66 auf einem niedrigen Pegel liegt, dann bewirkt der Steuerimpuls gleicher Dauer einen relativ hohen Ladestrom, der in den Kondensator 66 fließt, so daß ein relativ großer Anstieg der Spannung über dem Kondensator 66 auftritt. Bei

909842/0699

der in Fig. 13A gezeigten Schaltung werden die Lade- und Entlade ströme künstlich, unabhängig von der Spannung über dem Kondensator 66 innerhalb eines Bereiches gemacht, der nur etwas geringer als (V^d - ^v _ss) i&t.

Die Arbeitsweise dieser Schaltung ist die folgende: I¹ETs 130 und 132 dienen als einstellbare Widerstandselemente. Die über jedem der FETs 130 und 132 entwickelte Spannung kann durch Änderung des Widerstandes 128 eingestellt werden, wodurch die Gate-Spannungen der EETs 130 und 132 und damit der Strom geändert wird, der durch diese fließt. Die Spannung über dem I¹ET I30 wird zwischen der Gate- und der Source-Elektrode eines IPET 134· zugeführt, während die über dem FET 132 entwickelte Spannung zwisdsn der Gate- und Source-Elektrode eines FET 136 zugeführt wird. Wenn ein ins Negative gehender Impuls an die Gate-Elektrode des FET 60 gegeben wird, was angibt, daß das VGO-Signal nacheilt und daher ein Ladestrom dem Kondensator 66 zuzuführen ist, fließt ein Strom vom FET 134 über den FET 60 in den Kondensator 66, dessen Wert durch die Gate-Source-Spannung des FET 134 bestimmt ist, d.h. durch die Spannung über den FET 13O. Dieser Ladestrom ist scheinbar unabhängig von der Spannung über dem Kondensator 66, solange diese Spannung etwas niedriger als V-, ist. In gleicher Weise wird, wenn ein ins Positive gehender Impuls an den Gate-Anschluß des Transistors 62 gegeben wird, was angibt, daß die Phase des VCO-Signals der des FS-Signals voreilt und daß ein Entladestrom aus dem Kondensator 66 fließen soll, so fließt ein Strom vom Kondensator 66 über den FET 62 und den FET 136. Der Wert dieses Entladestroms wird durch die Gate-Source-Spannung des FET 136 bestimmt, welches die Spannung über dem FET 132 ist. Dieser Strom ist im wesentlichen unabhängig von der Spannung über dem Kondensator 66, solange diese Spannung etwas größer als T _ ist.

Sa

909842/0690

Auf diese Weise bewirkt das Ausführungsbexspiel der in Fig. 13A gezeigten Schaltung das Laden und Entladen des Kondensators 66 mit einem konstanten Strom.

Es ist möglich, einen elektronischen Schalter in Reihe mit den IETs 130 und 132 und dem Widerstand 128 zu schalten, so daß der Stromfluß durch diesen Pfad gesperrt werden kann, wenn keine Steuerimpulse vom Phasenvergleicher 12 erzeugt werden, was der Fall ist, wenn die Uhr in der PL-Betriebsart arbeitet.

Fig. 13B zeigt ein weiteres Ausführungsbexspiel einer Konstantstrom-Ladepumpenschaltung. Ein FET 138 ist über die Drain-^Üource-Strecke eines Transistors 130 geschaltet, während ein FET 140 über die Drain-Source-Strecke eines FET 128 geschaltet ist. Wenn sich das VCO-Signal mit dem FS-Signal in Phase befindet, so bleibt das an die Gate-Elektrode des FET 138 gegebene Signal auf L-Pegel, so daß dieser FET 138 einen niedrigen Widerstand hat und keine Spannung zwischen der Gate-Source-Strecke des FET 60 erscheint. In gleicher Weise bleibt das an die Gate-Elektrode des FET 140 gegebene Signal auf dem H-Pegel, so daß der FET 140 einen niedrigen Widerstand zwischen seinen Drain- und Source-Anschlüssen hat, so daß keine Spannung über den Gate- und Source-Anschlüssen des FET erscheint. Wenn erfaßt wird, daß das VCO-Signal der Phase des FS-Signals nacheilt, so wird ein ins Positive gehender Impuls an den Gate-Anschluß des FET 138 gegeben, wodurch der Widerstand der Souree-Drain-Strecke des FET 138 extrem hocii wird. Zu diesem Zeitpunkt fließt ein Strom durch den HET 130, der die Erzeugung einer Spannung über der Drain-Source-Strecke des FET 130 und damit zwischen den Gatelind Source-Anschlüssen des FET 60 bewirkt. Der Wert dieses Stromes wird durch den Wert des Widerstandes 128 bestimmt und kann durch Änderung dieses Widerstandes eingestellt

S09842/0699

werden. Ein Strom fließt daher von dem FET 60 in den Kondensator 66, um diesen zu laden.Der Wert dieses Ladestroms wird durch den Wert der Spannung testimmt, de über der Source-Drain-Strecke des FET 130 erscheint, und ist im wesentlichen unabhängig von dem Wert der über dem Kondensator 66 erscheinenden Spannung. Dieser Ladestrom fließt während der Dauer&s ins Positive gehenden Impulses, der an die Gate-Elektrode des I¹ET 138 gegeben wird.

Wenn festgestellt wird, daß die Phase des TCO-Signals der des FS-Signals voreilt, erscheint ein ins Negative gehender Impuls an dem Gate-Anschluß des I¹ET 140, wodurch der Widerstand der Drain-Source-Strecke des I¹ET 140 extrem hoch wird. Dadurch wird eine Spannung über den Gate- und Source-Anschlüssen des FET 62 erzeugt , deren Wert durch den Strom bestimmt ist, der durch den Widerstand 128 und den FET 132 fließt. Ein Entladestrom fließt daher von dem Kondensator 66 durch den FET 62 nach Erde. Der Wert dieses Entladestroms ist im wesentlichen unabhängig von dem Wert der Spannung über dem Kondensator 66, wenn diese Spannung etwas höher als die Spannung V ist.

SS

diese Weise ermöglicht die Schaltung der Fig. 13B, das Laden und Entladen des Kondensators 66 mit einem konstanten Strom und einer Geschwindigkeit, die unabhängig von der über dem Kondensator 66 erscheinenden Spannung ist.

Ein Ausführungsbeispiel einer Schaltung, die sicherstellt, das das VOO-Signal; in Phasenübereinstimmung mit dem FS-Signal in einer rei tiv kurzen Zeit von einer ursprünglichen Bedingung einer Phasenvoreilung gebracht wird, wenn Speisung zum erstenmal an die Uhrschaltung gegeben wird, ist in Fig. 14 gezeigt. Die in Fig.14 gezeigte Schaltung ist prinzipiell eine Konstantstrom-Ladepumpenschaltung der in Fig. 13A gezeigten Art, hat jedoch zusätzlich einen . elektronischen Schalter 141. Der elektronische Schalter

909842/0699

ist mit einem Eingang mit dem Ausgang der Konstantstromlade- und Entlade-FETs 60 und 62 verbunden und erhält an seinem anderen Eingang die Speisespannung T^, d.h.. das Potential mit Η-Pegel. Das Bezugszeichen 142 gibt ein Steuersignal an, das an einen SteueranSchluß des elektronischen Schalters 141 gegeben ist. Das Steuersignal 142 bewirkt, daß der elektronische Schalter 141 für einen Augenblick die Spannung V,, an den Kondensator 66 zum Zeitpunkt des Betriebsbeginns der ührschaltung gibt, und bewirkt danach, daß der elektronische Schalter 141 den Kondensator 66 mit den Ausgängen der Konstantstrom-Lade- und Entlade-FETs und 62 verbindet, wodurch die Durchschnitts spannung über dem Kondensator 66 in Bezug auf die Zeit in der in Fig.15B gezeigten Weise erscheint. Dieses wird anhand des Zeitdiagramms der Pig. 15A erläutert. Zu Beginn der Betriebsweise der Uhrschaltung oder nach Ersetzen einer Batterie bewirkt das Signal 142 einen Anstieg der Spannung über den Kondensator 66 auf den Wert von T,,, d.h.auf das maximale positive Potential. Als Folge davon nimmt dfe Periode des TCO-Signals einen minimalen Wert an, so daß, nach Beginn der Betriebsweise zum Zeitpunkt tQ, das TCO-Signal zum Zeitpunkt t,j den Η-Pegel annimmt, während das "FS-Signal den Η-Pegel nicht vor dem Zeitpunkt t^_Q erreicht. Mit anderen Worten, das VCO-Signal eilt dem FS-Signal vor. Danach wird, da ins Positive gehende Impulse an den Gate-Anschluß des FES 62 von der Phasenver-gleichsschaltung gegeben werden, eine periodische Entladung längs einer Charakteristik in Bezug auf die Zeit stattfinden, die die in Fig. 15B gezeigte Form hat, d.h., längs einer Exponentialkurve bis auf einen stetigen Wert T_cQ. Bei der Spannung V_cQ wurde das VGO-Signal in Phasenübereinstimmung mit dem FS-Signal gebracht.

Wenn die in Fig. 14 gezeigte Maßnahme nicht benutzt wird, ist es möglich, daß das TCO-Signal in Bezug auf das FS-

909842/0899

Signal bei Beginn des Betriebes in der Phase nacheilt. Da eine unmittelbare Phasensteuerung beim VCO-Signal nicht drehgeführt wird, bis es in einen voreilenden Phasen zustand in Bezug auf das FS-Signal gelangt, wird eine wesentlich größere Zeitdauer verstreichen, bevor eine Phasenverriegelung erreicht ist, verglichen mit dem 3?all, bei dem das VCO-Signal dem PS-Signal voreilt.

In Fig. 16 ist eine Maßnahme gezeigt, die eine Dämpfung zweiter Ordnung innerhalb der phasenverriegelten Schleifenschaltung bewirkt. Wenn ein Kondensator 66 allein in der Ladepumpens ehaltung benutzt wird, wie dieses bei den zuvor beschriebenen Ausführungsbeispielen der phasenverriegelten Schleifenschaltungen der Fall ist, kann eine befriedigende Steuerung für große Phasen- und Frequenzdifferenzen erreicht werden. Ist jedoch die Größe der Phasendifferenz relativ klein, so daß sehr schmale Steuerimpulse durch die Phasenvergleichsschaltung erzeugt werden müssen, und auch an die Ladepumpenschaltung wie auch an die einstellbare Frequenz-Oszillatorschaltung gegeben werden müssen, um eine unmittelbare Phasensteuerung zu bewirken, ist eine unbefriedigende Arbeitsweise möglich. Es ist auch möglich, daß kontinuierliche leichte Schwingungen der Phase des VCO-Signals auftreten können.

Um diese Schwierigkeiten zu beseitigen, kann die Schaltung der Fig. 16 benutzt werden. Ein Widerstand 152 ist in Serie mit dem Kondensator 66 geschaltet und die an den einstellbaren Frequenzoszillator zu gebende Steuerspannung V_c wird von dem Verbindungspunkt des Widerstandes 152 und den Ausgängen der die Ladung und Entladung steuernden FETs 60 und 62 abgenommen. Der Widerstand 152 kann als ein Integrationselement im Hinblick auf die gesamte Phasenverriegelungsschleife angesehen werden. Wenn angenommen wird, daß die Phase des VCO-Signals in einem sehr kleinen Grade

909842/0699

einer Schwingung in Bezug auf das FS-Signal unterliegt, so bedeutet dieses, daß die Spannung Vc leicht schwingt. Es erscheint daher eine Spannung V _t über dem Kondensator 66, die dazu neigt, der Spannung V_c entgegenzuwirken, wenn ein geeigneter Widerstandswert benutzt wird. Die sehr kleinen Schwingungen der Phase des VCO-Signals können damit unterdrückt werden und eine Verminderung eines Überschießens in den Ansprecheigenschaften der phasenverriegelten Schleife wird ebenfalls erreicht. Die Phase des VCO-Signals kann daher genau in Übereinstimmung mit der des PS-Signals verriegelt werden.

Das Signaldiagramm der Pig. 17 und die Schaltung der Pig. zeigen eine weitere Maßnahme zum Verbessern des Ansprechens der phasenverriegelten Schleifenschaltung auf sehr kleine Phasenunterschiede zwischen den VCO- und PS-Signalen. Integratorschaltungen 162 und 164 sind so geschaltet, daß sie die Steuerimpulse Pc und Pd erhalten, die von der Phasenvergleichsschaltung 12 erzeugt werden. Haben daher die Impulse Pd eine sehr kurze Dauer, dann bewirkt die Arbeitsweise der Integratorschaltung 164 eine Verlängerung der Impulse Pd, um das in Pig. 17 gezeigte Ausgangssignal 154 zu erzeugen. Dadurch tritt eine wirksame Entladung der Steuerspannung am Kondensator 66 auf, da die Ladepumpenschaltung 13 auf die verlängerten Impulse 154 ansprechen kann. Mit anderen Morten ist die phasenverriegelte Schleife ahne das Vorsehen der Integratorschaltungen 164 und 162 nicht in der Lage, sehr kleine Phasenunterschiede zu. kompensieren, da die Ladepumpenschaltung zu instabil ist, um auf sehr kurze Steuerimpulse anzusprechen, die von der Vergleichsschaltung 12 abgegeben werden. Durch Benutzung der Integratorschaltungen 162 und 164 wird daher die Ge-Bauiglceit der Phasenverriegelung erheblich ausgedehnt, die zu erreichen ist.

909842/0699

Wenn die maximale Dauer der Steuerimpulse Pd und Pc begrenzt werden soll, kann eine in I¹Ig. 19 gezeigte Schaltung benutzt werden. Hier ist ein Inverter 174- so geschaltet, daß er das Ausgangs signal des Integrators 164-erhält. Das Ausgangssignal des Inverters 174- wird an einen Eingang eines UND-Gliedes 176 gegeben, dessen anderer Eingang das Sig_nai p^. erhält. Nachdem das Signal Pd den H-^egel annimmt, nimmt der Ausgang des UND-Gliedes 176 Η-Pegel an, da der Ausgang des Inverters 174 H-Pegel führt. Wenn anschließend die Spannung über dem Kondensator 172 die Schwellwertspannung des Inverters 174- erreicht, nimmt der Ausgang des Inverters 174- L-Pegel an, wodurch auch der Ausgang des UND-Gliedes 176 L-Pegel annimmt. Ein Impuls bestimmter Dauer wird daher am Ausgang des UND-Gliedes 176 erhalten, um als ein Steuerimpuls an die Ladepumpenschaltung 13 selbst dann gegeben zu werden, wenn der Impuls Pd eine extrem lange Dauer hat.

Bei einer elektronischen Uhr, die ein erfindungsgemäßes Frequenzteilersystem, wie es zuvor beschrieben wurde, benutzt, wird die Phase des VCO-Signals mit der des HF-Signals verglichen, während sich die Schaltung in der PL-Betriebsart befindet. Solange nur sehr kleine Änderungen in der Phase des VCO-Signals auftreten, reicht dieses aus. Wenn jedoch eine plötzliche gro ße Änderung in der-Phase des VCO-Signals auftritt, kann diese in der PL-Betriebsart nicht ausgeglichen werden, und das VCO-Signal kann daher in seiner Phase mit dem HF-^Öignal erneut verriegelt werden, o'edoch nach einer Änderung in der Phasenlage um eine Größe, die mehreren Perioden des HF-Signals äquivalent ist. Wenn dieses auftritt, wird die zeithaltende Genauigkeit der Uhr beeinflußt, da die Frequenz des VCO-Signals nicht langer der ganzzahlige Faktor der Frequenz des HF-Signals ist, der durch das Frequenzteilerverhältnis be-

909842/0699

stimmt ist. Solch eine plötzliche große Änderung in der Phase des VGO-Signals kann auftreten, wenn die Spannung der Batterie der Uhr einer plötzlichen Änderung unterliegt. Im Falle einer Uhr mit digitaler Anzeige kann eine solche Änderung der Batteriespannung z.B. auftreten, ■wenn eine Alarmeinrichtung betätigt wird, um einen hörbaren Alarm zu erzeugen, oder wenn eine Ziffernblattanzeigelampe eingeschaltet wird. Im Falle einer analogen Anzeige der Uhr mit die Zeit angebenden Zeigern, die von einem Schrittmotor angetrieben sind, kann eine große Änderung der Batteriespannung auftreten, wenn ein Stromimpuls von dem Motor beim "Vorschieben der Zeiger gewöhnlich einmal pro Sekunde gezogen wird. Es ist daher erwünscht, eine Einrichtung zum Vorhersagen zu schaffen, wann eine solche Änderung in der Batteriespannung auftreten wird, und um sicherzustellen, daß die Uhr in die PS-Betriebsart eingestellt wird, bevor eine solche Änderung auftritt, so daß eine sofortige Kompensation einer jeden Änderung in der Phase des VGO-Signals durch die phasenverriegelte Schleife vorgenommen werden kann.

Fig. 20 zeigt ein Ausführungsbeispiel einer Schaltung, um dieses Ziel su erreichen. Biese Schaltung ist bei einer Uhr mit analoger Anzeige mit einem Schrittmotor zum Vorschieben der Zeiger anwendbar. Ein Zeiteinheit-Signal wird von dem zweistufigen Frequenzteiler 4- einmal pro Sekunde erzeugt und an eine in Fig. 20 fortgelassene Motortreiberschaltung gegeben, um einen Motor-Antriebsimpuls zu erzeugen, der gewöhnlich eine Impulsbreite von mehreren Millisekunden hat. Eine Vorhersageschaltung 178 für die Batteriebelastung ist mit dem Frequenzteiler 4- derart verbunden, um ein PS-Einschaltsignal kurz vor der Erzeugung eines Motor-Speiseimpulses zu erzeugen. Dieses Signal wird an einen elektronischen Schalter 6 gegeben, um die Betriebs-

909842/0699

art der Uhr auf die PS-Betriebsart von der PL-Betriebsart zu ändern. Wenn der Motor-Speiseimpuls beendet wurde, so daß die Batterie in ihren normalen Belastungszustand zurückgekehrt ist, beginnt die Detektorschaltung 16 für die Phasenkoinzidenz ihre Arbeit. Die Detektorschaltung 16 vergleicht dann die Phase des VCO-Signals vom einstellbaren Frequenzoszillator 8 mit der des PS-^ignals vom Verknüpfungsglied 10, wenn diese Signale Phasenübereinstimmung haben, bewirkt ein Signal von der Detektorschaltung 16, daß die Vorhersageschaltung 180 ein Signal erzeugt, das bewirkt, daß der elektronische Schalter 6 die PL-Betriebsweise einleitet. Dieses wird fortgesetzt, bis der nächste Motorspeiseimpuls erzeugt werden müßte.

Es ist möglich, die Vorhersage schaltung 180 für die Batteriebelastung mit der Motortreiberschaltung der Uhr zu kombinieren. Auch wenn der Frequenzbereich des einstellbaren Frequenzoszillators 8 etwa z.B. bei 32 KHz liegt, beträgt die maximale Zeit, die erforderlich ist, um die Phasenverriegelung zwischen den VCO- und FS-Signalen zu erreichen, nachdem die PS-Betriebsart eingeleitet ist, etwa eine Millisekunde. In diesem Fall ist es nicht nötig, eine Detektorschaltung für die Phasenkoinzidenz zu benützen. Statt dessen kann das Frequenzteilersystem in die PS-Betriebsart unmittelbar vor jedem Motorspeiseimpuls eingestellt werden» und auf die PL-Betriebsweise bei der Beendigung des Speiseimpulses zurückgestellt werden .

Obwohl das Schaltungsbeispiel der Fig. 20 in Verbindung mit einer Uhr mit einem Schrittmotor und Zeigern beschrieben wurde, kann in gleicher Weise eine Vorhersage schaltung für die Batteriebelastung benutzt werden, die z.B. das Frequenzteilersystem in die PS-Betriebsweise voreinstellt, wenn der Schalter für die Beleuchtungslampe des Ziffernblattes der Uhr gedruckt wird, bevor Speisung tatsächlich der

909842/0699

Lampe zugeführt wird.

Es ist auch möglich, eine in iig. 2 gezeigte Zeitgeberschaltung in Verbindung mit einer Vorhersageschaltung für die Batteriebelastung, wie sie in Fig. 20 gezeigt ist, zu benutzen, so daß die Phase des VGO-Signals mit dem des PS-Signals innerhalb eines kürzeren Zeitintervalls als einer Sekunde verglichen werden kann, d.h. zu Zeitpunkten zwischen jeweiligen Motorspeiseimpulsen.

Eine solche Vorhersageschaltung für die Batteriebelastung kann auch benutzt werden, um die PS-Betriebsweise gerade vor der Betätigung einer Alarmeinrichtung bei einer Uhr mit Alarmfunktion umzuschalten.

Ss ist auch möglich, die Vorhersageschaltung 178 für die Batteriebelastung derart zu modifizieren, daß die PS-Betriebsweise eingeleitet wird, wenn die Betriebstemperatur über oder unter einen bestimmten Wert ansteigt bzw. abfällt,über dem die Ladung am Kondensator der Ladepumpenschaltung sich relativ schnell ändert. Es ist auch möglich, die Vorhersageschaltung 178 für die Batteriebelastung so anzuordnen, daß sie die Einleitung der PS-Betriebsart bewirkt, wenn ein relativ starker mechanischer Stoß der Uhr erteilt wird, der eine zeitweilige Änderung der Batteriespannung bewirken kann.

diese Maßnahmen, wie sie in den vorangegangenen Beschreibungsteilen erläutert wurden, um die PS-Betriebsweise der Uhr einzuleiten, wenn irgendeine Bedingung erfaßt wird, die eine relativ große Änderung in der Phase des VCQ-Signals bewirken kann, wird eine hohe Zuverlässigkeit in Bezug auf die Genauigkeit der Zeithaltung erreicht. Der Vorteil der Betätigung des Frequenzteilers 2 in inter-

909842/0699

mittierender Weise, d.h. eine erhebliche Verminderung des Leistungsverbrauches, kann daher erreicht werden, ohne daß die Leistungsfähigkeit der Uhr nachteilig beeinträchtigt wird.

Es ist daraif hinzuweisen, daß, obwohl die vorstehende Beschreibung des erfindungsgemäßen Prequenzteilersystems in Verbindung mit einer Anwendung bei einer elektronischen Uhr vorgenommen wurde, ein solches System in gleicher Weise mit verschiedenen anderen Einrichtungen zu benutzen ist, bei denen ein extrem niedriger Leistungsverbrauch wichtig ist, und bei dem ein niedriges 3?requenzsignal hoher Genauigkeit in Bezug auf die Frequenz aus einem Hochfrequenzsignal einer Bezugssignalquelle erzeugt werden muß.

Obwohl die Erfindung anhand bestimmter Ausführungsbeispiele gezeigt und erläutert wurde, ist darauf hinzuweisen, daß verschiedene Änderungen und Modifikationen dieser Ausführungsbeispiele möglich sind, die aber alle noch in den durch die Patentansprüche umrissenen allgemeinen Erfindungsgedanken fallen.

909842/0699

Tt-

Leerseite

Claims (1)

1. H. KINKELDEY ^W· STOCKMAIR

   QH-ING AeE(CALTECH)

   K. SCHUMANN

   ORRERMaT OPL-FHYS

   P. H. JAKOB

   CWL ING

   P 13 ?08 G. BEZOLD

   DaRERNAT-DlPL-CHEM.

   Citizen Watch. Company Limited

   Mb. 1-1, 2-chome, Nishishinnuku 8 München

   Shmouku-ku, Tokyo, Japan

   MAXIMILIANSTRASSE

   29.Märζ 1979

   Patentansprüche

   1y Jrequenateilersystem ziim Erzeugen eines phasenverriegelten Signals einer relativ niedrigen Frequenz, die in ihrer Phase mit einem Signal einer relativ hohen Frequenz synchronisiert ist und dessen Frequenz ein ganszahliger Faktor der relativ hohen Frequenz ist, gekennzeichnet durch eine Frequenzteilerschaltung (2), die auf das relativ hohe Frequenzsignal zum Erzeugen eines Bezugssignals der relativ niedrigen Frequenz anspricht, durch eine spannungsgesteuerte Oszillatorschaltung (8) zum Erzeugen des phasenverriegelten Signals, die ein erstes Steuerelement (50) zum Steuern der Frequenz des phasenverriegelten Signals und ein zweites Steuerelement (52,54) zum Steuern der Phase des phasenverriegelten Signals in unmittelbarer Weise hat, durch eine Phasenvergleichsschaltung (12) zum Vergleichen der Phase des phasenverriegelten Signals und der Phase des Bezugssignals zum Erzeugen eines ersten Steuersignals, %-;enn die Phase des phasenverriegelten Signals der des Bes-ugssigaals nacheilt, und zum Erzeugen e^nes zweiten Steuer signals, wsan die Phase des phasenverriegelten Signals der Baase des Besugssignals voreilt, wobei eines der ersten und aneitsii Steuersignale an das zweite Steuerelement (52

   909842/0699

   ORIGINAL INSPECTED

   der spannungsgesteuerten Oszillatorschaltung (8) gegeben ist, um die Phase des phasenverriegelten Signals in Übereinstimmung mit der Phase des Bezugssignals zu bringen, und durch eine Ladepumpenschaltung (13), die einen Kondensator (66), eine auf das erste Steuersignal zum Vergrößern der Ladung in dem Kondensator ansprechende Ladesteuereinrichtung (60) und eine auf das zweite Steuersignal zum Vermindern der Ladung des Kondensators ansprechende Entlade steuereinrichtung (62) aufweist, wobei die über dem Kondensator (66) auftretende Spannung an das erste Steuerelement (50) der spannungsgesteuerten Oszillatorschaltung (8) gegeben ist, um die Frequenz und Phase des phasenverriegelten Signals in Übereinstimmung mit der Frequenz und Phase des Bezugssignals zu bringen.

   2. Frequenzteilersystem nach Anspruch 1, gekennzeichnet durch eine Einrichtung zum Erzeugen eines dritten Steuersignals zum wahlweisen Einstellen des Frequenzteilersystems in eine voreingestellte Betriebsweise und in eine phasenverriegelte Betriebsweise und durch eine elektronische Schaltereinrichtung (6), die auf das dritte Steuersignal anspricht, um das Bezugssignal an die Phasenvergleichsschaltung (12) zu geben, damit es in seiner Phase mit der des phasenverriegelten Signals in der voreingestellten Betriebsweise verglichen wird und die Arbeitsweise der Frequenzteilerschaltung (2) unterbunden wird, sowie das relativ hohe Frequenzsignal an die Phasenvergleichsschaltung (12) gegeben wird, um in seiner Phase mit dem phasenverriegelten Signal bei der phasenverriegelten Betriebsweise verglichen zu werden, wodurch das phasenverriegelte Signal in Phasen- und Frequenziib ere in Stimmung mit. dem Bezugssignal während der voreingestellten Betriebsweise gebracht wird und in Phasenübereinstimmung mit dem relativ hohen Frequenzsignal während der phasenverriegelten Betriebsweise gehalten wird.

   903842/06Si

   J. Freqtienzteilersystem nach Anspruch 2, gekennzeichnet durch eine Zeitgeberschaltung (18) zum Messen einer bestimmten Dauer der phasenverriegelten Betriebsweise und zum Erzeugen eines vierten Steuersignals, vrenn die bestimmte Dauer verstrichen ist, durch eine Phasenkoinsidenz-Detektorschaltung (16), der das phasenverriegelte Signal und die ersten und zweiten Steuersignale zum Erfassen eines Zustandes der Phasen- und Freg/uenzkoinzidenz sxfischen dem phasenverriegelten Signal und dem Bezugssignal zugeführt sind und zum Erzeugen eines fünften Steuersignals, wenn der Zustand der Phasen- und Frequenz-Koinzidenz erfaßt ist, und durch eine Steuerschaltung (14-), die auf das vierte und fünfte Steuersignal zum Erzeugen des dritten Steuersignals anspricht, wodurch die voreingestellte Betriebsweise eingeleitet wird, xfenn die bes timiate Dauer der phasenverriegelten Betriebsweise verstrichen ist, und wodurch die phasenverriegelte Betriebsweise eingeleitet wird, wenn der Zustand der Phasen- und Frequenz-Koinzidenz zwischen dem phasenverriegelten Signal und dem Bezugssignal xfährend der voreingestellten Betriebsweise erfaßt ist.

   4. Frequenzteilersystem nach einem der Ansprüche 1 bis 3) dadurch gekennzeichnet, daß die spannungsgesteuerte Oszillatorschaltung (8) außerdem eine Kombination aus Widerstands- und Kapazitätselementen (44,46,48) zum Bestimmen einer Zeitkonstante hat, die die Frequenz des phasenverriegelten Signals bestimmt, und daß das erste Steuerelement (50) mit mindestens einem Teil der Widerstandsund Kapazitätselemente gekoppelt ist, um den Wert der Zeitkonstante und damit die Frequenz des phasenverriegelten Signals zu steuern.

   90S842/0699

   5· !"requenzteilersystem nach Anspruch 4, dadurch gekennzeichnet , daß das zweite Steuerelement (52,54) mit mindestens einem Teil der Widerstands- und Kapazitätselemente zum wahlweisen Ermöglichen und Sperren des Ladens und Entladens der Kapazitätselemente (44) über die Widerstandselemente (46,48) gekoppelt ist, um damit die Phase des phasenverriegelten Signals in Abhängigkeit von einem der ersten und zweiten Steuersignale der Phasenvergleichsschaltung (12) zu steuern.

   6. Frequenzteilersystem nach Anspruch 4, dadurch gekennzeichnet , daß das zweite Steuerelement (52,54) über mindestens einen Teil der Kapazitätselemente (44) zum wahlweisen Bilden eines offenen und geschlossenen Schaltungszustandes in Abhängigkeit von einem der ersten und zweiten Steuersignale der Phasenvergleichsschaltung (12) geschaltet ist.

   7. Prequenzteilersystem nach Anspruch 4, dadurch gekennzeichnet, daß das zweite Steuerelement (52,54) zwischen einen Teil der Kombination von Widerstands- und Kapazitätselementen (44,46,48) und eine Quelle einer festen Spannung geschaltet ist, um dadurch v/ahlweise diesen Teil der Kombination der Widerstands- und Kapazitätselemente in Abhängigkeit von einem der ersten und zweiten Steuersignale von der Phasenvergleichsschaltung (12) mit der festen Spannungsquelle zu verbinden oder von dieser zu trennen.

   8. Frequenzteilersystem nach Anspruch 4, dadurch gekennzeichnet, daß das erste Steuerelement (50) einen !Feldeffekttransistor hat, dessen Source- und Drain-Anschlüsse über mindestens einen Teil der Widerstandselemente (46, 48) der spannungsgesteuerten Oszillatorschaltung (8) geschaltet sind und dessen Gate-Anschluß eine über

   909842/0699

   dem Kondensator (66)der Ladepumpenschaltung (13) erscheinende Spannung (Vg) zugeführt ist.

   9. Frequenzteilersystem nach Anspruch 5i dadurch gekennzeichnet, daß das zweite Steuerelement (52,5²O einen in Reihe mit einem Teil der Widerstandselemente (46,48) geschalteten elektronischen Schalter aufweist, dessen Steuerelekrode eines der ersten und zweiten Steuersignale von der Phasenvergleichs schaltung (12) zugeführt ist.

   10. Frequenzteilersystem nach einem der Ansprüche 1 bis 9» dadurch gekennzeichnet, daß die Phasenvergleichsschaltung (12) ein erstes Daten-Flip-Flop (56), dessen Datenanschluß mit einem Potential (V) hohen logischen Pegels, dessen einer Taktanschluß mit dem Bezugssignal und dessen einer Bücksetzanschluß mit dem phasenverriegelten Signal von der spannungsgesteuerten Oszillatorschaltung (8) gekoppelt sind, und ein zweites Daten-Flip-Flop (58) aufweist, dessen einer Datenanschluß mit dem Potential (V) hohen logischen Pegels, dessen einer Taktanschluß mit dem phasenverriegelten Signal und dessen Rücksetzanschluß mit dem Bezugssignal gekoppelt sind.

   11. Fx^equenzteilersystem nach Anspruch 10, dadurch gekennzeichnet, daß das erste Steuersignal von dem invertierenden Ausgangsanachluß des ersten Daten-Flip-Flops (56) und das zweite Steuersignal von einem normalen AusgangsanSchluß des zweiten Daten-Flip-Flops (58) erzeugt sind.

   12. Frequenzteilersystem nach Anspruch 10, dadurch g e kennzeichnet, daß die Phasenvergleichsschaltung (12) eis drittes Daten-Flip-Flop (72) mit einem mit dem

   909842/0699

   relativ hohen Frequenzsignal verbundenen Taktanschluß und einem mit dem phasenverriegelten Signal verbundenen Datenanschluß, ein viertes Daten-Flip-Flop (74-) mit einem mit dem phasenverriegelten Signal verbundenen Taktanschluß und einem mit dem relativ hohen Frequenzsignal verbundenen Datenanschluß, ein fünftes Daten-Flip-Flop (75) mit einem mit dem normalen Ausgangsanschluß des dritten Daten-Flip-Flops (72) verbundenen Datenanschluß und einem mit dem relativ höhen Frequenzsignal verbundenen Taktanschluß, ein erstes UND-Glied (78) mit einem mit dem invertierenden Ausgangsanschluß des dritten Daten-Flip-Flops (72) verbundenen Eingangsanschluß und einem mit dem phasenverriegeltsn Signal verbundenen v/eiteren Eingangsanschluß, ein zweites UND-Glied (80) mit einem mit dem invertierenden Ausgangsanschluß des fünften Daten-Flip-Flops (76) und einem, weiteren mit dem normalen Ausgangdes dritten Daten-Flip-Flops (72) verbundenen Eingangs ans chi uß, ein NAND-Glied (82) mit einem mit dem normalen AusgangsanSchluß des vierten Daten-Flip-Flops (74·) verbundenen Eingang und einem weiteren mit einem Ausgang des zweiten UND-Gliedes (80) verbundenen Eingang, einen ersten elektronischen Schalter (8^), der mit dem normalen Ausgangsanschluß des zweiten Daten-Flip-Flops (58) und mit einem Ausgang des ersten UND-Gliedes (78) zum Erzeugen eines Signals verbunden ist, das angibt, daß die Phase des phasenverriegelten Signals der des Bezugssignals während der voreingestellten Betriebsweise voreilt, und zum Erzeugen eines Signals, d_as angibt, daß die Phase des phasenverriegelten Signals der des relativ hohen Frequenzsignals während der phasenverriegelten Betriebsweise voreilt, und einen zweiten elektronischen Schalter (86) aufweist, der mit dem invertierenden Ausgangsanschluß des ersten Daten-Flip-Flops (56) und einem Ausgangsanschluß des NAND-Gliedes (82) zum Erzeugen eines Signals verbunden ist, das angibt, daß die Phase des phasenverriegel-

   909842/0699

   ten Signals der des Bezugssignals während der voreingestellten Betriebsweise nacheilt und ein Signal erzeugt, das angibt, daß die Phase des phasenverriegelten Signals der des relativ hohen Frequenzsignals während der phasenverriegelten Betriebsweise nacheilt.

   15. Frequenzteilersystem nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet , - dä3 die Phasenvergleichsschaltung (12) ein erstes Daten-ΪΊχρ-ITlop (106) mit einem mit einem Potential (+) hohen logischen Pegels verbundenen Datenanschluß, einem mit dem Besugssignal verbundenen TaktanSchluß und einem mit dem phasenverriegelten Signal verbundenen Rücksetzanschluß, ein zweites Daten-Elip-Slop (108) mit einem mit einem Potential (-) niedrigen logischen Pegels verbundenen Datenansdluß, einem mit dem invertierten phasenverriegelten Signal verbundenen Taktanschluß und einem mit dem normalen Ausgangsanschluß des ersten Daten-3?lip-3?lops (106) verbundenen Setzanschluß, ein ODER-Glied (112) mit einem mit einem normalen Ausgangsanschluß des zweiten Daten-S¹Up-S¹I ops (108) verbundenen Eingang und einem weiteren, mit dem Bezugssignal verbundenen Eingang und ein drittes Baten-3Flip-Flop (110) aufweist, mit einem mit einem Potential (-*■) hohen logischen Pegels verbundenen Datenanschluß, einem mit einem Ausgang des ODER-Gliedes (112) verbundenen Rücksetzanschluß, wodurch ein Ausgangssignal von einem Ausgangsanschluß des ersten Daten-Jlip-Flops (106) erzeugt wird, das angibt, daß das phasenverriegelte Signal hinsichtlich seiner Phase der des Bezugssignals nacheilt und ein Ausgangssignal von einem Ausgangsanschluß des dritten Daten-Plip-Plops (110) erzeugt wird, das angibt, daß das phasenverriegelte Signal hinsichtlich seiner Phasenlage der des Bezugssignals voreilt, und wodurch außerdem ein Phasenvergleich zwischen dem phasenverriegelten Signal und dem Bezugssignal im wesentlichen unabhängig von dem Einschalt-

   909842/0699

   zykius des Bezugssignals durchgeführt wird.

   14. Frequenzteilersystem nach einem der Ansprüche 1 bis 13» dadurch gekennzeichnet , daß die Ladesteuereinrichtung (60) der Ladepumpenschaltung (13) einen P-Kanal-Feldeffekttransistor und einen Widerstand (64) aufweist, wobei der Source-AnSchluß des P-Kanal-Feldeffekttransistors (60) mit einem hohen Potential (V), sein Drain-AnSchluß mit einem Ende des Widerstandes (64) und sein Gate-Anschluß mit dem ersten Steuersignal verbunden sind, und daß die Entladesteuereinrichtung (62) einen N-Kanal-Feldeffekttransistor aufweist, dessen Source-Anschluß mit einem niedrigenPotential, dessen Gate-Anschluß mit dem zweiten Steuersignal unddessen Drain-Anschluß mit dem Verbindungspunkt des Widerstandes (64) und dem Drain-Anschluß des P-Kanal-Feldeffekttransistors (60) verbunden sind, und daß das andere Ende des Widerstandes (64) mit einem Anschluß des Kondensators (66) verbunden ist.

   15· Frequenzteilersystem nach einem der Ansprüche 1 bis dadurch gekennzeichnet , daß die Ladepumpenschaltung (13) einen ersten P-Kanal-Feldeffekttransistor (130), dessen Gate- und Drain-Anschlüsse miteinander und dessen Source-Anschluß mit einem Potential (V^) hohen logischen Pegels verbunden sind, einen mit einem Ende mit dem Drain-Anschluß des ersten Feldeffekttransistors (130) verbundenen Widerstand (128), einen ersten N-Kanal-Feldeffekttransistor (132), dessen Gate- und Drain-Anschlüsse miteinander und mit dem anderen Ende des Widerstandes (128) und dessen Source-Anschluß mit einem Potential (V ) niedrigen logischen Pegels verbunden sind, einen zweiten P-Kanal-Feldeffekttransistor (3^), dessen Source-Anschluß mit dem Potential ■ (V,,) des hohen logischen Pegels und dessen Gate-Anschluß mit den Drain-Anschluß des ersten P-Kanal-Feldeffekttransistors (130) verbunden sind, einen

   909842/0699

   dritten P-Kanal-Feldeffekttransistor (60), dessen Source-Ansehluß mit dem Drain-Anschluß des zweiten P-Kanal-Feldeffekttransistors (13¹I-) und dessen Gate-Anschluß mit (fern ersten Steuersignal von der Phasenvergleichsschaltung (12) verbunden sind, einen zweiten H-Kanal-Eeldeffekttransistor (136), dessen Source-Anschluß mit dem Potential (V ) des niedrigen logischen Pegels und dessen Gate-Anschluß mit dem Drain-Anschluß des ersten IT-Kanal-Feldeffekttransistors (132) verbunden sind, einen dritten M-Kanal-Feldeffekttransistor (62), dessen Source-Anschluß mit dem Drain-Anschluß des zweiten E-Kanal-leldeffekttransistors (136), dessen Drain-Anschluß mit dem Drain-Anschluß des dritten P-Kanal-Feldeffekttransistors (60) und dessen Gate-Anschluß mit dem zweiten Steuersignal von der Phasenvergleichsschaltung (12) verbunden sind, und einen Kondensator (66) aufweist, dessen einer Anschluß mit den Drain-Anschlüssen des dritten P-Kanal-Feldeffekttransistors (60) und des dritten IT-Kanal-Peldeffekttransistors (62) und dessen weiterer Anschluß mit dem Potential (V ) des niedrigen Pegels verbunden sind.

   16. Srequenzteilersystem nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet , daß die Ladepumpenschal tang (13) einen ersten P-Kanal-Peldeffekttransistor (130), dessen Gate- und Drain-Anschlüsse miteinander und dessen Source-Anschluß mit einem Potential (V^) hohen logischen Potentials verbunden sind, einen" mit einem Ende mit dem Drain-Anschluß des ersten P-Kanal-Peldeffekttransistors (130) verbundenen Widerstand (128), einen ersten E-Xanal-leldeffekttransistor (132), dessen Gate- und Drainanschliisse miteinander und mit dem anderen Ende des Widerstandes* (128) und dessen Source-Anschluß mit einem Potential (V ) niedrigen logischen Potentials verbunden

   ss

   sind, einen zweiten P-Kanal-Feldeffekttransistor (128), dessen Source-Anschluß mit dem Potential (V^) hohen logischen Potentials, dessen Drain-Anschluß mit dem Drain-An-

   909842/0699

   schluß des ersten P-Kanal-3?eldeffekt trän sis tors (130) und dessen Gate-Anschluß mit dem ersten Steuersignal der Phasenvergleichsschaltung (12) verbunden sind, einen dritten P-Kanal-Feldeffekttransistor (60), dessen Source-Anschluß mit dem. Potential (^v _d(i) hohen logischen Pegels und dessen Gate-Anschluß mit dem Drain-Anschluß des zweiten P-Kanal-Feldeffekttransistors (138) verbunden sind, einen zweiten H-Kanal-Feldeffekttransistor (140), dessen Source- und Drainanschlüsse jeweils mit dem Source- und Drainanschluß des ersten ΪΓ-Kanal-Ieldeffekttransistors (132) und dessen Gate-Anschluß mit dem zweiten Steuersignal von der Phasenvergleichsschaltung (12) verbunden sind, einen dritten N-Kanal-Feldeffekttransistor (62), dessen Source-AnSchluß mit dem Potential (V__) des niedrigen logischen Potentials, dessen Gate-Anschluß mit dem Drain-Anschluß des zweiten N-Kanal-Feldeffekttransistors (140) und dessen Drain-Anschluß mit dem Drain-Anschluß des dritten P-Kanal-leldeffekttransistors (60) verbunden sind, und einen Kondensator (66) aufweist, dessen einer Anschluß mit den Drain-Anschlüssen des dritten H-Kanal- und P-Kanal-J?eldeffekttransistors (62,60) und dessen anderer Anschluß mit dem Potential (V ) des niedrigen logischen Pegels verbun-

   ss

   den sind.

   17· ^requenzteilersystem nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet , daß die Ladepumpenschaltung (13) außerdem eine Quelle eines Betriebsbeginn-Steuersignals, das bei Betriebsbeginn des Frequenzteiler-Systems erzeugt wird, und einen elektronischen Schalter (140) aufweist, der zwischen den Kondensator (66) und die Lade- und Entladesteuereinrichtungen (60,62) geschaltet ist, auf die Betriebsbeginn-Steuereinrichtung und auf das Betriebsbeginn-Steuersignal anspricht, um den Kondensator (66)

   909842/0899

   mit einem Potential (V,,) hohen logischen Pegels während einer bestimmten Zeitdauer zu verbinden, wenn der Betrieb des Frequenzteilersystems beginnt, um den Kondensator (66) auf das Potential des hohen logischen Pegels aufzuladen und danach den Kondensator mit den Lade- und Entlade Steuereinrichtungen (60,62) zu verbinden.

   18. Elektronische Uhr, die von einer Batterie gespeist ist, gekennzeichnet durch eine Quelle (1) eines Standardsignals relativ hoher Frequenz, durch, eine auf dieses relativ hohe Frequenzsignal- ansprechende erste Frequenzteilerschaltung (2) zum Erzeugen eines ^ignals relativ niedriger Frequenz, die ein ganzzahliger Faktor der relativ hohen Frequenz ist, durch eine spannungsgesteuerte Oszillatorschaltung (8) zum Erzeugen eines phasenverriegelten Signals, das in Phasen- und Frequenzübereinstimmung mit dem relativ niedrigen Frequenzsignal ist, ein erstes Steuerelement (50) zum Steuern der Frequenz des phasenverriegelten Signals und ein zweites Steuerelement (52,5^) zum Steuern der Phase des phasenverriegelten Signals in direkter Weise aufweist, durch einen elektronischen Schalter (6), dem das relativ hohe Frequenzsignal zugeführt ist, durch eine Phasenvergleichsschaltung (12) zum Vergleichen der Phase des phasenverriegelten Signals mit der des relativ niedrigen Frequenzsignals, wenn die erste Frequenzteilerschaltung (2) durch den elektronischen Schalter (6) in einer ersten Betriebsart wirksam geschaltet ist, und zum Vergleichen der Phase des relativ hohen Frequenzsignals mit der des phasenverriegelten Signals, wenn das relativ hohe Frequeüzsignal über den elektronischen Schalter (6) bei einer zweiten Betriebsart der Uhr der Phasenvergleichsschaltung (12) zugeführt ist, und zum Erzeugen eines ersten Steuersignals, das angibt, daß die Phase des phasenverriegelten Signals der des

   909842/0699

   relativ niedrigen Frequenzsignals nacheilt, wenn die Uhr in der ersten Betriebsart arbeitet, und das angibt, daß die Phase des phasenverriegelten Signals der des relativ hohen Frequenz, sign als nacheilt, wenn die Uhr in der zweiten Betriebsart betrieben ist, und zum Erzeugen eines wei tem Steuersignals, das angibt, daß die Phase des phasenverriege3.ten Signals der des relativ niedrigen Frequenzsignals voreilt, wenn die Uhr in der ersten Betriebsart betrieben ist, und das angibt, daß die Phase des phasenverriegelten Signals der des hohen Frequenzsignals voreilt, wenn die Uhr in der zweiten Betriebsart betrieben ist, wobei das Zvveite Steuersignal an das zweite Steuerelement (52,5^) der spannungsgesteuerten Oszillatorschaltung (8) zum Steuern der Phase des phasenverriegelten Signals gegeben ist, durch eine Ladepumpenschaltung (13)? die einen Kondensator (66), eine auf das erste Steuersignal von der Phasenvergleichsehaltung (12) zum Vergrößern der Ladung auf dem Kondensator (66) ansprechende Ladesteuereinrichtung (60) und eine auf das zweite Steuersignal zum Vermindern der Ladung auf dem Kondensator (66) ansprechende Entladesteuereinrichtung (62) aufweist, wobei die Spannung über dem Kondensator (66) an das erste Steuerelement (50) der spannungsgesteuerten Oszillatorschaltung (8) gegeben ist, durch eine zweite Frequenzteilerschaltung (4), die auf das phasenverriegelte Signal zum Erzeugen eines Standard-Zeitsignals anspricht, und durch eine auf das Standard-Zeitsignal ansprechende Zeitanzeigeeinrichtung zum Anzeigen der Zeit.

   19- Elektronische Uhr nach Anspruch 18, g e k e η η zeichnet durch eine Zeitgeberschaltung (18) zum Hessen einer bestimmten Dauer der zweiten Betriebsart und zum Erzeugen eines ^ignals für die erste Betriebsart,wenn die Zeitdauer verstrichen ist, durch eine Phasenkoinzidenz-Detektorschaltung (16), die das phasenverriegelte Signal

   909842/0899

   und das relativ niedrige Frequenzsignal erhält, um den Zustand der Phasen- und Frequenz-Koinzidenz zwischen diesen bei der ersten Betriebsart zu erfassen und ein Signal für die zweite Betriebsart zu erzeugen, wenn der Zustand der Phasen- und Frequenz-Koinzidenz erfaßt ist, und durch eine Steuerschaltung (180), die mit dem elektronischen Schalter (G) verbunden ist und auf das Signal für die erste Betriebsart zum Einstellen der Uhr in die erste Betriebsart und außerdem auf das Signal für die zweite Betriebsart anspricht, um die Uhr in die zweite Betriebsart einzustellen.

   20. Elektronische Uhr nach Anspruch 18, gekennzeichnet durch eine Vorhersageschaltung (178) für die Batteriebelastung zum Erfassen eines Zustandes der Uhr, bei dem eine erhebliche Änderung der Spannung der Batterie kurz vor dem Auftreten ist, und zum Erzeugen eines Steuersignals für die erste Betriebsweise, wenn ein solcher Zustand erfaßt ist, durch eine Phasenkoinzidenz-Detektorschaltung (16), die das phasenverriegelte Signal und das relativ niedrige Frequenzsignal erhält, um einen Zustand der Phasen- und Frequenz-Übereinstimmung zwischen diesem bei der ersten Betriebsart zu erfassen und zum Erzeugen eines Steuersignals für die zweite Betriebsart, wenn dieser Zustand der Phasen- und Frequenz-Koinzidenz erfaßt ist, und durch eine Steuerschaltung (180), die auf das Steuersignal für die erste Betriebsart zum Einstellen der Uhr in der ersten Betriebsart und auf das Steuersignal für die zweite Betriebsart anspricht, um die Uhr in die zweite Betriebsart einzustellen, ^■ίenn das Steuersignal für die erste Betriebsart nicht erzeugt wird.

   909842/0699