DE2844071A1 - Vorrichtung zum ausgleichen von uebertragungsfehlern - Google Patents
Vorrichtung zum ausgleichen von uebertragungsfehlernInfo
- Publication number
- DE2844071A1 DE2844071A1 DE19782844071 DE2844071A DE2844071A1 DE 2844071 A1 DE2844071 A1 DE 2844071A1 DE 19782844071 DE19782844071 DE 19782844071 DE 2844071 A DE2844071 A DE 2844071A DE 2844071 A1 DE2844071 A1 DE 2844071A1
- Authority
- DE
- Germany
- Prior art keywords
- bits
- signal
- uncertain
- bit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Error Detection And Correction (AREA)
Description
P.4061
Anmelder % Carl-Erik Wilhelm Sundberg
Vildandsvägen 24C, 222 34 Lund/Schweden
Priorität: Schweden vom 11. Oktober 1977 Wr. 77 11 384-3
Vorrichtung zum Ausgleichen von Übertragungsfehlern
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung
zum Ausgleichen von Übertragungsfelilern iiaoh dem Oberbegriff
des Anspruchs 1.
Insbesondere gibt die Erfindung Mittel zur Verminderung der JPehler-Wirkung bei der Digitalübertragung von Pulse-Code-Modulation-
(PCM) -kodierten Spreclisig3ialeB.? die über einen durch
Rauschen gestörten Kanal übertragen worden sind. Durch das Ausgleichen des empfangenen Signals wird das Ausgangssignal
des Empfängers dem übertragenen Signal Eit hoher Wahrscheinlichkeit
ähnlicher, als wenn man an dem 3%apfänger eine solche
Ausgleichungsvorrichtung nicht benutzen würde.
Es sind schon verschiedene Mittel zum Nachweis t zur lagefest-
, 6 909816/0880
stellung und zum Ausgleichen von Digitaleelilern bekannt geworden.
Hier sollte die Benutzung von fehlerberichtigenden und -nachweisenden Kodes erwähnt werden, mit denen man die
Fehler durch Hinzufügen von Kontroll-Bits su den Informationsbits korrigieren kann. Der iiaehtell dieser an sich wirksamen
Anordnungen ist jedoch, daß der tTbertragungskanal entsprechend
angepaßt werden muß, um auch noch die Übertragung der Kontroll-Symbole zu ermöglichen,
Andere bekannte Vorrichtungen benutzen die dem Bit-Fluß innewohnende
Redundanz, um mögliche Mgitalfehler aufzudecken und ihre Wirkung abzumildern. Diese Anordnungen lassen sich
zwar zu dem Empfänger hinzufügen, ohne den Übertragungskanal ändern au nüssen; aber -solche Empfänger nutzen nicht völlig
die in ihn er .,.'., „-enden Möglichkeiten sur Ir-mlttlung der !FeIilerlage.
Ihre !Fähigkeiten sum !ausgleichen von fehlem sind
daher nicht optimal genutzt.
Die Aufgabe der Erfindung ist es daher, eine Torrichtung zu schaffen, mit der man die tJbertragraigsfehler von Digitalsymbolen
korrigieren kann, ohne die Ifachteile der bekannten Anordnungen
In Kauf nehmen zu müssen.
Diese Aufgabe wird gelöst durch eine Vorrichtung der eingangs genannten Art mit den kennzeichnenden Merkmalen des Anspruchs 1·
Eine erfindungsgemäße Vorrichtung kann zu den vorhandenen Vorrichtungen
hinzugefügt werden, ohne daß an den Übertragungswegen
etwas geändert werden muß, weil an der Empfänger-Anordnung etwas geändert wurde.
909816/0880 ~7~
Die Grundidee der Erfindung ist dabei die Benutzung von zwei voneinander unabhängigen Prinzipien, die, miteinander kombiniert,
dem Empfänger-Ausgangssignal den Ausgleichungs-Effekt geben und dadurch die Wirkung von Übertragungsfehlern vermindern.
Der erste dieser beiden Begriffe ist "soft decision"-Demodulation.
Dies bedeutet, daß "die Gewißheit des Signals", das ist die Signal-Amplitude, die eine bestimmte Anzahl von Bits aufweist,
mit einem bestimmten Schwellenwert verglichen wird. Wenn die Signalspannung oberhalb dieses Schwellenwertes liegt, wird das
entsprechende Bit als "gewiß" angesehen. Das Bit wird von dem Empfänger als eine gewisse und richtige Information benutzt, obwohl
es mit einer geringen Wahrscheinlichkeit fehlerhaft sein könnte. Wenn die Signalspannung unterhalb des Schwellenwertes
liegt, wird ein besonderes Signal erzeugt, das die Ungewißheit dieses Bits oder dieser Gruppe von Bits anzeigt. Diese ungewissen
Bits werden in der Ausgleichungs-Vorrichtung des Empfängers verarbeitet, und wenn dieses Verfahren aufzeigt, daß die ungewissen
Bits wahrscheinlich von den empfangenen Werten abweichende Werte haben sollten, dann werden die ungewissen Bits durch die durch
den Empfänger errechneten, wahrscheinlicheren Werte ersetzt ("korrigiert"). Das Prinzip der "soft decision"-Demodulation ermöglicht
die Anzeige der Bit-Stelle des durch Unvollkommenheiten des Übertragungskanals verursachten, wahrscheinlichen Übertragungsfehlers
und zwar unabhängig von dem tatsächlichen Bit-Wert. Die Ungewißheit des empfangenen Signals hängt ab von dem Rausch-Anteil
dieses spezifischen Signals.
Mit "hard decision"-Demodulation ist gemeint, daß der Empfänger-Demulator
keine Information über die "Gewißheit" der empfangenen
909816/0880 - 8 -
Bits ausgibt; das heißt, daß die Signalspannung ober- oder
unterhalb eines bestimmten Schwellenwertes oder bestimmter Schwellenwerte liegt.
Das zweite bei dieser Erfindung angewendete Prinzip ist, daß für jedes ungewisse Bit oder Gruppe von Bits, dh für diejenigen,
für die die Entseheidungsspannung in dem "soft decision"-Demodulator
unterhalb eines bestimmten Schwellenwertes lag, die Redundanz unter den Bits in dem Bit-ITuß im Ausgleichungs-Yerfahren
für die Bestimmung des wahrscheinlichsten Wertes des ungewissen Bits oder der Gruppe von Bits benutzt wird. Der tatsächlich
empfangene, ungewisse Wert eines Bits oder einer Gruppe von Bits wird ersetzt durch den wahrscheinlicheren, von der
Ausgleichungsvorrichtung errechneten Wert.
Ungewisse Bits, Gruppen von Bits oder ganze POM-Wörter werden von dem "soft decision"-Demodu!.ator identifiziert. Hierbei ist
es vorteilhaft, die Erkennung möglicher Digital-Pehler auf die bedeutungsvollsten Bits des POM-Wortes zu beschränken, weil die
Auswirkung von Digitalfehlern bei diesen Bits schwerwiegender ist als bei den anderen.
Bei den nachfolgenden Ausführungsbeispielen ist das ganze POM-Wort
ersetzt worden, wenn irgendeiner der bedeutenderen Bits als ungewiß befunden wurde. Das das ungewisse Wort ersetzende
POM-Wort wird aus einer bestimmten Anzahl vorhergehender POM-Wörter ("prediction") oder, wenn der Empfänger verzögerte Entscheidungen
benutzt, aus einer bestimmten Anzahl vorhergehender und auf das ungewisse Wort folgender POM-Wörter ("interpolation")
erzeugt. Auf diese Weise wird durch die Ausgleichungs-Vorrichtung
909816/0880 - 9 -
des Empfängers ein wahrscheinlicherer Wert eines ungewissen Bits
oder PCM-Wort hervorgebracht.
Weitere Einzelheiten, Merkmale und Vorzüge der Erfindung ergehen sich aus den Ansprüchen sowie aus der nachfolgenden Beschreibung
und den Zeichnungsfiguren, in denen die Erfindung an einem Ausführungsbeispiel ausführlich erläutert und schematisch dargestellt
ist.
Es zeigen:
!ig. 1 bei "aB ein richtiges, gewisses Digital-Wort und bei
"b" ein zweites ungewisses Digital-Wort;
Fig. 2 ein Block-Schaltbild einer Empfänger-Vorrichtung, die ·
"hard decision"-demodulierte Symbole hervorbringt;
Pig. 3 ein Block-Schaltbild einer auf dem "soft decision"-Demodulationsprinzip
beruhenden Empfänger-Vorrichtung, die durch einen Ausgangskreis ein besonderes Signal
erzeugt,' wenn die "decision"-Spannung unterhalb eines bestimmten Schwellenwertes liegt;
I"ig. 4- ein Diagramm, das die Schwelle ("Auslöschungszone")
für die "decision"-Spannung angibt;
fig. 5 ein Block-Schaltbild der "soft"-Demodulatorteile des
Auegangskreises von !ig. 3;
Fig. 6 die Zeitverhältnisse für das Wort-Format, die Wort-Synchronisation
und das Unterdrückungssignal;
Fig. 7 ein Block-Schaltbild eines für die auf der Redundanz des Bit-Flusses beruhenden Vorhersage eines wahrscheinlichen
Wertes eines gegebenen, ungewissen Wortes gebrauchten Subsystems;
- 10 909816/0880
Fig. 8 ein Block-Schaltbild des Predictors (Vorhersage-Kreises) von Pig. 7j
Pig. 9 ein Block-Schaltbild eines für die auf der Redundanz des Bit-Flusses beruhenden Interpolierung eines wahrscheinlichen
Wertes eines gegebenen ungewissen Wortes gebrauchten Subsystems;
Fig. 10 ein Block-Schaltbild des Interpolators von Fig. 9 und
Fig. 11 ein Schaltbild für ein Verfahren, bei dem die Ersetzung eines ungewissen Wortes vor dem PGM-Dekoder
(Demodulator) stattfindet.
Im folgenden sollen nun die Merkmale der Erfindung unter Bezugnahme
auf die angefügten Zeichnungen beschrieben werden. Die dabei benutzten Bezugsziffern sind auch in den Zeichnungsfiguren
verwendet worden.
Fig. 1 zeigt bei "a" ein in der nachfolgenden Beschreibung
der Erfindung verwendetes Wort-Format. Es ist das Binär-Wort 10110100. Bei "b" zeigt Fig. 1 ein anderes Binär-Wort 11110100,
bei dem das Bit Nr. 2 von dem in "a" abweichend ist. Dies soll
auf einem Kanalfehler beruhen, der einen Digitalfehler in der Bit-Stelle 2 verursacht. Es wird weiter angenommen, daß Bit
Nr. 1 ein Vorzeichen-Bit ist, Bit Nr. 2 das bedeutungsvollste POM-Bit und Bit Nr. 3 das nächst bedeutungsvollste PCM-Bit usw.
Dann ist bei diesem Beispiel der Digital-Fehler in der Bit-Stelle aufgetreten, wo die Wirkung des Fehlers am schwerwiegendsten
ist.
Fig. 2 zeigt das Block-Schaltbild eines Empfängers, der aus der empfangenen Wellenform digitale (binäre) Informationen
909816/0880
- 11 -
284A071
erzeugt. Dieser Empfänger arbeitet nach dem "hard decision"-Demodulationsprinzip.
Der Empfänger umfaßt ein Anpasstmgsfilter
1, welches der heim Anschluß "A" empfangenen Wellenform
angepaßt ist. Dieses Filter ist mit einem Auswerte-Kreis
(sampling circuit) 2 verbunden, der seinerseits mit einem Nachweis-Kreis (detection circuit) 3 verbunden ist, der auf der
in 2 erzeugten Analogspannung "beruhende Ausgangs-Binärsignale hervorbringt. Ein solcher Empfänger ist an sich "bekannt und
nicht Gegenstand der vorliegenden Erfindung. Es muß "betont werden, daß der Kreis 3 am Anschluß ! Digitalinformationen
ohne anhängaade "Gewißheits"-(Qualitäts)-Information über die Digits hervorbringt, dh ob die empfangene Wellenform undeutlich
oder durch Rauschen verzerrt oder deutlich und klar war.
Mg. 3 zeigt das Block-Schaltbild eines Empfängers, dessen Ausgangs-Digitalinformation auch eine Gewißheits-Information
gibt, dh es ist ein Empfänger, der nach dem "soft decision"-Demodulationsprinzip
arbeitet. Das bedeutet, daß ein Detektor 4 am Anschluß Έ Binär-Informationen ausgibt und am Anschluß E
außerdem Informationen über die Gewißheit der Signale. Wenn einer oder mehrere der bedeutsameren Bits einer niedrigen vom
Anpassungsfilter ausgemusterten Spannung "X" entsprechen, dh diese Spannung liegt im Bereich -T,+E in Pig. 4, dann wird
vom Detektor 4 am Anschluß E ein Zeichen für geringe Gewißheit erzeugt. Der Wert der Schwellenspannung T ist einstellbar
und wird dem Detektor 4 am Anschluß D zugeführt.
In fig. 4 ist zu beachten, daß +V einer vom Anpassungsfilter abgegebenen Spannung entspricht, die bei einer Wellenform entsteht,
die ohne zusätzliches Rauschen einem übertragenen Bi-
909816/0880 - 12 -
när-Digit "1" entspricht; -V entspricht einer vom .Anpassungsfilter abgegebenen Spannung, die bei einer Wellenform entsteht,
die ohne zusätzliches Rauschen einem übertragenen Binär-Digit "O"
entspricht.
Yom Filter 1 wird das Signal über die Verbindung B zum Auswerter
2 und von dort über die Verbindung C zum Kreis 3, wahlweise Detektor 4, geführt.
Fig. 5 zeigt, wie die Einheit 4 in Fig. 3 das Signal X am Anschluß
G verarbeitet. Dieses Signal wird zu einem "hard decision" -Binärdetektor 8 geführt. Diese Einheit erzeugt Binär-Digits
und.ist mit 3 in Fig. 2 identisch.
Außerdem wird das Signal X in einen Gleichrichter 5 geführt, dessen Ausgang über die Verbindung G zu einem Komparator 6 führt.
Auch die Schwellenspannung T wird zu dem Komparator 6 geführt. Der Output aus 6a ist hoch, sobald der Spannungswert am Anschluß
G oberhalb der Schwellenspannung T liegt. Der Ausgang 6a ist über eine Verbindung Ξ an den Eingang eines UND-Gatters 7
geführt. An dem anderen Eingang dieses Gatters liegt ein Unterdrückungs-(Inhibit)-Signal,
welches das Zeitintervall beherrscht, in dem ein Signal am Ausgang mit dem Anschluß E auftreten kann.
In diesem Fall ist das Inhibit-Signal so gewählt, daß das Ungewißheit
ssignal an E nur während der ersten drei POM-Bits, dh den
bedeutendsten Bits 101, auftreten kann, siehe Fig. 6c. Durch die Wahl der Dauer des positiven Teils (1) des Inhibit-Signals
kann die Anzahl der bedeutsamen, das Gewißheitssignal beeinflussenden Bits verändert werden. Fig. 6d kennzeichnet die Zeitdauer
t2-t1 des positiven Teils (1). Die Wort-Synchronisations-
909816/0880 _ 15 .
impulse in 6b erscheinen zu den Zeiten ti und t3. Diese Impulse
gehören üblicherweise zu einem Wort-Synchronisationsschema in einem normalen PCM-Übertragungssystem.
Eine erfindungsgemäße Vorrichtung soll die Übertragungsfehler korrigieren. Es wird angenommen, daß das in Pig. 1a dargestellte
Wort übertragen wurde. Es wird weiter angenommen, daß das in Pig. 1b dargestellte Wort nach der Anordnung 4 in. Pig. 5, dh am
Ausgang der Verbindung P von Pig. 5, empfangen wurde. Infolge schlechter Übertragungsbedingungen soll die der Bit-Stelle 2
entsprechende Ausmusterungsspannung in die Auslöschungszone -T,+T
in Pig. 4 fallen. Daher erscheint am Anschluß E für dieses empfangene Wort ein Ungewißheitszeichen. Im Hinblick auf diese Verhältnisse
sollen nun die Piguren 7-11 beschrieben werden.
Die empfangenen digitalen PCM-Wörter werden zu einem PGM-Dekoder
9 geleitet. Diese Anordnung ist ein D/A-Konverter und wandelt
das Digitalwort in eine Analogspannung an 9a um, die von dem digitalen Wort am Eingang abhängt. Wenn keine Ungewißheitssignale am Anschluß E erscheinen, wird das Signal-Niveau vom
PGM-Dekoder über eine Verbindung L und einen Schalter 11 zu dem
Ausgang K geführt. Das Spannungsniveau wird außerdem in 10 gespeichert,
dh zu dem Vorhersage-Kreis ("predictor") geführt, der für die Ersetzung der ungewissen POM-Signalmuster (Wörter)
gebraucht wird. Aus einer bestimmten Anzahl von vorhergehenden Bits eines einzigen oder mehrerer vorhergehender Wörter und aus
den entsprechenden Spannungsniveaus kann der wahrscheinlichste oder mindestens der wahrscheinlichere Wert für ein ungewisses
Bit oder Wort bestimmt werden.
- 14 909816/0880
284A071
Es soll nun einmal ein Ungewißheits-Signal am Anschluß E erscheinen,
zB "bei dem Binär-Wort der Pig. 1b mit dem ungewissen zweiten
Bit. Das Signal an E "bedeutet dann die Aufdeckung eines möglichen
Fehlers. Außerdem ist es ein Schaltkommando für den Schalter 11. Das Signal-Niveau wird durch einen Schätzwert des Predictors
10 ersetzt, der an den Ausgang K gebracht wird.
Im Predictor ist die den Torhergehenden POM-Wörtern entsprechende
Spannung gespeichert. Der Einfachheit halber wird angenommen, daß es das Digital-Wort von Pig. 1a ist. Dieses POM-Muster
soll in einem Speicher 12 (t-1) aufbewahrt sein. Es entspricht einer Verzögerung von einem Muster-Intervall. Das vorhergehende
Muster (t-2) ist in einem Speicher 13 aufbewahrt. Die beiden Spannungen werden mit einem Koeffizienten in 12a bzw 13a
multipliziert und der Durchschnitt erscheint am Ausgang eines Addier-Kreises 16. Dieser Durchschnitt, der Ausgangswert am
Predictor, wird über die Leitung M zum Schalter 11 geführt.
Fig. 8 zeigt ein Beispiel für einen einfachen Linearpredictor. Natürlich können mehr als zwei Speicher-Einheiten benutzt werden,
und die Koeffizienten 12a, 13a können konstant sein oder sich mit den empfangenen Signalmustern ändern.
Die Figuren 9 und 10 zeigen Alternativausführungen zu den Figuren 7 bzw 8. Ein mit 14 bezeichneter Schaltkreis ist so ausgeführt,
daß die PCM-Muster und die Signal-Redundanz zum Ersetzen Ungewisser Bits oder ganzer ungewisser PGM-Wörter durch
interpolierte Bits oder PCM-Muster benutzt werden kann, die aus einem oder mehreren vorhergehenden Bits oder Wörtern und
einem oder mehreren folgenden Bits oder Wörtern relativ zu dem
909816/0880 - 15 -
- 15 •ungewissen Bit oder Wort kalkuliert worden sind.
Da der Interpolator 14 relativ zu dem gerade "betrachteten, ungewissen
PGM-Wort nachträglich eintreffende Bits oder Muster "benutzt, sind verzögerte Entscheidungen erforderlich. Daher
wird je ein Verzögerer 15 in die Verbindungen E und I eingeführt.
Wenn ein Wort nach dem ungewissen Wort im Interpolator "benutzt werden soll, muß die Verzögerung ein POM-Musterintervall umfassen,
dh das Zeitintervall zwischen t3 und ti. Wenn der Interpolator zwei nachfolgende Wörter "benutzen soll, muß die Verzögerungszeit
verdoppelt werden usw.
Fig. 10 zeigt ein Beispiel für einen zwei Muster "benutzenden
Interpolator, dh eins nach und eins vor dem ungewissen POM-Wort
"bzw Muster. Ein Speicher 17 "bewahrt die nachfolgende Musterspannung
(t+1) auf und ein Speicher 18 bewahrt die Musterspannung auf, die dem, dem ungewissen POM-Wort "bzw Wörtern vorhergehenden,
POM-Wort (t-1) entspricht.
Die "beiden Spannungen werden mit Koeffizienten 17a und 18a multipliziert
und im Addierer 16 in derselben Weise wie vorher in Fig. 8 kombiniert; die Ausgangsspannung des Interpolators wird
über die Verbindung M zum Schalter 11 geleitet.
Es ist klar, daß bei beiden Ausführungsformen, nach Fig. 7 bzw 9,
die dem ungewissen POM-Wort entsprechende Spannung annähernd belichtigt wird, wenn nur die Muster genügend Redundanz aufweisen.
- 16 909816/0880
28U071
Bei den Ausführungs"beispielen der Figuren 7-10 ist angenommen
worden, daß das fehlerhafte ungewisse PCM-Wort durch einen aus
den "benachbarten Mustern errechneten Schätzwert ersetzt wird. Eine Vereinfachung besteht darin, daß das ungewisse Wort (Muster)
einfach durch das vorhergehende, benachbarte Wort (Muster) ersetzt wird.
Fig. 11 zeigt ein Ausführungsbeispiel, bei dem das binäre PCM-Wort
an Verbindung F zum Schalter 11 und zu einem Speicher 19
geleitet wird. Wenn ein ungewisses Bit oder Wort nachgewiesen wird, wird der Speicher 19 über den Schalter 11 mit dem Ausgang
verbunden. Das ungewisse Bit oder Wort wird durch den Inhalt des Speichers 19 ersetzt. Am Ausgang des Schalters erscheint in
diesem Fall ein digitales PGM-Wort, das dann in dem POM-Dekoder
in eine Analogspannung umgewandelt wird.
Der Speicher 19 kann durch fortgeschrittenere Digitalpredictoren ersetzt werden, die mit einer großen Anzahl von vorhergehenden
POM-Mustern arbeiten. Auch die Anordnung der Fig. 11 kann durch Verwendung des Interpolationsprinzips modifiziert werden.
Natürlich ist die Erfindung nicht auf die angeführten Ausführungsbeispiele
beschränkt. Im Rahmen der Erfindung liegende Modifikationen der Beispiele sollen ebenfalls dazu gehören.
Bei den Ausführungen der Fig. 8 und 10 sind in dem Predictor und in dem Interpolator jeweils nur zwei Muster benutzt worden.
Die Benutzung von weiteren Mustern und veränderlichen Predictor/Interpolator-Koeffizienten
gehört natürlich ebenfalls in den Bereich der Erfindung.
- 17 909816/0880
Bei den angegebenen Beispielen wurde der Schwellenwert T für
eine Gruppe von Bits konstant gehalten. Da jedoch die Wirkung Ton Digitalfehlern sich mit der Bedeutung des Bits in dem
PCM-Wort ändert, sollte bei einer optimalen Anordnung der
Schwellenwert T der Stelle des Bits angepaßt werden können. Daher fällt dann "bei "bedeutsameren Bits die Auslöschungszone
weiter aus als "bei weniger "bedeutsamen, "bei denen sie enger
sein kann. In den Anordnungen 12a, 13a, 17a und 18a werden die
Spannungen mit "bestimmten festen Koeffizienten oder mit solchen multipliziert, die zeitlich veränderlich sind und der Art des
Signals fortlaufend angepaßt werden.
Die theoretischen Grundlagen dieser Erfindung sind im einzelnen "beschrieben in
"Soft decision Demodulation for POM Encoded Speech Signals",
IEEE Trans, on Com., Vol. OOM-26, No 6, Juni 1978, S.854 - 859}
und in
"Algorithms for reducing the effect of transmission errors in PCM encoded speech signals "by means of soft demodulation techniques",
Conf. Rec. S. 841 - 845, Int. Gonf. on Oomm.,
100 78, Toronto, Oan., 4./7. Juni 1978.
909816/0880
Claims (1)
- Patentanwalt JuHus-Lebcr-Straße 212000 Hamburg 50P>4061Aktenzeichen;Anmelder : Carl-Erik Wilhelm SundbergVildansvägen 24C, 222 34 Lund/SchwedenPriorität : Schweden vom 11. Oktober 1977 Nr. 77 11 384-3AnsprücheIi Δ Vorrichtung zum Ausgleichen von in übertragenen Signalen auftretenden Digitalfehlern und zur Erzeugung eines dem ungewissen, übertragenen Signal angemesseneren Signals in einem Empfänger, wobei für eine bestimmte Anzahl von Bits nachgewiesen wird, ob der Wert eines empfangenen Bits einen bestimmten Schwellenwert über- oder unterschreitet, dadurch gekennzeichnet, daß die Vorrichtung ein Nachweismittel (4), das beim Auftreten ungewisser Bits oder Gruppen von Bits, deren Wert (V) unterhalb des Schwellenwertes (ΐ) liegt, an einer vom HachweisHtittel zu einem nahe dem Ausgang (E) liegenden Schalter (11) führenden Leitung (E) ein Sehaltsignal erzeugen kann, und ein Ersetzermittel (10, 14» 19) umfaßt, das die Redundanz der hindurchfließenden Signale benutzen kann, um den ungewissen Bits oder Gruppen von Bits angemessenere Werte zu kalkulieren und von dem die angemesseneren Werte auf das Schaltsignal hin über eine Iteittmg (If) und den Schalter anstelle der Werte der ungewissen Bits zum Ausgang geführt werden»2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Nachweismittel (4) ein MD-Gatter (7) umfaßtr an dem eine Unterdrückungsspannung derart liegt, daß hot die bedeutsameren Bits in dem empfangenen. Signal nach Vergleich mit der Schwellenspannung (l) nachgewiesen werden.3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schwellenspannung (T) in Abhängigkeit von der nachgewiesenen Bit-Stelle einstellbar ist.4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Ersetzermittel einen Vorhersage-Kreis (10) umfaßt, der eine bestimmte Anzahl von vorhergehenden, in einem oder mehreren Wörtern erscheinenden Bits erfassen und aus deren Werten den angemsseneren Bit-Wert kalkulieren kann.5. Vorrichtung nach. Anspruch 1, dadurch gekennzeichnet, daß das Ersetzermittel einen Interpolationskreis (14) OmEaßt, der den angemesseneren Bit-Wert unter Benutzung eines oder mehrerer in einem oder mehreren Wörtern dem ungewissem Bit vorhergehender Bits und eines oder mehrerer dem ungewissen Bit in einem oder mehreren Wörtern folgender Bits kalkulieren kann.S0S816/O8806. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daßdas Ersetzermittel (10, 14, 19) das ganze Wort ersetzen kann, wenn im Nachweismittel (4) ein oder mehrere ungewisse Bits in einem einzigen Wort festgestellt worden sind.7. Torrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Vorhersagekreis (10) zur Ersetzung eines unterhalb des Schwellenwerts liegenden Signal-Werts den entsprechenden, "vorhergehenden Wert oder das vorhergehende Wort gebrauchen kann.8. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Nachweismittel (4) einen Gleichrichter (5), der sein Signal über eine erste Zuleitung (C) erhält, und einen Verstärker (6) umfaßt, der über eine weitere Leitung (G) mit dem Gleichrichter verbunden ist, wobei einem zweiten Verstärkereingang über eine Leitung (D) ein einer Auslöschungszone (-T, +T) entsprechendes Signal zugeführt werden kann.9. Vorrichtung nach den Ansprüchen 1 oder 2 und 8, dadurch gekennzeichnet, daß der Ausgang (6a) des Verstärkers (6) über eine Leitung (H) an den einen Eingang des UND-Gatters (7) geführt ist und daß an dessen zweitem Eingang ein zeitabhängiges Signal (Inhibit) liegt.903818/08800O. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schalter (11) entweder über eine erste Leitung (L) mit einem Demodulator (9) zur Weitergabe des empfangenen Signals oder über die zweite Leitung (M) mit dem Ersetzermittel (10, 14, 19) zur Weitergabe eines gespeicherten Werts an den Ausgang (K) verbunden ist.11. Vorrichtung nach den Ansprüchen 1 oder 10, dadurch, gekennzeichnet, daß der Schalter (11) in der Plußrichtung vor einem Demodulator (9) in der Leitung liegt.12. Vorrichtung nach. Anspruch 10, dadurch, gekennzeichnet, daß der Schalter (11) in der Flußrichtung hinter einen Demodulator (9) geschaltet ist.909816/0880
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE7711384A SE433998B (sv) | 1977-10-11 | 1977-10-11 | Anordning vid signalmottagare for att kompensera digitala fel i overford digital signal |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2844071A1 true DE2844071A1 (de) | 1979-04-19 |
Family
ID=20332520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782844071 Withdrawn DE2844071A1 (de) | 1977-10-11 | 1978-10-10 | Vorrichtung zum ausgleichen von uebertragungsfehlern |
Country Status (5)
Country | Link |
---|---|
US (1) | US4224689A (de) |
CA (1) | CA1120118A (de) |
DE (1) | DE2844071A1 (de) |
GB (1) | GB2007467B (de) |
SE (1) | SE433998B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0149284A1 (de) * | 1984-01-19 | 1985-07-24 | Philips Patentverwaltung GmbH | Verfahren zur Fehlerortung |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7903340A (nl) * | 1979-04-27 | 1980-10-29 | Philips Nv | Foutcorrectieschakeling voor een beeld- en/of tekstontvanger. |
JPS5732135A (en) * | 1980-08-06 | 1982-02-20 | Sony Corp | Processor for coded signal |
CH651709A5 (de) * | 1980-11-04 | 1985-09-30 | Landis & Gyr Ag | Verfahren und einrichtung zur entzerrung binaerer empfangssignale. |
JP2597987B2 (ja) * | 1986-02-08 | 1997-04-09 | ソニー株式会社 | ブロツク化伝送信号のデコード装置 |
JPS6468842A (en) * | 1987-09-10 | 1989-03-14 | Motorola Japan | Error detecting and correcting circuit |
IT1211612B (it) * | 1987-12-22 | 1989-11-03 | Esercizio Delle Telecomunicazi | Procedimento e dispositivo di decodifica con rivelazione di cancellature per sistemi di trasmissione multilivello |
JP3102015B2 (ja) * | 1990-05-28 | 2000-10-23 | 日本電気株式会社 | 音声復号化方法 |
FI90477C (fi) * | 1992-03-23 | 1994-02-10 | Nokia Mobile Phones Ltd | Puhesignaalin laadun parannusmenetelmä lineaarista ennustusta käyttävään koodausjärjestelmään |
DE4431237A1 (de) * | 1994-09-02 | 1996-03-07 | Bosch Gmbh Robert | Verfahren zur Gewinnung von bitspezifischen Zuverlässigkeitsinformationen |
EP0734022B1 (de) * | 1995-03-24 | 2001-05-16 | Sony Corporation | Verfahren und Gerät zur Interpolation von digitalen Daten |
EP1079740B1 (de) * | 1998-05-21 | 2007-08-29 | Christopher J. Walshe | System zum fixieren von gewebe |
JP4449108B2 (ja) * | 1999-08-05 | 2010-04-14 | パナソニック株式会社 | 音声復号装置 |
US6638069B2 (en) * | 2000-07-12 | 2003-10-28 | Ivoclar Vivadent Ag | Shaping cap for dental pin structures |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3386079A (en) * | 1964-10-01 | 1968-05-28 | Martin Marietta Corp | Error reducing device |
US3631520A (en) * | 1968-08-19 | 1971-12-28 | Bell Telephone Labor Inc | Predictive coding of speech signals |
US3621139A (en) * | 1970-05-11 | 1971-11-16 | North American Rockwell | Data receiver with intersymbol interference correction |
JPS4838605A (de) * | 1971-09-17 | 1973-06-07 | ||
US4054863A (en) * | 1976-11-29 | 1977-10-18 | Bell Telephone Laboratories, Incorporated | Error detection and correction system |
-
1977
- 1977-10-11 SE SE7711384A patent/SE433998B/sv unknown
-
1978
- 1978-10-03 US US05/948,304 patent/US4224689A/en not_active Expired - Lifetime
- 1978-10-10 DE DE19782844071 patent/DE2844071A1/de not_active Withdrawn
- 1978-10-10 CA CA000312943A patent/CA1120118A/en not_active Expired
- 1978-10-11 GB GB7840200A patent/GB2007467B/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0149284A1 (de) * | 1984-01-19 | 1985-07-24 | Philips Patentverwaltung GmbH | Verfahren zur Fehlerortung |
Also Published As
Publication number | Publication date |
---|---|
SE433998B (sv) | 1984-06-25 |
CA1120118A (en) | 1982-03-16 |
US4224689A (en) | 1980-09-23 |
GB2007467B (en) | 1982-03-03 |
SE7711384L (sv) | 1979-04-12 |
GB2007467A (en) | 1979-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2225652C3 (de) | Verfahren und Einrichtung zur Codierung und Decodierung von Videosignalen | |
DE3855263T2 (de) | Rundfunkempfänger | |
DE2844071A1 (de) | Vorrichtung zum ausgleichen von uebertragungsfehlern | |
CH665726A5 (de) | Verfahren und anordnung zum schreiben und/oder lesen von information. | |
DE2224353C3 (de) | Signalübertragungsanordnung für Trägerf reque nzsy sterne | |
DE2711086A1 (de) | System zur uebertragung von digitaldaten ueber eine leitung | |
DE3001397C2 (de) | ||
DE2727874B2 (de) | Verfahren und Entzerrer für die nichtlineare Entzerrung von digitalen Signalen | |
DE2114250C3 (de) | Verfahren zur automatischen Einstellung eines Transversalfilters zur Impulsentzerrung | |
DE2829175A1 (de) | System zur amplitudensteuerung digitaler signale | |
DE3442613A1 (de) | Synchronisierstufe zur gewinnung eines synchronisiersignals mit geringem jitter aus einer biternaeren datenfolge | |
DE2212917A1 (de) | Hochgeschwindigkeits-UEbertragungsempfaenger mit feiner Zeitsteuerung und Traegerphasenwiedergewinnung | |
DE69320717T2 (de) | Adaptiver Viterbi-Detektor | |
DE2521844A1 (de) | Digitaldatenuebertragungsanordnung | |
DE2052845B2 (de) | Datenuebertragungsverfahren mit sich teilweise ueberlappenden signalen | |
DE2305368B2 (de) | Empfänger für Videosignale | |
DE68920953T2 (de) | Anordnung mit einer verbesserten Gleichstrompegelauswertungsvorrichtung. | |
DE19939594B4 (de) | Digitaler Basisbandempfänger | |
DE2845591A1 (de) | Anordnung zum vermindern des rauschens in farbfernsehsignalen | |
EP0492325B1 (de) | Verfahren und Schaltung zur Regenerierung des binären Bitstroms aus einem ternären Signal | |
DE3937055C2 (de) | ||
DE2828679C2 (de) | Übertragungsanordnung | |
DE2258506C3 (de) | Verfahren zur Wiedergewinnung von Bittaktinformationen und Vorrichtung zu dessen Durchführung | |
DE2826320C3 (de) | Verfahren und Anordnung zur Fehlererkennung und zur Fehlerkorektur bei der Umwandlung von im 3B/2T-Code vorliegenden ternären Signalen in binäre Signale | |
DE3241648C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |