DE2819102C2

DE2819102C2 - Schaltungsanordnung zur Beeinflussung der Bremsdruckentlüftungs- und/oder Bremsdruckhaltephasen für blockiergeschützte Fahrzeugbremsanlagen

Info

Publication number: DE2819102C2
Application number: DE2819102A
Authority: DE
Inventors: Wolfgang Ing.(Grad.) Gudat; Klaus Lindemann; Gerhard Ing.(Grad.) Ruhnau; Manfred 3000 Hannover Saba
Original assignee: Wabco Westinghouse Fahrzeugbremsen GmbH
Current assignee: Wabco Westinghouse Fahrzeugbremsen GmbH
Priority date: 1978-04-29
Filing date: 1978-04-29
Publication date: 1987-05-07
Also published as: FR2424159A1; US4270810A; GB2022736A; JPS54144630A; FR2424159B1; GB2022736B; DE2819102A1

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß Oberbegriff des Anspruchs 1.

Beim Differenzieren der in digitaler Form vorliegenden Geschwindigkeitswerte v bzw. diesen entsprechenden Größen muß zum Erzeugen von Verzögerungs- und Beschleunigungsregelsignalen [(-b)- und (+b)-Signalen] während einer Zuordnungszeit Δ t eine minimale zulässige Geschwindigkeitsdifferenz Δ v gegenüber dem Wert bei Beginn der Zuordnungszeit überschritten werden.

Zeigt das Anlaufverhalten des Fahrzeugrades eine falsche Tendenz bei Abfall der b-Signale, so ist dies ein Anzeichen dafür, daß die Zuordnungszeit zu lang gewählt war. Treten zwei gleichartige b-Signale (z. B. (-b)-Signale) auf, bevor ein andersartiges b-Signal (z. B. (+b)-Signal) aufgetreten ist, so ist dies ein Anzeichen dafür, daß die Zuordnungszeit zu kurz gewählt war. Tritt beispielsweise das (+b)-Signal erneut auf, bevor ein (-b)-Signal aufgetreten ist, so ist dies ein Anzeichen dafür, daß die Schaltzeit des (+b)-Signales zu kurz oder die Entlüftungsphase zu kurz war. In allen Fällen besteht die Gefahr, daß sich die Referenzgeschwindigkeit oder die Radgeschwindigkeit zu stark von der Fahrzeuggeschwindigkeit entfernt und keine ordnungsgemäße Regelung des Bremsdruckes mehr möglich ist. Die Definition und Bildung der Referenzgeschwindigkeit ist in der DE-OS 26 31 227 beschrieben.

Eine in der DE-OS 25 55 005 beschriebene Schaltung besteht durch den aufeinanderfolgenden Vergleich der Radgeschwindigkeit, das Erkennen der Tendenz, ob das Rad schneller oder langsamer wird.

Diese Tendenz wird benutzt, und zur Druckregelung herangezogen, indem beispielsweise die Tendenz "Radgeschwindigkeitszunahme" der Druckkonstanthaltung zugeordnet ist.

Es ist ein Verfahren zur Erzeugung von digitalen Radbeschleunigungs- und Radverzögerungssignalen bekannt (DE-OS 23 42 358), bei dem eine Zuordnungszeit (Meßperiodendauer) vorgegebener Länge vorgesehen ist und bei dem bei Überschreitung vorgegebener Differenzwerte entsprechende Signale erzeugt werden. Dieses Verfahren geht davon aus, aus Filterungsgründen die Zuordnungszeit relativ lang und die Differenzwerte groß zu wählen, damit nicht kurzzeitig Störsignale die Erzeugung von Verzögerungs- und Beschleunigungsschaltsignalen vortäuschen können. Zur Verbesserung des Abfallverhaltens ist eine Umschaltung der Zuordnungszeit und des Differenzwertes auf einen vorgegebenen kleineren Wert vorgesehen, wenn die Beschleunigungs- oder Verzögerungsregelsignale innerhalb der Zuordnungszeit auftreten. Zu Beginn des Ablaufs jeder Zuordnungszeit wird der jeweils vorhergehende Geschwindigkeitsmeßwert gespeichert und mit dem nachfolgend gemessenen Wert verglichen. Sobald ein größerer Differenzwert festgestellt wird, wird die laufende Zuordnungszeit unterbrochen und neu begonnen. Die zur Durchführung des Verfahrens vorgesehene Anordnung weist ein Verzögerungsglied auf, dessen Zeitkonstante der Periodendauer entspricht und das durch das Schaltsignal (z. B. (-b)-Signal) umschaltbar ist, welches von einer Vergleichsschaltung bei vorgegebener Abweichung des jeweiligen Meßwertes von dem in einem Speicher abgespeicherten Bezugswert erzeugt wird. Nachteilig ist, daß zur Vermeidung einer zu frühen Beendigung der Schaltsignale eine relativ lange Meßperiodendauer zur Kompensierung äußerer Störeinflüsse vorgesehen ist. Diese Störungen im Radverlauf können beispielsweise durch dynamische Achsverlagerung und ungünstige Fahrbahnzustände hervorgerufen werden. Bei diesen bekannten Verfahren wird von vornherein auf den ungünstigsten Fall abgestellt, was bedeutet, daß man einen späten Abfall vorsieht, auch wenn die einkalkulierten ungünstigen Verhältnisse nicht auftreten.

Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, eine Schaltungsanordnung der eingangs genannten Art so zu verbessern, daß die Radgeschwindigkeit einfacher und sicherer wieder an die Fahrzeuggeschwindigkeit heranführbar ist und die Gefahr von Fehlregelungen vermieden ist.

Diese Aufgabe wird durch die Maßnahmen nach dem Kennzeichen des Anspruchs 1 gelöst.

Durch die Erfindung erfolgt die Änderung der Zuordnungszeit Δ t oder der Schaltzeiten der Regelsignale also adaptiv in Abhängigkeit von der Anlauftendenz des Rades bei Abfall der b-Signale und in Abhängigkeit davon, ob zwei aufeinanderfolgende Verzögerungssignale ohne ein Beschleunigungssignal oder zwei Beschleunigungssignale ohne ein Verzögerungssignal auftreten. Eine Orientierung an ungünstigen Fahrzuständen in fest vorgegebener Art und Weise ist also nicht mehr notwendig. Durch die Erfindung können Störsignale erkannt und kann die Gefahr eines zu frühen Abfalls der Schaltsignale und des damit verbundenen nachteiligen Druckaufbaus verhindert werden. Gleiche Regelsignale während eines Regelspieles treten auf, wenn die Zuordnungszeit zu kurz gewählt worden ist. Bei zwei aufeinanderfolgenden (-b)-Signalen wird Δ t verlängert. Die Tendenz des Rades kann beispielsweise durch Vergleich aufeinanderfolgender Geschwindigkeitswerte bzw. durch Vergleich von diesen Geschwindigkeitswerten entsprechenden Größen oder durch Vergleich des Anfangswertes bei der jeweiligen Zuordnungszeit mit den Momentanwerten ermittelt werden.

Zur Erläuterung seien einige Beispiele angeführt:
Fällt das (-b)-Signal ab und wird eine positive Tendenz (z. B. Geschwindigkeit am Ende der Zuordnungszeit > Geschwindigkeit zu Beginn der Zuordnungszeit) des Rades festgestellt, so wird die Zuordnungszeit Δ t für das nächste (-b)-Signal verkürzt. Fällt das (-b)-Signal ab, ist jedoch die Tendenz des Rades negativ, so bleibt die Zeitzuordnung unverändert. Tritt ein zweites (-b)-Signal auf, ohne daß vorher ein (+b)-Signal aufgetreten ist, wird die Zuordnungszeit für das zweite (-b)-Signal verlängert.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung soll nun anhand der Zeichnung, in der Ausführungsbeispiele dargestellt sind, näher erläutert werden. Es zeigt
Fig. 1 eine erfindungsgemäße Schaltungsanordnung zur Änderung der Zuordnungszeit in Abhängigkeit vom Auftreten der Beschleunigungs- und Verzögerungssignale und der Anlauftendenz des Fahrzeugrades,
Fig. 2 bis 6 Schaltungsanordnungen zum Verhindern einer zunehmenden Abweichung der Referenzgeschwindigkeit bzw. der Radgeschwindigkeit von der Fahrzeuggeschwindigkeit.
In der Schaltungsanordnung nach Fig. 1 bilden Daten-Flip- Flops 2 und 4 mit den logischen Verknüpfungen durch Gatter 6, 8, 10, 12, 14 ein Schieberegister 15 mit Rechts- und Links- Schieberichtung, wobei die Schieberichtung vom Signalzustand auf einer Leitung 16 abhängt.
Das Schieberegister 15 wird von einem Schaltungsteil 18 in Abhängigkeit vom Abfallverhalten der Verzögerungsregelsignale ((-b)-Signale) angesteuert. Das Schaltungsteil 18 verknüpft die (-b)-Signale, die über eine Leitung 42 zugeführt werden, die Beschleunigungsregelsignale ((+b)-Signale), die über eine Leitung 17 zugeführt werden, und das Abfallverhalten beim vorhergehenden (-b)-Signal anzeigende Signale (positive Tendenz → positives Signal, negative Tendenz → negatives Signal), wobei letztere, die Tendenz anzeigende Signale immer nur bis zum nächsten (-b) -Signalabfall gespeichert und über eine Leitung 19 zugeführt werden. Das Schaltungsteil 18 weist einen Daten-Flip-Flop 20, drei UND- Gatter 22, 24 und 26, ein ODER-Gatter 30, einen Inverter 32 und ein Zeitglied 34 mit Einschaltverzögerung - wie dargestellt - auf. Der Dateneingang D des Flip-Flops 20 ist an ein positives Potential gelegt.
Der Ausgang des Zeitgliedes 34 ist über eine Taktleitung 35 mit den dynamischen Takteingängen der Daten-Flip-Flops 2 und 4 und die Leitung 16 ist über das UND-Gatter 6 und das ODER-Gatter 8 an den Dateneingang D ₂des Flip-Flops 2 sowie über das UND-Gatter 14 an den Dateneingang D ₄ des Flip-Flops 4 angeschlossen. Die Einschaltverzögerung soll verhindern, daß sich die Signale an den Dateneingängen der Flip-Flops 2 und 4 gleichzeitig mit den Signalen an den Takteingängen ändern.
Der Ausgang Q ₄ des zweiten Flip-Flops 4 ist über eine Ausgangsleitung 36, das UND-Gatter 10 und das ODER-Gatter 8 an den Dateneingang D ₂ des Flip-Flops 2 sowie an seinen eigenen Dateneingang D ₄ über das ODER-Gatter 12 und das UND-Gatter 14 zurückgeführt. Der Ausgang Q ₂ des ersten Daten-Flip-Flops 2 ist über eine Ausgangsleitung 38, das ODER-Gatter 12, einen Inverter 40, das UND-Gatter 6 und das ODER-Gatter 8 an den D ₂-Eingang des Flip-Flops 2 zurückgeführt. Hierdurch wird ein Leerschieben des Schieberegisters in beiden Schieberichtungen verhindert. Das Schieberegister 15 weist drei Ausgänge A, B und C auf für kurze, mittlere und lange Zuordnungszeit Δ t.
Die Schaltung nach Fig. 1 arbeitet wie folgt: Bei negativer Tendenz, also einem Low-Signal auf der Leitung 19 und bei Abfall des (-b)-Signals (Low-Signal auf der Leitung 42) wird das Daten- Flip-Flop 20 gesetzt, wodurch an dessen Q-Ausgang ein High-Signal erscheint. Da die UND-Bedingung am UND-Gatter 26 nicht erfüllt ist, steht auch auf der Leitung 16 ein Low-Signal an. Ebenso wird das Zeitglied 34 nicht angesteuert, so daß auch der Ausgang des Zeitgliedes 34 low ist, so daß die Flip-Flops 2 und 4 nicht getaktet werden und ihren Zustand beibehalten, was bedeutet, daß die vorher festgelegte Zuordnungszeit unverändert bleibt.
Es sei nunmehr ein High-Signal-Ausgangszustand am Ausgang Q ₂ des Flip-Flops 2 angenommen. Bei positiver Tendenz, also einem High- Signal auf der Leitung 19, sowie bei Abfall des (-b)-Signales, also einem Low-Signal auf der Leitung 42, wird zunächst das Daten- Flip-Flop 20 gesetzt, wodurch an dessen Ausgang ein High-Signal erscheint. Da die UND-Bedingung am UND-Gatter 26 nicht erfüllt ist, steht auf der Leitung 16 ein Low-Signal an, ebenso auf der Leitung 35, da das Zeitglied 34 nicht angesteuert wird. Tritt jetzt ein (+b)-Signal auf, wird das Flip-Flop 20 zurückgesetzt, wodurch der Ausgang Q auf low geht. Beim Auftreten des nächsten (-b)-Signales wird, da auf der Leitung 19 immer noch wegen der positiven Tendenz ein High-Signal ansteht, das Zeitglied 34 angesteuert, da nunmehr die UND-Bedingung am UND-Gatter 22 erfüllt ist. Die Leitung 16 ist low, da der Ausgangssignalzustand des Flip-Flops 20 low ist. Nach einer vorgegebenen Einschaltverzögerungszeit taktet das Zeitglied 34 die Flip-Flops 2 und 4 des Schieberegisters 15. Da am Dateneingang D ₂ des Flip-Flops 2 ein Low-Signal anliegt, wird der Ausgang Q ₂ und somit der Anschluß B low; der Ausgang Q ₄ des Flip-Flops 4 bleibt low. Das Low-Signal auf der Leitung 38 vom Ausgang Q ₂ des Flip-Flops 2 gelangt über das ODER-Gatter 12 zum Inverter 40 und durch die Invertierung als High-Signal an den Ausgang A, wodurch eine Verkürzung der Zuordnungszeit erreicht wird.
Es sei wiederum ein High-Signal-Ausgangszustand am Ausgang Q ₂ des Flip-Flops 2 angenommen. Bei Abfall des (-b)-Signales wird zunächst wieder das Flip-Flop 20 gesetzt, wodurch an dessen Ausgang ein High-Signal erscheint. Auf der Leitung 16 steht ein Low- Signal an, da die UND-Bedingung am UND-Gatter 26 nicht erfüllt ist. Da auch die UND-Bedingung am UND-Gatter 22 nicht erfüllt ist, steht auch auf der Leitung 35 ein Low-Signal an. Beim Auftreten des nächsten (-b)-Signales, ohne daß vorher ein (+b)-Signal aufgetreten ist, ist die UND-Bedingung am UND-Gatter 26 erfüllt, so daß auf der Leitung 16 ein High-Signal erscheint. Das Zeitglied 34 wird über das ODER-Gatter 30 angesteuert und läuft ab. Nach Ablauf der Einschaltverzögerungszeit erscheint auf der Ausgangsleitung des Zeitgliedes ein High-Signal. Das High-Signal auf der Leitung 16 bewirkt, daß die UND-Bedingung am UND-Gatter 14 erfüllt wird, so daß am Dateneingang D ₄ des Flip-Flops ein High-Signal erscheint. Das UND-Gatter 10 ist gesperrt durch das High-Signal auf der Leitung 16, da die Leitung 16 an den einen negierten Eingang dieses UND-Gatters gelegt ist. Das High-Signal auf der Leitung 38 sperrt wegen der Invertierung durch den Inverter 40 das UND-Gatter 6, so daß das Potential am Dateneingang D ₂ des Flip-Flops 2 low ist. Nach Ablauf der Einschaltverzögerungszeit werden die Flip-Flops 2 und 4 getaktet, wodurch der Ausgang Q ₂ auf low und der Ausgang Q ₄ auf high geht, wodurch eine Verlängerung der Zuordnungszeit um eine Stufe bewirkt wird. Es steht also jetzt am Ausgang C ein High-Signal an.
Wenn jetzt das (-b)-Signal wieder abfällt, gehen die Signale auf den Leitungen 16 und 35 wieder in den Low-Zustand, wodurch das UND-Gatter 10 wieder freigegeben wird, wodurch wegen des positiven Ausgangssignalzustandes des Flip-Flops 4 am Dateneingang D ₂ des Flip-Flops 2 ein High-Signal erscheint. Der Dateneingang D ₄ des Flip-Flops 4 geht auf low. Das High-Signal auf der Leitung 36 wird durch den Inverter 40 low, so daß am Ausgang A ebenfalls ein Low-Signal ansteht.
Eine Zuordnungszeitverlängerung für das (-b)-Regelsignal kann auch beim erneuten Auftreten von (+b)-Signalen erfolgen, da beim Radanlauf mit unterer Grenzsteigung davon ausgegangen werden kann, daß der Druck nicht weit genug abgesenkt worden war.
Es ist oben bereits erwähnt worden, daß das Schieberegister 15 gegen ein Leerschieben nach links und rechts gesichert ist. Dies soll nachfolgend erläutert werden. Bei einem High-Signal am Ausgang A für die kurze Zuordnungszeit, einer positiven Tendenz, also einem High-Signal auf der Leitung 19, und bei Abfall des (-b)-Signales würde normalerweise, wenn die Ausgänge B oder C high und die anderen Ausgänge entsprechend low wären, eine Zeitzuordnungsverkürzung durch die Schaltung nach Fig. 1 bewirkt werden. Ist jedoch, wie vorausgesetzt, bereits die kürzeste Zeitzuordnungsstufe (A) eingeschaltet, wird durch Abfall des (- b)-Signales zunächst das Flip-Flop 20 zurückgesetzt. Dadurch stehen auf den Leitungen 16 und 35 Low-Signale an. Folgt danach ein (+b)-Signal, wird das Flip-Flop 20 zurückgesetzt und der Signalzustand der Leitungen 16 und 35 bleibt low. Beim Auftreten des nächsten (-b)-Signales wird die UND-Bedingung am UND-Gatter 22 erfüllt und das Zeitglied 34 angesteuert. Das Low-Signal auf der Leitung 6 bewirkt Sperrung der UND-Gatter 6 und 14 und eine Freigabe des UND-Gatters 10, somit Low-Signale an den Dateneingängen D ₄ und D ₂. Nach Ablauf der Einschaltverzögerungszeit erscheint das Taktsignal des Zeitgliedes 34 auf der Leitung 35, wodurch die Signalzustände an den Dateneingängen der Flip-Flops 2 und 4 an deren Ausgängen Q ₂ und Q ₄ erscheinen, was vorliegend bedeutet, daß die Ausgänge den Low-Signalzustand beibehalten oder diesen einnehmen. Wegen der Invertierung der Low-Ausgangssignale der Flip-Flops 2 und 4 durch den Inverter 40 bleibt der Ausgang A für die kurze Zuordnungszeit high, so daß durch die beschriebene Maßnahme ein Leerschieben des Schieberegisters nach links verhindert wird.
Um zu erläutern, wie ein Leerschieben des Schieberegisters 15 nach rechts verhindert wird, sei angenommen, daß der Ausgang C für die lange Zuordnungszeit high und das (-b)-Signal abgefallen sei. Die Tendenz, d. h. der Signalzustand auf der Leitung 19, kann positiv oder negativ sein. Durch den Abfall des (-b)-Signales wird das Flip-Flop 20 gesetzt, wodurch an dessen Ausgang Q ein High-Signal erscheint. Tritt jetzt das nächste (-b)-Signal auf, ohne daß vorher ein (+b)-Signal aufgetreten ist, wird die UND-Bedingung am UND-Gatter 26 erfüllt, solange das (-b)-Signal ansteht. Dadurch erscheint auf der Leitung 16 ein High- Signal und wird das Zeitglied 34 angesteuert. Das High-Signal auf der Leitung 16 bewirkt, daß am Dateneingang D ₂ des Flip-Flops 2 ein Low-Signal ansteht, da die UND-Gatter 10 und 6 gesperrt sind, und daß am Dateneingang D ₄ ein High-Signal erscheint, da durch das High-Signal auf der Leitung 16 die UND-Bedingung am UND-Gatter 14 erfüllt wird, da am anderen Eingang dieses UND-Gatters das High- Signal des Ausgangs des Flip-Flops 4 über das ODER-Gatter 12 ansteht. Nach Ablauf der Einschaltverzögerungszeit werden die Flip- Flops 2 und 4 getaktet, wodurch der Ausgang Q ₄ des Flip-Flops 4 sowie der Ausgang C high werden bzw. bleiben, während die anderen Ausgänge A und B low bleiben. Es wird also hierdurch ein Leerschieben des Schieberegisters 15 nach rechts verhindert.
Es kann nun vorkommen, daß die Radgeschwindigkeit unter die Fahrzeuggeschwindigkeit läuft und nicht wieder bis zur Fahrzeuggeschwindigkeit anläuft, die Referenzgeschwindigkeit also nicht wieder weit genug hochgezogen wird, wodurch die Gefahr der Erzeugung falscher Regelsignale besteht. Um dies zu verhindern, sind die Schaltungsanordnungen nach den Fig. 2 bis 6 vorgesehen.
Außer den Verzögerungs- und Beschleunigungssignalen [(-b)- und (+b)-Signalen] werden bekanntlich bei blockiergeschützten Fahrzeugbremsanlagen noch Schlupfregelsignale (λ-Signale) gewonnen, die wie die (-b)-Signale zum Entlüften führen, während beim Auftreten von Beschleunigungsregelsignalen der Bremsdruck gehalten wird.
Fällt nun das (+b)-Signal ab und ist das λ-Signal noch vorhanden, so kann auf eine Veränderung der Achslast geschlossen werden, da das Umkehrverhalten der Räder zu früh eingesetzt hat. Tritt aufgrund der dann eingeleiteten Entlüftungsphase ein zweites (+b)-Signal auf, bevor ein (-b)-Signal aufgetreten ist, kann man das λ-Signal gegenüber dem zweiten (+b)-Signal bevorrechtigen, unter Umständen zeitlich begrenzt, um ein ordnungsgemäßes Wiederanlaufen des Rades zu erhalten.
Eine Schaltungsanordnung zur Durchführung einer solchen Maßnahme ist in der Fig. 2 gezeigt. Ein wiederholtes Auftreten der (+b)-Signale ohne Auftreten von (-b)-Signalen kann leicht bei Grenzsteigung auf niedrigem μ-Wert (Reibbeiwert) auftreten.
Die Schaltung nach Fig. 2 weist zwei Daten-Flip-Flops 50 und 52 auf, an deren Setzeingängen die (+b)-Signale und an deren Rücksetzeingänge die (-b)-Signale gelegt sind. Der Ausgang Q des Flip-Flops 50 ist an den Dateneingang D des Flip-Flops 52 gelegt, dessen Ausgang &wedgeq; negiert ist. Das Ausgangssignal des Flip-Flops 52 und das (+b)- Signal sind in einem UND-Gatter 54 miteinander verknüpft, dessen Ausgang an den einen negierten Eingang eines UND-Gatters 56 gelegt ist, dessen anderem Eingang das λ-Signal zugeführt wird. Der Ausgang des UND-Gatters 56 ist mit einer Leitung für das (-b)-Signal in einem ODER-Gatter 58 zusammengefaßt, an das ein Endverstärker 60 für ein Auslaßventil 62 angeschlossen ist.
Die (+b)-, (-b)- und λ-Signale sind ferner in einem ODER-Gatter 64 zusammengefaßt und steuern einen Endverstärker 66 eines Einlaßventiles 68 an.
Die Schaltung nach Fig. 2 arbeitet wie folgt: Ein (-b)-Signal setzt beide Daten-Flip-Flops 50 und 52 zurück und steuert das Einlaß- und Auslaßventil zwecks Entlüftung der Bremszylinder direkt an. Das λ-Signal ist für das Auslaßventil 62 durch ein (+ b)-Signal über das UND-Gatter 56 sperrbar. Solange kein (+b)-Signal auftritt und die Flip-Flops 50 und 52 zurückgesetzt sind, ist der Ausgang &wedgeq; des Flip-Flops 52 high.
Wenn ein (+b)-Signal auftritt, soll das λ-Signal normalerweise gesperrt werden können; lediglich beim nochmaligen Auftreten eines (+b)-Signales ohne ein vorheriges (-b)-Signal soll die Sperrung wieder aufgehoben werden, um eine längere Entlüftungszeit zum ordnungsgemäßen Nachführen der Referenzgeschwindigkeit zu erzielen. Dies wird durch die Schaltung nach Fig. 2 erreicht. (-b)- und λ-Signale treten praktisch immer gleichzeitig auf. Wenn das (+b)-Signal kommt, wird der Ausgang &wedgeq; des Flip-Flops 52 low nach Ablauf der Übertragungszeit des Potentials am Dateneingang des Flip-Flops 50 auf den Ausgang des Flip-Flops 52 und wird das UND-Gatter 54 gesperrt, so daß das λ-Signal über das UND-Gatter 56 am Auslaßventil 62 zur Wirkung kommen kann. Bis dahin ist das λ-Signal für das Auslaßventil gesperrt. Die Übertragung dauert so lange, bis normalerweise wieder ein (-b)-Signal auftritt. Fällt jetzt das (+b)-Signal ab, so wird das UND-Gatter 54 gesperrt und wird das UND-Gatter 56 wieder für das λ-Signal freigegeben und kann das Auslaßventil angesteuert werden. Tritt jetzt ein (+b)-Signal erneut auf, ohne daß vorher ein (-b)-Signal aufgetreten ist, wird das Flip-Flop 50 nicht zurückgesetzt und der Low-Signalzustand am Ausgang &wedgeq; des Flip- Flops 52 bleibt erhalten, so daß das UND-Gatter 54 nicht freigegeben wird und das UND-Gatter 56 die λ-Signale zur Ansteuerung des Auslaßventiles weiterhin durchläßt. Durch diese Maßnahme wird die Entlüftungsphase verlängert, wodurch ein leichteres Wiederanlaufen der Referenzgeschwindigkeit bis an die Fahrzeuggeschwindigkeit erzielt wird.
Wenn das (+b)-Signal abfällt, aber kein λ-Signal vorhanden ist, wird Bremsdruck eingesteuert und die Referenzgeschwindigkeit schnell "heruntergezogen". Um dies zu verhindern und um die Referenzgeschwindigkeit bzw. die Radgeschwindigkeit nahe an die Fahrzeuggeschwindigkeit heranzuführen, ist die Schaltungsanordnung nach Fig. 3 vorgesehen. Diese Schaltungsanordnung weist im wesentlichen ein Zeitglied 70 mit Ausschaltverzögerung auf, an dessen Eingang das (+b)-Signal gelegt ist. Das Ausgangssignal des Zeitgliedes 70 und das (+b)-Signal sind in einem UND-Gatter 72 miteinander verknüpft, wobei der Eingang für das (+b)-Signal negiert ist. Der Ausgang des UND-Gatters 72 führt zu einer Schwellenwertstufe (nicht dargestellt) mit einer kleinen λ-Schwelle und schaltet die kleine λ-Schwelle für die Dauer der Ausschaltverzögerung zu, wodurch noch nach dem Abfall des (+b)-Signales ein Entlüftungsvorgang stattfinden kann.
Durch die Schaltungsanordnung nach Fig. 3 kann also nach dem (+b)-Signalabfall für eine vorgegebene Zeit eine verkleinerte λ-Schwelle eingeschaltet werden, um so die Radgeschwindigkeit leichter und schneller an die Fahrzeuggeschwindigkeit heranzuführen.
Eine weitere Schaltungsanordnung zur Vermeidung des Herunterlaufens der Radgeschwindigkeit unter die Fahrzeuggeschwindigkeit und eines Nichtwiederanlaufens auf die Fahrzeuggeschwindigkeit ist in der Fig. 4 dargestellt.
Die Schaltungsanordnung nach Fig. 4 weist einen Daten-Flip- Flop 74 auf, an dessen Dateneingang das λ-Signal, an dessen dynamischem Takteingang das (+b)-Signal und an dessen Rücksetzeingang das (-b)-Signal anliegt. Der Ausgang Q des Flip-Flops 74 ist mit dem Takteingang einer monostabilen Kippstufe 76 verbunden, deren Ausgangssignale Einlaßventile 78 und Auslaßventile 80 ansteuern. Das Daten-Flip-Flop 74 wird bei (+b)-Signalabfall getaktet, während die Kippstufe 76 durch ein High-Signal getaktet wird.
Normalerweise fällt beim Abfall des (+b)-Signal auch das λ-Signal ab, weil die Referenzgeschwindigkeit mit hochgezogen wird. Wird die Referenzgeschwindigkeit aber nicht mit hochgezogen und ist somit das λ-Signal noch vorhanden, soll für eine bestimmte Zeit weiterentlüftet werden, um das Hochziehen der Referenzgeschwindigkeit zu gewährleisten.
Bei Abfall des (+b)-Signales und bei Vorhandensein eines λ- Signales am D-Eingang des Flip-Flops 74 wird die Kippstufe 76 durch das High-Signal am Ausgang Q des Flip-Flops 74 für eine bestimmte Zeit (Kippzeit) in den High-Ausgangssignalzustand gekippt, wodurch gleichzeitig das Einlaß- und das Auslaßventil zwecks Entlüftung für die Dauer dieser Zeit angesteuert werden - und zwar unabhängig vom Auftreten weiterer (+b)-Signale. Das Daten-Flip-Flop 74 fragt also praktisch an, ob bei Abfall des (+b)-Signales noch ein λ-Signal vorhanden ist. Bei dieser Schaltung nach Fig. 4 wird länger entlüftet als bei der Ausführungsform nach Fig. 3.
Es soll nun Bezug genommen werden auf die Fig. 5, die hinsichtlich der Erkennung des wiederholten Auftretens von (+b) -Signalen ohne ein vorhergehendes (-b)-Signal der Schaltung nach Fig. 2 ähnlich ist. Zwei Daten-Flip-Flops 82 und 84 werden von den (+b)-Signalen über dynamische Takteingänge getaktet und von den (-b)-Signalen zurückgesetzt. Am Dateneingang D des Flip-Flops 82 liegt ein High-Potential an, und der Dateneingang D des Flip- Flops 84 ist mit dem Ausgang Q des Flip-Flops 82 verbunden. Das (+b)-Signal steuert ferner ein Zeitglied 86 mit Ausschaltverzögerung an, dessen Ausgangssignal zusammen mit dem Ausgangssignal des Flip-Flops 84 in einem UND-Gatter 88 verknüpft ist, dessen Ausgangssignal mit dem (+b)-Signal in einem ODER-Gatter 90 zusammengefaßt ist. Beim Auftreten eines (+b)-Signales wird das Flip-Flop 82 gesetzt, sowie das Flip-Flop 84, wodurch am Ausgang des Flip-Flops 84 nach Ablauf der Potentialübertragungszeit ein High-Signal erscheint. Dieses High-Signal bleibt erhalten bis zum Auftreten des nächsten (-b)-Signales. Tritt ein weiteres (+b)-Signal ohne ein vorhergehendes (-b)-Signal auf, so wird nach Abfall dieses (+b)-Signales infolge der Ausschaltverzögerung des Zeitgliedes 86 über das UND-Gatter 88 weiterhin über den Zeitpunkt des Abfalls des (+ b)-Signales hinaus über das ODER-Gatter 90 ein High-Signal abgegeben, wodurch die Bremsdruckhaltezeit verlängert wird.
Eine Verlängerung der wirksamen (+b)-Signalzeit wird auch erreicht durch die Schaltungsanordnung nach Fig. 6, die ein Daten- Flip-Flop 92 aufweist, an dessen dynamischen Rücksetzeingang das (+b)-Signal gelegt ist, das durch das (-b)-Signal zurücksetzbar ist und an dessen Dateneingang D ein High-Potential anliegt. Das Daten-Flip-Flop 92 wird durch Abfall des (+b)-Signales getaktet. Das Ausgangssignal des Flip-Flops 92 und das (+b)-Signal sind in einem UND-Gatter 94 miteinander verknüpft, dessen Ausgangssignal ein Zeitglied 96 mit Ausschaltverzögerung ansteuert. Das Ausgangssignal des Zeitgliedes 96 und das (+b)-Signal sind in einem ODER-Gatter 98 zusammengefaßt. Sobald das (+b)-Signal abfällt, ist die UND-Bedingung am UND-Gatter 94 nicht mehr erfüllt, es läuft das Zeitglied ab, so daß für die Dauer der Ausschaltverzögerung eine Verlängerung des (+b)-Signales und somit eine Verlängerung der Druckhaltephase erzielt wird. Das Erkennen eines wiederholten Auftretens des (+b)-Signales ohne ein vorhergehendes (-b)-Signal erfolgt bei dieser Schaltung ähnlich wie bei der Schaltungsanordnung nach Fig. 1, und zwar mit Hilfe eines Flip-Flops und eines UND- Gatters.

Claims

1. Schaltungsanordnung zur Beeinflussung der Bremsdruckentlüftungsphase und/oder Bremsdruckhaltephase für blockiergeschützte Fahrzeugbremsanlagen, wenn bei einer geregelten Bremsung die gemessene Geschwindigkeitsänderung Δ v von einer vorgegebenen Geschwindigkeitsänderung abweicht, wobei die Geschwindigkeitsänderung durch Messung und Differenzbildung der Geschwindigkeitswerte oder davon abhängiger Werte aufeinanderfolgend oder an den Intervallgrenzen einer den Regelsignalen zugeordneten Zuordnungszeit Δ t als Tendenz des Rades ermittelt wird, mit einem Schaltungsteil, dem die Bremsdruckregelsignale (Beschleunigungs-, Verzögerungs-, Schlupfregelsignale bzw. (+ b)-, (-b)-, λ-Signale) sowie ein die Tendenz (positive oder negative Geschwindigkeitsänderung bei Abfall des b-Signales) des sensierten Rades wiedergebendes Signal zuführbar sind, dadurch gekennzeichnet,
daß der Schaltungsteil (18) in Abhängigkeit von dem die Tendenz anzeigenden Signal (High- Signal bei positiver Tendenz, Low-Signal bei negativer Tendenz) sowie von zeitlich aufeinanderfolgendem Auftreten der gleichen Regelsignale ein Schieberegister (15) zur Änderung der Zuordnungszeit Δ t steuert, derart,
daß das Schieberegister (15) eine Verkürzung der Zuordnungszeit Δ t bewirkt, wenn bei positiver Tendenz (positivem Anlaufverhalten des sensierten Rades) das (-b)-Signal abfällt,
daß das Schieberegister (15) eine Verlängerung der Zuordnungszeit Δ t bewirkt, wenn ein weiteres gleichartiges b-Signal auftritt, ohne daß vorher ein andersartiges b-Signal aufgetreten ist, und
daß das Schieberegister (15) die Zuordnungszeit Δ t nicht verändert, wenn bei negativer Tendenz das (-b)-Signal abfällt oder bei positiver Tendenz das (+b)-Signal abfällt, wenn kein weiteres gleichartiges b-Signal aufgetreten ist, ohne daß vorher ein andersartiges b-Signal aufgetreten ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Schaltkreis (50, 52, 54, 56, 64) eine Verlängerung der Schaltzeit des λ-Signales bewirkt, wenn das (+b)-Signal bei vorhandenem λ-Signal erneut auftritt, ohne daß vorher ein (-b)-Signal aufgetreten ist.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Schaltkreis (70, 72) eine Verkleinerung des Schlupfschwellenwertes bewirkt, wenn das (+b)-Signal nach Abfall des λ -Signales abfällt.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Schaltkreis (74, 76) eine Verlängerung der Schaltzeit des λ -Signales bewirkt, wenn bei (+b)-Signalabfall das λ-Signal noch vorhanden ist.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Schaltkreis (82, 84, 86, 88, 90), (92, 94, 96, 98) eine Verlängerung der Schaltzeit des (+b)-Signales bewirkt, wenn das (+b)-Signal erneut auftritt, ohne daß vorher ein (-b)-Signal aufgetreten ist.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Schaltkreis eine Verlängerung der Schaltzeit des (+b) -Signales bewirkt, wenn ein niedriger Reibbeiwert erkannt worden ist.

7. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Schaltkreis eine Verlängerung der Schaltzeit des (+b) -Signales bewirkt, wenn die Zeitdauer des Beschleunigungssignales kleiner ist als die Zeitdauer des Verzögerungssignales in der der Beschleunigungsphase vorhergehenden Verzögerungsphase.

8. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Schieberegister (15) mehrere Stufen aufweist, die unterschiedlichen Zuordnungszeiten zugeordnet sind.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß das Schieberegister (15) ein Links- und Rechtsschieberegister ist.

10. Schaltungsanordnung nach wenigstens einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Schaltungsteil (18) ein Logikkreis ist, der die Regelsignale untereinander als auch mit dem die Anlauftendenz anzeigenden Signal logisch verknüpft und in Abhängigkeit vom Verknüpfungsergebnis das Schieberegister (15) taktet.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet,
daß der Logikkreis ein erstes UND-Gatter (22) zur Verknüpfung des (-b)-Signales und des tendenzanzeigenden Signales aufweist, ferner ein zweites UND-Gatter (24 ) zur Verknüpfung des durch einen Inverter (32) negierten (-b)-Signales mit dem (+b)-Signal, ein Daten-Flip-Flop (20), dessen Rücksetzeingang mit dem Ausgang des UND-Gatters (24) verbunden ist, an dessen Dateneingang ein positives Potential anliegt, dessen Ausgangssignal mit dem (-b)- Signal in einem dritten UND-Gatter (26) verknüpft und dessen dynamischer Takteingang an den Ausgang des Inverters (32) angeschlossen ist, und
daß die Ausgänge der UND-Gatter (22 und 26) in einem ODER-Gatter (30) zusammengefaßt sind, dessen Ausgang mit einem Eingang eines Zeitgliedes (34) mit Einschaltverzögerung verbunden ist.

12. Schaltungsanordnung nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet,
daß das Schieberegister ( 15) ein erstes Daten-Flip-Flop (2) und ein zweites Daten-Flip-Flop (4) aufweist,
daß der Ausgang Q ₂ des ersten Flip-Flops (2) mit dem Ausgang Q ₄ des zweiten Flip-Flops (4) in einem ODER-Gatter (12) zusammengefaßt ist, dessen Ausgang mit dem Ausgang des UND-Gatters (26) des Schaltungsteils (18) in einem ersten UND-Gatter (14) verknüpft ist, dessen Ausgang wiederum an den Dateneingang D ₄ des zweiten Flip-Flops (4) gelegt ist,
daß ein zweites UND-Gatter (10) zur Verknüpfung der Ausgangssignale des zweiten Flip-Flops (4) und des negierten Ausgangssignales des UND-Gatters (26) des Schaltungsteils (18) vorgesehen ist,
daß zur Verknüpfung des Ausgangssignales des UND-Gatters (26) des Schaltungsteils (18 ) mit dem durch einen Inverter (40) negierten Ausgangssignal des ODER-Gatters (12) ein drittes UND-Gatter (6) vorgesehen ist, dessen Ausgang mit dem Ausgang des UND-Gatters (10) in einem ODER-Gatter (8) zusammengefaßt ist, dessen Ausgang an den Dateneingang D ₂ des ersten Flip-Flops (2) gelegt ist und
daß die dynamischen Takteingänge der Daten-Flip-Flops (2 und 4) an den Ausgang des Zeitgliedes (34) des Schaltungsteils (18) angeschlossen sind.

13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß der Ausgang des Inverters (40) und die Ausgänge (Q ₂ und Q ₄) der Daten-Flip-Flops (2 und 4) die unterschiedlichen Zuordnungszeiten zugeordneten Ausgänge des Schieberegisters (15) sind.

14. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet,
daß der Schaltkreis ein erstes Daten-Flip-Flop (50) und ein zweites Daten-Flip-Flop (52) aufweist, an deren dynamische Takteingänge das (+b)-Signal und an deren Rücksetzeingänge das (-b)-Signal gelegt ist,
daß an den Dateneingang des ersten Flip-Flops (50) ein positives Potential angelegt ist,
daß der Ausgang des ersten Flip-Flops (50) mit dem Dateneingang des zweiten Flip-Flops (52) verbunden ist, dessen Ausgang negiert ist,
daß das Ausgangssignal des zweiten Flip-Flops (52) mit dem (+b)- Signal in einem ersten UND-Gatter (54) verknüpft ist, dessen Ausgangssignal mit dem λ-Signal in einem zweiten UND-Gatter (56) verknüpft ist, dessen Eingang für das Ausgangssignal des UND- Gatters (54) negiert ist,
daß das Ausgangssignal des UND-Gatters (56) mit dem (-b)-Signal über ein ODER-Gatter (58) einem Auslaßventil (62) zuführbar ist
und daß das (+b)-, (-b)- und das λ-Signal über ein ODER-Gatter (64) einem Einlaßventil (68) zuführbar sind.

15. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Schaltkreis ein Zeitglied (70) mit Ausschaltverzögerung aufweist, an dessen Eingang das (+b)-Signal gelegt ist und dessen Ausgangssignal mit dem negierten (+b)-Signal in einem UND-Gatter (72) verknüpft ist, dessen Ausgangssignal einer λ-Schwellenwertstufe zuführbar ist zur Einschaltung einer zusätzlichen kleineren Schlupfwelle.

16. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet,
daß der Schaltkreis ein Daten-Flip-Flop (74) aufweist, an dessen Dateneingang das λ-Signal anliegt, dessen dynamischem Takteingang das (+b)-Signal zugeführt ist, wobei das Flip-Flop (74) durch einen (+b)-Signalabfall getaktet wird, und daß an den Rücksetzeingang des Flip-Flops (74) beispielsweise das (-b)-Signal oder ein anderes zum Rücksetzen geeignetes Signal gelegt ist, und
daß der Ausgang des Flip-Flops (74) mit dem Takteingang einer monostabilen Kippstufe (76) verbunden ist, deren Ausgangssignale ein Einlaßventil und ein Auslaßventil (78 bzw. 80) ansteuern.

17. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet,
daß der Schaltkreis ein erstes Daten-Flip-Flop (82) und ein zweites Daten-Flip-Flop (84) aufweist, an deren dynamische Takteingänge das (+b)-Signal und an deren Rücksetzeingänge das (-b)- Signal gelegt ist,
daß am Dateneingang des ersten Flip-Flops (82) ein positives Potential anliegt,
daß der Ausgang des ersten Flip-Flops (82) mit dem Dateneingang des zweiten Flip-Flops (84) verbunden ist, dessen Ausgang mit dem Ausgang eines Zeitgliedes (86) mit Ausschaltverzögerung in einem UND- Gatter (88) verknüpft ist, wobei an den Eingang des Zeitgliedes (86) das (+b)-Signal gelegt ist, und
daß das Ausgangssignal des UND-Gatters (88) mit dem (+b)-Signal in einem ODER-Gatter (90) zusammengefaßt ist, dessen Ausgangssignal das jeweils wirksame (+b)-Signal darstellt.

18. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet,
daß der Schaltkreis ein Daten-Flip-Flop (92) aufweist, an dessen dynamischen Takteingang das (+b)-Signal gelegt ist und das durch einen (+b)-Signalabfall getaktet wird, an dessen Rücksetzeingang das (-b)-Signal gelegt ist und an dessen Dateneingang ein positives Potential anliegt,
daß der Ausgang des Flip-Flops (92) mit dem (+ b)-Signal in einem UND-Gatter (94) verknüpft ist, dessen Ausgang mit dem Zeitglied (96) mit Ausschaltverzögerung verbunden ist, dessen Ausgangssignal wiederum mit dem (+b)-Signal in einem ODER-Gatter (98) zusammengefaßt ist, dessen Ausgangssignal das jeweils wirksame (+b)-Signal darstellt.