DE2755070A1 - Flipflopschaltung - Google Patents
FlipflopschaltungInfo
- Publication number
- DE2755070A1 DE2755070A1 DE19772755070 DE2755070A DE2755070A1 DE 2755070 A1 DE2755070 A1 DE 2755070A1 DE 19772755070 DE19772755070 DE 19772755070 DE 2755070 A DE2755070 A DE 2755070A DE 2755070 A1 DE2755070 A1 DE 2755070A1
- Authority
- DE
- Germany
- Prior art keywords
- logic
- flip
- master
- flop
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0372—Bistable circuits of the master-slave type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung betrifft eine Flipflopschaltung,
die auf erste und zweite Dateneinangssignale anspricht und die einen Masterlogikteil aufweist, an den die
genannten ersten und zweiten Dateneingangssignale angelegt werden und an deren Slavelogikteil ein
Ausgangssignal des Masterlogikteils angelegt wird, wobei an einem Flipflopausgangssignalteil mindestens
ein Flipflopausgangssignal für das Masterlogikteil erzeugt wird.
Eine bekannte Flipflopschaltung der eingangs genannten Art besteht aus einem Masterlogikteil mit
zwei Kaskadenstufen aus Verknüpfungsgliedern, die mit einem Slavelogikteil verbunden sind, das ebenfalls
zwei Kaskadenstufen aus logischen Verknüpfungsgliedern enthält.
Diese bekannte Verknüpfungsschaltung weist den Nachteil auf, daß die Operationsgeschwindigkeit
begrenzt ist durch die Zahl der Kaskadenlogikglieder, durch die die Signale zur Erzeugung eines Flipflopausgangssignals
laufen müssen.
Es ist eine Aufgabe der vorliegenden Erfindung, eine Flipflopschaltung der eingangs
genannten Art aufzuzeigen, in der die vorgenannten Nachteile nicht vorhanden sind.
Die Aufgabe wird gemäß der vorliegenden Erfindung gelöst durch das genannte Masterlogikteil
und das Slavelogikteil, von denen jedes auf die Taktsignale und die komplementären Taktsignale anspricht,wobei
das Masterlogikteil ein erstes Verknüpfungsglied aufweist, mit dem ein Ausgang des
Slavelogikteils verbunden ist und wobei das Slavelogikteil ein zweites Verknüpfungsglied aufweist,
5.12.1977
809824/0916
dessen Eingang mit dem Flipflopausgangssignalteil
verbunden ist und wobei die ersten und zweiten Verknüpfungsglieder unabhängig von den Taktsignalen
und den invertierten Taktsignalen arbeiten, so daß bei fehlerhafter Synchronisation zwischen den Taktsignalen und den komplementären Taktsignalen die
genannten Flipflopausgangsteile gesteuert werden.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels beschrieben, wobei Bezug
auf die beiliegenden Zeichnungen genommen wird. In diesen zeigen:
Fig. 1 ein schematisches Blockschaltbild eines Master-/Slaveflipflops und
Fig. 2A bis 2F Wellenformen zur Beschreibung der Arbeitsweise des in Fig. 1 gezeigten Flipflops.
Das in Fig. 1 gezeigte Flipflop besteht aus einen Masterteil 10 mit vier ODER-Gliedern 12,
14, 16, 18 und einem Slaveteil 20 mit drei ODER-Gliedern 22, 24 und 26,von denen jedes komplementäre
Ausgänge (OR/NOR) aufweisen kann.
Der Masterteil 10 und der Slaveteil 20 sind so miteinander verbunden, daß der Q-Ausgang
des Masterteils einen Eingang für den Slaveteil 20 bzw. für die Eingänge der Verknüpfungsglieder 22
und 24 des Slaveteils 20 bildet. Die QQ- und die Q~-
Ausgänge (wahre und komplementäre Ausgänge) des Slaveteils 20 bilden einen Rückkopplungssperreingang
für das Masterteil 10, d. h. für den Eingang des Verknüpfungsgliedes 16 im ersten Fall und für die
Eingänge der Verknüpfungsglieder 12 und 14 im zweiten Fall. Der Q-Ausgang des Masterteils 10 bildet einen
zusätzlichen Rückkopplungssperreingang für den Master-
5.12.1977
809824/0916
teil bzw. für die Eingänge der Verknüpfungsglieder und 18. Der QQ-Ausgang des Slaveteils 20 liefert einen
zusätzlichen Rückkopplungssperreingang für das Slaveteil bzw. für die Eingänge der Verknüpfungsglieder
und 26 des Slaveteils. Verknüpfungsglieder 12 und weisen Eingänge für die Datensignale, z. B. K und J,
auf. An die Verknüpfungsglieder 12 und 18 des Masterteils werden die Taktsignale CL und die invertierten
Taktsignale CL angelegt. Die gleichen Signale werden dem Slaveteil, d. h. dessen Verknüpfungsgliedern 22
bzw. 26 zugeleitet. Das Verknüpfungsglied 14 weist zusätzlich einen Eingang für das Datensignal K auf.
Jedes der Verknüpfungsglieder 12-18 und 22-26 des Masterteils 10 und des Slaveteils 20 ist
mit einem Transistor ausgestattet (nicht gezeigt), der einen offenen Kollektor aufweist. Durch den offenen
Kollektor ist es möglich, daß mit den entsprechenden Ausgängen der Verknüpfungsglieder 12, 14, 16 und 18
des Masterteils 10 die elektrischen Verbindungen direkt anschließbar sind. Diese Technik kann als
"Kollektor Dotting" bezeichnet werden, da die Ausgänge von den Kollektoren abgenommen werden. Ein Rhombus
mit einem Verbindungspunkt ist mit dem Bezugszeichen 30 versehen. Durch diese Stelle wird eine "Verdrahtete-üND"-Funktion
durch die Verbindung der offenen Kollektoren der entsprechenden Transistoren eines jeden der Verknüpfungsglieder 12, 14, 16 und
gebildet. In ähnlicher Weise sind die wahren Ausgänge der Verknüpfungsglieder 22, 24 und 26 des Slaveteils
am Punkt 32 miteinander verbunden, so daß aeine UND-Funktion entsteht und wodurch der wahre Ausgang Q0
des Flipflops gebildet wird. Die Komplementärausgänge
5.12.1977
809824/0916
sind dagegen als "Verdrahtete-ODER"-Funktion ausgebildet,
was durch einen Rhombus mit einem Punkt und einer logischen "1" angedeutet ist und mit dem Bezugszeichen
34 gekennzeichnet wurde.
Funktionsmäßig gesehen bildet das hier beschriebene bevorzugte Ausführungsbeispiel durch den
Masterteil ein J-K-Flipflop, d. h. bei der Taktierung
desselben liefert es eine 1 am Ausgang, wenn der J-Eingang eine 1 ist und der K-Eingang eine O, es erzeugt
am Ausgang eine O, wenn der J-Eingang 0 und der K-Eingang
1 ist und es nimmt einen zum momentanen Zustand entgegengesetzten Zustand ein, wenn beide Eingänge
1 sind und der Slaveteil 20 ist eine D-Sperre oder,
was das gleiche besagt, einer seiner Ausgänge ist eine Funktion des Eingangs, der einen Taktimpuls früher
vorhanden war.
Die "Maxterm"-Logikgleichungen, das sind
Gleichungen, in denen logische Funktionen als Produkt von Summen ausgedrückt sind, sind mit den Maxterms
beschrieben unter Hinweis auf die Nummern 12 bis der zugeordneten ODER-Glieder des Masterteils 10 und
22 bis 26 der zugeordneten ODER-Glieder des Slaveteils
Qt+1 = (Qot+K+CL).(Q^t+K+Qt).(J+Qot)·(CL+Qt)
Qo(t+1) * (CL+Qt) . (Qt+Qot) . (CL+Qot)
wobei Qt+1 und °-o(t+i) die Q~ u*10 Qo~Funktionen nach
dem Taktübergang
und Q. und Q . die Q- und Q0-Funktionen vor einem
Taktübergang darstellen.
5.12.1977
809824/0916
Das in Fig. 1 dargestellte Flipflop wird mit der abfallenden Kante eines Taktimpulses
getriggert. Wenn die Invertierungen "wahr" sind, ist es eine einfache Sache, die CL-und CL-Eingänge
eines jeden der dargestellten Verknüpfungsglieder eingänge umzukehren, besonders die Eingänge der
Glieder 12, 18, 22 und 26.
Zar Klarstellung wird darauf hingewiesen, daß alle gezeigten Signale in digitalen Systemen, in
denen das Flipflop gemäß Fig. 1 einen Teil bildet, leicht erhaltbar sind. Somit würde K, das in der
momentanen Ausführung gefordert wird, von einem komplementären Ausgang eines anderen Schaltkreises
des Systems abgeleitet.
Bei einer Prüfung des Ausdruckes (1) ist feststellbar, daß es einen Maxterm gibt, der
zur Bildung einer herkömmlichen Funktion für ein J-K-Flipflop nicht notwendig ist. Dies ist der
Ausdruck (Q~.+K+Q ), der mit dem BooIschen Ausdruck
für das Verknüpfungsglied 14 übereinstimmt. D. h., das Verknüpfungsglied 14 ist ein redundantes Glied,
dessen Zweck später im Zusammenhang mit der Beschreibung der Fig. 2A bis 2F deutlich gemacht
wird.
Durch Prüfung des Ausdruckes (2) ist feststellbar, daß dort ein Maxterm vorhanden ist,
der zur Bildung einer herkömmlichen Funktion für eine D-Sperre nicht erforderlich ist. Dies ist der
Ausdruck (Q.+Q . ), der mit dem Boolschen Ausdruck für das Verknüpfungsglied 24 übereinstimmt. Das
Verknüpfungsglied 24 ist somit ein redundantes Glied, dessen Zweck im Zusammenhang mit der
Beschreibung der Fig. 2A bis 2F später beschrieben wird.
5*12·1977 80982A/0916
Es folgt eine Beschreibung der J-K-Funktion und der D-Funktion, wie sie durch die Master-/Slavetechnik
ausgeführt werden können, wobei die Realisierung durch die Verbindung der Ausgänge der Verknüpfungsglieder 12, 16 und 18 in der Weise vorgenommen wird,
daß eine ÜND-Funktion über deren Maxterms gebildet
wird. Eine gleiche Wirkung entsteht bezüglich der Anordnung der logischen Verknüpfungsglieder 22, 24
und 26 und der Verbindung des Masterteils 10 mit dem Slaveteil 20. Die hier dargelegten Erläuterungen
dienen lediglich dem Zweck, einen Hintergrund für eine Beschreibung der Probleme zu bilden, die in
Systemen mit Master-/Slaveflipflops auftreten, insbesondere in solchen, wo durch die Fortpflanzungsgeschwindigkeit
von Datenimpulsen im Zusammenhang mit Taktverschiebungen Zufallstaktierungen auftreten
können. Solche Taktverschiebungen treten bei übergängen von CL-/CL-Impulsen, zumindest bei solchen
Systemen auf, bei denen die Taktoperationen der logischen Elemente im Bereich von 0,5 bis 5 Nanosekunden
liegen.
Die Steuerung des J-K-Mastersperrkreises, z. B. SETZEN/RÜCKSETZEN (S/R), HALTEN (H) und
UMSCHALTEN (T) wird realisiert durch die ÜND-Funktion des Maxterms der zuvor miteinander verbundenen
Verknüpfungsglieder 12, 16 und 18. Das Verknüpfungsglied 12 bildet das K-Eingangsglied, das Verknüpfungsglied
16 das J-Eingangsglied und das Glied 18 bildet eine Sperrfunktion, die ein J-K-Flipflop als Sperre
definiert. Die Sperrfunktion ist auf den Ausdruck "HALTEN" (H) bezogen.
5.12.1977
809824/0916
Es ist wesentlich, daß das Glied 18 den Zustand
z.B./
des Masterteils 10 sichert,)'U in der Abwesenheit eines Taktimpulses, wie durch eine Prüfung des Maxterms für solch ein Glied, z. B. (CL+Q), ersichtlich wird.
des Masterteils 10 sichert,)'U in der Abwesenheit eines Taktimpulses, wie durch eine Prüfung des Maxterms für solch ein Glied, z. B. (CL+Q), ersichtlich wird.
Beide Verknüpfungsglieder 22 und 26 sind notwendig, um die Sperrfunktion des Slaveteils 20
durchzuführen. Der Slaveteil 20, der allein dargestellt ist, kann als D-Sperre betrachtet werden. In diesem
Falle liefert der Q-Ausgang des Masterteils 10 am Verknüpfungsglied 22 den D- oder Dateneingang, was
normalerweise zu einer solchen Sperre gehört, während das Zustandssicherungsglied in diesem Falle das
Glied 26 ist.
Die Basisfunktionen des J-K-Flipflops 10
werden nun unter Bezugnahme auf das Zeitdiagramm gemäß den Fig. 2A bis 2F erläutert. Zunächst wird
wiederum eine kurze Erläuterung der normalen Funktion vorgenommen, bei der in dem System keine Taktverschiebung
auftritt. Zunächst wird darauf hingewiesen, daß der Ausdruck "J-Funktion" gleichzusetzen
ist mit dem Ausdruck "SETZEN-Funktion", "K-Funktion"
ist gleichzusetzen mit "RÜCKSETZEN-Funktion" und 11 J-K-Umschaltfunktion" erfordert, daß bestimmte
Eingangsbedingungen an den beiden Eingängen J und K der Glieder 16 und 12 vorhanden sind. Es ist somit
leicht erkennbar, daß eine Korrelation mit den getakteten S-R- (SETZEN-RÜCKSETZEN)Sperren vorhanden
ist. Bei einer modifizierten Ausführungsform können die S-R-Sperren in dem Masterteil 10 und dem Slaveteil
20 verwendet werden.
5.12.1977
809824/09 16
Der Ausdruck (1), der die J-Funktion bildet, ist (J+Qot). Der Ausdruck, der die K-Funktion bildet,
ist (Q^t+K+CL). Ein Kippen wird bewirkt, wenn J und K
jeweils eine logische 1 aufweisen, so daß beide Maxterms erforderlich sind, um diese Funktion zu
bilden. (CL+Qt) dient, wie vorangehend festgestellt, als Sperre für den Masterteil 10, so daß, wie in
Fig. 2A bis 2F dargestellt, die Einfügung dieses Maxterms in der Lage ist, den Zustand des Flipflops
entweder auf 1 oder auf O zu halten. Alle drei Maxterms werden zur Durchführung der Kippfunktion
verwendet, was bei einer Diskussion der Fig. 2A bis 2F noch verdeutlicht wird.
Es wird darauf hingewiesen, daß in den Fig. 2A bis 2F die synchronisierten CL/CL-Impulse
fortlaufend von links nach rechts durch die Bezugszeichen 40, 42, 44 und 46 numeriert sind, wodurch
erste, zweite, dritte und vierte CL- und CL-Impulse bezeichnet werden. Verschobene Taktimpulse (CL) bei
den ersten und dritten Zählimpulsen 40 und 44 sind durch die Bezugszahlen 48 und 50 gekennzeichnet.
Bei 52 ist die Konsequenz eines verschobenen Taktimpulses 50 dargestellt, während die Konsequenz
des verschobenen Taktimpulses 48 schwierig in der Darstellung anzudeuten ist, da diese sich über eine
relativ lange Zeitperiode erstreckt. Diese Konsequenzen werden später noch im einzelnen beschrieben.
5.12.1977
809824/0916
Zunächst wird die Schaffung einer SETZEN-Ausgangsbedingung für das Flipflop in Fig. 1
beschrieben. Wie aus den Zeitdiagrammen 2C und 2D ersichtlich ist, weist K einen hohen Pegel, d. h.
eine logische 1 auf, bevor der CL-Impuls 40 ankommt
und J liegt anfänglich auf einer logischen O und wird vor Ankunft des CL-Impulses auf einen hohen
Pegel gebracht. Für die SETZEN-Bedingung des J-K-Flipflops sind dies somit die Bedingungen (J liegt
auf einem logischen Pegel 1 und K auf einem logischen Pegel 1 bzw. K=O. Dies tritt während
der Gegenwart des CL-Impulses auf, bzw. genauer gesagt, eine Gliedverzögerung nach dem Wechsel des
CL-Impulses auf eine logische 1, was am besten aus den Fig. 2A und 2E unter Zuhilfenahme der unteren
Skala, in der eine solche "Torverzögerung" bei dargestellt ist. Dies geht ebenfalls aus dem
Boolschen Ausdruck (1) hervor. Im Falle, daß der Q-Ausgang des J-K-Masterteils 10 zuvor auf einem
logischen 1-Pegel war, würde er auf diesem beim Auftreten eines CL-Impulses verbleiben.
Wie aus Fig. 2F hervorgeht, ist der Ausgang Q des Master-/Slaveflipflops unwirksam.
Q bleibt so lange unwirksam bis CL wieder auf logisch 0 zurückgeht oder genauer gesagt eine
Gliedverzögerung nach Abfall des Taktes. Somit wurde für das Master-/Slaveflipflop gemäß Fig. 1
die Charakterisierung als ein Flipflop, das bei abfallender Flanke mit einer "Eingliedverzögerung"
getriggert wird, für die SETZEN-Bedingung vorgenommen. Wenn der Q-Eingang an den Slaveteil 20 an
5.12.1977
809824/0916
den Q -Ausgang desselben durchgeschaltet wird, wird der Q-Eingang nach einer Gliedverzögerung nach Abfall
des Taktüberganges QQ werden. Was die Sperrung betrifft,
so ist bei einer Betrachtung der Wellenformen gemäß Fig. 2F zu sehen, daß Q auf der SETZEN-Bedingung,
d. h. auf einer logischen 1, bleibt bis ein zweites Paar von J- und K-Eingangsbedingungen auftritt und
ein zweiter Taktausgang dafür abgerufen wird.
Die Schaffung einer RÜCKSETZEN-Ausgangsbedingung R wird nun unter Bezugnahme auf die
Wellenformen gemäß Fig. 2 beschrieben. Der J-Eingang wird zu logisch O und der K-Eingang wird ebenfalls
zu logisch O (K=1). Der Q-Ausgang des J-K-Masterteils
geht in Koinzidenz mit J nach logisch O, d. h. Q ist unabhängig von dem Takt CL bei dieser Bedingung. Nach
dem Auftreten eines Taktimpulses 42 ist zu sehen, daß Q nicht als QQ am Slaveteil 20 erscheint. Der
auf einer logischen 0 verbleibende Q-Eingang bewirkt, daß Q auf seinem gegenwärtigen logischen Ausgangspegel
verbleibt bis ein nach negativ abfallender Taktübergang auftritt, durch den ein Wechsel des
logischen Ausgangs vorgenommen wird, was in den Wellenformen gemäß den Fig. 2A und 2F ersichtlich ist.
Es wird darauf hingewiesen, daß die Durchführung der ZURÜCKSETZEN-Funktion R um eine Gliedverzögerung nach
dem negativen Taktübergang bei 42 erfolgt.
Die HALTE-Funktion H wird nun unter Bezugnahme auf die Wellenformen von Fig. 2 beschrieben.
Bei einem J-Eingang auf dem logischen Wert O und K auf 1 (K=O) und bei einem Q-Slaveeingang auf 0
verbleibt bei einem auftretenden Taktimpuls 44 der Q.Slaveeingang auf O. D. h. unter diesen Bedingungen
5.12.1977
809824/0916
gibt es keinen Wechsel am Ausgang des Flipflops, land zwar deshalb, weil der auf Q gehaltene Ausgang vor
dem Auftreten des Taktimpulses 44 vorhanden ist.
Die Bedingung für eine Umschaltfunktion T erfordert, daß J 1 ist, K O (K=1) und QQ den Ausgang
des Flipflops von den vorangehenden Bedingungen zu den Eingangsgliedern 12 und 14 des Masterteils
zurückkoppelt, deren Ausgang sich auf O befindet.
Nach Ankunft eines Taktimpulses 46 nimmt Q einen hohen Pegel, d. h. eine logische 1 an. Nun ist eine
vollständige SETZEN-Bedingung für einen Wechsel des logischen Pegels von Q vorhanden, so daß in diesem
Fall ein Wechsel von O auf 1 auftritt. Dies geschieht, um eine Gliedverzögerung nach dem negativen Übergang
des Taktimpulses 46. Falls die Funktion des Mater-/ Slave-J-K-Flipflops von 1 auf O umgeschaltet werden
soll, muß lediglich eine Invertierung des früheren Q -Rückkopplungssignals vorgenommen werden. Bei
manchen Anwendungen kann es wünschenswert sein, daß K stets auf O (K=1) gesetzt ist und daß J stets auf
einer logischen 1 verbleibt und daß der Gegensatz von Q0 abgeleitet werden soll von dem das zuvor beim
Durchgang eines jeden Taktimpulses zur Verfügung stand.
Im folgenden wird die Funktion der
Glieder 14 und 24 in Fig. 1 beschrieben, wobei sich die Beschreibung auf die Vermeidung von Problemen
bezieht, die sich durch Freilaufbedingungen im Zusammenhang mit Verschiebungen bzw. durch Fehlen
der Synchronisation zwischen dem Taktsignal CL und dem invertierten Taktsignal CL ergeben. Zunächst
wird angenommen, daß das Signal CL sich auf einem hohen oder einem logischen 1-P egel nach dem Übergang
5.12.1977
809824/0916
des CL-Impulses auf dem logischen 1-Pegel befindet.
Diese Bedingung ist bei 48 in Fig." 2A dargestellt. Aus Vereinfachungsgründen wird angenommen, daß die
Verschiebung in etwa gleich einer "Gliedverzögerung" 54 ist. Durch die bei 48 dargestellte Verschiebung
würden bereits die Schwierigkeiten beim Wechsel des logischen Ausgangs Q auftreten, und zwar würde dies
zu einem Zustand führen, der sich von dem normalerweise zu erwartenden Ergebnis unterscheidet, wie es
im Zusammenhang mit den vorangehenden Beschreibungen für die SETZEN-Funktion und die RÜCKSETZEN-Funktion
zu erwarten wäre. Dies ist leicht daraus zu erkennen, daß K seinen übergang von einer 1 auf eine O durchzuführen
hätte bevor das Zeitintervall während der SETZEN-Bedingung auftritt, d. h. um eine ''Gliedverzögerung11
nach Abfall des Übergangs dee CL-Signals. Somit würde die SETZEN-Bedingung und die
darauffolgenden Bedingungen niemals auftreten können.
Wie aus dem Boolschen Ausdruck (1) zu sehen ist, kann durch die Einfügung des redundanten
Gliedes 14 die SETZEN-Bedingung auftreten. Dies ist leicht daraus zu sehen, daß der Maxterm erfüllt wird
durch Q0 bei einer logischen 1 (Q0=O) oder Qt bei
einer logischen 1. Auf den Abfall des nach negativ gehenden Taktimpulsüberganges wird das eine oder das
andere stets der Fall sein. Dies geht am besten dadurch hervor, daß zu dieser Zeit Q^ des Ausganges
des Masterteils 10 zu QQ für den Slaveteil 20 wird
(oder in äquivalenter Weise nimmt diesen Zustand das Master-/Slaveflipflop als ganzes an). Die dem
Verknüpfungsglied 14 zugeordnete logische Bedingung wird in einfacher Weise dadurch erfüllt, daß eine
5.12.1977
809824/0916
logische Schaltvariable stets 1 oder O sein muß. (Eine
Gliedverzögerung nach dem abfallenden Taktsignalübergang weisen sie den gleichen logischen Wert auf.) Somit kann
K mit einem logischen O-Pegel die Funktion des Flipflops
gemäß Fig. 1 beeinträchtigen, da das redundante Verknüpfungsglied 14 vorgesehen ist.
Im folgenden wird unter Bezugnahme auf die Boolschen Ausdrücke (1) und (2) eine Lösung für einen
zweiten Zufallstakt beschrieben, wobei darauf hingewiesen wird, daß dies durch die Verzögerung eines zweiten Taktsignals
dargestellt wird, das mit 50 bezeichnet ist. Bei 52 ist als Folge des verschobenen Impulses 50
die Auswirkung im Falle eines nicht vorhandenen redundanten Verknüpfungsgliedes 14 gezeigt. In manchen
Fällen kann der Q-Ausgang des Masterteils 10 bereits auf eine logische 1 angehoben sein, wodurch der Q-Ausgang
des Slaveteils 20 auf eine logische 1 gebracht werden kann. Die Eingangsbedingungen, die vorangehend
im Zusammenhang mit der Arbeitsweise des Schaltkreises bei einer HALTE-Ausgangsbedingung erläutert wurden,
würden auftreten. Dabei war das gewünschte Ergebnis das Zurückhalten eines vorherigen Sperrausganges beim
Auftreten eines abfallenden Taktsignalübergangs. Wie aus Fig. 2 bei 52 und aus dem Boolschen Ausdruck (2)
hervorgeht, kann diese Bedingung nicht aufrechterhalten werden, wenn der Q-Ausgang des Masterteils 10 bereits
auf einem logischen 1-Pegel liegt. Dies kommt dadurch zustande, daß die Bedingungen für die Maxterm-Definitionen
für die beiden Glieder 22 und 26 beim Auftreten eines verzögerten Taktsignals gleichzeitig
erfüllt werden oder wenn CL und CL gleichzeitig einen
logischen 1-Pegel annehmen.
5.12.1977
809824/0916
Die Lösung dieses Problems ergibt sich bei einer Betrachtung der Funktion der beiden Verknüpfungsglieder 14 und 24. Wie vorangehend bereits erläutert,
verhindert die Funktion des Verknüpfungsgliedes 14 den Wechsel des Zustandes des Masterteils 10 auf die
Ausgabe einer logischen 1, was bei 52 als Reaktion eines verschobenen Taktimpulses, was bei 50 gezeigt
ist, dargestellt ist. Vorausgesetzt, daß der Ausgang Q des Masterteils 10 auf einem logischen O-Pegel gehalten
wird, werden die Bedingungen für den Maxterm des Verknüpfungsgliedes 24 nicht erfüllt, d. h. der eine
oder der andere von Q. oder Q . muß einen logischen 1-Pegel aufweisen. Somit verbleibt der Ausgang des
Flipflops auf einem logischen O-Pegel oder, was das gleiche besagt, der Ausgang für die HALTE-Funktion
ist sichergestellt.
In der Wellenform gemäß Fig. 2F ist kein Wechsel aufgetreten, um zu betonen, daß ein einzelner
verschobener Taktimpuls Anlaß zur Fortpflanzung eines Fehlers geben kann, so daß fehlerhafte Ausgänge am
Master-/Slaveflipflop gemäß Fig. 1 auftreten würden. Wenn somit einmal eine Verschiebung aufgetreten ist,
könnte es der Fall sein, daß kein voraussagbares Ergebnis am Ausgang des Flipflops gemäß Fig. 1 zu
erzielen ist. Z. B. wird auf den Fall verwiesen, daß unmittelbar nach dem Auftreten einer Taktverschiebung
Bedingungen für eine Umschaltfunktion gesetzt werden, die in nicht bestimmbarer Weise ausgeführt werden.
Fehlerhafte Q -logische Pegel würden in unbestimmbarer Weise erzeugt. Wie aus Fig. 2 genauer hervorgeht, ist
die Folge einer Taktverschiebung 50 das vorzeitige Auftreten eines logischen 1-Pegels am Ausgang Q des
5.12.1977
809824/0916
Masterteils 10, was bei 52 gezeigt ist, wodurch unmittelbar
eine Umschaltefunktion, wiederum zu früh, hervorgerufen wird. Durch die logische Ausdehnung der vorangehend
besprochenen Umschaltfunktion würde der Ausgang des Kreises unbestimmbar unkorrekt sein oder bis zum Auftreten
einer zweiten Taktverschiebung dauern. Daraus geht hervor, daß das plötzliche Auftreten eines fehlerhaften Ausfalles
für die Aufrechterhaltung der HALTE-Funktion bewirkt, daß gemäß der Wellenform nach Fig. 2 ein hoher Pegel vor
der Ankunft des nächsten Taktsignals erscheint, wodurch bewirkt würde, daß sowohl die Umschaltung von dem
logischen 1-Pegel auf den logischen O-Pegel erfolgen
würde und daß im Gegensatz zu dem gewünschten ein unbestimmbarer Fehler so lange vorhanden ist, als die
Dateneingänge J und K für die Umschaltung gesetzt sind.
Verschiedene Modifikationen sind möglich. Bei solchen Modifikationen können die verschiedenen Eingänge
des Masterteils durch logische Glieder kombiniert werden, so daß eine erste Art von logischen Funktionen entsteht.
Die Ausgänge dieser Glieder können durch eine zweite Art von logischen Funktionen kombiniert werden. Die
gleichen Bedingungen können an dem Slaveteil angelegt werden, insofern der "wahre" Ausgang bestimmt wird.
Sein komplementärer Ausgang leitet sich von zugeordneten logischen Teilen ab, die entgegengesetzt zu denen für
die Bestimmung des wahren Ausgangs sind. Beispielsweise könnte eine alternative Anordnung aus logischen Elementen
für die Verwendung in einem Master-/Slave-J-K-Flipflop darin bestehen, daß UND-Glieder anstelle der verdrahteten
ODER-Glieder und "Verdrahtete-UND-Glieder" und "Verdrahtete-ODER-Glieder" umgekehrt werden können
und daß die Eingänge in entsprechender Weise als J, CL K und CL von oben nach unten in Fig. 1 gebildet werden.
Wie ersichtlich, würde in diesem Fall eine negative Logik notwendig sein (1 = ein niedriger Pegel urfö O = ein hoher
Pegel) .
809824/091 6
5.12.1977
In jeder alternativen Ausführungsform sind
redundante Glieder vorgesehen, so daß eine zufallsfreie Flipflopoperation gewährleistet ist. Die redundanten
Glieder definieren stets Maxterms, durch die Bedingungen erzwungen werden, die unabhängig von dem gleichzeitigen
Vorhandensein eines Taktimpulses und seines Komplements erfüllt werden. In der gleichen Weise bestimmen die
redundanten Glieder Maxterms in den Boolschen Gleichungen für den Masterteil und den Slaveteil,ohne
daß Taktimpulse oder komplementäre Taktimpulse die Eingänge definieren. Somit entsteht ein exakter Ausgang
auch beim Auftreten von Verschiebungen im Takt.
Es versteht sich, daß die vorangehend
beschriebene Ausführungsform auch in Emitter-gekoppelten
Logiken (ECL) verwendet werden kann und daß die Anordnung auch in sogenannten Large Scale integrierten
(LSI) Halbleitervorrichtungen eingesetzt werden kann.
5.12.1977
809824/0916
Claims (7)
1. Flipflopschaltung, die auf erste und zweite
Dateneingangssignale anspricht und die einen Masterlogikteil aufweist, an den die genannten ersten und zweiten
Dateneingangssignale angelegt werden und an deren Slavelogikteil ein Ausgangssignal des Masterlogikteils
angelegt wird, wobei an einem Flipflopausgangssignalteil
mindestens ein Flipflop-Ausgangssignal für das Masterlogikteil erzeugt wird, gekennzeichnet durch
das genannte Masterlogikteil (10) und das Slavelogikteil
(20), von denen jedes auf die Taktsignale (CL) und die komplementären Taktsignale (CL) anspricht, wobei
das Masterlogikteil (10) ein erstes Verknüpfungsglied (14) aufweist, mit dem ein Ausgang (qT) des
Slavelogikteils verbunden ist und wobei das Slavelogikteil (20) ein zweites Verknüpfungsglied (24) aufweist,
dessen Eingang mit dem Flipflopausgangssignalteil verbunden ist und wobei die ersten und zweiten
Verknüpfungsglieder (14, 24) unabhängig von den Taktsignalen (CL) und den invertierten Taktsignalen (CL)
arbeiten,so daß bei fehlerhafter Synchronisation zwischen den Taktsignalen (CL) und den komplementären
Taktsignalen (CL) die genannten Flipflopausgangssignalteile
gesteuert werden.
5*12·1977 803824/0916
2. Flipflopschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Fliflopausgangssignalteil
Fliflopausgangssignale (Q0) und komplementäre Flipflopausgangssignale
(Q_) erzeugt und daß der Masterlogikteil (10) mehrere Verknüpfungsglieder (12, 16, 18)
enthält, die eine erste Art von logischen Funktionen ausführen können und an deren Eingänge die genannten
Dateneingangssignale (J, K) Taktsignale (CL) und komplementäre Taktsignale (CL), die Flipflopausgangssignale
(Qq/ Qq) und ein Masterlogikausgangssignal (Q)
des genannten Masterlogikteils (10) angelegt werden und daß das erste Verknüpfungsglied einen zusätzlichen
Logikkreis (14) enthält, der eine erste Art von logischen Funktionen ausführen kann und daß die
Ausgänge aller Verknüpfungsglieder (12, 14, 16, 18) miteinander verbunden sind, so daß eine zweite Art
von logischen Funktionen ausgeführt werden können und dadurch das genannte Masterausgangssignal (Q) erzeugt
werden kann.
3. Fliflopschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der zusätzliche Logikkreis (14)
als Eingangssignal eines der genannten Dateneingangssignale (z. B. K) f das Masterausgangssignal (Q) und
das komplementäre Flipflopausgangssignal (Qq) empfängt.
4. Flipflopschaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Slavelogikteil (20) mehrere
weitere Verknüpfungsglieder (22, 26) enthält, die eine erste Art logischer Funktionen durchführen können
und an deren Eingänge das Masterausgangssignal (Q), mindestens eines der Flipflopausgangssignale (QQ, QQ)
und aie Taktsignale (CL) und komplementäre Taktsignale (CL) angelegt werden und daß das zweite
Verknüpfungsglied einen weiteren Logikkreis«(24) enthält, der eine erste Art logischer Funktionen
809824/091 6
durchführen kann und daß die Ausgänge aller Verknüpfungsglieder (22, 24, 26) des Slavelogikteils (20) miteinander
verbunden sind, so daß eine zweite Art logischer Funktionen durchgeführt werden kann und dadurch die
Flipflopausgangssignale (Qo» QQ) erzeugt werden
können.
5. Flipflopschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der weitere Logikkreis (24) als
tingangssignale das Masterausgangssignal (Q) und das Flipflopausgangssignal (QQ) empfängt.
6. Flipflopschaltung nach einem der vorangehenden
Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der Masterlogikteil (10) vier Verknüpfungsglieder
(12-18) und der Slavelogikteil (20) drei Verknüpfungsglieder (22-26) enthält, die so angeordnet sind, daß
die erste Art von logischen Funktionen durchgeführt werden kann.
7. Flipflopschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die erste Art logischer Funktionen
ODER-Funktionen und die zweite Art UND-Funktionen sind.
5.12.1977
80982 W0916
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/749,490 US4072869A (en) | 1976-12-10 | 1976-12-10 | Hazard-free clocked master/slave flip-flop |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2755070A1 true DE2755070A1 (de) | 1978-06-15 |
DE2755070C2 DE2755070C2 (de) | 1982-03-25 |
Family
ID=25013959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2755070A Expired DE2755070C2 (de) | 1976-12-10 | 1977-12-10 | Flipflopschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4072869A (de) |
JP (1) | JPS5372558A (de) |
DE (1) | DE2755070C2 (de) |
FR (1) | FR2393469A1 (de) |
GB (1) | GB1570549A (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4570082A (en) * | 1983-11-25 | 1986-02-11 | International Business Machines Corporation | Single clocked latch circuit |
US4607173A (en) * | 1984-03-14 | 1986-08-19 | At&T Bell Laboratories | Dual-clock edge triggered flip-flop circuits |
US4868420A (en) * | 1985-01-23 | 1989-09-19 | Hitachi, Ltd. | Flip-flop circuit |
US5322812A (en) * | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
JP3279337B2 (ja) * | 1991-04-12 | 2002-04-30 | ヒューレット・パッカード・カンパニー | ねずみ取り論理回路用万能パイプラインラッチ |
FR2711286B1 (fr) * | 1993-10-11 | 1996-01-05 | Sgs Thomson Microelectronics | Dispositif de surveillance du déphasage entre deux signaux d'horloge. |
US7634749B1 (en) * | 2005-04-01 | 2009-12-15 | Cadence Design Systems, Inc. | Skew insensitive clocking method and apparatus |
CN107317579B (zh) * | 2017-07-10 | 2024-02-23 | 宗仁科技(平潭)股份有限公司 | 一种芯片的功能切换控制电路及芯片 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2047945A1 (de) * | 1970-09-29 | 1972-04-06 | Siemens Ag | Anordnung zur Erzielung von taktflankengesteuertem Verhalten bei taktzustands gesteuerten bistabilen Kippstufen |
DE2346568A1 (de) * | 1972-09-28 | 1974-04-11 | Ibm | Hybrider zweitakt-verriegelungsschaltkreis mit zwischenspeicherung |
DE1537248B2 (de) * | 1966-12-07 | 1975-10-16 | Motorola, Inc., Franklin Park, Ill. (V.St.A.) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6605606A (de) * | 1966-04-27 | 1967-10-30 | ||
FR1545421A (de) * | 1966-11-29 | |||
US3701104A (en) * | 1968-09-06 | 1972-10-24 | Singer Co | Address synchronizer |
US3575608A (en) * | 1969-07-29 | 1971-04-20 | Rca Corp | Circuit for detecting a change in voltage level in either sense |
US3609569A (en) * | 1970-07-09 | 1971-09-28 | Solid State Scient Devices Cor | Logic system |
GB1494481A (en) * | 1973-12-21 | 1977-12-07 | Mullard Ltd | Electrical circuits comprising master/slave bistable arrangements |
US3917959A (en) * | 1974-05-02 | 1975-11-04 | Motorola Inc | High speed counter latch circuit |
US3917961A (en) * | 1974-06-03 | 1975-11-04 | Motorola Inc | Current switch emitter follower master-slave flip-flop |
-
1976
- 1976-12-10 US US05/749,490 patent/US4072869A/en not_active Expired - Lifetime
-
1977
- 1977-11-30 GB GB49841/77A patent/GB1570549A/en not_active Expired
- 1977-12-01 JP JP14334577A patent/JPS5372558A/ja active Pending
- 1977-12-09 FR FR7737112A patent/FR2393469A1/fr active Granted
- 1977-12-10 DE DE2755070A patent/DE2755070C2/de not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1537248B2 (de) * | 1966-12-07 | 1975-10-16 | Motorola, Inc., Franklin Park, Ill. (V.St.A.) | |
DE2047945A1 (de) * | 1970-09-29 | 1972-04-06 | Siemens Ag | Anordnung zur Erzielung von taktflankengesteuertem Verhalten bei taktzustands gesteuerten bistabilen Kippstufen |
DE2346568A1 (de) * | 1972-09-28 | 1974-04-11 | Ibm | Hybrider zweitakt-verriegelungsschaltkreis mit zwischenspeicherung |
Also Published As
Publication number | Publication date |
---|---|
JPS5372558A (en) | 1978-06-28 |
DE2755070C2 (de) | 1982-03-25 |
FR2393469A1 (fr) | 1978-12-29 |
FR2393469B1 (de) | 1982-10-22 |
US4072869A (en) | 1978-02-07 |
GB1570549A (en) | 1980-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2731336A1 (de) | Taktsystem | |
DE3632205A1 (de) | Aus mehreren parallel arbeitenden datenverarbeitungsmoduln bestehende datenverarbeitungsanordnung mit einer mehrfach redundanten taktanordnung | |
DE2717311C3 (de) | Datenprozessor | |
DE69121157T2 (de) | Schaltung zum Synchronisieren von asynchronen Zustandsmaschinen | |
DE3727035C2 (de) | ||
DE2755070C2 (de) | Flipflopschaltung | |
DE3715159C2 (de) | ||
DE3788783T2 (de) | Multiplexer für Taktsignale. | |
DE2830045C2 (de) | Bistabile logische Kippschaltungsanordnung vom D-Typ | |
DE2654190A1 (de) | Logikschaltkreis | |
DE2515089A1 (de) | Schaltungsanordnung zur erfassung von impulsen | |
EP1012973B1 (de) | Digitale schaltung mit einer filtereinheit zur unterdrückung von störimpulsen | |
DE1512368A1 (de) | Schaltanordnung fuer den Empfang und zur Umwandlung von Signalen | |
DE4142825C2 (de) | ||
DE2246590A1 (de) | Schaltungsanordnung zum synchronisieren von eingangsimpulsen mit einem taktpuls | |
DE3144513C1 (de) | Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt | |
DE2829968A1 (de) | Bistabile logische kippschaltungsanordnung vom jk-typ | |
DE3142167A1 (de) | "teilerschaltung mit einstellbarem teilerverhaeltnis" | |
WO2003030362A2 (de) | Multiplexerzelle und multiplexer-schaltungsanordnung und codiervorrichtung zum einsatz in einer derartigen multiplexer-schaltungsanordnung | |
DE102004005243B4 (de) | Schieberegister mit linearer Rückkopplung | |
DE3924907A1 (de) | Redundante taktgeberanordnung | |
DE1248719B (de) | ||
DE4030605C2 (de) | Gate Array Komponentenanordnung | |
DE10158700C1 (de) | Regelkreis | |
DE19619091A1 (de) | Hochgeschwindigkeits-Synchronzähler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |