DE2744531C2 - Anordnung zur Auswahl von Unterbrechnungsprogrammen in einer Datenverarbeitungsanlage - Google Patents

Description

dadurch gekennzeichnet, daß

j) eine Schaltungsanordnung (112, 116) vorgesehen ist, die durch das Unterbrechungsantwortsi- to gnal (INT CYCLE) gesteuert ist und mittels eines Ausgangssignals (DMA-IN REQ) die Einrichtung zum direkten Speicherzugriff veranlaßt, einen auf den laufenden Unterbrechungszykius unmittelbar folgenden DMA-Zyklus zu es beginnen, und daß

k) die Ausgangsschaltung (18a, 186,...; 19,...) zusätzlich durch das Anlegen des DMA-Antwort signals (DMA CYCLE) angesteuert werden, so daß das während des DMA-Zyklus der Datenschieneneinrichtung (110) zugeführte Binärwort im Arbeitsspeicher zur Identifizierung desjenigen Speicherplatzes gespeichert wird, an welchem der Anfang des Unterbrechungsprogramms zur Bedienung der einen anfordernden peripheren Einrichtung (Ei, El. ...) gespeichert ist, die höchste Priorität hat.

2. Anordnung nach Anspruch 1, die eine Taktschaltung enthält, welche zu Ende der Zyklen Taktsignale erzeugt gekennzeichnet durch eine durch die Taktsignale (TPB), das DMA-Antwortsignal (DMACYCLE) und das erzeugte Prioritätsausgangssignal gesteuerte Rückstellanordnung (UND-Glieder 1Oe, 106 ...) cam Zurücksetzen derjenigen Halteschaltung (11), die dem aktivierten Prioritätsausgangssignal entspricht.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jede Ausgangsschaltung

eine Freigabeschaltung (UND-Glieder 18a, 186...), die durch das erzeugte Prioritätsausgangssignal sowie das DMA-Antwortsignal (DMACYCLE) gesteuert ist und ein Freigabesignal erzeugt, und eine Schaltvorrichtung (19) enthält, die unter Steuerung durch das Freigabesignal ein vorgegebenes Binärwort auf die Datenschieneneinrichtung (110) koppelt.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet daß das vorgegebene Binärwort wahlweise einstellbar ist.

5. Anordnung nach Anspruch 1, 2, 3 oder 4, gekennzeichnet durch eine Schaltungsanordnung (21, 22, 23, 24, 212), die durch das DMA-Antwortsignal (DMA CYCLE) steuerbar ist und einen zweiten DMA-Zyklus einleitet; eine Schaltungsanordnung (211), die ein zweites DMA-Antwortsignal liefert; und eine Ausgangsschaltung (28ö, 296/ die durch dieses zweite DMA-Antwortsignal und durch das aktivierte Prioritätsausgangssignal gesteuert ist und ein zweites vorbestimmtes Binärwort der Datenschieneneinrichtung (110) zuführt.

Die Erfindung betrifft eine Anordnung gemäß dem Oberbegriff des Anspruchs 1. Derartige Anordnungen sind bekannt aus »IEEE Spectrum«, Bd. 11 September

1974, Seiten 59 bis 67 sowie »Der Elektroniker«, Nr. 10,

1975. S. EL 12 bis EL 23.

Periphere Einrichtungen, die in Verbindung z. B. mit einem Mikroprozessor zur Datenspeicherung verwendet werden, arbeiten viel langsamer als der Prozessor. Durch Unterbrechung der normalen Durchführung der aufeinanderfolgenden Befehle seines Programms kann der Prozessor als Antwort auf ein äußeres Signal eine periphere Einrichtung bedienen oder eine Verzweigung durchführen und auf eine bestimmte Stelle in der Befehlsfolge umschalten und Befehle ausführen, während er auf die Bedienung der peripheren Einrichtungen wartet, d. h. Daten liefert oder empfängt oder den Betrieb der Einrichtung beendet. Durch Unterbrechungen kann man ferner Programme anpassungsfähiger machen und ganz allgemein angeben, auf welche von mehreren möglichen Verzweigungen in Abhängigkeit von irgendwelchen äußeren Kriterien bei der Durchführung des Pro-

gramms übergangen werden soil. Dies erfolgt manchmal durch Schalterglieder (sog. Unterbrechungsstellen), die mit Hilfe spezieller Befehle abgefragt werden.

Normalerweise gibt es für den Prozessor nur ein einziges Unterbrechungssignal. Wenn mehrere Einrichtungen eine Unterbrechung bewirken können, werden ihre Unterbrechungs-Anforderungssignale durch eine ODER-Verknüpfung zu dem einen Unterbrechungssignal zusammengefaßt. Das Auftreten des Unierbrechungssignals veranlaßt den Prozessor, auf ein erstes Unterprogramm umzuschalten, durch das festgestellt wird, welche Einrichtung das Unterbrechungssignal verursachi hat und welches Unterprogramm als nächstes ausgeführt werden soll. Ein Verfahren zur Identifizierung der unterbrechenden Einrichtung besteht im Abfragen (polling), bei dem externe Meldeleilungen zur Identifizierung der betreffenden Einrichtung verwendet werden oder die Einrichtungen der Reihe nach durch einen speziellen Befehl abgefragt werden, bis die aktive Einrichtung gefunden ist.

Bei Anlagen, in denen manche Einrichtungen schneller bedient werden müssen als andere, verwendet man ein Unterbrechungssystem mit Priorität. Beispielsweise muß ein schnelles Magnetbandlesegerät häufiger bedient werden als ein Lochstreifenleser, da es mit einer höheren Zeichenrate arbeitet und die zulässige Pufferzeil wegen der höheren Daienflußgeschwindigkeit kürzer ist. In diesem Falle muß man dann nicht nur feststellen, welche Einrichtung eine Unterbrechung angefordert hat, sondern auch, welche von mehreren ur.ierbrechenden Einrichtungen die höchste Priorität hat und daher zuerst bedient werden muß.

Bei der Bedienung mehrerer Peripheriegeräte kann man mit »gezielter« (vectored) Unterbrechung arbeiten, d. h. mit mehreren Antworten auf das Unterbrechungssignal. Manchmal werden mehrere Unterbrechungsleitungen vorgesehen. Im Falle einer einzigen Unlerbrechungslcitung werden die möglichen Quellen für die Unterbrechung abgetastet oder abgefragt, und auf Grund der Ergebnisse wird bestimmt, welches Unterprogramm oder welche Programmverzweigung durchzuführen ist. Bisher waren für die gezielten Unterbrechungen viel Programmaufwand und Pro/cssorzeit erforderlich, insbesondere wenn Unterbrechungsprioriiätcn gefordert werden. Im besonderen Maße gilt dies für Mikroprozessoren, bei denen die Befehle im allgemeinen einfache: sind als in größeren Anlagen.

Ferner besteht bei Daten-Vcrarbeitungsanlagen die Möglichkeit eines direkten Speicherzugrifl's (DMA) zur Übertragung von Daten von äußeren Quellen in den Speicher oder zur direkten Entnahme von Daten aus dem Speicher ohne Störung der Durchführung dei; laufenden Programms. Zu diesem Zweck werden gewöhnlich in einem speziellen DMA-Zyklus ein Register, das als »Zeiger« (pointer) bekannt ist, mit dem Speicheradressenbus gekoppelt und Daten an der adressierten Stelle gespeichert oder gelesen. Da die Programmdurchführung gewisse Zyklen erfordert, setzt ein DMA-Zyklus den Ablauf der normalen Programmausführung nur für eine Zyklusdauer aus.

Systeme mit »ge/ielter« (vectored) Prioritätsunterbrcchung und der Möglichkeit von DMA-Zyklen sind iius den beiden eingangs erwähnten Druckschriften bckiinni. Sie beschreiben auch, wie eine Unterbrechungsanlorderung von einem der Peripheriegeräte zustande koinmi, wie die Unterbrechungsanforderung zur Einleitung einer Unterbreehungsroulinc im Prozessor vcrwendcl wird, und wie die von den anfordernden Peripheriegeräten erzeugten Flag-Signale L· eine Anfangsadresse des Speichers Für eine Unterbrechungs-Subroutine umgewandelt werden, die besonders für die Bedienung des Peripheriegerätes höchster Priorität geeignet ist Bei den bekannten Systemen können während der Unterbrechungs-Subroutine zwischen dem anfordernden Peripheriegerät und dem Speicher des Prozessors Informationen ausgetauscht werden. Ferner besteht die Möglichkeit, nach Zusammenstellung eines bestimmten »Blockes« von zu oder von einem gegebenen Peripheriegerät zu übertragenden Informationen einen DMA-Zyklus auszuführen (vgl. »IEEE Spectrum«). Während jedes DMA-Zyklus wird ein Speicherplatz zu dem Zweck adressiert, ohne Unterbrechung des Prozessorbetriebes Informationen zum oder vom Prozessorspeicher zu bewegen, die somit zwischen dem Prozessorspeicher und einem gesonderten Speicher wie z. B. einem Plattenspeicher übertragen werden können. Hierbei wird im bekannten Fall unterschieden zwischen Informationsübertragung zwischen entsprechenden Peripheriegeräten und dem Prozessorspeicher durch Unterbrechungs-Subroutinen und der übertragung von Informationen, die zur Verwendung durch ein besonderes Peripheriegerät (z. B. Plattenspeicher) zusammengestellt wurden, zwischen dem Prozessorspeicher und einem besonderen Peripheriegerät durch DMA-Zyklen. Es war bisher nicht bekannt, DMA-Zyklen zur Auswahl der Unterbrechungs-Subroutinen zu verwenden.

Der Erfindung liegt die Aufgabe zugrunde, eine An-Ordnung der eingangs genannten Art zu schaffen, welche unter Verwendung an sich bekannter, in der Datenverarbeitungsanlage bereits vorhandener Mittel einfacher als bisher und in kürzerer Zeit eine »gezielte« Unterbrechung zur Bedienung der jeweils prioritätshöchsten peripheren Einrichtung ermöglicht.

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Anordnung gelöst.

Durch die Erfindung wird v. a. eine Abkürzung beim Start einer Unterbrechungs-Subroutine erreicht, die speziell den Bedürfnissen der jeweils mit höchster Priorität zu bedienenden peripheren Einrichtung entspricht, und zwar ohne wesentlichen zusätzlichen Schaltungsaufwand.

Ausführungsbeispiele der Erfindung werden anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 eine Ausführungsform der Erfindung, die sich für ein System eignet, bei welchem für die Spezifizierung einer Unterprogrammadresse nur ein einziges Datenwort erforderlich ist;

so F i g. 2 eine Abwandlung der Schaltungsanordnung gemäß F i g. 1 für ein System, bei dem für eine Unterprogrammadresse zwei Datenwörter benötigt werden, und

F i g. 3 ein Blockschaltbild einer Abwandlung eines Teiles der Anordnung gemäß F i g. 1.

Bei einem bevorzugten Ausführungsbeispiel der Erfindung wird ein Übergang auf ein Unterprogramm, das der unterbrechenden Einrichtung höchster Priorität zugeordnet ist, unter Verwendung der DMA-Möglichkeit bo des zugeordneten Prozessors bewerkstelligt, bei dem es sich um einen COSMAC-Mikroprozessor handeln kann. Der COSMAC-Mikroprozessor kann je nach Art des auszuführenden Zyklus mehrere interne Zustände annehmen. Zum Beispiel führt der Prozessor in einem inb¹) ternen Zustand einen Abruf-Zyklus durch, um den nächsten Befehl, der auszuführen ist. aus dem zugehörigen Speicher zu entnehmen. In einem anderen internen Zustand führt der Prozessor einen Ausführungszyklus

durch, bei dem der während des vorangegangenen Abruf-Zyklus gelesene Befehl durchgeführt wird. Die meisten COSMAC- Befehle erfordern nur einen einzigen Ausführungszyklus; es gibt jedoch einige wenige Befehle, für deren Ausführung zwei solcher Zyklen nötig sind. In wieder einem anderen internen Zustand führt der Prozessor einen Unterbrecherzyklus durch, während dessen a) die Inhalte des Programmzählers für das laufende Programm und der Operanden-Hinweisadresse (Zeiger) in einem speziellen Register gespeichert werden und b) bestimmte Register in der Registeranordnung als Programmzähler für das neue Programm und als »Zeiger« für den neuen Operanden bestimmt werden. Der Unterbrechungszyklus wird als Antwort auf ein Unterbrechungs-Anforderungssignal begonnen; es setzt das laufende Programm aus und bewirkt eine Verzweigung auf ein anderes Programm, das durch den Inhalt des Programmzähler adressiert wird.

In wieder einem anderen internen Zustand führt der Prozessor einen DMA-Zyklus durch. Ein solcher DMA-Zyklus wird durch ein von außen eingegebenes DMA-Anforderungssignal eingeleitet Es gibt zwei DMA-Anforderungssignale, ein DMA-EIN-Signal und ein DMA-AUS-Signal, je nachdem, ob eine Speicherung im Speicher oder ein Lesen aus dem Speicher erfolgen soll. Ein spezielles Register enthält die entsprechende DMA-Hinweisadresse und wird nach jedem DMA-Zyklus automatisch um eine Einheit erhöht.

Während jedes Zyklus liefert der COSMAC-Mikroprozessor zwei Taktimpulse. Der eine Impuls (TPA) tritt in der Nähe des Anfangs des Zyklus auf. Der andere Impuls (TPB) tritt in der Nähe des Endes des Zyklus auf. Die Taktimpulse und die internen Zustände des Mikroprozessors stehen an äußeren Anschlüssen zur Verfügung, wobei die Art des Zyklus durch Zustandscodesignale angezeigt wird, die für jeden internen Zustand eine eindeutige Kombination enthalten.

Bei der Verwendung der hier beschriebenen Anordnung wird die DMA-Hinweisadresse (Zeiger) des Prozessors anfänglich auf die Adresse des Adressenteiles eines Verzwcigungsbefehles eingestellt, der durch die Unterbrechungs-Hinweisadressr adressiert wird. Da einer Unterbrechungsanforderur.f eine DMA-EIN-Anforderung folgt, ist bei Adresse, auf welche der anfängliche Verzweigungsbefehl des Unterbrechungsprogrammes übergeht, der Platz, der durch das Wort auf der Datenschiene während des DMA-Zyklus angegeben wird. Ein kurzer Verzweigungsbefehl erfordert nur eine Adresse aus einem einzigen Byte (acht Bits) und veranlaßt einen Übergang auf einen Platz auf derselben »Seite« wie der Verzweigungsbefehl (eine Seite ist eine Gruppe von Speicherplätzen, die die gleichen höherstelligen Adressenbits haben). Ein langer Verzweigungsbefehl erfordert eine Adresse von zwei Bytes und bewirkt einen Übergang auf einen beliebigen Platz im Speicher.

Bei der Schaltungsanordnung gemäß F i g. 1 setzen die Bedienungsanforderungssignale von verschiedenen Einrichtungen Ei. E2 ... En jeweils ein eigenes Flip-Flop einer Gruppe von Flip-Flops oder Halteschaltungen 11. Die Bedienungsanforderungssignale werden den entsprechenden Halteschaltungen über UND-Glieder 12 zugeführt, welche durch das Ausgangssignal von einem Inverter 14 durchlaßbereit gemacht werden, wenn kein Unterbrechungsanforderungssignal INT REQ vorliegt Das Unterbrechungsanforderungssignal wird durch ein ODER-Glied 15 erzeugt, das das letzte in einer Gruppe von hintereinander geschalteten ODER-Gliedern, wie den ODER-Gliedern 16a und 16& ist Die hintereinander geschalteten ODER-Glieder haben die Aufgabe, ein Unterbrechungsanforderungssignal an der Ausgangsklemme des ODER-Gliedes 15 zu erzeugen, wenn mindestens eine der Halteschaltungen 11 durch ein Bedienungsanforderungssignal gesetzt ist

Es sei angenommen, daß die Einrichtung I- I die höchste Priorität, die Einrichtung £2 die nächst niedrigere Priorität usw. habe, bis zur Einrichtung En, die die niedrigste Priorität hat Wenn mehrere Unterbrcehungsanforderungssignale gleichzeitig auftreten, ist eins der höchsten Priorität bestimmend, wie aus der folgenden Erläuterung ersichtlich ist Wenn die Einrichtung E 1 ein Bedienungsanforderungssignal erzeugt, während kein Unterbrechungsanforderungssignal vorhanden ist. macht das Setzausgangssignal von der zugehörigen Halteschaltung ein UND-Glied i8<? durchiaBbereii. tastet ein ODER-Glied 166 auf und sperrt ein NOR-Glied 17a. Das Ausgangssignal des ODER-Gliedes 166 sperrt ein NOR-Glied i7b und tastet das ODER-Glied 16a auf. In entsprechender Weise werden durch das Setzausgangssignal von der der Einrichtung E1 zugeordneten Halteschaltung alle NOR-Glieder 17a bis 17cgesperrt.

Wenn die Einrichtung E2 die Einrichtung höchster Priorität wäre, die eine Bedienung anfordert, würde die zugehörige Halteschaltung das NOR-Glied 17a mit dem Rücksetzausgangssignal ansprechbereit machen, und da die der Einrichtung Ei zugeordnete Halteschaltung nicht gesetzt ist, würde das NOR-Glied 17a ansprechen und ein Ausgangssignal liefern, das ein UND-Glied ISb ansprechbereit macht. Die nachgeordneten NOR-Glieder werden durch das Setzausgangssignal von der Einrichtung E2 zugeordneten Halteschaltung über die ODER-Glieder i6b. 16a usw. gesperrt Wenn irgendeines der ODER-Glieder 16a usw. aufgetastet wird. spricht auch das ODER-Glied 15 an und erzeugt ein Unterbrechungsanforderungssignal.

Die Ausgangs-Verkniipfungsschaltungen. wie die UND-Glieder 18a und 18i>, liefern ein Freigabcsignal an eine Adressenausgangseinrichtung, wie eine Schaltvorrichtung 19. Die Schaltvorrichtung 19 enthält eine Anzahl von Torschaltungen 191 bis 193, die das Ausgangssignal von einem zugeordneten Schalter auf eine entsprechende Leitung einer Datenschieneneinrichtung 110 koppeln. Die Schalter können so eingestellt werden, daß sie eine logische Eins oder Null auf die entsprechende Datenschinenleitung geben, wenn die Torschaltungen 19 bis 193 durch das Ausgangssignal vom UND-Glied 18a aufgetastet werden.

Im Mikroprozessor wird als Antwort auf das Untcrbrechungsanforderungssignal INT REQ ein Unterbrechungsantwortsignal INTCYCLE erzeugt, welches ein UND-Glied 112 ansprechbereit macht, das während dieses Zyklus durch das Taktsignal TPA aufgetastet wird. Das Ausgangssignal des UND-Gliedes 12 taktet ein Flip-Flop 116 vom D-Typ in den gesetzten Zustand, da die Datenklemme mit einem Signal (+V? entsprechend einer logischen Eins gekoppelt ist Das Setzausgangssignal vom Flip-Flop 116 liefert das DMA-ElN-Anforderungssignal, d.h. das Ausgangssignal DMA-IN REQ. (Die COSMAC-Organisation ist so ausgelegt, daß einem DMA-Zyklus Priorität nach einem Unterbrechungszyklus gegeben wird.) Im Anschluß an den Unterbrechungszyklus tastet das DMA-Antwortsignal DMA CYCLE eines der UND-Glieder 18a, 18Z) auf, das durch das Prioritätssignal ansprechbereit gemacht worden war. Das ansprechende UND-Glied tastet die zugehörige Torschaltung auf. so daß die voreingestellte Adresse aus acht Bits auf die Datenschieneneinrichtung

110 gekoppelt wird.

Das DMA-CYCLE-Signal macht ferner ein UND-Glied 117 ansprechbereit, das während des Taktsignals TPA des Zyklus das Flip-Flop 116 zurücksetzt und das Ausgangssignal DMA-IN REQ abschaltet. Das DMA-CYCLE-Signal macht ferner eine Gruppe von UND-Gliedern 10a bis 10c/ansprechbereit. Die UND-Glieder 10a bis 10c/werden außerdem durch das Aktivierungssignal von der Einrichtung der höchsten Priorität ansprechbereit gemacht. Das Taktsignal TPB, das während des DMA-Zyklus auftritt, tastet nun eines der UND-Glieder 10a bis 10c/auf. um die Halteschaltung zurückzusetzen, die den vorangegangenen Unterbrechungszyklus eingeleitet hatten. Bei dem vorliegenden Beispiel hatte das NOR-Giied I7a angesprochen und das UND-Glied 10b ansprechbereit gemacht, so daß dieses UND-Glied aufgelastet wird und die Halteschaltung 11 der Einrichtung £2 zurücksetzt. Wenn irgendwelche Halteschaltungen 11 niedrigerer Prioritäten gesetzt sind, bleiben sie jedoch gesetzt, da die ihnen zugeordneten NOR-Glieder 17 gesperrt sind. In diesem Falle bleibt das Unterbrechungsanforderungssignal INT REQ bestehen, und es wiederholt den oben geschilderten Operationszyklus (nachdem das Unterbrechungsprogramm für die Einrichtung höherer Priorität beendet ist).

Die oben geschilderte Operationsfolge setzt sich fort, bis alle Flip-Flops oder Halteschaltungen 11 zurückgesetzt sind. Hierdurch werden die UND-Glieder 12 für den Empfang der nächsten Bedienungsanforderungssignale ansprechbereit gemacht. (Die UND-Glieder 12 verhindern, daß eine Halteschaltung höherer Priorität zurückgesetzt wird, wenn eine Halteschaltung höherer Priorität gerade in dem Augenblick gesetzt wird, in dem das Rücksetzsignal von einer Einrichtung niedriger Priorität auftritt. Dies würde bewirken, daß die Einrichtung niedriger Priorität eine neue Unterbrechung bewirkt, da die ihr zugehörige Halteschaltung nicht zurückgesetzt wurde und die Einrichtung höherer Priorität nicht bedient wurde. Alternativ könnten die UND-Glieder 12 während des DMA-Zyklus gesperrt werden, was Bedienungsanforderungen hoher Priorität ermöglichen würde, die zugehörigen Halteschaltungen zu setzen, bevor die Einrichtungen niedrigerer Priorität bedient werden.)

Nach jedem Unterbrechungszyklus und dem folgenden DMA-Zyklus wird das geeignete Unterprogramm ausgeführt. Wenn eine Unterbrechung aktiviert wird, verhindert der Prozessor weitere Unterbrechungen, bis das zugeordnete Unterprogramm vollendet ist. (Man beachte, daß das Unterbrechungs-unterprogramm einen Schritt enthält, bei dem die DMA-Hinweisadresse des Prozessors zurückgeschaltet wird, so daß die Hinweisadresse wieder den Speicherplatz des Prozessors adressiert, der auch durch die Unterbrechungs-Hinweisadresse adressiert wird.)

Fig.2 zeigt ein Schaltwerk zur Abwandlung der Schaltungsanordnung gemäß F i g. 1 für den Fall, daß eine Verzweigungsadres.se aus zwei Bytes zu speichern ist. Für jede Unterbrechiingseinrichtung sind zwei Schaltvorrichtungen erforderlich, und es müssen zwei aufeinanderfolgende DMA-Zyklen erzeugt werden. Das Flip-Flop 116 und das UND-Glied 112 des Schaltwerkes gemäß F i g. 2 arbeiten in der gleichen Weise wie bei der Schaltungsanordnung gemäß Fig. 1. Während eines Taktsignals TPA des ersten der beiden DMA-Zyklen wird ein UND-Glied 21 erregt das ein Flip-Flop 22 vom RS-Typ setzt. Das Setzausgangssignal vom Flip-Flop 22 und das Rücksetzausgangssignal von einem Flip-Flop 24 tasten ein UND-Glied 210 auf, dessen Ausgangssignal ein UND-Glied 28a eines Paares von UND-Gliedern 28a, 2%b ansprechbereit macht. Den anderen Eingängen

ι der UND-Glieder 28a, 28i> wird ein Prioritätsdecodierer-Ausgangssignal von der Halteschaltung hoher Priorität oder einen der NOR-Glieder 17a bis 17c zugeführt. Wenn das UND-Glied 28a aufgetastet wird, erregt es eine Schaltvorrichtung 29a für das erste Adressenwort, welche das erste Byte der aus zwei Bytes bestehenden Adresse auf die Datenschieneneinrichtung gibt. Beim folgenden Taktsignal TPB wird das Flip-Flop 24 über ein UND-Glied 23 gesetzt. Das Taktsignal, das während des zweiten der beiden DMA-Zyklen auftritt, läßt ein

n UND-Glied 212 ansprechen, das durch das Setzausgangssignal vom Flip-Flop 24 ansprechbereit gemacht ist und das Flip-Flop 22 zurücksetzt. Das Rücksetzausgangssignal vom Flip-Flop 24 sperrt das UND-Glied 21, so daß dem Flip-Flop 22 während des zweiten DMA-Zyklus kein Setzsignal zugeführt wird. Das Setzausgangssignal vom Flip-Flop 24 und das Rücksetzausgangssignal vom Flip-Flop 22 lassen ein UND-Glied 211 ansprechen, dessen Ausgangssignal das zweite UND-Glied 28i» der aktivierten unterbrechenden Einrichtung ansprechbereit macht, um die zugehörige zweite Schaltvorrichtung 296 zu erregen, die das zweite Byte der aus zwei Bytes bestehenden Adresse an die Datenschiene legt.

Das Taktsignal TPB, das während des zweiten DMA-Signals auftritt, läßt ein UND-Glied 213 ansprechen, welches das Flip-Flop 24 zurücksetzt. Das UND-Glied 213 liefert ferner ein Freigabesignal an das Rücksetz-UND-Glied 20c/der zugehörigen Halteschaltungen. Das Schaltwerk gemäß F i g. 2 erzeugt zwei aufeinanderfolgende DMA-EIN-Zyklen, durch die zwei aufeinanderfolgende Bytes gespeichert werden, welche die Adresse darstellen, auf die das Unterbrechungs-Unterprogramm übergehen soll. Man beachte, daß das Unterbrechungs-Unterprogramm in diesem Falle zwei Zurückschaltungsschritte für die DMA-Hinweisadresse des Prozessors enthält, so daß die DMA-Hinweisadresse am Ende des Unterprogramms wieder den Speicherplatz adressiert, der auch durch die Unterbrechungs-Hinweisadresse adressiert wird. Im übrigen arbeitet das Schaltwerk gemäß F i g. 2 in der oben beschriebenen Weise.

F i g. 3 zeigt eine alternative Schaltvorrichtung, die anstelle der Schaltvorrichtung 19 verwendet werden kann. Die Schaltvorrichtung gemäß F i g. 3 enthält einen Festwertspeicher 31, der an die Datenschiene Daten-Wörter, die durch die Zustandssignale von der unterbrechenden Einrichtung gewähii werden, liefert, wenn er durch das Ausgangssignal vom UND-Glied 18 in der oben beschriebenen Weise freigegeben wird. Diese im Festwertspeicher 31 ausgewählte und der Datenschiene zugeführte Unterprogrammadresse hängt von dem Grund (Zustand) der Unterbrechung ab und stellt eine apparative Lösung dar, die ein eigenes Entscheidungsunterprogramm überflüssig macht.
Der oben erläuterte Erfindungsgedanke läßt sich selbstverständlich auch bei anderen Mikroprozessoren und programmgesteuerten Digitalrechnern anwenden. Taktimpulse wie die Taktsignale TPA und TPB können aus dem Haupttakt der Anlage durch Decodierung erzeugt werden, wenn der zugehörige Prozessor sie nicht liefert

Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprache:

1. Anordnung zur Auswahl von Unterbrechungsprogrammen in einer zyklisch arbeitenden elektroni- sehen Datenverarbeitungsanlage mit

a) einer Datenschieneneinnchtung.

b) einem Arbeitsspeicher,

c) einer Einrichtung zum direkten Speicherzugriff, welche den Zyklus des direkten Speicherzugriffs (DMA-Zyklus) einleitet und eine Einheit zur Abgabe eines DMA-Antworeignals enthält, das das Vorliegen des DMA-Zyklus anzeigt

d) einer Unterbrechungseinrichtung zum Einleiten is eines von mehreren Unterbrechungsprogrammen, weiche Befehle enthalten, die an versshiedenen Speicherplatzen des Arbeitsspeichers gespeichert sind, wobei die Unterbrechungseinrichtung eine Vorrichtung zum Erzeugen eines Unterbrechungsantwortsignals aufweist und das Unterbrechuogsantwortsignal das Vorliegen eines Unterbrechungszyklus anzeigt,

e) mehreren peripheren Einrichtungen, die asynchron mit der Datenverarbeitungsanlage zu- sammenarbeiten und jeweils ein Bedienungsanforderungssignal zu erzeugen vermögen,

f) einer Anzahl von Halteschaltungen, die jeweils auf ein Bedienungsanforderungssignal einer der peripheren Einrichtungen ansprechen und dieses Bedienungsanforderungssignal speichern,

g) einem Schaltwerk, das durch die ein Bedienungsanforderungssignal speichernden Halteschaltungen steuerbar iii und ein Unterbrechungsanforderungssignal an die Unterbre- chungseinrichtung liefert,

h) einer Prioritätseinrichtung, welche durch die ein Bedienungsanforderungssignal speichernden Halteschaltungen gesteuert ist und ein entsprechendes von mehreren Prioritätsausgangssi- gnalen erzeugt, welches die Identität derjenigen peripheren Einrichtung angibt, die von eine Bedienung anfordernden peripheren Einrichtungen die höchste Priorität hat, und

i) mehreren Ausgangsschaltungen zum Empfang der Prioritätsausgangssignale, die jeweils einer peripheren Einrichtung zugeordnet sind und abhängig von dem erzeugten Prioritätsausgangssignal angesteuert werden, um der Datenschieneneinrichtung ein vorbestimmtes Binär- wort zur Identifizierung desjenigen Speicherplatzes zuzuführen, welcher den Anfang des Unterbrechungsprogramms zur Bedienung der einen anfordernden peripheren Einrichtung, die höchste Priorität hat, speichert, w