DE2218630B2 - Schaltungsanordnung zur Steuerung von Unterbrechungssignalen in Datenverarbeitungsanlagen - Google Patents
Schaltungsanordnung zur Steuerung von Unterbrechungssignalen in DatenverarbeitungsanlagenInfo
- Publication number
- DE2218630B2 DE2218630B2 DE2218630A DE2218630A DE2218630B2 DE 2218630 B2 DE2218630 B2 DE 2218630B2 DE 2218630 A DE2218630 A DE 2218630A DE 2218630 A DE2218630 A DE 2218630A DE 2218630 B2 DE2218630 B2 DE 2218630B2
- Authority
- DE
- Germany
- Prior art keywords
- units
- signal
- unit
- signals
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
dem ist durch die deutsche Patentschrift 119.1145
eine Ziffernrechenmaschine bekanntgeworden, die dadurch gekennzeichnet ist, daß mehrere zur Bearbeitung
voneinander unabhängiger Programme dienende Steuersysteme vorhanden sind, von denen jeweils
nur eines die Maschinentätigkeit entsprechend der Tätigkeit einer Übertragungssteuervorrichtung
steuert. Die Steuerung der verschiedenen Hilfssteuersysteme erfolgt dabei in Abhängigkeit von Programmen
mit jeweils bedeutender Ordnung. Die Übertragungssteuereinrichtung
steuert die Maschinentätigkeit periodisch von dem Hauptsteuersystem auf das
HilfsSteuersystem der bedeutendsten Ordnung, von diesem auf das der nächst weniger bedeutenden Ordnung
bis zu dem der unbedeutendsten Ordnung, bevor die Maschinensteuerung wieder auf das Hauptsteuersystem
übertragen wird.
Die Abtastung der einzelnen anliegenden Signale erfolgt also nach einer festen Rangfolge, d. h. genau
von einem Rang zum anderen. Eine derartige Schaltungsanordnung hat jedoch außerdem den Nachteil,
daß sie wegen der für das Durchlaufen der höheren Stellen benötigten Zeit relativ langsam ist.
Weiterhin ist durch die deutsche Patentschrift 1 524 166 eine Schaltungsanordnung zur Herstellung
von Verbindungen zwischen mehreren unabhängigen Teilen und einem gemeinsamen Teil einer Datenverarbeitungsanlage
unter Steuerung einer Vorrangschaltung bekanntgeworden, die dadurch gekennzeichnet
ist, daß zwischen der Zentraleinheit und den mit gemeinsamen Speichern über Verbindungsschaltungen
verbundenen Übertragungskanälen des Datenverarbeitungssystems für die externen Geräte ein
Entscheidungsnetzwerk angeordnet ist, das eine bekannte Vorrangauswahlschaltung für eine erste
Gruppe Verfügbarkeitssignale der Übertragungskanäle und eine Auswahlschaltung für Speicher-Kanal-Verbindungen
umfaßt, daß eine zentrale Steuereinheit die Ausgangssignale des Entscheidungsnetzwerkes erhält und die Auswahlschaltung über
Verbindungsschaltungen eine zweite Gruppe Verfügbarkeitssignale entsprechend dem Vorrang der
Übertragungskanäle zugeführt bekommt, und daß die zentrale Steuereinheit zum Herstellen der durch
das Verknüpfungsergebnis der beiden Gruppen von Verfügbarkeitssignalen bestimmten Leitungsverbindung
unter Einbeziehung intern ablaufender Operationen über Steuerleitungen mit allen Speichern und
Verbindungsschaltungen der Zentraleinheit verbunden ist.
Obwohl hier ein Weg gezeigt ist, wie in einem Datenverarbeitungssystem
mit nur einer zentralen Recheneinheit auch interne Programmabläufe in den Gesamtablauf eingreifen können, ist auch diese
Schaltungsanordnung nicht geeignet bei wesentlich komplexeren Systemen, insbesondere solchen mit
mindestens zwei zentralen Verarbeitungseinheiten und mehreren unabhängig voneinander arbeitenden
Einheiten eine optimale Steuerung des Datenflusses im Gesamtsystem vorzunehmen.
Außerdem ist durch die deutsche Offenlegungsschrift 1 952 767 eine Datenverarbeitungsanlage bekanntgeworden,
deren Einheiten in mindestens drei Gruppen unterteilt sind, wobei eine Einheit der
ersten Gruppe mit jeder Einheit einer weiteren Gruppe in Verbindung tritt, diese steuert und mit
Befehlen und Daten bedient, und daß weiterhin die zweite Gruppe von Einheiten Ubertragungswege zwischen
den Einheiten der ersten Gruppe und einer dritten Gruppe von Einheiten aufbaut. Diese Datenverarbeitungsanlage
hat jedoch den Nachteil, daß die Verarbeitung von Unterbrechungssignalen nicht
asynchron erfolgt und daß außerdem keine Unterbrechungssignale mit verschiedenem Status verarbeitbar
sind.
Des weiteren ist durch die USA.-Paientschrift 3 421150 eine Schaltungsanordnung zur Behandlung
von Unterbrechungssignalen, insbesondere auch mit Mikroprogrammen bekanntgeworden, wobei die einzelnen
Einheiten der Datenverarbeitungsanlage in Gruppen unterteilt sind, die von den Unterbrechungssignalen mit verschiedenem Status ansteuerbar sind.
Diese Schaltungsanordnung verarbeitet jedoch die Unterbrechungssignale gleichrangig, und die Priorität
wird nur durch eine nummernmäßig festgelegte Folge bestimmt, die den einzelnen Prozessoren 1 bis η
entsprechend zugeordnet ist. Auch ist es durch die gezeigte Schaltung nicht möglich anzuzeigen, daß
bereits eine Einheit der zweiten Gruppe Zugriff zu einer Einheit der dritten Gruppe hat.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Schaltungsanordnung zur Steuerung von Unterbrechungssignalen
in Datenverarbeitungsanlagen mit in Gruppen unterteilten Einheiten zu schaffen, wobei
die Unterbrechungssignale mit Hilfe von Mikroprogrammen verarbeitet werden und den einzelnen
Gruppen von Einheiten zugeordnet sind, so daß mehrere Einheiten einer ersten Gruppe mit jeder
Einheit einer zweiten Gruppe in Verbindung treten und diese steuern können, wodurch wahlweise Übertragungswege zwischen den Einheiten der verschiedenen
Gruppen von Einheiten aufgebaut und durchgeschaltet werden können, und zwar unter Berücksichtigung
des Status der Unterbrechungssignale und unter Berücksichtigung eines Belegungssignals, das
angibt, wenn eine Einheit der zweiten Gruppe bereits Zugriff zu einer Einheit der dritten hat.
Die erfindungsgemäße Lösung der Aufgabe steht im Kennzeichen des Patentanspruchs 1.
Der Vorteil der vorliegenden Erfindung besteht vor allem darin, daß durch die Schaltungsanordnung
eine Behandlung der Unterbrechungssignale in einem Datenverarbeitungssystem mit mehreren Prozessoren
und vielen Einheiten möglich wird, die eine wesentlich höhere Flexibilität als die bisher bekanntgewordenen
ermöglicht und wodurch gewissermaßen eine sehr feine Abstimmung der einzelnen Unterbrechungssignale
der in Gruppen aufgeteilten Einheiten der Datenverarbeitungsanlage erreicht wird.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird anschließend näher
beschrieben. Es zeigt
F i g. 1 ein vereinfachtes Blockschaltbild eines aus
mehreren Einheiten bestehenden Datenverarbeitungssystems,
F i g. 2 ein vereinfachtes Zeitdiagramm zur Darstellung der zeitlichen Beziehungen zwischen zentralen
Verarbeitungseinheiten, Steuereinheiten und den E/A-Einheiten im Zusammenhang mit Unterbrechungssignalen
und der daraus resultierenden Wahl der Steuereinheiten und der E/A-Einheiten durch
die CPUs,
Fig. 3 ein vereinfachtes Ablauf diagramm einer in dem in F i g. 1 gezeigten Datenverarbeitungssystem
benutzbaren Steuereinheit,
F i g. 4 ein vereinfachtes Schaltbild eines Mikro-
Prozessors, der in einer Steuereinheit benutzt werden kann, wie sie in F i g. 3 gezeigt sind,
F i g. 5 die vereinfachte Darstellung eines Instruktionswortes, welches durch den erwähnten Mikroprozessor
benutzt werden kann,
F i g. 6 ein Zeitdiagramm zur Darstellung der Kommunikation zwischen der Steuereinheit und einer
Einheit,
F i g. 7 ein Schaltbild, welches den Betrieb eines im Mikroprozessor benutzten
zeigt,
zeigt,
Fig. 8 einen Speicherplan, der die Arbeitsspeicher (L5i?)-Zuordnungen und das in den Steuereinheiten
für die Auslösung des Unterbrechungssignals benutzte Prioritätssystem zeigt,
F i g. 9 ein Diagramm einer Verzweigungssteuerung, die im Mikroprozessor benutzt werden kann,
und
F i g. 10 ein Gesamt-Ablaufdiagramm der im Mikroprozessor benutzten Mikroprogramme.
In den Zeichnungen werden für dieselben Teile gleiche Nummern verwendet. Zum besseren Verständnis
der Arbeitsweise des komplexen Systems bezeichnen Zahlen mit alphabetischen Zusätzen elek-
durch die E/A-Einheit auf Grund des CP U-Kommandos
ausführen. Jedes Kabel 12 kann zur Übertragung eines Kommandos an eine gewählte CU benutzt
werden, um eine Funktion durch irgendeine 5 E/A-Einheit ausführen zu lassen. Die CPUA kann
z.B. die CU3 veranlassen, die E/A-EinheitD1 in
Betrieb zu nehmen. Wenn die Operation nicht nach bekannten Verfahren verkettet ist, kann die nächste
Operation auf der E/A-Einheit D1 ausgeführt wer-Übertragungsnetzes
io den durch Erregung der CU 2.
Jede der E/A-Einheiten, hier Magnetband-Einheiten, hat ihr eigenes Überwachungssystem, welches
die Beendigung einer Rückspülung, einen Fehler, das Fehlen einer Bandspule in der Einheit u. dgl. fest-15
stellt. Wenn einer dieser Fehler auftritt, muß die E/A-Einheit das der CPU mitteilen, indem sie ein
Unterbrechungssignal über die SDI14 an alle CUs
liefert. Die CUs fragen immer wieder nach solchen Unterbrechungssignalen. Wenn ein Unterbrechungs-20
signal durch eine solche abfragende CU festgestellt wird, wird es dort festgehalten. In einer nachfolgenden
Abfrageoperation erzeugt die CU dann ein Signal REQIN für beide CPUs. Über ihre entsprechenden
Kanaleinheiten fragen die CP Us nach sol-
trische Signale, welche zu den numerierten Teilen 25 chen REQIN-Signalen. Findet z. B. die CPUA ein
gehören. So bezeichnet z. B. »WA« ein elektrisches i?i?<2/iV-Signal, befiehlt sie der CUl, das Unterbre-Signal,
welches zum Bauteil 10 gehört. F i g. 1 zeigt chungssignal durch die E/A-Einheit D 3 zu berückein
Datenverarbeitungssystem mit mehreren Daten- sichtigen. Die CU 2 wählt dann die E/A-Einheit D 3
Verarbeitungseinheiten, welches die vorliegende Er- und leitet die Unterbrechungsinformation für weitere
findung benutzen kann. Das System 10 umfaßt zwei 30 Schritte dann an die CPUA. Gleichzeitig kann die
zentrale Verarbeitungseinheiten (CPUs), nämlich die CPUB der CE/3 auftragen, das Unterbrechungs-
CPUA und die CPUB. Jede CPU steht mit dem signal von der E/A-Einheit D 3 zu bedienen. Die
Datenverarbeitungs-Untersystem 11 über mehrere CU3 sollte jedoch keine nicht markierten Unter-E/A-Kanäle
in Verbindung. Derartige Verbindungen brechungssignale bedienen, da die CU 2 diese bewerden
durch Kabel wiedergegeben, die gemeinsam 35 reits bedient hat. Nach der vorliegenden Erfindung
mit 12 bezeichnet und im besonderen in Form des stellt die CU 3 daher durch Abfühlen eines BeIe-Kabels
13 dargestellt sind, welches zwischen der gungssignals in der SDI14 fest, daß die C U 2 bereits
Steuereinheit CUl und der CPUA verläuft. Die an- Zugriff zur E/A-Einheit D 3 hat. Die CU3 spricht
deren Steuereinheiten CU2 bis CU4 sind mit der auf das Unterbrechungs- und das Belegungssignal
CPUA und der CPUB genauso verbunden. Außer- 40 von der E/A-Einheit D 3 an und liefert ein Unterdem
können die CPUA und die CPUB über das brechungssignal an die CPUB zusammen mit den
Kabel 15 miteinander und unabhängig von den vier Zustandssignalen, welche anzeigen, daß nichts unSteuereinheiten
in Verbindung treten. In F i g. 1 sind ternommen zu werden braucht.
Verbindungen zwischen der CPUA und der CPUB Das Programm in der CPUB interpretiert die Zu-
Verbindungen zwischen der CPUA und der CPUB Das Programm in der CPUB interpretiert die Zu-
sowie anderen Datenverarbeitungsuntersystemen 45 Standssignale dahingehend, daß das Unterbrechungsnicht
gezeigt. Jede der vier Steuereinheiten ist über signal bereits von einer anderen CPU bedient wurde
ein Verbindungsnetzwerk 14, kurz SDI genannt, mit und daher keine weiteren Schritte erforderlich sind,
einer von vielen E/A-Einheiten verbunden, welche Außerdem hat sich die CU4 zum Beispiel, die das
mit Dl bis D16 numeriert sind. Unterbrechungssignal bei D3 abfühlte, daran er-
Das System in Fig. 1 arbeitet unter Steuerung der 50 innert und das SignalREQIN an die beiden CPUs
CPUA und der CPUB. Die Programmkoordination CPUA und CPUB geliefert. Bevor jedoch eine dieser
beiden CP Us auf das Signal REQIN von der CU4 ansprechen kann, läßt D 3 sein Unterbrechungssignal
wegen der Aktion der CU2 fallen. Die
darstellt, in welchen sich die beiden CPUs teilen. 55 CU4 in ihrer unabhängigen Abtastung stellt fest,
Die in den CP Us oder im gemeinsamen Speicher daß das Unterbrechungssignal abgefallen ist. Sie
löscht dann die Erinnerung an ein solches Unterbrechungssignal. Wenn die CU 4 keine anderen Unterbrechungssignale
von anderen E/A-Einheiten hat,
Einheiten übertragen. Wenn die E/A-Einheit nicht 60 läßt sie ihr Signal REQIN fallen,
belegt ist, kann sie gewählt werden, und es wird Um die Effektivität des Systems zu erhöhen, wer-
belegt ist, kann sie gewählt werden, und es wird Um die Effektivität des Systems zu erhöhen, wer-
eine Kommunikationsverbindung durch die gewählte den zwei Arten von i?£ß/iV-Signalen durch die CUs
CU zwischen der anfordernden CPU und der adres- an die CPUs geliefert. Ein Signal ist ein unterdrücksierten
E/A-Einheit hergestellt. Die Programme in bares und das andere ein nicht unterdrückbares
der CPU senden weitere Kommandos an die ver- 65 REQIN-Signal. Dementsprechend reagiert jede CU
schiedenen CUs und veranlassen so die E/A-Ein- auf von E/A-Einheiten gelieferte Unterbrechungsheiten
zur Ausführung gewählter Funktionen. Die CU signale in zwei Arten — eine unterdrückbare und
läßt eine gewählte Reihenfolge von Operationen eine nicht unterdrückbare. Diese Anordnung ist die
zwischen den beiden CPU's kann über das Kabel 15
oder ein anderes Datenverarbeitungsuntersystem erfolgen, wie es z. B. ein gemeinsamer Hauptspeicher
ruhenden Programme wählen eine der vier CUs. Kommandos werden dann von der CPU an die gewählte
CU zwecks Adressierung einer der 16 E/A-
zweistufige Priorität für Unterbrechungssignale, die
durch die Zustandssignale in jeder CU angezeigt werden. Die CPU ordnet den Zustand durch Verkettungsoperationen
bekannter Art ein. Das nicht unterdrückbare Unterbrechungssignal oder der Zustandsanzeiger
hat die höhere Priorität. Jede CU speichert nicht unterdrückbare Zustände für jede
Einheit in ihrem Arbeitsspeicher und im Verzweigungsregister gemäß der Darstellung in der Tabelle
IV im ClZ-Beschreibungsteil. Wenn eine solche
Priorität fehlt, wird dadurch der unterdrückbare Zustand angezeigt. Die Definition des nicht unterdrückbaren
Zustandes kann willkürlich sein und wird normalerweise festgelegt, um Ausführungszeit für das
CPEZ-Programm zu sparen, andere Festlegungen
können jedoch auch benutzt werden.
In diesem Zusammenhang kann jede CPU über ihre E/A-Kanäle ein Kennzeichensignal oder Kommando
abgeben, welches »Unterdrückung aus« genannt wird. Das bedeutet, der Kanal wird einer CPU-
Operation zugeteilt. In Übereinstimmung mit diesem Signal werden alle als Ergebnis einer unterdrückbaren
Unterbrechung erzeugten unterdrückbaren REQINs durch die CPUs ignoriert und in den CUs
gehalten, bis das Signal wieder verschwindet. Dann bedient die CPU die unterdrückbaren REQINs nach
einem später beschriebenen Plan. Nicht unterdrückbare REQINs umgehen das Kommando und teilen
der CPU mit, daß eine nicht unterdrückbare Situation im peripheren Untersystem auftritt und bedient
werden muß. Durch entsprechende Programmierung innerhalb der CPU ist die Einheit, welche das nicht
unterdrückbare Unterbrechungssignal an die CU liefert, die dann ein nicht unterdrückbares REQIN-Signal
abgibt, die einzige Einheit auf dem E/AKanal, welche ein nicht unterdrückbares Steuersignal
liefert.
Im speziellen Zusammenhang mit F i g. 2 wird anschließend vereinfacht die zeitliche Beziehung zwischen
der CP U und den CUs beschrieben im Zusammenhang mit dem Versuch mehrerer CUs und CP Us
ein Unterbrechungssignal zu bedienen. Zur Erklärung wird angenommen, daß Dl ein Unterbrechungssignal
DIA über das Kabel 20 an die SDI14
liefert. Durch das Unterbrechungssignal wird eine Leitung erregt. Die CUl tastet die SDI14 auf Unterbrechungssignale
ab und stellt ein Unterbrechungssignal zu der im Signal 22 A gezeigten Zeit 21 fest.
Die verstrichene Zeit zwischen dem Zeitpunkt 21 und der Erregung der ÄEQ/iV-Leitung 22 durch das
Signal 22,4 ist die Zeit, die die Ci/1-Mikroverarbeitungseinheit
braucht, um das abgefühlte Unterbrechungssignal in das REQIN-Signal 22 A umzuwandeln.
Die CU1 ist die erste CU, welche das REQIN-Signal
auf Grund des Unterbrechungssignals DIA von der E/A-Einheit D1 liefert. Aus dem einen oder
anderen Grunde reagieren weder die CPUA noch die CPUB auf das REQIN-Signal 22A der CUl.
Als zweite fühlt jetzt die CU3 das Unterbrechungssignal DIA ab zur Zeit 23 und gibt kurze Zeit später
das -RSß/iV-Signal 24 Λ ab. Als nächste fühlt
die CU2 das Signal DIA bei 25 ab und erzeugt
kurz danach das REQIN-Signal 26 A.
Das Antwortsignal einer CPU auf das REQIN-
Signal ist das Signal SELO, welches der das REQIN-Signal
abgebenden CU anzeigt, daß ein erstes Wahlverfahren zu verfolgen ist und daß die angeschlossene
CPU das REQIN-Signal bedient. Zur Darstellung wird das SEL O-Signal 27^4 über die Kabel 26
und 27 von der CPUA an die CU2 geliefert. Auf Grund des SZsLO-Signals verzweigt die CU2 ihr
Mikroprogramm zu einem Einheitenwahlprogramm, welches die Verbindung zwischen der SDI14 und
der E/A-Einheit Dl auf belegt/frei abfragt. Die CU2 findet die öl nicht belegt vor und fährt daher fort
mit der Vervollständigung der Verbindung. Das Signal Stat. EIN wird durch die CU2 bei 28 an die
ίο CPUA gegeben und über eine Leitung im Kabel 26,
27 an die CPUA geleitet. Zu dieser Zeit hat die CU2 sich die Statusinformation von der Dl geholt,
die den gegenwärtigen Status der Dl anzeigt und welcher Vorgang abgelaufen ist. Die CPUA reagiert
auf diese Information zur Einleitung einer Operation in der Dl oder für andere Analysezwecke. Das Signal
28 Λ wird erzeugt und zeigt die Herstellung einer erfolgreichen Verbindung an.
Die CU 3 empfängt ein SEL O-Signal 29 A bei 30
Die CU 3 empfängt ein SEL O-Signal 29 A bei 30
ao von der CPUB über das Kabel 29 und fragt daraufhin
die SD/14 auf die Einheit Dl ab. Da die CU2 Dl bereits gewählt hat, empfängt die CU 3 ein Belegungssignal
von der SDI14. Zu diesem Zeitpunkt sitzt die CU 3 über ein Mikroprogramm ein O-Status-
aj byte und liefert dieses über das Kabel 29 gleichzeitig
mit dem S77iV-Signal 31,4 an die CPUB. Diese veranlaßt
durch den O-Status die CU 3 zum Löschen des -R/Tß/iV-Signals und unternimmt keine Funktion
auf Grund des Unterbrechungssignals D 1.4.
Es ist zu beachten, daß die CU2 und die CE/3 beide das Signal REQIN eine bestimmte Zeit nach
Empfang des Signals SELO löschen. Die CUl wurde von keiner CPU abgefragt, während ihr REQIN-Si
gnal erregt war gemäß Darstellung durch das Signal 22,4. Die CUl tastet jedoch weiter den SD/14
und stellt fest, daß das Unterbrechungssignal DIA
bei 32 gelöscht wurde. Durch das Mikroprogramm hebt sie dann bei 33 den Pegel des i?Eß/iV-Signals
an, und zwischen der CUl und einer CPU erfolgte keinerlei Aktion. Das Signal auf ihrer SEL O-Leitung
wurde nicht angehoben oder erregt gemäß Darstellung durch das Signal 34,4.
Oben wird eine Folge von Operationen beschrieben, welche die drei möglichen Bedingungen bei der
Behandlung von einem einzelnen Unterbrechungssignal von der Einheit Dl zeigt. In dieser Reihenfolge
sind natürlich zahlreiche Variationen zu erwarten, und eine Vielzahl von Unterbrechungssignalen
kann gleichzeitig verarbeitet werden. In einem solchen Fall wird das /?/?ß/iV-Signal, wie z. B. das
REQIN-Signal 22 A, nicht gelöscht, sobald ein Unterbrechungssignal D 1,4 bedient wurde. Statt dessen
kann D 4 ein Unterbrechungssignal senden, welches noch vorhanden ist, wenn das Signal DIA abfällt.
Da die CUl das D 4-Unterbrechungssignal gespeichert
hat, wird das /?Z?ß/iV-Signal gehalten, bis alle
Unterbrechungssignale im Datenverarbeitungssystem 11 bedient wurden. Die Reihenfolge ist für ein unterdrückbares
und ein nicht unterdrückbares Unterbrechungssignal genau dieselbe. Die Prioritätseinteilung
zwischen unterdrückbaren und nicht unterdrückbaren Signalen wird später im Zusammenhang
mit einem einzelnen Teil der CUs beschrieben.
Beschreibung der Steuereinheiten
Fig. 3 zeigt ein vereinfachtes Blockdiagramm der
Steuereinheit CUl. Dieses Blockdiagramm gilt für
409547/231
ίο
alle CUs im Untersystem 12. Die CUl besteht aus der Kanalverbindung 40, die die Impedanzanpassung
und Taktanpassungen an den E/A-Kanal für die Verbindung entweder mit der CPUA oder der
CPUB über eines der Kabel 12 liefert. Die Datenflußschaltungen LES/SCHR41 verbinden die Kanalverbindung
40 mit der Einheitenverbindung 42, die ihrerseits wieder an die SDI14 angeschlossen ist. Die
in F i g. 4 gezeigte Mikroverarbeitungseinheit 43 hat
ten die Umwandlungsschaltungen, die Schaltungen zur Schräglaufkompensation u. dgl. in einem
E/A-Steuersystem für bandantriebübliche Schaltungen. Sie alle laufen unter Steuerung der Signale in
5 der Mikroverarbeitungseinheit 43, die entsprechend der genaueren Beschreibung im Zusammenhang mit
Fig. 4 in den Registern DB, SA, SB, SC und TC festgehalten werden.
Die Kommunikation zwischen der CZ71 und an-
mehrere elektrische Anschlüsse zu den Teilen 40 bis io deren angeschlossenen E/A-Einheiten erfolgt über
die SDI14, die lediglich die elektrischen Verbindungen
zur Signalübertragung herstellt. Von der CUl werden Signale über die CUBO den Einheiten zugeführt.
Die Interpretation dieser Signale durch die angeschlossene Einheit richtet sich nach den über
die Leitungen 44 gelieferten Kennzeichensignalen A und B. Diese Kennzeichensignale werden in der
Mikroverarbeitungseinheit 43 in dessen Register TC festgehalten. Außerdem werden über die CUBO gei
Si i Ri TT fhl D
42 für die Steuerung, Überwachung und Reaktion auf die dort auftretenden Bedingungen zwecks Übertragung
von Daten- und Kommandosignalen zwischen den CPUs und den E/A-Einheiten über die
SDI14.
Die Kanalverbindung 40 umfaßt eine Kanaleingangs-Sammelleitung
CBI zur Übertragung von
Daten- und Zustandssignalen von der CUl an die
angeschlossene CPU unter Verwendung eines Zweikanalschalters. Diese Schalter sind allgemein bekannt ao lieferte Signale im Register TT festgehalten. Das und brauchen daher nicht näher beschrieben zu wer- Register AC liefert Steuersignale über das Kabel 45 den. Sie bilden natürlich einen Teil der CUl inner- zur Rückstellung der angeschlossenen Einheit,
halb der Kanalverbindung 40. Signale auf der CBI Die Reihenfolge der Kennzeichensignale A und B werden entweder durch die Mikroverarbeitungsein- ist in Fig. 6 gezeigt, und jetzt wird die Interpretation heit 43 von ihrem CB-Register oder von den Daten- as solcher Signalfolgen beschrieben. Während der flußschaltungen LESISCHR 41 übertragen. Die Da- Phase 4, wenn beide Kennzeichen A und B unten tenflußschaltungen LESISCHR 41 stellen von einer sind (00), enthält die CUBO die binäre Zahl der ge-E/A-Einheit gelieferte Signale fest und wandeln sie wünschten Abfragebytes, die innerhalb der Einheit in Digitalsignale um, die sich zur Übertragung an erzeugt werden kann. Die CUBI von dieser Einheit eine CPU eignen. Das Register CB in der Mikro- 3p enthält die Abfragebyteinformation. Die CU leitet Verarbeitungseinheit 43 enthält Abfragebytes, eine wahlweise diese Information in die Mikroverarbei-Statusinformation, die sich auf die Mikroverarbei- tungseinheit. Der Phase 4 folgt die Phase 1, worin tungseinheit bezieht, und andere Teile der CUl so- die CUBO ein Kommando für die Einheit enthält, wie eine Statusinformation, die sich auf eine ange- während CUBI die Bestätigungsinformation von der schlossene E/A-Einheit bezieht. Die Interpretation 35 Einheit an die CU zur Prüfung des Empfanges der der Signale auf der CBI entweder durch die CPU A CUBO liefert.
Daten- und Zustandssignalen von der CUl an die
angeschlossene CPU unter Verwendung eines Zweikanalschalters. Diese Schalter sind allgemein bekannt ao lieferte Signale im Register TT festgehalten. Das und brauchen daher nicht näher beschrieben zu wer- Register AC liefert Steuersignale über das Kabel 45 den. Sie bilden natürlich einen Teil der CUl inner- zur Rückstellung der angeschlossenen Einheit,
halb der Kanalverbindung 40. Signale auf der CBI Die Reihenfolge der Kennzeichensignale A und B werden entweder durch die Mikroverarbeitungsein- ist in Fig. 6 gezeigt, und jetzt wird die Interpretation heit 43 von ihrem CB-Register oder von den Daten- as solcher Signalfolgen beschrieben. Während der flußschaltungen LESISCHR 41 übertragen. Die Da- Phase 4, wenn beide Kennzeichen A und B unten tenflußschaltungen LESISCHR 41 stellen von einer sind (00), enthält die CUBO die binäre Zahl der ge-E/A-Einheit gelieferte Signale fest und wandeln sie wünschten Abfragebytes, die innerhalb der Einheit in Digitalsignale um, die sich zur Übertragung an erzeugt werden kann. Die CUBI von dieser Einheit eine CPU eignen. Das Register CB in der Mikro- 3p enthält die Abfragebyteinformation. Die CU leitet Verarbeitungseinheit 43 enthält Abfragebytes, eine wahlweise diese Information in die Mikroverarbei-Statusinformation, die sich auf die Mikroverarbei- tungseinheit. Der Phase 4 folgt die Phase 1, worin tungseinheit bezieht, und andere Teile der CUl so- die CUBO ein Kommando für die Einheit enthält, wie eine Statusinformation, die sich auf eine ange- während CUBI die Bestätigungsinformation von der schlossene E/A-Einheit bezieht. Die Interpretation 35 Einheit an die CU zur Prüfung des Empfanges der der Signale auf der CBI entweder durch die CPU A CUBO liefert.
oder die CPUB richtet sich nach den durch die Ka- Der Phase 1 folgt die Phase 2, worin beide Kenn-
naleingangskennzeichen (CTT) gelieferten Signale, zeichen erregt sind. Das bedeutet für die Einheit,
die durch die Mikroverarbeitungseinheit 43 erzeugt daß über die CUBO keine Information geliefert wird
und im Register CC festgehalten werden. Die Korn- 40 und eine unabhängige Operation nach dem während
munikation von der angeschlossenen CPU zur CUl der Phase 1 gelieferten Befehl ausgeführt werden
erfolgt durch die Kanalausgangs-Sammelleitung kann. Es ist zu beachten, daß der Befehl erst in einer
(CBO), die das Gegenstück zur CBI bildet und je- nachfolgenden Phase ausgeführt wird. In der Phase 3
weils ein Datenbyte überträgt. Die Bedeutung dieser ist das Kennzeichen A nicht erregt und das Kenn-
Signale für die CPU richtet sich nach den Korn- 45 zeichen B erregt, und die CUBO führt z. B. ein
mando- oder Kennzeichensignalen, die über die Kanalkennzeichen-Ausgangsleitung
(CTO) geliefert werden. CTO-Signale werden durch die Mikroverarbeitungseinheit
43 empfangen, der bei diesen Signa-
Datenbyte zur Aufzeichnung auf einem Magnetband. CUBI enthält die Statusinformation oder während
einer Leseoperation gelesene Daten und ist abhängig von der während der Phase 1 über CUBO geliefer-
len zur Steuerung externer Verbindungen in den 50 ten Information. Während der Phase 3 werden alle
Teilen 40 bis 42 der CUl verzweigt. Wenn die Ein- Lese- oder Schreiboperationen ausgeführt. Nach der
heit Dl z. B. eine Magnetbandeinheit ist und Signale Phase 3 folgt die Phase 4 und gestattet der Einheit
aufzuzeichnen sind, dann kann die CBO nach den unabhängig von der CU mit Aktionen zu beginnen.
CTO-Kennzeichensignalen aufzuzeichnende Daten- Normalerweise ist die Phase 4 der Kennzeichensignale
enthalten. Elektrische Signale (nicht darge- 55 Ruhestatus.
stellt) werden in den Teilen 40, 41 und 42 erzeugt Die Signale auf den von der an die CUl angezur
Herstellung eines Signalweges von der CBO zur schlossenen Einheit hereinkommenden Leitungen
CUBO und von dort zwecks Aufzeichnung zur an- laufen über die CUBI (Eingangssammelleitunggeschlossenen
Bandeinheit. Die Mikroverarbeitungs- Steuereinheit), werden dem Register TN zugeführt
einheit 43 überwacht den Datenfluß und hält die 60 und dann durch die Mikroverarbeitungseinheit 43
Signalwegverbindung aufrecht, bis die Aufzeichnung verarbeitet. CE/ß/-Signalen können aber auch direkt
abgeschlossen ist. Andererseits kann die CBO auch den Datenflußschaltungen LES/SCHR41 zur Verar-Kommandoinformationen
führen. In diesem Falle beitung zugeführt werden.
werden die Signale von der CBO zur Mikroverarbei- Das Mikroprogramm, welches die Operationslogik
tungseinheit 43 unter ihrer Steuerung auf Grund von 65 in der Mikroverarbeitungseinheit 43 bestimmt, ist
CTO-Signalen der sogenannten B-Sammelleitung ge- im Festwertspeicher (ROS) 48 enthalten. Jeder Zy-
mäß späterer genauerer Erklärung zugeführt. klus, der durch das Taktsystem 49 festgelegt ist,
Die Datenflußschaltungen LESΊ'SCHR 41 enthal- führt Instruktionswörter nach der Darstellung in
F i g. 5 zum Instruktionsregister (IR) 50. Die Mikroverarbeitungseinheit
43 weist ein mehrphasiges Format für mehrere Interpretationen von Instruktionswortänderungen
auf. Nach der Darstellung in F i g. 5 enthält das Format 0 ein CiT-FeId, welches eine zu
verwendende Konstante enthält; ein CB/CD-Feld, welches angibt, welches Register, das 5^1-Register
oder das BC-Regjster, die Quelle von Datensignalen für die B-Sammelleitung 51 sowie die Bestimmung
für Datensignale auf der D-Leitung 52 ist, die B-Sammelleitung 51 als einen Eingang zur ALU
(arithm. log. Einheit) 53 und die D-Sammelleitung 52, welche die Ergebnissignale der ALU über das
D-Register 54 empfängt. Das OP-FeId bestimmt die durch die ALUSi ausgeführte Funktion nach der
folgenden Tabelle I. Das CZ-FeId ist eine Adresse des nächsten aus dem Festwertspeicher ROS 48 abzurufenden
Instruktionswortes innerhalb einer vorgegebenen Zone solcher Adressen. Die Felder CH
und CL sind bedingte Verzweigungsfelder und werden
nach ihrem numerischen Inhalt interpretiert.
Das Format 1 der Instruktionswörter enthält ein C4-Feld, welches die Maschinenregister SA-BC bezeichnet,
die als Quelle eines Bytes von Datensignalen für die A -Sammelleitung 55, den zweiten Eingang
zur ALU53, dienen. Das CB-FeId bezeichnet das
S/4-ßC-Register, welches die Signalquelle für die
B-Sammelleitung 51 ist. CA und CB können dasselbe Register bezeichnen. Das CD-Feld bezeichnet
das Bestimmungsregister für die Signale auf der D-Sammelleitung 52. Die Felder OP, CX, CH und
CL werden wie im Format 0 interpretiert.
Tabelle I
Instruktionswort-Codeinterpretationen
Instruktionswort-Codeinterpretationen
OP | Feld | CH | 0 | CL | 0 | |
Wert | A=D |
CA, CB,
CD |
1 | 1 | ||
0 | ΑΩΒ = D | NOP | — | —- | ||
1 | A-B = D | SA | D = O | D = O | ||
2 | AyB = D | SB | STO | STl | ||
3 | A+B=D | SC | ST 2 | ST 3 | ||
4 | A-B+l =DC | TN | STA | ST 5 | ||
5 | A+B+C = DC | DB | ST 6 | ST 7 | ||
6 | A-B-VC = DC | CB | BRO | BRl | ||
7 | (nicht benutzt) | TT | BR2 | BR 3 | ||
8 | ST | BR 4 | BR 5 | |||
9 | BR | BR 6 | BR 7 | |||
10 | EA | CBIT | BUSY | |||
11 | EB | TINT | OPIN | |||
12 | TC | RINT | ||||
13 | CC | __ | ||||
14 | AC | |||||
15 | BC | |||||
16 | ||||||
17 | ||||||
18 | ||||||
19 | CBO**) | |||||
20 | DAS*) | |||||
21 | DAF*) | |||||
22 | ACF**) | |||||
23 | ACS**) | |||||
*) Nur CD-Feld.
**) Nur CB-FeId.
**) Nur CB-FeId.
In Tabelle 1 wird der Feldwert in die linke Spalte
gesetzt. Das OP-FeId bezeichnet die innerhalb der
ALU S3 ausgeführte Operation. Der Buchstabe A bezeichnet die Λ-Sammelleitung 55, der Buchstabe B
die B-Sammelleitung 51, der Buchstabe D die D-Sammelleitung 52, und der Buchstabe C gibt einen
Übertrag von der unmittelbar vorhergehenden ALU-Qperation innerhalb der ALUS3 an. Die Buchstaben
DC besagen, daß das Ergebnis der D-Sammelleitung
zugeführt und ein Übertrag in der ALU53 gespeichert wird. Ein D ohne C besagt, daß der
Übertrag nicht gespeichert wird. Das Gleichheitszeichen (=) bezeichnet die VlL [/-Operation mit den
Eingängen auf der linken Seite und den Ergebnissen auf der rechten Seite. Das Ω bezeichnet die Funktion
»ODER«, der · bezeichnet die Funktion »UND« und das Zeichen γ bezeichnet die Antivalenzfunktion.
Die Felder CA, CB und CD für die aufgeführten Werte werden alle genauso interpretiert und bezeichnen
eines der Maschinenregister SA-BC oder keineOperation, d. h., für die Sammelleitungen A, B
oder D gibt es kein Eingangs- bzw. kein Bestimmungsregister.
Wenn die durch die Felder CH und CL angegebene Bedingung erfüllt ist, wird der dem
«5 CH- bzw. dem CL-FeId entsprechende nächste
Adreßteil auf 0 oder 1 gesetzt. Eine Ausnahme bilden die Feldwerte 0 und 1, die die CH- und CL-Teile
unbedingt setzen wie dargestellt. Wenn z. B. die D-Sammelleitung für die Bedingung 3 gleich 0 ist,
dann werden die CH- und CL-Felder für die nächste
Instruktionswortadresse auf eine 1 gesetzt. Für die übrigen Anzeigen setzt das Register ST Bit 0 (STO)
den CH-Teil der nächsten Adresse auf 1, wenn das Bit 0 im ST eine 1 ist und auf 0, wenn es eine 0 ist.
Dasselbe gilt für alle ST-Bitpositionen 0 bis 7 und
die B-R-Registerbitpositionen 0 bis 7. Wenn der Feldwert im laufenden Instruktionswort 12 ist, gibt der
Buchstabe C an, ob ein Übertrag von der vorhergehenden y4L [/-Operation vorliegt, und das Gff-Feld
wird auf eine 1 gesetzt. Wenn das CL-FeId den Wert
12 enthält, verzweigt es bei der Belegungsbedingung von der adressierten Einheit. Wenn die Einheit belegt
ist, wird die nächste Instruktionswortadresse im CL-Teil auf eine 1 gesetzt, sonst auf 0. Ähnliches
gilt für den Feldwert 13. Der CH-Teil der nächsten Adresse wird für eine Störungsunterbrechung auf
eine 1 gesetzt, sonst auf eine 0. In ähnlicher Weise verzweigt das CL-FeId bei einem Inhalt des Wertes
13 bei OP-IN, und das CL-Adreßbit wird auf eine 1
gesetzt, wenn OP-IN erregt ist, sonst auf eine 0.
Wenn das Befehlsregister 50 ein Instruktionswort vom Festwertspeicher ROS 48 empfangen hat, liefert
es dieses an den Decodierer 58. Der Decodierer 58 wandelt die Instruktionsworte in Kommandosignale
unter Takteinteilung des Taktsystems 49 nach den in Tabelle I aufgeführten Interpretationen um.
Vom Decodierer 58 werden die Kommandosignale an das Übertragungsnetzwerk 59 übertragen zur
wahlweisen Weiterleitung auf der D-Leitung 52 an entsprechende Maschinenregister SA-BC in Übereinstimmung
mit den CD-Feldern in Tabelle I. Das erfolgt natürlich am Ende des Maschinenzyklus, nachdem
die ALU53 ihre Ergebnissignale an das D-Register 54 geliefert hat. In ähnlicher Weise besteht
das Übertragungsnetzwerk 60 aus einer Reihe von Torschaltungen zur wahlweisen Übertragung von
Signalen, die vorher unter Steuerung von Kommandosignalen vom Decodierer 58 in den Maschi-
13 14
nenregistern SA-BC gespeichert wurden, auf die eine Verbindungsschaltung der in F i g. 7 gezeigten
A -Sammelleitung 55, die B-Sammelleitung 51, den Art mit der CBI verbunden, um wahlweise Abfrage-LSiR-Speicher
61 sowie von anderen externen Quel- bytes oder eine andere Statusinformation an die anlen
auf die A- und B-Sammelleitungen. So wird z.B. geschlossene CPU zu übertragen, die in dem CB
der Inhalt vom CBO wahlweise unter Steuerung des 5 enthalten sind. Die Interpretation dieser Signale wird
Mikroprogramms (CB — 19, Tabelle I) durch das von C27-Signalen gesteuert. Das Register TT ist
Übertragungsnetzwerk 16 auf die B-Sammelleitung über eine Netzwerkschaltung der in F i g. 7 gezeig-51
übertragen. Das CR-VeId des Formates 0 im Be- ten Art mit CUBO verbunden zur Übertragung von
fehlsregister 50 wird auf die ^-Sammelleitung 55 Kommandosignalen an die angeschlossene E/A-Eingeleitet.
io heit. CUBO empfängt außerdem Schreibsignale, die
In F i g. 7 ist z. B. ein Übertragungsnetzwerk stark durch die Datenfhißschaltungen LESj'SCHR 41 ge-Vereinfacht
dargestellt. Die Eingabeschaltung für die liefert werden. Gemäß obiger Erklärung sind die
Register SA und SB ist in vereinfachter Form als Register ST und BR direkt mit der Verzweigungsein
Satz von UND-Gliedern 65 und 66 dargestellt. steuerung 73 verbunden. Das Register TC ist mit
Die UND-Glieder 65 und 66 empfangen Signale von 15 den Datenflußschaltungen LES/SCHR 41 und den
der D-Leitung 52 und Steuersignale vom Decodierer Γί/ΓΟ-Leitungen 44 verbunden und liefert Kenn-58
über das Kabel 67. Die über das Kabel 67 ge- Zeichensignale an die angeschlossene E/A-Einheit
lieferten Signale werden vom CD-Feld des Instruk- zur Interpretation der Signale auf der CUBO. Die
tionswortes decodiert, und während eines getakteten Register CC halten über die CTI zu liefernde Si-Teiles
eines gegebenen Maschinenzyklus wird auf ao gnale. Diese Signale können nur auf die CTI geleitet
allgemein bekannte Weise nur eine Leitung erregt. werden, wenn OPIN erregt ist, oder sie können auch
Der Inhalt der Register SA und SB wird durch das ohne Schaltung geleitet werden. Die Registerstuf en-Übertragüngsnetzwerk
60 in ähnlicher Weise geleitet. Kennzeichenzuordnungen sind später in der Ta-Das
Übertragungsnetzwerk 59 leitet nicht nur den belle V gezeigt.
Inhalt der D-Sammelleitung 52, sondern auch wahl- 25 Der LSR 61 enthält die Inhalte verschiedener Reweise
Signale von CUBI und in den Datenflußschal- gister und vorübergehend gespeicherter Datenbytes
tungen LES/SCHR 41 erzeugte Signale auf die Ma- für die Verwendung bei der Mikroprogrammschinenregister
SA-BC. Die zuletzt genannten Ver- abtastung und Übertragung von Unterbrechungsbindungen sind der Einfachheit halber nicht gezeigt. Signalen sowie vieler anderer Funktionen, die mit
Der Inhalt des CX-Feldes wird vom Befehlsregister 30 der vorliegenden Erfindung zwar nichts zu tun haben,
50 direkt über das Kabel 70 an das Ubertragungs- sich jedoch in einem Maschinenmodell befinden,
netzwerk 71 übertragen. Das Übertragungsnetzwerk Nach der Darstellung in Tabelle I wird der Arbeits-71
ist ähnlich aufgebaut wie die Übertragungsnetz- speicher für eine Speicheroperation oder eine Abrufwerke
59 und 60, leitet jedoch wahlweise Codever- operation adressiert, wenn das CD-Feld den Deziänderungen
weiter, welche die 2?OS-48-Adresse des 35 malwert 20 bzw. 21 enthält. Nach der Darstellung
nächsten Instruktionswortes darstellen. Das Über- in Fig. 7 enthält die Übertragungsschaltung 59
tragungsnetzwerk 71 setzt wahlweise die Bitpositionen UND-Glieder 81, welche gemeinsam auf ein über das
im ROSAR 72 (Adreßregister des Festwertspeichers Kabel 67 empfangenes Decodiersignal für CD — 20
48) zur Erzeugung der nächsten im ROS 48 zu ver- (dezimal) und auf Signale auf der D-Sammelleitung
wendenden Adresse. Dieselben Codeveränderungen 4° ansprechen, die ihre Takteinteilung durch ein Taktwerden
direkt an das nächste Register geleitet signal erhalten, welches über die Leitung 82 vom
(Rückgriff-Adreßregister' des Festwertspeichers). Die- Taktgeber 49 eingegeben wurde, und liefern Signale
ses zuletzt genannte Register wird für die Fehler- über das Kabel 83 an das LSR 61. Die Signalübersuche
benutzt, und sein Inhalt wird bei Feststellung tragung an das LSR 61 veranlaßt dieses zum Speieines
Fehlers an die EA- und EB-Maschinenregister 45 ehern des Inhaltes des D-Registers nach den Codegeleitet.
Der CH- und CL-Teil des ROSAR 72 wird Veränderungen im CA-V&ld und CB-FeId der vordurch
die Verzweigüngssteuerung 73 entsprechend liegenden Instruktion. Zur Codierung wird die Inden
Decödierkommandosignalen gesetzt, die von struktion A + B = DAS geschrieben. Aus der Taden
CB- und CL-Feldern über das Kabel 74 gelie- belle I ist zu ersehen, daß das vl-Feld und das
fert werden. Die Verzweigungssteuerung 73 emp- 50 B-Feld kombiniert werden, um die Adresse zur
fangt über das Kabel 76 Signale direkt von den Re- Speicherung der D-Signale zu bilden, was durch
gistern ST und BR. Diese Signale werden wahlweise CD = 20 oder die Mnemonics DAS wiedergegeben
ähnlich dem in Fig. 7 gezeigten Schema weitergelei- wird. Da zur Adressierung des LSR61 acht Bits betet
durch die Decodier-Instruktionswortfeider auf nutzt weiden, erhält man die oberen vier Bits der
das Kabel 74 zur Erzeugung der Ci?- und CL-Teile 55 Adresse aus den oberen vier Bits des im CA-VsId
der nächsten im RÖSAR 72 enthaltenen Instruk- angegebenen Registers und die unteren vier Bits aus
tionswortadresse. Das ÖP-Feld des Instruktions- den unteren vier Bits der durch das Cß-Feld ange-Wortes
wird über das Kabel 75 zwecks Steuerung gebenen Adresse. Diese Anordnung erleichtert die
von AL{/-Operationen nach der Aufstellung in Ta- Indexierung und die Abfrageoperation. Das C4-Feld
belle I direkt auf die ALU53 geleitet. 60 kann z. B. ein EA-Register angeben und das CB-FeId
Mit ausgewählten Maschinenregistern SA-BC wer- das SB-Register. Auf diese Weise wählen die oberen
den für die Mikroverarbeitüngseinheit 43 externe vier Bits von EA die Zone im LSR 61, die der Funk-Signale
für Steuerpperationen anderer Teile der Ct/1 tion entspricht, welche durch die Daten dargestellt
sowie entweder für eine angeschlossene Einheit oder wird, welche an der Adresse zu speichern sind, die
eine CPU geliefert. Die Register SA, SB und SC 65 durch die vier unteren Bits von EA angegeben wird,
liefern z. B. Signale über das Kabel 80 zu den Daten- welche der Adresse der Einheit entsprechen, die die
fiußsehältungen LES/SCHR 41, um deren Betriebs- zu speichernden Daten lieferte,
zustände zu steuern. Das Register CB ist direkt durch Auf ähnliche Weise wird eine Abrufoperation aus-
gelöst, wenn CD = 21 (Mnemonic DAF) angegeben ist. Das in Fig. 7 gezeigte UND-Glied 84 spricht
gemeinsam an auf CD — 21, empfangen über das Decodierkabel 67 und die Taktperiode 1 auf der
Leitung 85 und liefert ein Erregersignal über die Leitung 86 an den LSR 61. Der LSR 61 reagiert auf
das Erregungssignal auf der Leitung 86, welches auch an die durch das CL4-Feld und das CB-FeId
bezeichneten Register geleitet wird, und holt das an der angegebenen Adresse gespeicherte Datenwort.
Der Einfachheit halber ist in Fi g. 7 die Übertragung der Adreßsignale an den LSR 61 nicht gezeigt.
Eine indexierte Adressierung des LSR61 erfolgt durch eine Decodierung des CB-Feldes mit dem
Dezimalwert 22 und 23. Eine typische zu codierende Instruktion wird geschrieben als E + ACS = D und
E + ACF = D. In der ersten Gleichung stellt E das im Instruktionswortformat 0 enthaltene Ausgabefeld
dar, während ACS eine Speicheradresse unter Verwendung der oberen vier Bits des Ausgabefeldes
bezeichnet und die unteren vier Bits des A C-Registers zum Speichern des Datengehaltes des D-Registers
54. Das .^IC-Register enthält in diesem unteren 4-Bitteil die Einheitenadresse, die zu einer gewählten
Einheit gehört, welche ein Unterbrechungssignal abgegeben hat und gegenwärtig die erste zu
bedienende Einheit unter all den von der CU empfangenen Unterbrechungen ist. In ähnlicher Weise
wird durch das Abrufkommando ACF der Inhalt des durch die oberen vier Bits von E und die unteren
vier Bits von AC bezeichneten Registers der B-Sammelleitung zugeführt. In F i g. 7 liefert das
LSR 61 Signale vom bezeichneten Register über Kabel 87 an die UND-Glieder 88 innerhalb der
Übertragungsschaltung 60 (teilweise in F i g. 7 gezeigt), wobei die UND-Glieder 88 gemeinsam betätigt
werden durch die Decodierung CD = 21 und das Taktsignal 2, welches über die Leitung 89 geliefert
wird. Durch die Speicherzykluszeit des LSR 61 läuft das Taktsignal 1 vor dem Taktsignal 2 her.
Eine typische Speicherzykluszeit kann 150 Nanosekunden betragen.
Die folgende Tabelle II zeigt die Registerzuordnungen für alle Maschinenregister SA-BC im besonderen
Zusammenhang mit der vorliegenden Erfindung.
Tabelle II
Registerzuordnungen
Registerzuordnungen
SA Einheitenstatus und Steuerkennzeichen,
SB Einheitenstatus und Steuerkennzeichen,
SC Einheitenstatus und Steuerkehnzeichen,
TN Eingangssammelleitung-Steuereinheit (CUBf)
DB Datenflußsteuerung,
CB Eingangskanal-Sammelleitung (CBI),
TT Ausgangssammelleitung-Steuereinheit
(CUBO),
ST Abtaststeuerregister,
BR Abtaststeuerregister,
EA Adreßregisterkanal A,
EB Adreßregisterkanal B,
TC Steuereinheitkennzeichen aus (CUTO) und
Kennzeichensteuerung (TC),
CC Kanalkennzeichen ein (CTI),
AC Einheitenstatus und -adresse,
BC Status.
Tabelle III zeigt die Registerzuordnungen im LSR 61, die den Bitpositionen in den Maschinenregistern SA, SB und SC entsprechen.
Tabelle III
L5i?-Zusammenstellung der 10-lF-Register
L5i?-Zusammenstellung der 10-lF-Register
Bit | . (SA) | Register | (SQ |
positionen in |
ATT | (SB) | SUPPREQIN |
0 | * | A has DEV | gekettet |
1 | CUE | B has DEV | INITSEUD |
2 | BSY | ERP | * |
15 3 | * | * | Unterbrechung |
4 | DVE | * | * |
5 | UNC | * | A -Kanal |
6 | * | * | B-Kanal |
7 | * | ||
* Nicht verwendet oder kein Bezug zum illustrativ verwendeten Maschinenteil.
Tabelle III zeigt den Einheitenstatus und die Steuerkennzeichen, von denen viele für eine erfindungsgemäße
Übertragung von Unterbrechungssignalen von einer CU an die CPUs wichtig sind.
Die LiSi?-Zuordnungen sind entsprechend den Einheitenadressen
und der zu jeder Adresse gehörenden Funktion in einer Matrix zusammengefaßt. In Zone 1
werden z.B. die 24Bit großen L5i?-Register 10-1F
entsprechend in die Maschinenregister SA, SB und SC mit jeweils acht Bits pro Maschinenregister geladen. In SA bedeutet die Bitposition 0 Achtung;
2 ist das Steuereinheitenende (CUE); 3 ist belegt; 5 ist Einheitenende und 6 ist Einheitenprüfung. Die
mit einem Stern versehenen Bitpositionen sind für die vorliegende Erfindung nicht von Bedeutung.
In SB geben die Bitpositionen 0 und 1 an, daß die Kanäle A bzw. B für eine Einheit reserviert wurden,
die durch den Einheitenteil der Adresse angegeben ist. Die Bitposition 2 besagt, daß für diese spezielle
Einheit eine Fehlerwiederholung (ERP) abläuft. Für die vorliegende Erfindung ist das nicht erforderlich,
wird jedoch eingeschlossen, um die Art von Anzeigern zu zeigen, die im Kennzeichenregister benutzt
werden.
Das Register SC zeigt in den Bitpositionen 0 bis 2
unterdrückbare i?.Eß/iV-Signale und eine verkettete Anfangswahl; eine anstehende Unterbrechung in 4
und in den Bitpositionen 6 oder 7, daß die Unterbrechung auf den Kanals oder den KanalB gesendet
werden sollte. Wenn beide Bitpositionen 6 und 7 Null sind, kann die Unterbrechung auf jeden
Kanal gesendet werden. Wenn A oder B angegeben ist, ist die Unterbrechung mit einem Kennzeichen
versehen und kann ohne Benutzung der vorliegenden Erfindung behandelt werden.
Reihenfolgeeinordnung einer Unterbrechung
Die bei der Praktizierung der vorliegenden Erfindung in der oben beschriebenen Umgebung zu verfolgende
Reihenfolge von Schritten umfaßt auch die Abgabe eines nicht gekennzeichneten Unterbrechungssignals
durch die Einheit. Diese nicht gekennzeichnete oder nicht markierte Unterbrechung
kann ein i?//vT-Signal sein, nicht bereit zum Lesen einer Unterbrechung, welches anzeigt, daß die Ein-
409 547/231
heit zur Fortsetzung einer Datenverarbeitungsoperation
bereit ist oder ein 77iVT-Signal, eine Störungsunterbrechung, welches anzeigt, daß diese Einheit
besondere Beachtung auf Grund einer von ihr festgestellten Schwierigkeit bedarf. Die Einheit kennzeichnet
oder markiert ein Unterbrechungssignal für die SDI14. Bei SDI14 wird das Unterbrechungssignal zur Abtastung durch die CUl bis CU4 festgehalten.
Während der Abtastung stellen eine oder mehrere C Us das Unterbrechungssignal in der SD/14
und verbuchen es in Bitposition 4 des Feldes 30-3 F nach der Darstellung in Tabelle III. Wenn Bit 4 auf 1
gesetzt ist, heißt das, daß das Unterbrechungssignal durch die CU in einem vorhergehenden Abtastzyklus
abgetastet wurde. Die Adresse der Einheit wird angegeben durch das Register, in welchem das Unterbrechungssignal
gespeichert ist.
Die C Us fahren mit ihrer Abtastung und anderen Operationen fort, auch wenn das Unterbrechungssignal im LSR 61 verbucht wurde. Bei der nächstfolgenden
Abtastung fühlt die CU während einer
ίο der Phasen gemäß späterer Beschreibung das LSR-Bit
4 in Zone 3 ab und setzt dann die entsprechenden Bitpositionen im Register CC (s. Tabelle FV).
Tabelle IV Registerbitzuordnungen
Register | 0 | 1 | 2 | Bitpo! 3 |
>itionen 4 |
5 | 6 | 7 |
ST | R'vd to A | R'vd to B | * | * | INT | * | STA | STB |
BR | * | A-NSUPPRI | B-NSUPPRI | * | * | * | Abt. | Abt. |
TC | Kennz. A | Kennz. B | Einh.-Ausw. | * | * | * | Lesen | Schreiben |
CC | STIN | A-SUPPRI | A-NSUPPRI | OPIN | * | 5FC/ | B-SUPPRI | B-NSUPPRI |
AC | CUBA | BUBB | * | ADRI | Einh. ADR | Einh. ADR | Einh. ADR | Einh. ADR |
BC | CUEA | CUEB | * | * | * | * | * | * |
Register CC liefert dem CTI das REQIN-Sigaal,
wenn eine Unterbrechung empfangen und festgestellt und dann vom LSR auf das CC übertragen wird
durch Setzen der Bitposition 1, wird über CTI ein unterdrückbares /?/?<2/iV-Signal geliefert. Wenn die
Bitposition 2 gesetzt ist, wird ein nicht unterdrückbares REQIN-Sigaal geliefert. Gleichzeitig wird ein
OP/iV-Signal in Bit 3 auf 1 gesetzt und führt dieses
Signal weiter nach CTI. Die an den Kanal A angeschlossenen CPUs reagieren auf das OPJW-Signal
und das REQIN-Signal und leiten ein erstes Wahlverfahren
ein durch Liefern eines SEL O-Signals.
Gleichzeitig mit der Übertragung des Unterbrechungssignals vom LSR 61 an CC wird die zum abgefragten
L&R-Register gehörende Einheitenadresse in EA für den Kanal A und in EB für den Kanal B
gespeichert.
Wenn die Unterbrechung ein unterdrückbares REQIN-Sigaal erzeugte, tastet die CU weiter ab,
und dann setzt die nächste im LSR 61 festgestellte Unterbrechung die Einheitenadresse in das EAIEB
und ersetzt sie durch die zu dem zuletzt abgetasteten Unterbrechungssignal gehörende Einheitenadresse.
Dieser Austausch erfolgt jedoch erst, wenn ein nicht unterdrückbares i?/?Q/2V-Signal festgestellt wird.
Dann werden im Register BR die Bits 1 oder 2 für die Kanäle Λ bzw. B auf 1 gesetzt. Das Mikroprogramm
tastet immer das B/?-Register ab, um festzustellen, ob ein nicht unterdrückbares REQIN-Signal
vorhanden ist, bevor das Unterbrechungssignal vom LSR 61 an CC übertragen wird.
Die Interpretationen der Registerkennzeichen oder Markierungen sind in der nachstehenden Tabelle V
aufgeführt.
Tabelle V
Registerkennzeichensteuerungen TC
Registerkennzeichensteuerungen TC
Kennz. A |
Kennz. B |
Ein. Ausw. |
SWSEL | Interpretation |
0 | 0 | 0 | 1 | Abtastung |
0 | 1 | 0 | 1 | Abtastung |
1 | 0 | 0 | 1 | Kornmitriegel rück |
stellen | ||||
1 | 1 | 0 | 1 | Einschalten/ |
Abschalten setzen | ||||
0 | 0 | 1 | 0 | Normal Einheit. |
Ausw. | ||||
0 | 0 | 1 | 1 | Einh. Ausw. und |
nach Haltung von | ||||
anderen C E/s sehen |
Die Bedeutung der in Tabelle IV zusammengestellten Bitzuordnungen geht aus der folgenden
Beschreibung hervor. Wieder bezeichnen Sterne die Bitpositionen, die entweder nicht benutzt oder für
die vorliegende Erfindung nicht benötigt werden.
Wenn eine CPU auf ein unterdrückbares oder ein nicht unterdrückbares /?/?Q/2V-Signal anspricht, sendet
sie ein SEL O-Signal und leitet dadurch eine
erste Auswahlroutine innerhalb der CU ein. Während dieser Folge prüft die CU wieder den Unterbrechungsstatus
an der SDI14. Wenn der Unterbrechungsstatus an der SDI14 noch aussteht und die
Einheit nicht belegt ist, setzt die SD/14 eine Verriegelung, und die CPU kann eine Verbindung zur
unterbrechenden Einheit herstellen. Die CU zeigt der CPU dann eine mögliche Wahl an durch An-
19 20
heben des Pegels des .STW-Signals und Senden einer wird, die gleich der Anzahl von Einheiten ist. Wenn
Statusbyteinformation über CBL die Abtastung für die Stufe 0 nicht für alle EinWenn
die Unterbrechung jedoch in der SDI14 heiten abgeschlossen ist, kehrt die Routine zum
noch aussteht und die Einheit bereits verbunden ist, Schritt 96 zurück, sonst wird die Abtastung bei 101
was durch die durch eine andere CU gesetzte Ver- 5 auf die nächste Stufe vorgeschaltet. Im Schritt 102
riegelung angezeigt wird, hebt die CU zwar auch stellt das Mikroprogramm fest, ob die Abtastung
den Pegel des 5T/./V-Signals an, sendet aber lauter fertig ist, und wenn nicht, kehrt es zum Schritt 96
Nullen über CBI. Dadurch erfährt die CPU, daß zurück.
trotz Bedienung des REQIN-Signals durch die CPU Wenn die Abtastung abgeschlossen ist, d. h., wenn
gegenwärtig nichts unternommen werden kann. Auf io drei Stufen ausgeführt wurden, wird die ROS-Indiese
Weise wird eine doppelte Unterbrechung ver- struktion bei 0000 erneut ausgeführt. Die mikromieden.
programmierte CU tastet wiederholt nach Unter-Während eine CU ein Unterbrechungssignal von brechungen ab, die asynchron an eine der angeeiner
Einheit bearbeitet, tasten die anderen CUs die sdhlossenen Einheiten geliefert werden können. Die
SDI14 weiter nach Unterbrechungssignalen ab. Die 15 CU verläßt die in Fig. 8 gezeigte Abtastroutine da-Abtastung
fragt den Unterbrechungsstatus in der durch, daß sie zu einer anderen als der in der Ab-
SDI14 ab, obwohl bereits im LSR 61 in den ent- tastroutine verwendeten ÄOS-Adresse verzweigt,
sprechenden CUs verzeichnet sein kann. Bei der Be- Das Instruktionswort für die erste Wahl kann z. B.
arbeitung eines Unterbrechungssignals und dem bei der Z?OS-Adresse 0123 gefunden werden. Wenn
Löschen des Status im SDI14 stellt die E/A-Ab- ao die CPU ein SEL 0-Signal liefert, erzeugen nicht
tastung einer CU fest, daß das Unterbrechungssignal dargestellte Maschinenschaltungen einei?0S-Adresse
gelöscht wurde. Dann löscht die CU die aufgezeich- 0123 und setzen sie in das ROSAR 72 durch das
nete Unterbrechung im LSR 61 in den Registern Übertragungsnetzwerk 71 genauso, wie die ganzen
10-1F und hindert dadurch die C U an der weiteren Nullen in das ROSAR gesetzt wurden.
Behandlung einer Unterbrechung, die vorher auf- as Nach Beendigung der Abtaststufe 0 wird die im gezeichnet und jetzt bedient wurde. Wenn es sich gestrichelten Kasten 105 dargestellte Abtaststufe 1 dabei um die einzige ausstehende Unterbrechung ausgeführt. Die Abtaststufe 1 sucht nach gestapelten handelt, wird eine in EA oder EB aufgezeichnete Unterbrechungen, die nach einem Steuereinheiten-Einheitenadresse gelöscht. ende (CUE) behandelt werden können. Wenn BR-I „.,.,. , , ,, ,. 30 und BR-2 anzeigen, daß kerne nicht unterdrück-CCZ-Unterbrechungsabtastung baren ÄEßJtfs vorhanden sind, wird ein unterin der Darstellung der Fig. 8 beginnt die Abtast- drückbares REQIN-Signal einer CPU in der Abtastfolge bei der i?O5-Adresse 0000. Dieses Register stufe 2 zugeführt. Die Einheitenbelegung wird ebenwird adressiert durch Verzweigungsinstruktionen, falls in dem Falle geprüft, in welchem Unterbrechundie zu dieser Adresse verzweigen oder durch ein 35 gen ausstehen und die Einheit wegen einer anderen über die Leitung 95(Fi g. 4) geliefertes Anzapf- Tätigkeit belegt wurde. Die Indexierungsroutine 98 signal, welches über das Übertragungsnetzwerk 71 wird für die Abtaststufe 1 genauso wiederholt wie lauter Nullen im ROSAR 72 erzeugt. für die Abtaststufe 0.
Behandlung einer Unterbrechung, die vorher auf- as Nach Beendigung der Abtaststufe 0 wird die im gezeichnet und jetzt bedient wurde. Wenn es sich gestrichelten Kasten 105 dargestellte Abtaststufe 1 dabei um die einzige ausstehende Unterbrechung ausgeführt. Die Abtaststufe 1 sucht nach gestapelten handelt, wird eine in EA oder EB aufgezeichnete Unterbrechungen, die nach einem Steuereinheiten-Einheitenadresse gelöscht. ende (CUE) behandelt werden können. Wenn BR-I „.,.,. , , ,, ,. 30 und BR-2 anzeigen, daß kerne nicht unterdrück-CCZ-Unterbrechungsabtastung baren ÄEßJtfs vorhanden sind, wird ein unterin der Darstellung der Fig. 8 beginnt die Abtast- drückbares REQIN-Signal einer CPU in der Abtastfolge bei der i?O5-Adresse 0000. Dieses Register stufe 2 zugeführt. Die Einheitenbelegung wird ebenwird adressiert durch Verzweigungsinstruktionen, falls in dem Falle geprüft, in welchem Unterbrechundie zu dieser Adresse verzweigen oder durch ein 35 gen ausstehen und die Einheit wegen einer anderen über die Leitung 95(Fi g. 4) geliefertes Anzapf- Tätigkeit belegt wurde. Die Indexierungsroutine 98 signal, welches über das Übertragungsnetzwerk 71 wird für die Abtaststufe 1 genauso wiederholt wie lauter Nullen im ROSAR 72 erzeugt. für die Abtaststufe 0.
Zuerst werden die Einheitenadresse und der Ab- Die dritte Abtaststufe (Kasten 106) ermittelt die
tastpegel auf Nullen gesetzt, indem die untere Half te 40 verketteten Operationen.
des AC für die Einheitenadresse 0 und Abtastpegel- Aus der obigen Beschreibung geht hervor, daß
bits BR-6 und BR-I (Tabelle IV) gelöscht werden. die Unterbrechung von einer Einheit während einer
Im Entscheidungsschritt 96 wird durch die Verzwei- ersten Abtastung festgestellt wird. Bei der Ausfühgung
BR-6 und BR-I der Abtastpegel abgefragt. Da rung der zweiten Abtastung durch alle drei Stufen,
der Abtastpegel auf 0 gelöscht wurde, wird dieser 45 beginnend bei ROS = 0000, wird die Unterbrechung
verfolgt gemäß dem gestrichelten Kasten 97. Bei dann von der CU an die CPU weitergegeben durch
nicht markierten Unterbrechungen erhält der Ab- Anheben des Pegels entweder des unterdrückbaren
tastpegel 0 die Unterbrechungsinformation vom oder des nicht unterdrückbaren REQINSignAs.
SDI14 und speichert sie in den LSR 61. Für mehr- Die Abtaststufe 0, dargestellt im gestrichelten
fach markierte und nicht markierte Unterbrechun- 50 Kasten 97, prüft zuerst auf Einheitenbelegung bei
gen kann dieser Abtastpegel das Unterbrechungs- 101. Diese Prüfung erfolgt durch Abgabe von gesignal
an die entsprechende CPU übertragen und eigneten, später beschriebenen Signalen an die
unterdrückbare oder nicht unterdrückbare REQIN- SDI14. Wenn die Einheit belegt ist, kann keine
Signale setzen. Verbindung zu ihr hergestellt werden, und es wird Der Abtastpegel 0 wird für jede an die CU an- 55 sofort die Indexroutine 98 angefangen. Wenn sie
geschlossene Einheit einmal wiederholt. Wenn nicht belegt ist, werden Zeiger im LSR 61 geprüft.
16 Einheiten vorhanden sind, wird die Routine im Ein Zeiger in einem angegebenen Register gibt an,
gestrichelten Kasten 97 16mal wiederholt, bevor die daß eine segmentierte Mikroprogrammaktion zu
Abtastung auf den Abtastpegel 1 vorgeschaltet wird. unternehmen ist. Wenn für die abgetastete Einheit
Die Indexroutine 98 wird nach der Ausführung einer 60 ein Zeiger gesetzt ist, wird bei 111 die Zeigeraktion
jeden Zeitroutine 97 durchgeführt. Die Routine 98 aufgenommen. Wenn kein Zeiger gesetzt ist, fühlt
indexiert die Einheitenadresse bei jedem Durchgang das Programm im Schritt 112 die Bitpositionen 4 des
von 97 wie bei 99. Der Entscheidungsschritt 100 Registers ST (5Γ-4) ab, um festzustellen, ob eine
stellt fest, ob alle angeschlossenen Einheiten abge- nicht markierte Unterbrechung während eines vortastet
wurden. Diese Feststellung wird mit Hilfe des 65 hergehenden Abtastzyklus empfangen wurde oder
Mikroprogramms getroffen, indem eine Konstante in nicht. Wenn eine solche Unterbrechung empfangen
einem entsprechenden LSi?-Register oder in einem wurde, dann wird sie nach der später folgenden
Ausgabefeld in einer der Instruktionen gespeichert Beschreibung an die CPU übertragen.
21 22
Wenn in der Registerposition ST-4 keine Unter- und zwar im Schritt 121, und dann die Indexroutine
brechung angezeigt wurde, dann tastet die CU die 98 angefangen.
SDI 14 in den Schlitten 113 bzw. 114 auf eine Unter- Wenn alle Abtastungen der Stufe 0 fertig sind,
bredhungsbereitschaft (RINT) oder eine Störungs- läuft das Mikroprogramm in die Routine 105 zur
unterbrechung (TINT) ab. Wenn eine dieser Unter- 5 Ausführung der Abtastung der Stufe 1. Im Schritt
brechungen in der SDI 14 für die abgefragte Einheit 125 fragt das Mikroprogramm nach Steuereinheitenfestgestellt
wird, wird ST-4 im Schritt 115 auf 1 ge- ende (CUE). Diese Verzweigung wird ausgeführt
setzt. Wenn keine dieser Unterbrechungen vorliegt, durch Abfühlung der L&R-Bitposition 2 in den Rewird
die Indexroutine 98 angefangen. gistern 10-1F für die verschiedenen Einheiten. Ein
Sobald die Position ST-4 eine Unterbrechung an- io CUE-Signal wird durch die CU vor dem Abtastzeigt,
indem sie auf binär 1 gesetzt ist, stellt das zyklus erzeugt. Dieses Statusbit in den L&R-Regi-Mikroprogramm
im Schritt 116 fest, ob die Unter- stern 10-1 F wird gesetzt, wenn die CU eine Opebrechung
markiert ist oder nicht. Eine markierte ration beendet hat, während welcher eine Band-Unterbrechung
gibt eine bestimmte CPU an, die Steuerungsbelegung angezeigt wurde (CUB) oder sodiese
Unterbrechung bearbeiten soll. Bei einer mehr- 15 bald die CÜ eine Operation beendet hat, während
fach markierten Unterbrechung müssen alle an das welcher die CU belegt war und eine Einheiten-System
angeschlossenen CPUs die Unterbrechung prüfung oder Einheitenausnahme durch die CU festbearbeiten.
Durch die vorliegende Erfindung wird gestellt wurde, oder sobald ein Kommando an der
eine nicht markierte Unterbrechung bearbeitet. Das anderen Anschlußstelle (A oder B) einer sogenannheißt,
daß irgendeine CPU die Unterbrechung be- 20 ten simultanen Lese-Schreib-Steuerung abgeschlosarbeiten
kann, wobei die erste CPU dann die Unter- sen wurde, welches die Abgabe eines Belegungsbrechung löscht, so daß diese nur einmal bedient signals an eine abfragende CPU veranlaßte. Nach
wird. Handelt es sich um eine markierte Unter- Definition wurde das Signal CUE in Bandeinheiten
brechung, dann wird die Reihenfolge der Schritte 117 benutzt, und die obige Definition paßt in die vorherausgeführt.
25 gehende Operation dieser Einheiten.
Wenn es sich um eine nicht markierte Unter- Wird jetzt angenommen, daß ein CUE-Signal vor-
brechung handelt, geht die CU im Schritt 118 zur liegt, dann werden die Bi?-Stufen 1 und 2 auf einen
SDI14 und stellt fest, ob die Unterbrechung noch nicht unterdrückbaren Zustand abgefühlt. Wenn ein
gültig ist oder nicht. Wenn sie nicht mehr gültig ist, solcher Zustand vorhanden ist, dann wird im Schritt
bedeutet das, daß eine andere CU diese Unter- 30 126 die Einheitenbelegung geprüft. Ohne einen nicht
brechung bereits bedient hat. In diesem Fall werden unterdrückbaren Status wird die Adresse der abgeim
Schritt 119 die Position ST-4 und das entspre- fragten Einheit entweder EA oder EB zugeführt, und
chende Bit im LSR zurückgestellt und die Index- das unterdrückbare i?Eg/iV-Signal erzeugt durch
routine 98 angefangen. Wenn die nicht markierte Setzen von CC-I oder CC-6 in Abhängigkeit vom
Unterbrechung jedoch noch gültig ist, kann sie durch 35 Kanal A oder B. Dann wird der Schritt 126 ausdie
abtastende CU bedient werden. Die Schrittfolge geführt.
117 wird dann !ausgeführt. Im Schritt 126 stellt das Mikroprogramm fest, ob
In der Schrittfolge 117 stellt das Mikroprogramm eine vorher abgefragte Einheit belegt war und ein
zuerst fest, ob die Unterbrechung unterdrückbar ist Einheitenende (DE) jetzt empfangen wurde. Das
oder nicht. Ist sie nicht unterdrückbar, werden die 40 ΖλΕ-Signal zeigt an, daß die über die SDI 14 ange-Stufen
1 und 2 des Registers BR gesetzt und ange- schlossene und abgetastete Einheit jetzt für weitere
zeigt, daß ein nicht unterdrückbares jRjEQ/iV-Signal Aktionen bereit ist. Wenn die Anzeige negativ ist,
verarbeitet wird. Das nicht unterdrückbare STIN- wird die Routine 98 angefangen. Wenn das DZs-Signal
Signal wird ebenfalls entweder für den Kanal A oder empfangen wurde, wird der nicht unterdrückbare
den Kanal B gesetzt. Für den Kanal A ist dieses 45 Status durch Abfrage von BR-I und BR-2 geprüft.
CC-Bit 2, für den Kanal B das CC-Bit 7 (Tabelle IV). Sind diese Bits gesetzt, kann weiter nichts unter-Eine
nicht dargestellte Verriegelung innerhalb CU nommen werden, und die Routine 98 wird angefangibt
an, ob der Kanal A oder der Kanal B erregt ist. gen. Sind die Bits jedoch ausgesetzt, dann wird die
Mit dieser Verriegelung werden dann verschiedene abgefragte Einheitenadresse an EA oder EB gelie-Statuskennzeichen
gemäß Tabelle IV gesetzt. Dann 5° fert und die Routine für das unterdrückbare wird die Einheitenadresse in den vier niederen Bit- i?i?ß £//iV-Signal durch Setzen von CC-I oder CC-6
Positionen des AC nach EA oder EB übertragen, eingeleitet.
abhängig davon, ob gemäß Darstellung im Schritt Die Abtaststufe 2 prüft, ob die CU mit einer der
121 der Kanal A oder der Kanal B erregt ist. CPUs verkettet ist, d. h. ein Verkettungsriegel (Ta-
Wenn die Unterbrechung unterdrückbar ist, dann 55 belle III, Register SC, Bit 1) gesetzt wurde. Liegt
setzt im Schritt 122 das Mikroprogramm das unter- eine Verkettung vor, wird die .ROS-Adresse
drückbare ,R-EQ/iV-Kennzeichen CC-I für den A-Ka- adressiert, um die Abtaststufe 0 wieder einzuleiten,
nal und CC-6 für den B-Kanal. Dann stellt das Wenn keine Verkettung vorliegt, können im Schritt
Mikroprogramm im Schritt 123 fest, ob BR-I oder 128 Fehlersuchroutinen ausgeführt werden. Nach
BR-2 gesetzt sind, um damit anzuzeigen, daß an die 60 Abschluß der Suchroutinen 128 wird wieder ROS
entsprechende CPU ein nicht unterdrückbares 0000 adressiert und die oben beschriebene Operation
REQIN-Signal geliefert wurde. Wenn das der Fall wiederholt,
ist, kann die Adresse in EA oder EB nicht fort- ' νητίΛ
geschrieben werden, und es wird direkt die Indexroutine 98 angefangen. Wenn jedoch keine nicht 65 Im Zusammenhang mit F i g. 9 wird anschließend
unterdrückbaren REQINs vorhanden sind, d. h., die Arbeitsweise der SDI 14 in Verbindung mit den
BR-I und BR-2 stehen beide auf 0, wird die Ein- Einheiten und den CUsI bis 4 beschrieben. Die
heitenadresse entweder nach EA oder EB geliefert, SD/14 besteht aus vielen Kreuzpunktschaltern. Im
23 24
gezeigten Ausführungsbeispiel ist ein Kreuzungspunkt ein Erregungssignal über die Leitung 147 gesendet
zwischen einer CU und einer Einheit in vereinfachter und schaltet das UND-Glied 149 so ein, daß Ope-Form
dargestellt, um die Übertragung eines Unter- rationen nach den EinheitAusw.- und SWSEL-Maxbrechungssignals
von der Einheit an die CU zu zei- kierungssignalen, die von TC 2 und TC 3 entspregen.
Für jeden Kreuzungspunkt zwischen den CUs 5 chend über die Leitungen 150 und 151 empfangen
und den Einheiten ist eine Schaltung wie die Schal- wurden, ausgeführt werden können. Diese wählentung
130 vorgesehen, d. h., für eine SDI zwischen den Markierungssignale werden in der ODER-Schalvier
CUs und 16 Einheiten sind 64 derartige Schal- tung 148 verknüpft und betätigen gemeinsam das
tungsanordnungen vorhanden. Die Schaltungsanord- UND-Glied 149 zur Abgabe eines Kreuzpunktnungen
für die Kreuzungspunkte zwischen CU-I und 10 Wahlsignals. Während der Abtastung wird TC 3 für
D-I ist im einzelnen dargestellt, die anderen Kreu- ein Schalterwahlsignal (SWiSEL)-Signal erregt, welzungspunkte
voii CU-I nach D-2 bis D-16 und CU-Z ches über das ODER-Glied 148 sowie zur ODER-sowie
CU-A nach D-I bis D-16 durch den Kasten 131. Negationsschaltung 152 geleitet wird. Das UND-
Die SDI14 soll die Verbindung zwischen einer Glied 155 spricht an auf das vom UND-Glied 149
der vier CUs Und irgendeiner der 16 E/A-Einheiten 15 abgegebene Kreuzpunktwahlsignal und ein Einschaltherstellen.
Zu diesem Zweck verbinden die Kreuz- signal von der Ein- und Ausschaltlogik 156 und leipunktschalter
132 wahlweise das Kabel 133 von der tet den Status an die CU.
CU, welches aus zehn die CUBO bildenden Leitun- Zur Erzeugung des A/iVT-Signals auf der Leitung
gen und den Leitungen für die Kennzeichen A und B 157 liefert das UND-Glied 155 sein Einschaltsignal
besteht, mit einer E/A-Einheit über das Kabel 134. ao an das UND-Glied 158 im UND/ODER-Block 141,
In ähnlicher Weise sind CUBI und andere hier nicht der dieses Signal mit dem DE-Signal auf der Leitung
erwähnte Leitungen von den E/A-Einheiten durch 140 und im Einschaltsignal auf der Leitung 159
das Kabel 135 dargestellt und werden wahlweise an kombiniert. Die beiden änderen UND-Glieder im
eine der vier CUs auf dem Kabel 136 geschaltet, Block 141 werden für verschiedene später beschrie-
welches in Fig. 3 z. B. CUBI ist. Für jede CU sind 25 bene Zwecke eingeschaltet. In ähnlicher Weise wird
16 Kabel 134 und 135 vorhanden. Wenn vier CUs das Belegungssignal auf der Leitung 162 durch den
da sind, dann gibt es für jede E/A-Einheit, die ein UND/ODER-Block 160 erzeugt, der auf das Signal
Kabel 134 und 135 hat* Vier Kabel 133 und 136 so- vom UND-Glied 155 und ein Einschaltsignal von
wie vier Sätze von Kreuzpunktschaltern 132. der Schaltung 156 anspricht und das Belegungssignal
Das i?/iVT-Signäl bezeichnet die Bereitschaft für 30 liefert, welches von der Einheit über die Leitung 161
eine nicht markierte Unterbrechung und ist ein EhI- empfangen wurde. Das Mikroprogramm in der CU
heitenendsignal, welches über die Leitung 140 von stellt den Zustand der Leitung 162 in der Verzweider
E/A-Einheit empfangen und an einen Satz von gungssteüerung 73 fest, sobald das GL-FeId den
UND/ODER-Gliedern 141 weitergeleitet wird, die Wert C (hexadezimal) erreicht,
unter C [/-Steuerung wahlweise eingeschaltet werden, 35 Sobald die SWSEL-Leitung 152 ein Signal führt, Wenn das Ä/iVT-Signäl auf der Leitung 157 er- wird durch das Mikroprogramm der Schaltstatus anscheint. Das TYiVT-Signal für die nicht markierte gefordert, d. h., ist der Kreuzpunktschalter verfügbar, Störungsunterbrechung wird über die Leitung 142 wurde er verbunden, ist er ein- oder abgeschaltet,
der CU zugeführt und durch das Mikroprogramm In den Fig. 4, 8 und 9 ist gemeinsam der Schritt abgefühlt, sobald das CH-FeId gleich dezimal 13 40 113 dargestellt, der die Bereitschaftsunterbrechung nach der Aufstellung in Tabelle I. Dementsprechend in der Verzweigungssteuerung 73 prüft. Das RINT-werden die Signale auf den Leitungen 142 und 157 Signal auf der Leitung 157 wird in der in Fig. 9 der Fig. 9 der Verzweigungssteuerung 73 der gezeigten Schaltung auf Grund eines Einheiten-Fig. 4 zugeführt, um die dort befindlichen UND- einganges auf der Leitung 140 erzeugt. In ähnlicher Glieder nach Darstellung in Fig. 7 zu steuern. Diese 45 Weise wird der Γ/Λ/Γ-Schritt 114 in der Verzwei-Verbindungen in Fig. 4 sind der Klarheit halber gungssteüerung 73 ausgeführt auf Grund von Signanicht dargestellt. len auf der Leitung 142 der in Fig. 9 gezeigten
unter C [/-Steuerung wahlweise eingeschaltet werden, 35 Sobald die SWSEL-Leitung 152 ein Signal führt, Wenn das Ä/iVT-Signäl auf der Leitung 157 er- wird durch das Mikroprogramm der Schaltstatus anscheint. Das TYiVT-Signal für die nicht markierte gefordert, d. h., ist der Kreuzpunktschalter verfügbar, Störungsunterbrechung wird über die Leitung 142 wurde er verbunden, ist er ein- oder abgeschaltet,
der CU zugeführt und durch das Mikroprogramm In den Fig. 4, 8 und 9 ist gemeinsam der Schritt abgefühlt, sobald das CH-FeId gleich dezimal 13 40 113 dargestellt, der die Bereitschaftsunterbrechung nach der Aufstellung in Tabelle I. Dementsprechend in der Verzweigungssteuerung 73 prüft. Das RINT-werden die Signale auf den Leitungen 142 und 157 Signal auf der Leitung 157 wird in der in Fig. 9 der Fig. 9 der Verzweigungssteuerung 73 der gezeigten Schaltung auf Grund eines Einheiten-Fig. 4 zugeführt, um die dort befindlichen UND- einganges auf der Leitung 140 erzeugt. In ähnlicher Glieder nach Darstellung in Fig. 7 zu steuern. Diese 45 Weise wird der Γ/Λ/Γ-Schritt 114 in der Verzwei-Verbindungen in Fig. 4 sind der Klarheit halber gungssteüerung 73 ausgeführt auf Grund von Signanicht dargestellt. len auf der Leitung 142 der in Fig. 9 gezeigten
Für das 77ivT-Signal senden die Einheiten ein Schaltung. Eine Einheitenbelegungsprütung im Schritt
Achtungs- oder Einheitenprüfsignal über die Leitung 110 resultiert aus dem Abfühlen des Signals auf der
143 an das UND-Glied 144. Dieses Signal wird 50 Leitung 162 der Fig.9 durch die Verzweigungsunter CE/-Steuerung zur Erzeugung des TINT- steuerung 73. Die Kreuzungspunktüberprüfung und
Signals auf der Leitung 142 geschaltet. Die Achtungs- die LSR-Unterbrechungsprüfung erfolgen durch Ab-
und D£-Signale werden bekanntlich an alle zu einer ruf der entsprechenden Bytes vom LSR 61 und wergegebenen
E/A-Einheit gehörenden vier Kreuz- den ganz innerhalb des in F i g. 4 gezeigten Mikropunkte
gesendet. Zur Erzeugung des T/iVT-Signals 55 Prozessors ausgeführt,
auf der Leitung 142 wird das UND-Glied 144 gemeinsam eingeschaltet durch das Ausgangssignal des Interpretation von nicht markierten Unterbrechungen UND-Gliedes 155, welches besagt, daß dieser Kreuzungspunkt eingeschaltet und gewählt wurde und In den F i g. 4, 8, 9 und 10 ist zusammen die Opedaß Einheiteneinschaltsignale auf der Leitung 159, 60 rationsfolge und die Einzeloperation der Schaltunwelches später beschrieben wird, sowie das Ein- gen bei der Übertragung des einmal im LSR 61 aufheitenprüf- oder Achtüngssigiial auf der Leitung 143. gezeichneten Unterbrechungssignals an die CPU
auf der Leitung 142 wird das UND-Glied 144 gemeinsam eingeschaltet durch das Ausgangssignal des Interpretation von nicht markierten Unterbrechungen UND-Gliedes 155, welches besagt, daß dieser Kreuzungspunkt eingeschaltet und gewählt wurde und In den F i g. 4, 8, 9 und 10 ist zusammen die Opedaß Einheiteneinschaltsignale auf der Leitung 159, 60 rationsfolge und die Einzeloperation der Schaltunwelches später beschrieben wird, sowie das Ein- gen bei der Übertragung des einmal im LSR 61 aufheitenprüf- oder Achtüngssigiial auf der Leitung 143. gezeichneten Unterbrechungssignals an die CPU
Der Kreuzüngspunkt wird durch die CU gewählt, über unterdrückbare oder nicht unterdrückbare
welche Adreßsignale in AC4 bis ACl über die Lei- i?Eß/N-Signale, die Reaktion der CU nach der Auftungen
145 an alle Kreuzungspunkte sendet, von 65 stellung in Fig. 10 und die anschließende Abfrage
denen jeder eine Adreßdecodierung 146 hat, die für der erregten C U relativ zur SD/14 im Detail bejeden
der entsprechenden Kreuzüngspunkte eindeu- schrieben. Nachdem ein nicht markiertes Untertig
ist. Bei Feststellung der passenden Adresse wird brechungssignal im LSR 61 registriert wurde, erfolgt
25 26
in der nächsten Abtastung durch die Routine 97 die der Einheit verbunden sind. Die Erzeugung des an-
Ubertragung dieses Unterbrechungssignals auf den geschlossenen Signals wird später beschrieben.
Kanal, der die abtastende CU mit der CPUA ver- Wenn alle obigen Bedingungen erfüllt sind, liefert
bindet. Wenn natürlich vorher Unterbrechungs- das UND-Glied 180 ein Erregungssignal über die
signale empfangen wurden, wurde das unterdrück- 5 Leitung 185, welches die Verbindungsverriegelung
bare oder nicht unterdrückbare .REQ/iV-Signal er- 186 setzt und gleichzeitig die Kreuzpunktschaltung
regt. Vor dem wiederholten Setzen des Registers 132 so betätigt, daß eine elektrische Signalverbin-
hält die Position CC nur das ,REQ/iV-Signal. Wenn dung zwischen den Kabeln 133 und 134 einerseits
die angeschlossene CPU auf das REQIN-Signal rea- und den Kabeln 135 und 136 andererseits hergestellt
giert, sendet sie ein SELO-Signal über CTO an die io wird. Die CUl ist jetzt mit der Einheit DO ver-
C?71-Schaltungen, zu denen auch Decodierschaltun- bunden.
gen innerhalb des Übertragungsnetzwerkes 71 ge- Wenn die Verriegelung 186 und einer der anhören,
die auf das SEL O-Signal wie auf ein Anzapf- deren Teile 132 erregt waren, wäre das UND-Glied
signal auf der Leitung 94 reagieren und ROSAR 72 180 niemals eingeschaltet worden. In ähnlicher
auf die Adresse 0123 vorsetzen, um ein erstes Wahl- 15 Weise liefert die Verbindungsverriegelung 186 der
Mikroprogramm einzuleiten, welches in F i g. 10 als Kreuzpunktschaltung 130 ihr Verbindungserregungsbeim
Schritt 164 beginnend dargestellt ist. Das signal über die Leitung 187 an alle anderen Teile
Mikroprogramm führt zuerst den Schritt 165 auf, der SDI14 und zeigt an, daß die Einheit D 0 über
worin das OP/iV-Signal durch Setzen des Bit des die Kreuzpunktschaltung 130 mit der CUl verbun-Registers
CC erregt wird und der CPU anzeigt, daß ao den wurde. Gleichzeitig liefert die Verbindungsdie
CU das 5EL0-Signal empfangen hat. Außerdem verriegelung 186 ihr Verbindungssignal an zwei
wird ADRI erregt durch Setzen des Bit 3 des ^4C-Re- UND-Glieder 188 und 189, die gemeinsam auf die
gisters. ADRI zeigt der CPU an, daß die über CBI Kanalverriegelung 190, welche den Kanal A oder den
gelieferten Signale die Adresse der Einheit sind, die Kanal B bezeichnet, ansprechen und auf die Verdas
REQIN-Signal erzeugte. Gleichzeitig wird das 35 bindungsverriegelung und das Belegungssignal auf
REQIN-Sigaal durch Rückstellung der entsprechen- der Leitung 161, welches von der Einheit D 0 empden
Bitposition im Register CC, nämlich einer der fangen wurde und anzeigt, daß die Einheit entweder
Bitpositionen 1, 2, 6 oder 7 fallengelassen. Die CU dem Kanals oder dem KanalB über die CU1 entmuß
jetzt darstellungsgemäß in der Warteschleife 166 sprechend über die Leitungen 191 oder 192 zugeauf
die Antwort der CPU mit einem CMDO (Korn- 30 ordnet wurde. Signale auf diesen Leitungen werden
mando aus) warten. Bei Empfang des CMDO-Si- der Verzweigungssteuerung 73 genauso zugeführt wie
gnals setzt die CU das Bit 3 des yiC-Registers im über die anderen Statussignalleitungen.
Schritt 167 zurück. Gleichzeitig wird die Adresse der Im Entscheidungsschritt 194 der F i g. 10 stellt
unterbrechenden Einheit von der CBI abgenommen. die CU1 fest, ob ein Verbindungssignal über die
Im Schritt 168 holt die CU dann die Unterbrechungs- 35 Leitungen 191 oder 192 abhängig davon empfangen
daten aus dem LSP 61 in Abhängigkeit von der Ein- wurde, ob der Kanal A oder der Kanal B die Anheitenadresse
entweder von EA oder vom Teil EB. förderung abgab. Wenn die Verbindungsverriege-Diese
Daten geben auch an, ob die Unterbrechung lung 186 nicht gesetzt wurde und keine Verbindung
einfach, mehrfach oder nicht gekennzeichnet bzw. zwischen der DO und der CUl hergestellt wurde,
markiert ist. Bei einer nicht markierten Unterbrechung 40 wird das an die angeschlossene CPU gelieferte
läuft die Verzweigung.-durch das Mikroprogramm im Statussignal im Schritt 171 auf 0 gesetzt. Wenn eine
Schritt 169 zur SD/14 im Schritt 170 und stellt fest, Verbindung besteht, wird der Schritt 171 nicht ausob
die nicht markierte Unterbrechung noch gültig ist. geführt und der zur Unterbrechung gehörende Status
Die Verzweigungssteuerung 73 reagiert auf die der CBI über das im Schritt 195 angehobene STIN-Unterbrechungsbedingung
abhängig von den ent- 45 Signal zugeleitet. Das STIN-Signal auf der CTI wird
weder im ZL4-Teil im Eß-Teil stehenden Daten von der Bitposition 0 des CC-Registers empfangen,
für ein 772VT-Signal auf der Leitung 142 oder ein Dieses Kennzeichensignal besagt, daß die Signale
RINT-Signal auf der Leitung 157. Wenn die Unter- auf der CBI den Status der gewählten Einheit D 0
brechung bereits durch eine andere CÜ bedient angeben. Die CUl muß dann in einer nicht darwurde,
ist sie nicht mehr gültig, und das an die CPU 5° gestellten Warteschleife auf eine Antwort von der
weiterzuleitende Statusbyte wird im Schritt 171 auf 0 angeschlossenen CPU warten, bevor sie weitergesetzt,
arbeiten kann. Wenn die Antwort ein CMDO-Signal Wenn andererseits durch diese Signale angezeigt (Kommando aus) ist, heißt das, daß die CPU keine
wird, daß die Unterbrechung noch gültig ist, wählt andere Tätigkeit fortsetzen will. Die CUl wählt
die CU im Schritt 172 die Einheit an durch Abgabe 55 dann im Schritt 196 die Einheit DO ab und kehrt
eines Signals auf dieDEFSEL-Leitung 150 in Fig. 9. zur in Fi g. 8 gezeigten Abtastung zurück, indem
Das UND-Glied 149 liefert dann ein Erregungssignal sie das Instruktionswort an der i?OS-Adresse 0000
an das UND-Glied 180, und dieses prüft, ob die der im Schritt 197 adressiert.
Kreuzpunktschaltung 130 entsprechende Einheit ge- Die Abwahl erfolgt in dem in Fig. 9 gezeigten
wählt werden kann. Das DEFSEL-Signal wird di- 60 Teil der SDI 14. Zu diesem Zweck sendet die CUl
rekt über die Leitung 181 dem UND-Glied 180 zu- ein Rückstellsignal über die Leitung 201 an die
geführt und mit dem Signal vom UND-Glied 149, Logikschaltung 156 zur Rückstellung der Verbindern
Einschaltsignal von der Einschalt-Ausschalt- dungsverriegelung 186 über das ODER-Glied 200.
Logik 156 auf der Leitung 182 und dem nicht an- Die Verbindungsverriegelung 186 schaltet im rückgeschlossenen
Signal auf der Leitung 183 kombiniert, 65 gestellten Zustand die Kreuzpunktschaltung 132 ab
welches von anderen Teilen der SDI 14 empfangen oder öffnet sie und nimmt das Verbindungssignal
wurde. Die zuletzt genannten Signale zeigen an, daß von der Leitung 187, wodurch jetzt eine andere CU
weder die CU 2 noch die CU 3 oder die CU4 mit die Einheit D 0 wählen kann.
Die Schaltung 156 reagiert auf das Rückstellsignal und ändert das Signal auf der Leitung 182 in den
abgeschalteten Zustand, wodurch das UND-Glied 180 abgeschaltet wird. Der Inverter 202 kehrt das
abgeschaltete Signal in ein Erregungssignal um, welches über das ODER-Glied 200 geleitet wird und
die Verbindungsverriegelung 186 zurückstellt. An Stelle des Inverters 202, der auf das Signal auf der
Leitung 182 zum Setzen und Rückstellen der Verbindungsverriegelung 186 anspricht, können auch
Logik-Decodierschaltungen verwendet werden, die das Rückstellsignal auf der Leitung 201 zusammen
mit dem Ausgangssignal des ODER-Gliedes 148 kombinieren, um die Verbindungsverriegelung 186
zurückzustellen.
Wenn die CPU mit einem SFCO-Signal (Serv. aus)
auf den Entscheidungsschritt 204 in F i g. 10 reagiert, will sie weitere Tätigkeiten in bezug auf die Einheit
DO unternehmen. In diesem Fall wird der Schritt 205 ausgeführt, in welchem die CU die Einheitenunterbrechung
im LSR 61 und das Unterbrechungssignal in der Einheit D 0 zurückstellt, indem sie entsprechende
Kommandosignale über die Kreuzpunktschaltung 132 an die Einheit D 0 sendet. Gleichzeitig
wird ein SFCZ-Signal (Serv. ein) zur Empfangsbestätigung
des Signals SVCO an die CPU abgegeben. Die CU kehrt dann zur ÄOS-Adresse 0000
zurück und erwartet weitere Tätigkeiten von der CPU.
Ein weiteres Merkmal der SDI zusammen mit den CiTs 1 bis 4 und den Einheiten ist die Haltefunktion.
Die Haltefunktion bedeutet für alle CUs, daß beim Wahlversuch einer Einheit über die Kreuzpunktschaltung
dieser Kreuzungspunkt und die Einheit nicht direkt zur Verfügung stehen. Die Funktion
wird jedoch durch die CU ausgeführt, die die entsprechende Einheit gewählt hat und bald abwählen
wird. Daher wartet die CU, bis das Halte-Signal abgenommen
wird, und dann erfolgt die Wahl. Diese Anordnung erweist sich bei einer E/A-Prüfsituation
als nützlich. Die CUl liefert ihr Halte-Signal über
die Leitung 210 an das in F i g. 9 gezeigte UND-Glied 211. Dieses spricht gemeinsam an auf das
Halte-Signal, das Setzen der Verbindungsverriegelung 186 und das Wahlsignal vom UND-Glied 149
ίο und liefert das Halte-Signal über das ODER-Glied
212 an alle Teile 131. Andere CE/1-Teile für D 2
bis D16 liefern ebenfalls ihr Halte-Signal an die
Teile CU 2, CU 3 und CU 4. In ähnlicher Weise
werden die Halte-Signale von diesen Teilen über die Leitung 213 der Kreuzpunktschaltung 130 zugeführt.
Der Inverter 214 zeigt an, daß auf der Leitung 213 kein Halte-Signal empfangen und dem UND/ODER-Block
160 zugeführt wurde. Das UND-Glied 215 und dieser UND/ODER-Block reagieren auf das
so nicht vorhandene Halte-Signal, ein Wahlsignal vom UND-Glied 149 und das Abschaltsignal auf der
Leitung 216 und liefern das Belegungssignal auf die Leitung 162. Diese Reaktion zeigt der anfragenden
CU an, daß die Kreuzpunktschaltung belegt ist.
Die beiden zum UND-Glied 158 vorhandenen zusätzlichen UND-Glieder im UND/ODER-Block 141
zur Erzeugung des i?/AT-Signals auf der Leitung
157 sprechen gemeinsam auf das Ausgangssignal des UND-Gliedes 155 an, und bezeichnen dadurch
Adreßwahl und -einschaltung sowie die Rückstellung der Verbindungsverriegelung zur Erzeugung des
jR/Wr-Signals. Außerdem spricht das mittlere UND-Glied
an auf das Zusammentreffen des D2?-Signals auf der Leitung 140, des Einschaltsignals vom UND-Glied
155 und des ODER/NICHT-Signals von der
Schaltung 152 und erzeugt das Ä/iVT-Signal.
Hierzu 5 Blatt Zeichnungen
Claims (4)
1. Schaltungsanordnung zur Steuerung von
Unterbrechungssignalen in Datenverarbeitungsanlagen mit in Gruppen unterteilten Einheiten,
z. B. mehreren Zentraleinheiten, Steuereinheiten
und peripheren Geräten, wobei die Unterbrechungssignale mit Hilfe von Mikroprogrammen
verarbeitet werden und den einzelnen Gruppen to den Einheiten der verschiedenen Gruppen von Einvon Einheiten zugeordnet sind, so daß mehrere heiten aufgebaut und durchgeschaltet werden.
Einheiten einer ersten Gruppe mit jeder Einheit In einem Datenverarbeitungssystem, insbesondere
Unterbrechungssignalen in Datenverarbeitungsanlagen mit in Gruppen unterteilten Einheiten,
z. B. mehreren Zentraleinheiten, Steuereinheiten
und peripheren Geräten, wobei die Unterbrechungssignale mit Hilfe von Mikroprogrammen
verarbeitet werden und den einzelnen Gruppen to den Einheiten der verschiedenen Gruppen von Einvon Einheiten zugeordnet sind, so daß mehrere heiten aufgebaut und durchgeschaltet werden.
Einheiten einer ersten Gruppe mit jeder Einheit In einem Datenverarbeitungssystem, insbesondere
einer zweiten Gruppe in Verbindung treten und in einem solchen mit mehreren Zentraleinheiten, trediese
steuern können, wodurch wahlweise Über- ten von Zeit zu Zeit ohne ein festes Verhältnis zueintragungswege
zwischen den Einheiten der ver- 15 ander verschiedene Anforderungen bezüglich der
schiedenen Gruppen von Einheiten aufgebaut Datenverarbeitungsfähigkeit und der Reihenfolge der
und durchgeschaltet werden, dadurch ge- Verarbeitung auf. Diese Anforderungen müssen entkennzeichnet,
daß zwischen den Einheiten weder durch eine Vorranganordnung oder durch ein (Dl bis D16) einer dritten Gruppe und den Vorrangsteuerprogramm koordiniert werden. Anfor-Einheiten
(CUl bis COAt) der zweiten Gruppe 20 derungen bezüglich der Verarbeitungszeit an die
ein Verbindungsnetzwerk (14) angeordnet ist, Zentraleinheiten erfolgen meist als Ergebnis äußerer
das ein Belegt-Signal für belegte Einheiten einer Anregungen. Solche Anregungen können derart aufGruppe
abgibt, wenn eine Einheit (z. B. CUl) treten, daß mehrere Anforderungen in- und extern
der zweiten Gruppe bereits Zugriff zu einer Ein- gleichzeitig an die Zentraleinheiten gestellt werden,
heit (z.B. D3) der dritten Gruppe hat, wodurch 35 Beispielsweise können gleichzeitig eine Anforderung
ein weiterer Zugriff zu diesem Zeitpunkt unter- von einer Bedienungsperson über ein Steuerpult, eine
bunden und ein Unterbrechungssignal erzeugt Anforderung durch eine Bandeinheit, welche Daten
wird, das der Verarbeitungseinheit (CPUB) zu- liefert, eine Anforderung durch eine Bandeinheit,
sammen mit Zustandssignalen zugeleitet wird, welche Daten annimmt, einen Plattenspeicher und
und daß die Verarbeitung der einzelnen Unter- 30 eine Anforderung aus einem gemeinsamen Hochgebrechungssignale
asynchron erfolgt und von den schwindigkeitsspeicher vorliegen. Um nun die inEinheiten
(CUl bis CU4) der zweiten Gruppe teme Verarbeitungsgeschwindigkeit der einzelnen
gelieferte Anforderungssignale (REQIN) durch Zentraleinheiten sowie die Zugriffszeit der einzelnen
in ihnen enthaltene Markierungsbits als auch von Speicher bzw. die Druckleistung eines Druckers optiden
Einheiten (D 1 bis D16) einer dritten Gruppe 35 mal auszunutzen, muß der Datenfluß zwischen diesen
gelieferte Unterbrechungssignale, die ebenfalls Einheiten möglichst gleichmäßig und kontinuierlich
entsprechende Markierungen tragen, unterdrück- erfolgen, obwohl die Datenübertragungsgeschwindigbar
oder nicht unterdrückbar sind. keit und die Verarbeitungsgeschwindigkeit der ein-
2. Schaltungsanordnung nach Anspruch 1, da- zelnen Einheiten eines derart komplexen Systems
durch gekennzeichnet, daß jede Einheit (CUl 4° völlig unterschiedlich sind. Aus diesem Grunde ist
bis CiJ 4) der zweiten Gruppe auf Unterbre- es bekannt, in einem Datenverarbeitungssystem von
chungssignale von Einheiten (Dl bis D16) der den einzelnen Einheiten Unterbrechungssignale gedritten
Gruppe als unterdrückbare und nicht un- nerieren zu lassen, die unter Umständen in ein nieterdrückbare
Signale reagiert. derrangigeres Programm oder in einen niederrangi-
3. Schaltungsanordnung nach Anspruch 2, da- 45 gen ablaufenden logischen bzw. arithmetischen Zydurch
gekennzeichnet, daß jede Einheit (CUl klus des Systems derart eingreifen können, daß dieser
Zyklus sofort beendet wird und die neue übergeordnete Operation beginnen kann.
So ist für Real Time-Systeme durch die deutsche 50 Auslegeschrift 1202 034 eine Steuerschaltung bekanntgeworden,
die gekennzeichnet ist durch ein Zeitrangbestimmer, der die Eingangskanäle mit Zeitrangkanälen
verbindet, durch ein Zeitrangvergleicher zum Zeitrangvergleich der anstehenden Eingangs-
tung (140) von einer Einheit empfangen wird 55 daten, durch einen vom Zeitrangvergleicher gesteuer-
und an ein Netzwerk aus UND/ODER-Gliedern ten Unterbrecher und durch einen Festwertspeicher,
(141) geleitet wird, die unter Steuerung von Einheiten (CU 1 bis CU4t) der zweiten Gruppe selektiv
eingeschaltet werden, wenn das Signal (RINT)
auf einer Leitung (157) erscheint, und daß ein 60
Signal (TINT) für nicht markierte Störungsunter-
auf einer Leitung (157) erscheint, und daß ein 60
Signal (TINT) für nicht markierte Störungsunter-
bis CU4) der zweiten Gruppe nicht unterdrückbare
Signale für jede Einheit in ihrem Arbeitsspeicher und in ihrem Verzweigungsregister (73)
speichert.
4. Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß ein
Signal (RINT) die Bereitschaft für eine nicht markierte Unterbrechung angibt, das über Lei-
brechungen über eine Leitung (142) einer Einheit (CUl bis CU4) zugeführt und durch ein Mikroprogramm
abgefühlt wird.
Die Erfindung betrifft eine Schaltungsanordnung zur Steuerung von Unterbrechungssignalen in Datenaus
dem durch den Unterbrecher eine Befehlsfolge zur Bestimmung des nach der Unterbrechung zu bearbeitenden
Programms abgerufen wird.
Diese Schaltungsanordnung hat jedoch den Nachteil, daß nur eingegebene Daten nach ihrem Zeitrang
untersucht werden und entsprechend der einmal festgelegten Rangfolge in der zentralen Verarbeitungseinheit verarbeitet werden. Für Mehrfachsysteme, die
65 mindestens aus zwei Zentraleinheiten und vielen unabhängig voneinander arbeitenden Einheiten bestehen,
ist diese Schaltungsanordnung wegen ihrer geringen Arbeitsleistung völlig ungeeignet. Außer-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13642971A | 1971-04-22 | 1971-04-22 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2218630A1 DE2218630A1 (de) | 1972-11-02 |
DE2218630B2 true DE2218630B2 (de) | 1974-11-21 |
DE2218630C3 DE2218630C3 (de) | 1975-07-03 |
Family
ID=22472821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2218630A Expired DE2218630C3 (de) | 1971-04-22 | 1972-04-18 | Schaltungsanordnung zur Steuerung von Unterbrechungssignalen in Datenverarbeitungsanlagen |
Country Status (6)
Country | Link |
---|---|
US (1) | US3716837A (de) |
JP (1) | JPS5138571B1 (de) |
DE (1) | DE2218630C3 (de) |
FR (1) | FR2135994A5 (de) |
GB (1) | GB1372002A (de) |
IT (1) | IT947670B (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4024503A (en) * | 1969-11-25 | 1977-05-17 | Ing. C. Olivetti & C., S.P.A. | Priority interrupt handling system |
US3813651A (en) * | 1971-12-29 | 1974-05-28 | Tokyo Shibaura Electric Co | Data processing system |
FR2176279A5 (de) * | 1972-03-17 | 1973-10-26 | Materiel Telephonique | |
US3866181A (en) * | 1972-12-26 | 1975-02-11 | Honeywell Inf Systems | Interrupt sequencing control apparatus |
US3806885A (en) * | 1972-12-29 | 1974-04-23 | Ibm | Polling mechanism for transferring control from one data processing system or subsystem to another |
JPS4995548A (de) * | 1973-01-12 | 1974-09-10 | ||
US3909799A (en) * | 1973-12-18 | 1975-09-30 | Honeywell Inf Systems | Microprogrammable peripheral processing system |
US3947823A (en) * | 1973-12-26 | 1976-03-30 | International Business Machines Corp. | Means for coordinating asynchronous main store accesses in a multiprocessing system using virtual storage |
JPS5479874U (de) * | 1977-11-16 | 1979-06-06 | ||
US4207609A (en) * | 1978-05-08 | 1980-06-10 | International Business Machines Corporation | Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system |
US4237533A (en) * | 1978-12-28 | 1980-12-02 | International Business Machines Corporation | Preventing initial program load failures |
US4455605A (en) * | 1981-07-23 | 1984-06-19 | International Business Machines Corporation | Method for establishing variable path group associations and affiliations between "non-static" MP systems and shared devices |
GB8310003D0 (en) * | 1983-04-13 | 1983-05-18 | Gen Electric Co Plc | Input signal handling apparatus |
US4600990A (en) * | 1983-05-16 | 1986-07-15 | Data General Corporation | Apparatus for suspending a reserve operation in a disk drive |
CN112383414B (zh) * | 2020-10-28 | 2023-09-29 | 北京中科网威信息技术有限公司 | 双机热备份快速切换方法及装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4215819Y1 (de) * | 1964-07-28 | 1967-09-11 | ||
JPS4430923Y1 (de) * | 1967-03-17 | 1969-12-19 |
-
1971
- 1971-04-22 US US00136429A patent/US3716837A/en not_active Expired - Lifetime
-
1972
- 1972-02-18 IT IT20709/72A patent/IT947670B/it active
- 1972-02-29 FR FR7207624A patent/FR2135994A5/fr not_active Expired
- 1972-03-13 GB GB1156372A patent/GB1372002A/en not_active Expired
- 1972-04-18 DE DE2218630A patent/DE2218630C3/de not_active Expired
- 1972-04-19 JP JP47038801A patent/JPS5138571B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
IT947670B (it) | 1973-05-30 |
DE2218630C3 (de) | 1975-07-03 |
US3716837A (en) | 1973-02-13 |
DE2218630A1 (de) | 1972-11-02 |
JPS5138571B1 (de) | 1976-10-22 |
FR2135994A5 (de) | 1972-12-22 |
GB1372002A (en) | 1974-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2322674C3 (de) | Mikroprogramm-Steuereinrichtung | |
DE2635592A1 (de) | Multiprozessor-abrufsystem | |
DE1449532B2 (de) | Datenverarbeitungsanlage | |
DE2134402B2 (de) | Vorrichtung zum Abfragen der Verfügbarkeit eines Kommunikationsweges zu einer Eingabe-Ausgabeeinheit | |
DE1774296B2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE2332734A1 (de) | Datenverarbeitungssystem | |
DE2218630B2 (de) | Schaltungsanordnung zur Steuerung von Unterbrechungssignalen in Datenverarbeitungsanlagen | |
DE2145120B2 (de) | Digitales datenverarbeitungsgeraet | |
DE1549523B2 (de) | Datenverarbeitungsanlage | |
DE2130299A1 (de) | Eingabe/Ausgabe-Kanal fuer Datenverarbeitungsanlagen | |
CH522921A (de) | Rechneranlage | |
DE2556624C2 (de) | Verfahren und Schaltungsanordnung zur asynchronen Datenübertragung | |
DE2719247B2 (de) | Datenverarbeitungssystem | |
DE1282335B (de) | Einrichtung zum programmabhaengigen Datenaustausch zwischen mehreren Datenverarbeitungseinheiten | |
DE2148847A1 (de) | Schaltungsanordnung zum Steueren peripherer Ein- und Ausgabegeraete von Datenverarbeitungssystem | |
DE2237672A1 (de) | Fehlerpruef- und fehlerdiagnoseeinrichtung in einer elektronischen datenverarbeitungsanlage und verfahren zu deren betrieb | |
DE2758023B2 (de) | Anschlußschaltung für eine Eingabe-/ Ausgabeschnittstelle einer Datenverarbeitungsanlage | |
DE1189294B (de) | Datenverarbeitungsanlage | |
DE2063195C2 (de) | Verfahren und Einrichtung zur Operationssteuerung einer Anzahl von externen Datenspeichern | |
DE1499206B2 (de) | Rechenanlage | |
DE2719278B2 (de) | Schaltungsanordnung für hintereinander geschaltete Steuereinheiten zum Anschluß von Ein/Ausgabegeraten an eine Datenverarbeitungsanlage | |
DE2539929C2 (de) | Datenverarbeitungsanlage mit einer zentralen Einheit und über einen Bus mit der zentralen Einheit verbundenen Peripheriegeräte-Steueranordnungen | |
DE69032511T2 (de) | Multiprozessor-Steuereinrichtung mit gemeinsamem Steuerungsspeicher | |
DE2759120C2 (de) | ||
DE1499224C3 (de) | Datenverarbeitungsanlage mit Kellerspeichereinrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |