DE2717339B2 - Schaltungsanordnung zur Kompensation der an einer ersten Gate-Elektrode eines Dual-Gate-MOS-Feldeffekttransistors aufgrund einer an der zweiten Gate-Elektrode dieses Feldeffekttransistors anliegenden veränderlichen Eingangsspannung auftretenden Eingangskapazitätsänderung - Google Patents

Schaltungsanordnung zur Kompensation der an einer ersten Gate-Elektrode eines Dual-Gate-MOS-Feldeffekttransistors aufgrund einer an der zweiten Gate-Elektrode dieses Feldeffekttransistors anliegenden veränderlichen Eingangsspannung auftretenden Eingangskapazitätsänderung

Info

Publication number
DE2717339B2
DE2717339B2 DE2717339A DE2717339A DE2717339B2 DE 2717339 B2 DE2717339 B2 DE 2717339B2 DE 2717339 A DE2717339 A DE 2717339A DE 2717339 A DE2717339 A DE 2717339A DE 2717339 B2 DE2717339 B2 DE 2717339B2
Authority
DE
Germany
Prior art keywords
gate electrode
field effect
effect transistor
gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2717339A
Other languages
English (en)
Other versions
DE2717339A1 (de
DE2717339C3 (de
Inventor
Vaclav 8050 Freising Vilimek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE2717339A priority Critical patent/DE2717339C3/de
Priority to US05/893,570 priority patent/US4264981A/en
Priority to JP4578978A priority patent/JPS549517A/ja
Priority to FR7811297A priority patent/FR2388438A1/fr
Priority to IT48955/78A priority patent/IT1104117B/it
Priority to NL7804184A priority patent/NL7804184A/xx
Publication of DE2717339A1 publication Critical patent/DE2717339A1/de
Publication of DE2717339B2 publication Critical patent/DE2717339B2/de
Application granted granted Critical
Publication of DE2717339C3 publication Critical patent/DE2717339C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/12—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of attenuating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Superheterodyne Receivers (AREA)

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1.
Bei MOS-Feldeffekttransistoren mit zwei Gate-Elektroden, den sogenannten Duai-Gate-MOS-Feldeffekttransistoren, kann die Drain-Source-Strecke des Feldef- > fekttransistors über die zwei Gate-Elektroden gesteuert werden. Dabei zeigt sich, daß sich bei einer Änderung der Eingangsspannung an einer Gate-Elektrode die Eingangskapazität an der anderen Gate-Elektrode ändert. Für die diese Gate-Elektrode ansteuernde i' Quelle ergibt sich somit eine Änderung der Lastimpedanz, die zu unerwünschten Rückwirkungen auf die Quelle führen kann.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der geschilderten Art so auszuge- ■ stalten, daß die unerwünschten Änderungen der Eingangskapazität an einer Gate-Elektrode bei Änderung der Eingangsspannung an der anderen Gate-Elektrode stark herabgesetzt werden.
Diese Aufgabe wird gemäß der Erfindung mit den im .■< Kennzeichen des neuen Anspruchs 1 angegebenen Merkmalen gelöst. Wenn die der erfindungsgemäßen Schaltungsordnung zugeführte Eingangsspannung geändert wird, ändert sich auch der durch den als Spannungsteiler ausgebildeten Source-Widerstand fließende Strom. Dies hat zur Folge, daß sich die Vorspannungen ändern, die jeweils zwischen den Gate-Elektroden und der Source-EIektrode vorhanden sind. Da für die erste Gate-Elektrode der gesamte Spannungsabfall am Source-Widerstand wirksam ist, w während für die zweite Gate-Elektrode nur die am Abgriff des Spannungsteilers auftretende Spannung als Vorspannung wirkt, ändern sich die Gate-Source-Spannungen in unterschiedlicher Weise. Durch eine entsprechende Dimensionierung des Spannungsteilers kann >■ erreicht werden, daß sich die Gate-Source-Spannung an der ersten Gate-Elektrode bei einer Änderung der Eingangsspannung gerade so ändert, daß der uner wünschten Eingangskapazitätsänderung entgegengewirkt wird. Nachteilige Rückwirkungen auf eine mit der ersten Gate-Elektrode verbindbaren Quelle bleiben daher aus.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet
Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert Es zeigt
F i g. 1 ein Schaltbild der erfindungsgemäßen Schaltungsanordnung,
Fig.2, 3 und 4 Diagramme zur Erläuterung der Wirkungsweise der Schaltungsanordnung von F i g. 1.
Die in F i g. 1 dargestellte Schaltungsanordnung enthält einen zwei Gate-Elektroden 1 und 2 aufweisenden Dual-Gate-MOS-Feldeffekttransistor 3 mit einer Drain-Elektrode 4 und einer Source-EIektrode 5. Die Gate-Elektrode 2 ist mit dem Eingang 6 verbunden. Ein Spannungsteiler aus den Widerständen R1 und R 2, der zwischen der positiven Klemme 8 der Versorgungsspannungsquelle und Masse liegt, ist mit seinem Abgriff 9 mit der Gate-Elektrode 2 verbunden.
An die Source-EIektrode 5 des Feldeffekttransistors 3 ist ein Ende eines Spannungsteilers aus den Widerständen A3 und RA angeschlossen,der mit seinem anderen Ende an Masse liegt. Der Abgriff 10 dieses Spannungsteilers ist über den Widerstand Λ 5 an die Gate-Elektrode 1 des Feldeffekttransistors 3 angeschlossen.
Das Ausgangssignal der Schaltungsanordnung kann mittels eines Übertragers 11 abgenommen werden, dessen Primärwicklung zwischen der Drain-Elektrode 4 und der positiven Klemme 8 der Versorgungsspannungsquelle liegt
Wenn bei einem Dual-Gate-Feldeffekttransistor, dessen Source-EIektrode über einen Widerstand an einer Klemme der Versorgungsspannungsquelle liegt, die Eingangsspannung an der Gate-Elektrode 1 geändert wird, dann ändert sich die an der Gate-Elektrode 2 auftretende Eingangskapazität Ccis- Das Diagramm von Fig.2 zeigt die Abhängigkeit dieser Eingangskapazität von der Spannung zwischen der Gate-Elektrode 1 und der Source-EIektrode, also der Spannung Uc is Durch Ändern der Vorspannung der Gate-Elektrode 2 kann die Kurvenschar für den Eingangskapazitätsverlauf mit der Spannung UG 25 als Parameter aufgenommen werden. Der Idealfall, der bedeutet, daß bei einer Änderung der Spannung UG \s keine Änderung der Kapazität Co 2s auftritt, läßt sich in F i g. 2 durch eine horizontale Gerade Cc ts = const, darstellen; diese Gerade ist in Fig.2 beispielsweise durch den Kapazitätswert 5,7 pF gelegt.
Aus der Kurvenschar von F i g. 2 läßt sich die Ortskurve für ACc 25 = 0 ableiten. Diese Ortskurve ist in F i g. 3 angegeben. Dieses Diagramm zeigt, wie sich bei einer Änderung der Spannung Uc \s die Spannung Uc 2S ändern muß, damit der als Punkt A angegebene Arbeitspunkt stets auf der Ortskurve Δ Cc is = 0 bleibt.
Mit der in Fig. 1 angegebenen Schaltung kann erreicht werden, daß sich die Spannung Uc 25 bei einer Änderung der Spannung Ug \s gerade in dem Maß mitändert, daß der Arbeitspunkt A im angegebenen Bereich B sehr nahe der Ortskurve Δ Cc 2s = 0 bleibt. Mit Hilfe des Spannungsteilers aus den Widerständen R 3 und RA kann festgelegt werden, in welchem Verhältnis zueinander sich die beiden Gate-Source-Spannungen ändern. Dabei wirkt für die Gate-Elektrode 1 der Spannungsabfall am Widersland RA als Vorspannung, während für die Gate-Elektrode 2 der gesamte Spannungsabfall an den Widerständen R 3 und
A4 als Vorspannung wirkt In einer praktisch ausgeführten Schaltung wurde als Dual-Gate-MOS-Feldeffekttransistor der Transistortyp BF 900 verwendet Für die Widerstände Ri bis R 5 wurden folgende Werte verwendet: Al = lOOkOhm, Ä2 = 27 kOhm, A3 = 180 0hm, A4 = 47OhmundÄ5 = 82kOhm.
Mit dieser Schaltung wurde die im Diagramm von F i g. 4 angegebene Kapazitätsänderung ACc is abhängig von der Eingangsspannung an der Gate-Elektrode 1 gemessen. Die mit ausgezogenen Linien angegebene Kurve gibt rjie Kapazitätsänderung an, die bei der nach F i g. 1 ausgebildeten Schaltung auftritt, woraus zu erkennen ist, daß die Kapazitätsänderung bei großer Aussteuerung der Eingangsspannung stark verringert wird. Dagegen gibt die gestrichelte Linie den Verlauf der Kapazitätsänderung an, die auftritt, wenn ein ungeteilter Source-Widerstand verwendet wird.
Ein Beispiel für die Anwendung der Schaltung von F i g. 1 ist die Verwendung als multiplikative Mischstufe. Bei diesem Anwendungsfall wird an die Ga'e-Elektrode 2 das Ausgangssignal eines Überlagungsoszillators angelegt, und an die Gate-Elektrode 1 wird das mit der Oberlagerungsfrequenz zu mischende Signal angelegt Ohne die Anwendung der beschriebenen Kompensationsschaltung würde die aufgrund der Eingangsspannungsänderungen an der Gate-Elektrode 1 auftretende Eingangskapazitätsänderung an der Gate-Elektrode 2 zu einer Verstimmung des Oszillators führen. Die Oszillatorfrequenz würde also im Rhythmus des Eingangssignals an der Gate-Elektrode 1 schwanken, so daß im Ausgangssignal der Mischstufe eine unerwünschte Frequenzmodulation entstehen würde. Bei Verwendung der Mischstaife von F i g. 1 in einem Empfänger für frequenzmodulierte Signale wird dagegen der Einfluß starker aimplitudenmodulierter Störsignale am Empfängereingang auf die Ausgangsfrequenz des Oberlagerungsoszillators stark herabgesetzt, so daß auch die störende Frequenzmodulation der Mischstufe herabgesetzt wird. Allgemein läßt sich die beschriebene Schaltungsanordnung überall dort einsetzen, v/o eine störende Rückwirkung auf die mit der Gate-Elektrode 2 verbundene Signalquelle vermieden werden soll.
Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Schaltungsanordnung zur !Compensation der an einer ersten Gate-Elektrode eines Dual-Gate-MOS-Feldeffekttransisiors aufgrund einer an der zweiten Gate-Elektrode dieses Feldeffekttransistors anliegenden veränderlichen Eingangsspannung auftretenden Eingangskapazitätsänderung, die Ober eine an der ersten Gate-Elektrode anliegende Spannung eine Rückwirkung auf die Quelle dieser Spannung hervorruft, wobei die Source-EIektrode des Feldeffekttransistors mit einem Source-Widerstand verbunden ist, dadurch gekennzeichnet, daß der Source-Widerstand als Spannungsteiler (R 3, RA) ausgebildet ist, dessen Abgriff (10) mit der zweiten Gate-Elektrode (1) verbunden ist.
2. Schaltungsordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Abgriff (10) des Spannungsteilers (R 3, RA) und der zweiten Gate-Elektrode (1) ein Widerstand (RS) eingefügt ist
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Gate-Elektrode (2) mit dem Abgriff eines an der Versorgungsspannung liegenden Spannungsteilers (Ri, R 2) verbunden ist
DE2717339A 1977-04-19 1977-04-19 Schaltungsanordnung zur Kompensation der an einer ersten Gate-Elektrode eines Dual-Gate-MOS-Feldeffekttransistors aufgrund einer an der zweiten Gate-Elektrode dieses Feldeffekttransistors anliegenden veränderlichen Eingangsspannung auftretenden Eingangskapazitätsänderung Expired DE2717339C3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2717339A DE2717339C3 (de) 1977-04-19 1977-04-19 Schaltungsanordnung zur Kompensation der an einer ersten Gate-Elektrode eines Dual-Gate-MOS-Feldeffekttransistors aufgrund einer an der zweiten Gate-Elektrode dieses Feldeffekttransistors anliegenden veränderlichen Eingangsspannung auftretenden Eingangskapazitätsänderung
US05/893,570 US4264981A (en) 1977-04-19 1978-04-04 Circuit arrangement for compensating the change in input capacitance at a first gate electrode of a dual-gate MOS field-effect transistor
JP4578978A JPS549517A (en) 1977-04-19 1978-04-18 Compensating circuit
FR7811297A FR2388438A1 (fr) 1977-04-19 1978-04-18 Circuit de compensation de la variation de capacite d'entree d'une premiere grille d'un transistor a effet de champ a deux grilles
IT48955/78A IT1104117B (it) 1977-04-19 1978-04-18 Circuito per compensare la variazione della capacita di ingresso del primo elettrodo di controllo di un transistore mosfet a doppio elettrodo di controllo
NL7804184A NL7804184A (nl) 1977-04-19 1978-04-19 Compensatie schakeling voor de verandering van de in- gangscapaciteit aan een eerste poortelectrode van een dubbel-poort mos veldeffect transistor.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2717339A DE2717339C3 (de) 1977-04-19 1977-04-19 Schaltungsanordnung zur Kompensation der an einer ersten Gate-Elektrode eines Dual-Gate-MOS-Feldeffekttransistors aufgrund einer an der zweiten Gate-Elektrode dieses Feldeffekttransistors anliegenden veränderlichen Eingangsspannung auftretenden Eingangskapazitätsänderung

Publications (3)

Publication Number Publication Date
DE2717339A1 DE2717339A1 (de) 1978-10-26
DE2717339B2 true DE2717339B2 (de) 1979-07-26
DE2717339C3 DE2717339C3 (de) 1985-12-05

Family

ID=6006689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2717339A Expired DE2717339C3 (de) 1977-04-19 1977-04-19 Schaltungsanordnung zur Kompensation der an einer ersten Gate-Elektrode eines Dual-Gate-MOS-Feldeffekttransistors aufgrund einer an der zweiten Gate-Elektrode dieses Feldeffekttransistors anliegenden veränderlichen Eingangsspannung auftretenden Eingangskapazitätsänderung

Country Status (6)

Country Link
US (1) US4264981A (de)
JP (1) JPS549517A (de)
DE (1) DE2717339C3 (de)
FR (1) FR2388438A1 (de)
IT (1) IT1104117B (de)
NL (1) NL7804184A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814649A (en) * 1987-12-18 1989-03-21 Rockwell International Corporation Dual gate FET mixing apparatus with feedback means
US5602501A (en) * 1992-09-03 1997-02-11 Sumitomo Electric Industries, Ltd. Mixer circuit using a dual gate field effect transistor
JP3148010B2 (ja) * 1992-09-11 2001-03-19 住友電気工業株式会社 ミキサ回路
FR2726136B1 (fr) * 1994-10-25 1997-01-03 Arnould App Electr Oscillateur synchrone
DE19532989C1 (de) * 1995-09-07 1996-11-07 Telefunken Microelectron Multiplikative Mischstufe
US6037830A (en) * 1998-05-08 2000-03-14 University Of Massachusetts Lowell Tailored field in multigate FETS
US7420417B2 (en) * 2006-06-05 2008-09-02 Win Semiconductors Corp. Two-port dual-gate HEMT for discrete device application

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480873A (en) * 1967-12-11 1969-11-25 Rca Corp Gain control biasing circuits for field-effect transistors
US3525050A (en) * 1968-10-14 1970-08-18 Philips Corp Circuit arrangement for amplifying electric signals
US3720879A (en) * 1972-04-17 1973-03-13 Us Army Low-capacity, high impedance circuit
US4003060A (en) * 1975-02-26 1977-01-11 The United States Of America As Represented By The Federal Communications Commission Direction finding receiver

Also Published As

Publication number Publication date
DE2717339A1 (de) 1978-10-26
NL7804184A (nl) 1978-10-23
IT7848955A0 (it) 1978-04-18
FR2388438A1 (fr) 1978-11-17
IT1104117B (it) 1985-10-14
US4264981A (en) 1981-04-28
JPS549517A (en) 1979-01-24
DE2717339C3 (de) 1985-12-05

Similar Documents

Publication Publication Date Title
DE19723645B4 (de) Anordnung zur Signalübertragung zwischen einer Geberstelle und einer Empfangsstelle
DE3129306C2 (de) Mikrowellen-Oszillator mit Feldeffekt-Transistor
DE2950584C2 (de) Schaltungsanordnung mit steuerbarem Widerstand
CH690950A5 (de) Temperaturstabilisierter Oszillator und Verwendung desselben in einem Näherungsschalter.
DE1812292A1 (de) Geregelte Verstaerkerschaltung
DE2720285B2 (de) Mischstufe
DE102004034190B4 (de) Oszillatorschaltung für einen Sensor
DE2717339C3 (de) Schaltungsanordnung zur Kompensation der an einer ersten Gate-Elektrode eines Dual-Gate-MOS-Feldeffekttransistors aufgrund einer an der zweiten Gate-Elektrode dieses Feldeffekttransistors anliegenden veränderlichen Eingangsspannung auftretenden Eingangskapazitätsänderung
DE2305291B2 (de) Regelschaltung zur Regelung der Amplitude eines Signals
DE2410205A1 (de) Hystereseschaltung
DE69214923T2 (de) Integrierte Schaltung mit einem Verstärker mit variabler Verstärkung
DE1766639B1 (de) Oszillatorschaltung mit einem zwei steuerelektroden auf weisenden transistor
DE3210453C2 (de) Signal-Eingangsschaltung
DE2604497A1 (de) Oszillator mit phasenumkehrschwingungswandler
DE1261191B (de) Mischschaltung
DE2833754A1 (de) Temperaturkompensationsschaltung fuer eine varaktor-diode
DE2826536B1 (de) Schaltungsanordnung zur erdfreien UEbertragung von Signalen ueber Trennstellen in Fernmeldeanlagen
DE19754666B4 (de) Oszillatorschaltung
DE2649519B2 (de) Hochfrequenzverstärker
DE3902148A1 (de) Hochfrequenzverstaerker mit verbesserter stoerunterdrueckung
DE3606905C2 (de) Abstimmschaltungsanordnung
DE965588C (de) Schaltungsanordnung zur Frequenzwandlung von Schwingungen sehr hoher Frequenz mit einer selbstschwingenden Mischroehre
DE69816719T2 (de) Verstärker
DE1562085A1 (de) Verstaerker fuer Tonregelungssysteme
DE2364187A1 (de) Gesteuerter oszillator

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8281 Inventor (new situation)

Free format text: VILIMEK, VACLAV, 8050 FREISING, DE

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee